Nothing Special   »   [go: up one dir, main page]

CN110937566A - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN110937566A
CN110937566A CN201910661592.4A CN201910661592A CN110937566A CN 110937566 A CN110937566 A CN 110937566A CN 201910661592 A CN201910661592 A CN 201910661592A CN 110937566 A CN110937566 A CN 110937566A
Authority
CN
China
Prior art keywords
gas supply
sacrificial film
gas
supply pipe
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910661592.4A
Other languages
English (en)
Inventor
大桥直史
广濑义朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN110937566A publication Critical patent/CN110937566A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595—Control etch selectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/01—Switches
    • B81B2201/012—Switches characterised by the shape
    • B81B2201/014—Switches characterised by the shape having a cantilever fixed on one side connected to one or more dimples
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Micromachines (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。本发明的目的在于，在制造使用了MEMS技术的悬臂结构传感器时，形成相对于可动电极具有湿法蚀刻的选择性的、高湿法蚀刻速率的牺牲膜。解决手段为提供下述技术：将具有控制电极、基座、对置电极的衬底搬入处理室，从第一气体供给管向所述处理室供给包含杂质及硅的非等离子体状态的第一处理气体，并且从第二气体供给管向所述处理室供给包含氧的等离子体状态的第二处理气体，从而在所述控制电极、所述基座、所述对置电极上形成包含所述杂质的牺牲膜。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
近年来，作为半导体器件之一，生产了使用MEMS技术的传感器。其中之一为悬臂结构。关于采用了悬臂结构的开关的制造方法，例如在专利文献1、专利文献2进行了记载。其中，公开了利用干法蚀刻形成可动电极，其后对形成于可动电极的下方的牺牲膜进行湿法蚀刻的方法。
[现有技术文献]
[专利文献]
[专利文献1]：日本特开2012-86315号公报
[专利文献2]：日本特开2013-239899号公报
发明内容
发明所要解决的课题
悬臂结构中的可动电极利用干法蚀刻而形成。本申请的发明人进行了深入研究，结果发现因干法蚀刻而引起了构成可动电极的材质劣化这样的问题。
可动电极的湿法蚀刻速率因劣化而降低时，存在接近牺牲膜的湿法蚀刻速率这样的问题。因此，对牺牲膜进行湿法蚀刻时，担心可动电极也被湿法蚀刻。
本发明的目的在于在制造悬臂结构传感器时、形成相对于可动电极具有湿法蚀刻的选择性的、高湿法蚀刻速率的牺牲膜。
用于解决课题的方法
本发明提供下述技术：将具有控制电极、基座、对置电极的衬底搬入处理室，从第一气体供给管向所述处理室供给包含杂质及硅的非等离子体状态的第一处理气体，并且从第二气体供给管向所述处理室供给包含氧的等离子体状态的第二处理气体，从而在所述控制电极、所述基座、所述对置电极上形成包含所述杂质的牺牲膜。
发明效果
根据本发明，能够在制造悬臂结构传感器时、形成相对于可动电极具有湿法蚀刻的选择性的、高湿法蚀刻速率的牺牲膜。
附图说明
[图1]为说明衬底的构成的说明图。
[图2]为说明衬底的构成的说明图。
[图3]为示出本发明的第一实施方式涉及的衬底处理装置的概略构成例的说明图。
[图4]为说明本发明的第一实施方式涉及的衬底处理装置的控制器的说明图。
[图5]为说明本发明的第一实施方式中的牺牲膜的状态的说明图。
[图6]为说明本发明的第一实施方式中的牺牲膜的改质状态的说明图。
[图7]为说明比较例中的牺牲膜的状态的说明图。
[图8]为说明比较例中的牺牲膜的改质状态的说明图。
附图标记说明
100…衬底
101…控制电极
102…基座
103…对置电极
104…牺牲膜
200…衬底处理装置
280…控制器
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
首先，使用图1、图2对本实施方式中处理的衬底的构成进行说明。通过图1、图2对采用了悬臂结构的MEMS开关的制造方法进行说明。制造时，对于图1(a)状态的衬底，按照图1(b)～图1(f)的顺序进行处理，并进一步按照图2(g)～图2(j)的顺序进行处理。
对图1(a)记载的衬底100进行说明。在此，衬底100上形成有控制电极101、基座102、对置电极103。控制电极101控制后述的可动电极111，基座102支承可动电极111，对置电极103为与可动电极111成对的电极。详细如后所述。
图1(b)为在衬底100、控制电极101、基座102、对置电极103上形成了牺牲膜104的状态。为了使可动电极111能够动作，牺牲膜104在后续工序中被除去。牺牲膜104的形成方法如后所述。
图1(c)为在牺牲膜104上形成抗蚀剂105、并进一步形成了图案106的状态。
图1(d)为与图案106相应地对牺牲膜104进行了干法蚀刻的状态。由此，以基座102的表面露出的方式形成有孔107。干法蚀刻中，实施已知的等离子体蚀刻。
图1(e)为除去了抗蚀剂105的状态。抗蚀剂105通过已知的等离子体灰化而被除去。
图1(f)为在基座102及牺牲膜104上形成了多晶硅薄膜108的状态的图。多晶硅薄膜108之后被加工而成为可动电极111。多晶硅薄膜108与基座102电连接。
接着，对图2进行说明。图2(g)为在图1(f)之后的处理状态。在此，为在多晶硅薄膜108上形成抗蚀剂109、并进一步形成了图案110的状态。
图2(h)为与图案110相应地对多晶硅薄膜108实施了干法蚀刻的状态。由此，多晶硅薄膜108被加工成可动电极111的形状。对于蚀刻而言，实施已知的等离子体蚀刻。
图2(i)为除去了抗蚀剂109的状态。抗蚀剂109通过已知的等离子体灰化而被除去。
图2(j)为通过湿法蚀刻除去了牺牲膜104的状态的图。由此，使可动电极111与控制电极101、对置电极103间隔开。
接下来，关于以上说明的MEMS开关的制造方法，说明本申请的发明人所发现的问题。在该方法中，例如存在从图2(g)到图2(h)对多晶硅薄膜108实施等离子体蚀刻的工序，或者从图2(h)到图2(i)将抗蚀剂109通过等离子体灰化而除去的工序。此时，存在多晶硅薄膜108曝露于等离子体中受到破坏而劣化，其结果强度降低等问题。
存在劣化了的多晶硅薄膜108的湿法蚀刻速率变高这样的问题。由此，牺牲膜104与可动电极111的湿法蚀刻速率变得接近。这样一来，当对牺牲膜104实施湿法蚀刻时，多晶硅薄膜108的劣化部分也被蚀刻。存在若在这样的状态下对可动电极111供给电力，则电力集中于劣化部分、或者电力变得难以流动等问题。
为了解决上述问题，为了对牺牲膜104与可动电极111的湿法蚀刻速率赋予差别，需要具有湿法蚀刻的选择性。因此，本实施方式中，形成湿法蚀刻速率比加工后的多晶硅薄膜108的湿法蚀刻速率高的牺牲膜104。
接下来，使用图3对形成牺牲膜104的衬底处理装置200的一例进行说明。
(腔室)
首先，对腔室进行说明。
衬底处理装置200具有腔室202。腔室202构成为例如横截面为圆形、且扁平的密闭容器。另外，腔室202由例如铝(Al)、不锈钢(SUS)等金属材料构成。在腔室202内形成有处理空间205、和在将衬底100搬送至处理空间205时供衬底100通过的搬送空间206，其中，所述处理空间205对作为衬底的硅衬底等衬底100进行处理。腔室202由上部容器202a和下部容器202b构成。在上部容器202a与下部容器202b之间设置有隔板208。待处理的衬底100为如图1(a)记载的状态。因此，衬底100上形成有控制电极101、基座102、对置电极103。
在下部容器202b的侧面设置有与闸阀149相邻的衬底搬入搬出口148，衬底100经由衬底搬入搬出口148而在下部容器202b与未图示的真空搬送室之间移动。在下部容器202b的底部设有多个提升销207。此外，使下部容器202b接地。
构成处理空间205的处理室由例如后述的衬底载置台212和簇射头230构成。在处理空间205内设有支承衬底100的衬底支承部210。衬底支承部210主要具有载置衬底100的衬底载置面211、在表面具有衬底载置面211的衬底载置台212、和内置于衬底载置台212的作为加热源的加热器213。衬底载置台212中，在与提升销207对应的位置分别设有供提升销207贯通的贯通孔214。在加热器213上，连接有对加热器213的温度进行控制的温度控制部220。
衬底载置台212被轴217支承。轴217的支承部将设置于腔室202的底壁的孔215贯通，进而经由支承板216而在腔室202的外部与升降机构218连接。通过使升降机构218工作而使轴217及衬底载置台212升降，从而能够使载置于衬底载置面211上的衬底100升降。需要说明的是，轴217下端部的周围被波纹管219覆盖。腔室202内被气密地保持。
对于衬底载置台212而言，在搬送衬底100时，衬底载置面211下降至与衬底搬入搬出口148相对的位置，在处理衬底100时，如图3中所示，衬底100上升至处理空间205内的处理位置。
具体而言，使衬底载置台212下降至衬底搬送位置时，提升销207的上端部从衬底载置面211的上表面突出，从而成为提升销207从下方支承衬底100的状态。另外，使衬底载置台212上升至衬底处理位置时，提升销207从衬底载置面211的上表面没入，从而成为衬底载置面211从下方支承衬底100的状态。
在处理空间205的上部(上游侧)设置有簇射头230。簇射头230具有盖体231。盖体231具有凸缘232，凸缘232被支承于上部容器202a上。此外，盖体231具有定位部233。通过将定位部233与上部容器202a嵌合，由此盖体231被固定。
簇射头230具有缓冲空间234。缓冲空间234是由盖体231和定位部232构成的空间。缓冲空间234与处理空间205连通。已供给至缓冲空间234中的气体在缓冲空间234内扩散，并被均匀地供给至处理空间205中。此处，将缓冲空间234和处理空间205作为不同的构成进行说明，但不限于此，也可在将缓冲空间234包含在处理空间205中。
处理空间205主要由上部容器202a、衬底处理位置处的衬底载置台212的上部结构构成。将构成处理空间205的结构称作处理室。需要说明的是，处理室只要是构成处理空间205的结构即可，无需赘言，并不限于上述结构。
搬送空间206主要由下部容器202b、衬底处理位置处的衬底载置台212的下部结构构成。将构成搬送空间206的结构称作搬送室。搬送室配置于处理室的下方。需要说明的是，搬送室只要是构成搬送空间205的结构即可，无需赘言，并不限于上述结构。
(气体供给部)
接着，对气体供给部进行说明。在公共气体供给管242上，连接有第一气体供给管243a、第二气体供给管244a。
从包含第一气体供给管243a的第一气体供给系统243主要供给第一处理气体，从包含第二气体供给管244a的第二气体供给系统244主要供给第二处理气体。
(第一气体供给系统)
在第一气体供给管243a上从上游方向起依次设置有第一气体供给源243b、作为流量控制器(流量控制部)的质量流量控制器(MFC)243c、及作为开闭阀的阀243d。
含有第一元素的气体(以下，称为“第一处理气体”)从第一气体供给管243a经由质量流量控制器243c、阀243d、公共气体供给管242而被供给至簇射头230。
第一处理气体为包含碳(C)或者硼(B)等杂质、和硅(Si)的处理气体。即，第一处理气体也称作含硅气体。作为含硅气体，可使用例如原硅酸四乙酯(Si(OC2H5)4。也称作TEOS。)气体。
第一处理气体供给系统243(也称作含硅气体供给系统)主要由第一气体供给管243a、质量流量控制器243c、阀243d构成。
此外，也可考虑将第一气体供给源243b包含在第一处理气体供给系统243内。
(第二气体供给系统)
在第二气体供给管244a的上游，从上游方向起依次设置有反应气体供给源244b、作为流量控制器(流量控制部)的质量流量控制器(MFC)244c、及作为开闭阀的阀244d。使反应气体成为等离子体状态的情况下，在阀244d的下游设置作为等离子体生成部的远程等离子体单元(RPU)244e。
另外，反应气体从第二气体供给管244a经由MFC244c、阀244d、公共气体供给管242而被供给至簇射头230内。反应气体利用RPU244e而成为等离子体状态。
反应气体为处理气体之一，为氧气。作为氧气，可使用例如氧(O2)气体。
反应气体供给系统244主要由第二气体供给管244a、MFC244c、阀244d、RPU244e构成。需要说明的是，也可考虑反应气体供给系统244包含反应气体供给源244b、后述的稀释气体供给系统。
在第二气体供给管244a的比阀244d更靠近下游侧的位置连接有稀释气体供给管245a的下游端。在稀释气体供给管245a上，从上游方向起依次设置有稀释气体供给源245b、作为流量控制器(流量控制部)的质量流量控制器(MFC)245c、及作为开闭阀的阀245d。另外，稀释气体从稀释气体供给管245a经由MFC245c、阀245d、第二气体供给管244a、RPU244e而被供给至簇射头230内。如后所述，通过调节稀释气体的量，而能调节牺牲膜中的杂质的量。
稀释气体例如可使用氩(Ar)气或氮(N2)气。与Ar相比，氮与硅的结合度更高，在之后的牺牲膜的改质处理中不易脱离，因此更优的是，使用Ar气体是理想的。
稀释气体供给系统主要由稀释气体供给管245a、MFC245c、及阀245d构成。需要说明的是，也可考虑稀释气体供给系统包含稀释气体供给源245b、第二气体供给管243a、RPU244e。另外，也可考虑将稀释气体供给系统包含在第二气体供给系统244内。
(排气部)
将腔室202的气氛排出的排气系统主要由将处理空间205的气氛排出的排气系统261构成。
排气系统261具有连接于处理空间205的排气管261a。排气管261a以与处理空间205连通的方式设置。排气管261a上设置有将处理空间205内控制为规定压力的压力控制器APC(Auto Pressure Controller(自动压力控制器))261c、计测处理空间205的压力的压力检测部261d。APC261c具有可进行开度调节的阀芯(未图示)，根据来自后述的控制器280的指示而调节排气管261a的流导。另外，排气管261a中在APC261c的上游侧设置有阀261b。将排气管261和阀261b、APC261c、压力检测部261d统称为处理室排气系统261。
在排气管261a的下游侧设置有DP(Dry Pump。干式泵)278。DP278经由排气管261a而将处理空间205的气氛排出。
(控制器)
衬底处理装置200具有对衬底处理装置200的各部的动作进行控制的控制器280。如图4中记载的那样，控制器280至少具有运算部(CPU)280a、临时存储部280b、存储部280c和发送接收部280d。控制器280经由发送接收部280d而连接于衬底处理装置200的各构成，根据上位控制器、使用者的指示从存储部280c调用程序、制程，并根据其内容控制各构成的动作。需要说明的是，控制器280可构成为专用的计算机，也可构成为通用的计算机。例如，准备存储有上述程序的外部存储装置(例如，磁带、软盘、硬盘等磁盘、CD、DVD等光盘、MO等光磁盘、USB存储器(USB Flash Drive)、存储卡等半导体存储器)282，使用外部存储装置282将程序安装至通用的计算机中，由此可构成本实施方式涉及的控制器280。另外，用于向计算机供给程序的方法不限于经由外部存储装置282进行供给的情况。例如，可使用互联网、专用线路等通信手段，也可经由发送接收部283而从上位装置270接收信息、不经由外部存储装置282而供给程序。另外，也可使用键盘、触摸面板等输入输出装置281，对控制器280进行指示。
需要说明的是，存储部280c、外部存储装置282构成为计算机能够读取的记录介质。以下，也将它们统一而简称为记录介质。需要说明的是，本说明书中使用记录介质这一用语时，存在仅包含存储部280c单体的情况、仅包含外部存储装置282单体的情况、或者包含这二者的情况。
(衬底处理工序)
接下来，作为半导体制造工序的工序之一，对使用上述构成的衬底处理装置200在基板100上形成牺牲膜104的工序进行说明。需要说明的是，以下的说明中，构成衬底处理装置的各部的动作由控制器280进行控制。
此外，关于对牺牲膜104进行改质的工序进行说明。对牺牲膜104进行改质的装置是例如并行平板方式的装置这样的普通等离子体处理装置即可，因此省略了装置的说明。
(牺牲膜形成工序)
在此，使用图3所述的衬底处理装置200。作为第一处理气体，使用TEOS气体，作为第二处理气体，使用O2气体。以下，对具体例进行说明。
(衬底搬入载置工序)
使衬底载置台212下降至衬底100的搬送位置(搬送Position)，使提升销207贯通衬底载置台212的贯通孔214。其结果，提升销207处于仅从衬底载置台212表面突出规定高度的量的状态。与进行上述动作并行地，将搬送空间206的气氛排出，从而成为与邻接的真空搬送室(未图示)为相同压力、或者比邻接的真空搬送室的压力低的压力。
接着，打开闸阀149，使搬送空间206与邻接的真空搬送室连通。然后，使用未图示的真空搬送机械臂将衬底100从真空搬送室搬入至搬送空间206中。
被搬入的衬底100为图1(a)记载的状态。因此，衬底100上形成有控制电极101、基座102、对置电极103。
(衬底处理位置移动工序)
经过规定时间后，使衬底载置台212上升，在衬底载置面211上载置衬底100，并进一步如图3所示地使其上升至衬底处理位置。
(牺牲膜的成膜工序)
接着，对牺牲膜104的成膜工序进行说明。
(处理气体供给工序)
衬底载置台212移动至衬底处理位置后，经由排气管262将处理室204的气氛排出，调节处理空间204的压力。
调节至规定的压力，并且衬底100的温度到达规定的温度例如500℃～600℃后，从第一气体供给系统243供给并非等离子体状态的、非等离子体状态的TEOS气体。与此并行地，从第二气体供给系统244供给等离子体状态的O2气体。O2气体利用RPU244e而成为等离子体状态。非等离子体状态的TEOS气体与等离子体状态的氧气在缓冲空间234、处理空间204内反应，由此所生成的反应物被堆积在衬底100上，形成图5那样的牺牲膜104。
如图5所示，所形成的牺牲膜104为包含TEOS气体中含有的硅及碳成分、和O2气体的氧成分的含碳SiO膜。需要说明的是，作为第一处理气体也可使用包含硅成分及硼成分的气体。该情况下，图5中形成了包含硼成分来代替碳成分的含硼SiO膜。
TEOS气体未被分解至等离子体水平。因此，如后述的比较例那样，碳成分的气化量少，从而气化并从处理空间205排出的量少。即成膜时，处理空间205中存在大量的碳成分。因此，牺牲膜104中含有大量的碳成分。
经过规定时间，形成期望膜厚的含碳SiO膜后，停止各处理气体的供给。
(衬底搬出工序)
形成期望膜厚的牺牲膜后，使衬底载置台212下降，将衬底100移动至搬送位置。移动至搬送位置后，从搬送空间206搬出衬底100。
(牺牲膜的改质工序)
接着，说明对形成的牺牲膜104进行改质的工序。牺牲膜的改质工序通过例如并行平板方式的普通的单片式等离子体装置进行。因此，省略装置的说明。
首先，将衬底100搬入至单片式等离子体装置的处理室中。搬入后，如图6所示，使包含氧成分的含氧气体成为等离子体状态并照射于牺牲膜104上。
被照射的等离子体中的氧成分与牺牲膜104中的碳成分反应，使碳成分脱离。此时，碳成分脱离的部位成为空孔112。如此一来，牺牲膜104被改质为作为包含空孔112的膜的改质膜113。
需要说明的是，脱离的碳成分与等离子体中的氧成分反应而成为CO2气体，从而被排出。
进行规定时间等离子体处理后，将衬底100从单片式等离子体装置搬出。
如上所述，通过形成大量的空孔112，从而使牺牲膜104的膜密度降低、使强度降低。由于牺牲膜104的强度被降低，因此能够提高牺牲膜104的湿法蚀刻速率。
接下来，对使第一气体供给管234a在RPU244e的下游合流的理由进行说明。首先，作为比较例，对第一气体供给管234a被连接于RPU244e的上游的情况下的问题进行说明。
使用图7对在比较例中形成的牺牲膜120进行说明。
比较例中，第一气体供给管234a被连接于RPU244e的上游。因此，第一处理气体TEOS经由RPU244e而被供给至处理空间205。形成牺牲膜120时，为了使第一处理气体与第二处理气体反应，与第一处理气体并行地供给第二处理气体。
因此，第一处理气体、第二处理气体通过RPU244e时，这两者的气体成为等离子体状态，从而被分解。因此，缓冲空间234中，硅成分、碳成分、氧成分以被分解的状态均匀地存在。
该情况下，碳成分的一部分与氧成分反应而成为CO2气体，从而对牺牲膜的形成没有帮助。因此，与图5的本实施方式的状态相比，比较例的牺牲膜如图7所示的那样碳成分的量变少。如此以来，即使如前述那样进行改质而使碳成分脱离、如图8那样形成改质膜122，空孔121的量也少。
如上所述，由于比较例中仅形成了少量的空孔121，因此难以使牺牲膜121的膜密度降低。即，无法提高湿法蚀刻速率。
另外，比较例中，由于在因等离子体而分解成各成分后进行再结合来形成含碳SiO膜，因此各成分中的结合度变高。该情况下，改质工序中为了除去碳成分，需要供给高能量状态的氧等离子体。为了生成高能量状态的等离子体，需要新准备与其对应的电极等，从而导致成本增加，因此不优选。
另一方面，本实施方式中，将第一气体供给管234a设置于RPU244e的下游。如此以来，第一处理气体不会被RPU244e分解，因此在处理空间205中，在维持硅成分与碳成分的结合的同时与氧等离子体进行反应。因此，大量的碳成分被混入牺牲膜。因此，通过之后的改质工序能够形成大量的空孔，能够提高湿法蚀刻速率。
另外，本实施方式中，能调节稀释气体的供给量。通过调节而能够调节所含有的碳的量。
具体而言，当稀释气体的供给量增多，则稀释气体与氧等离子体的碰撞次数增加、失活量变多，从而不易生成CO2气体。由于大量的碳成分被供给至衬底100，因此牺牲膜104中的碳成分的量变多。因此，能够提高湿法蚀刻速率。
另一方面，当稀释气体的供给量减少，则稀释气体与氧等离子体的碰撞次数变少，等离子体能够维持高能量，因此易于生成CO2气体。即，大量的碳成分成为气体而被排出。因此，牺牲膜104中的碳成分的量变少，能够降低湿法蚀刻速率。
如此一来，通过调节稀释气体的供给量，能够调节湿法蚀刻速率。因此，能够使湿法蚀刻时的蚀刻液浓度成为最适条件。
作为稀释气体，可使用Ar气体或N2气体，使用Ar气体更佳。形成牺牲膜104时，有稀释气体的成分被包含在含碳SiO膜的膜中的可能性。稀释气体为N2气体的情况下，具有N成分与硅的结合度增高的性质，因此形成了结合有氮的含碳SiO。由于形成了结合度高的膜，因此湿法蚀刻速率可能会降低。
由于Ar气体与硅的结合度不强，因此并不会被吸收到含碳SiO膜中。即，与使用N2气体的情况相比，能够实现高湿法蚀刻速率。
以上，具体说明了本发明的实施方式，但本发明并不限定于上述的各实施方式，在不脱离其主旨的范围内可进行各种变更。
例如，在上述的各实施方式中，举出了在衬底处理装置所实施的成膜处理中，作为第一元素含有气体(第一处理气体)使用TEOS气体、作为第二元素含有气体(第二处理气体)使用氧气来形成SiO膜的情况的例子，但本发明并不限定于此。即，作为第一处理气体只要包含杂质即可。

Claims (22)

1.半导体器件的制造方法，其具有下述工序：
将具有控制电极、基座、对置电极的衬底搬入处理室的工序，及
从第一气体供给管向所述处理室供给包含杂质及硅的非等离子体状态的第一处理气体，并且从第二气体供给管向所述处理室供给包含氧的等离子体状态的第二处理气体，从而在所述控制电极、所述基座、所述对置电极上形成包含所述杂质的牺牲膜的工序。
2.如权利要求1所述的半导体器件的制造方法，其中，所述杂质为碳或硼。
3.如权利要求2所述的半导体器件的制造方法，其中，进一步地，在所述第二气体供给管上连接有供给稀释气体的稀释气体供给管，在形成所述牺牲膜的工序中，控制所述稀释气体的供给量。
4.如权利要求3所述的半导体器件的制造方法，其中，所述稀释气体为氩气。
5.如权利要求4所述的半导体器件的制造方法，其还具有下述工序：
形成所述牺牲膜后，使所述牺牲膜的杂质脱离来进行改质的工序，
在所述进行改质的工序后，在所述牺牲膜上形成可动电极的工序，及
在所述形成可动电极的工序后，除去所述牺牲膜的工序。
6.如权利要求3所述的半导体器件的制造方法，其还具有下述工序：
形成所述牺牲膜后，使所述牺牲膜的杂质脱离来进行改质的工序，
在所述进行改质的工序后，在所述牺牲膜上形成可动电极的工序，及
在所述形成可动电极的工序后，除去所述牺牲膜的工序。
7.如权利要求2所述的半导体器件的制造方法，其还具有下述工序：
形成所述牺牲膜后，使所述牺牲膜的杂质脱离来进行改质的工序，
在所述进行改质的工序后，在所述牺牲膜上形成可动电极的工序，及
在所述形成可动电极的工序后，除去所述牺牲膜的工序。
8.如权利要求7所述的半导体器件的制造方法，其中，在所述第二气体供给部上设置有等离子体生成部，所述第一气体供给管在所述等离子体生成部的下游与所述第二气体供给部合流。
9.如权利要求2所述的半导体器件的制造方法，其中，在所述第二气体供给部上设置有等离子体生成部，所述第一气体供给管在所述等离子体生成部的下游与所述第二气体供给部合流。
10.如权利要求1所述的半导体器件的制造方法，其中，进一步地，在所述第二气体供给管上连接有供给稀释气体的稀释气体供给管，在形成所述牺牲膜的工序中，控制所述稀释气体的供给量。
11.如权利要求10所述的半导体器件的制造方法，其中，所述稀释气体为氩气。
12.如权利要求11所述的半导体器件的制造方法，其还具有下述工序：
形成所述牺牲膜后，使所述牺牲膜的杂质脱离来进行改质的工序，
在所述进行改质的工序后，在所述牺牲膜上形成可动电极的工序，及
在所述形成可动电极的工序后，除去所述牺牲膜的工序。
13.如权利要求12所述的半导体器件的制造方法，其中，在所述第二气体供给部上设置有等离子体生成部，所述第一气体供给管在所述等离子体生成部的下游与所述第二气体供给部合流。
14.如权利要求11所述的半导体器件的制造方法，其中，在所述第二气体供给部上设置有等离子体生成部，所述第一气体供给管在所述等离子体生成部的下游与所述第二气体供给部合流。
15.如权利要求10所述的半导体器件的制造方法，其还具有下述工序：
形成所述牺牲膜后，使所述牺牲膜的杂质脱离来进行改质的工序，
在所述进行改质的工序后，在所述牺牲膜上形成可动电极的工序，及
在所述形成可动电极的工序后，除去所述牺牲膜的工序。
16.如权利要求15所述的半导体器件的制造方法，其中，在所述第二气体供给部上设置有等离子体生成部，所述第一气体供给管在所述等离子体生成部的下游与所述第二气体供给部合流。
17.如权利要求10所述的半导体器件的制造方法，其中，在所述第二气体供给部上设置有等离子体生成部，所述第一气体供给管在所述等离子体生成部的下游与所述第二气体供给部合流。
18.如权利要求1所述的半导体器件的制造方法，其还具有下述工序：
形成所述牺牲膜后，使所述牺牲膜的杂质脱离来进行改质的工序，
在所述进行改质的工序后，在所述牺牲膜上形成可动电极的工序，及
在所述形成可动电极的工序后，除去所述牺牲膜的工序。
19.如权利要求18所述的半导体器件的制造方法，其中，在所述第二气体供给部上设置有等离子体生成部，所述第一气体供给管在所述等离子体生成部的下游与所述第二气体供给部合流。
20.如权利要求1所述的半导体器件的制造方法，其中，在所述第二气体供给部上设置有等离子体生成部，所述第一气体供给管在所述等离子体生成部的下游与所述第二气体供给部合流。
21.衬底处理装置，其具有：
衬底支承部，其设置于处理室内，且支承具有控制电极、基座、对置电极的衬底，
第一气体供给管，其构成为能够供给包含杂质及硅的第一处理气体、且与所述处理室连通，
第二气体供给管，其构成为能够供给包含氧的第二处理气体、设置有等离子体生成部并且与所述处理室连通，及
控制部，其以下述方式进行控制：从所述第一气体供给管向所述处理室供给非等离子体状态的所述第一处理气体，并且从所述第二气体供给管向所述处理室供给等离子体状态的所述第二处理气体，从而在所述控制电极、所述基座、所述对置电极上形成包含所述杂质的牺牲膜。
22.记录介质，其存储有通过计算机来使衬底处理装置执行下述步骤的程序：
将具有控制电极、基座、对置电极的衬底搬入处理室的步骤，及
从第一气体供给管向所述处理室供给包含杂质及硅的非等离子体状态的第一处理气体，并且从第二气体供给管向所述处理室供给包含氧的等离子体状态的第二处理气体，从而在所述控制电极、所述基座、所述对置电极上形成包含所述杂质的牺牲膜的步骤。
CN201910661592.4A 2018-09-25 2019-07-22 半导体器件的制造方法、衬底处理装置及记录介质 Pending CN110937566A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-178991 2018-09-25
JP2018178991A JP2020053469A (ja) 2018-09-25 2018-09-25 半導体装置の製造方法、基板処理装置およびプログラム

Publications (1)

Publication Number Publication Date
CN110937566A true CN110937566A (zh) 2020-03-31

Family

ID=69905972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910661592.4A Pending CN110937566A (zh) 2018-09-25 2019-07-22 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (5)

Country Link
US (1) US20200115227A1 (zh)
JP (1) JP2020053469A (zh)
KR (1) KR20200035211A (zh)
CN (1) CN110937566A (zh)
TW (1) TWI716902B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020171518A1 (en) * 2002-03-12 2002-11-21 Tsung-Yuan Hsu Torsion spring for electro-mechanical switches and a cantilever-type RF micro-electromechanical switch incorporating the torsion spring
JP2006175583A (ja) * 2004-11-29 2006-07-06 Chemitoronics Co Ltd マイクロ構造体の製造方法
CN101118819A (zh) * 2006-08-04 2008-02-06 精工爱普生株式会社 Mems开关以及mems开关的制造方法
US20160322212A1 (en) * 2015-04-28 2016-11-03 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN106098591A (zh) * 2015-04-28 2016-11-09 株式会社日立国际电气 衬底处理装置及半导体器件的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506539B2 (ja) * 1992-02-27 1996-06-12 株式会社ジーティシー 絶縁膜の形成方法
JP3258839B2 (ja) * 1994-11-24 2002-02-18 東京エレクトロン株式会社 プラズマ処理方法
US6054206A (en) * 1998-06-22 2000-04-25 Novellus Systems, Inc. Chemical vapor deposition of low density silicon dioxide films
JP3084367B1 (ja) * 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
US7825038B2 (en) * 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
JP2012086315A (ja) 2010-10-20 2012-05-10 Nippon Telegr & Teleph Corp <Ntt> 微細可動構造体の製造方法および微細可動構造体
JP5743488B2 (ja) * 2010-10-26 2015-07-01 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP2013239899A (ja) 2012-05-15 2013-11-28 Nippon Dempa Kogyo Co Ltd 振動子の製造方法
US9166114B2 (en) * 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
WO2014158408A1 (en) * 2013-03-13 2014-10-02 Applied Materials, Inc. Uv curing process to improve mechanical strength and throughput on low-k dielectric films
CN103311112B (zh) * 2013-06-14 2016-01-27 矽力杰半导体技术(杭州)有限公司 在沟槽内形成多晶硅的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020171518A1 (en) * 2002-03-12 2002-11-21 Tsung-Yuan Hsu Torsion spring for electro-mechanical switches and a cantilever-type RF micro-electromechanical switch incorporating the torsion spring
JP2006175583A (ja) * 2004-11-29 2006-07-06 Chemitoronics Co Ltd マイクロ構造体の製造方法
CN101118819A (zh) * 2006-08-04 2008-02-06 精工爱普生株式会社 Mems开关以及mems开关的制造方法
US20160322212A1 (en) * 2015-04-28 2016-11-03 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN106098591A (zh) * 2015-04-28 2016-11-09 株式会社日立国际电气 衬底处理装置及半导体器件的制造方法

Also Published As

Publication number Publication date
TWI716902B (zh) 2021-01-21
TW202013496A (zh) 2020-04-01
KR20200035211A (ko) 2020-04-02
JP2020053469A (ja) 2020-04-02
US20200115227A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
JP5807084B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5913414B2 (ja) 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
KR20080029846A (ko) 실리콘 산화막을 형성하기 위한 성막 방법 및 장치
JP6839672B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN108531887B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN110120341B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR102326381B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR102514775B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
EP4141917A1 (en) Substrate processing apparatus, substrate processing method and program
JP7351865B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
CN110937566A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN108257862B (zh) 半导体器件的制造方法、衬底处理装置及存储介质
CN110957238A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN110911261B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
KR102256516B1 (ko) 기판 처리 장치
JP2023046964A (ja) 基板処理方法、基板処理装置、半導体装置の製造方法およびプログラム
JP2004095704A (ja) マイクロ波プラズマ処理方法および装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200331