Nothing Special   »   [go: up one dir, main page]

CN110826709A - 一种基于三维相变存储器的3d卷积运算装置及方法 - Google Patents

一种基于三维相变存储器的3d卷积运算装置及方法 Download PDF

Info

Publication number
CN110826709A
CN110826709A CN201910994255.7A CN201910994255A CN110826709A CN 110826709 A CN110826709 A CN 110826709A CN 201910994255 A CN201910994255 A CN 201910994255A CN 110826709 A CN110826709 A CN 110826709A
Authority
CN
China
Prior art keywords
phase change
change memory
dimensional phase
convolution
convolution operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910994255.7A
Other languages
English (en)
Other versions
CN110826709B (zh
Inventor
童浩
胡庆
何毓辉
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910994255.7A priority Critical patent/CN110826709B/zh
Publication of CN110826709A publication Critical patent/CN110826709A/zh
Priority to PCT/CN2020/092784 priority patent/WO2021073104A1/zh
Priority to US17/259,191 priority patent/US11989644B2/en
Application granted granted Critical
Publication of CN110826709B publication Critical patent/CN110826709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0464—Convolutional networks [CNN, ConvNet]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Complex Calculations (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种基于三维相变存储器的3D卷积运算装置及方法，包括三维相变存储器、输入控制模块、置态模块、输出控制模块；通过采用三维相变存储器进行3D卷积运算，其同一位线上的相变单元构成相变单元阵列，对应一个卷积核；基于三维相变存储器的多层堆叠结构，将三维相变存储器的上、下层电极作为信息输入端，经过各自的相变单元阵列后进行卷积，所得卷积结果以电流形式在中层电极上进行叠加，得到上、下层电极输入信息的卷积计算结果之和，一步完成3D卷积运算。运算速度较快，运算功耗也小。另外，三维相变存储器包含立体结构的存储器阵列，占地面积小，集成度高，可以在更小的占地面积下大大提高了3D卷积运算速度。

Description

一种基于三维相变存储器的3D卷积运算装置及方法
技术领域
本发明属于微电子器件领域，更具体地，涉及一种基于三维相变存储器的3D卷积运算装置及方法。
背景技术
卷积神经网络(Convolutional Neural network，CNN)是一种包含卷积运算的前馈神经网络。它包括卷积层，池化层，以及全连接层。数据从卷积层输入，在卷积层中通过卷积核对输入数据进行卷积运算，提取出特征值，再通过池化层压缩数据和参数的数量，经过若干次卷积加池化之后，数据通过全连接层，作为分类器使用。卷积神经网络以其局部权值共享的特殊结构在模式识别方面有着独特的优越性，权值共享降低了网络的复杂性，在机器学习，语言识别和图像识别等领域有着广泛应用。
3D卷积神经网络在普通卷积神经网络的基础上，增加了时间这个维度，通过计算相近临时间的输入信息，网络可以提取时间之间某种相关性，从而从图像处理进步到视频处理。
但是卷积神经网络要进行大量的矩阵运算，即卷积过程，这是计算机中央处理器CPU所不擅长的，会导致训练的时间过长。而基于算法本身上的优化加速并不能解决根本问题。由于存储器阵列具有交叉结构，天然的可以快速实现卷积运算，被大量运用于卷积神经网络中，来实现其中的卷积运算，并取得了良好的效果。
现有的3D卷积运算方法采用多个平面结构的存储器阵列来实现。这种方法在做3D卷积运算时，如处理视频这类问题时，每一帧图像均需要在各自的存储阵列进行卷积运算，然后通过整合模块，将相邻两帧图像的卷积运算结果进行加和得到3D卷积运算结果，这种分步计算方法使得其运算速度较慢，运行功耗大。另外，在处理每一帧图像时都需要一个平面结构的存储阵列进行卷积运算，需要大量的存储阵列，占用面积较大，给高密度集成造成了一定的困扰。
综上所述，提供一种运算速度较快的3D卷积运算装置及方法是亟待解决的问题。
发明内容
针对现有技术的缺陷，本发明的目的在于提出一种基于三维相变存储器的3D卷积运算装置及方法，旨在解决现有技术在进行3D卷积运算时由于需要对相邻两次输入数据分别进行卷积运算后再采用整合模块进行加和进行分步运算而导致的运算速度较慢的问题。
为实现上述目的，本发明一方面提出了一种基于三维相变存储器的3D卷积运算装置，包括三维相变存储器、输入控制模块、置态模块、输出控制模块；
其中，三维相变存储器包括上层电极、下层电极、相变单元、中层电极；输入控制模块分别与上层电极和下层电极相连，置态模块与相变单元相连、输出控制模块与中层电极相连；
三维相变存储器用于基于其多层堆叠结构同时实现上、下层电极输入信息与各自卷积核的卷积运算过程及其卷积运算结果的加和过程，从而一步完成3D卷积运算，运算速度较快；
输入控制模块用于分别将相邻两组输入信息拆分为与三维相变存储器列数相同的信息块，并转换成相应的电压幅值，然后依次同时将各组的信息块分别输入到三维相变存储器的上层电极和下层电极中；
置态模块用于基于卷积核数值调节各相变单元的电导值；
输出控制模块用于检测三维相变存储器中层电极输出的电流，并转化成电压信息，即为3D卷积运算结果。
进一步优选地，上述三维相变存储器中同一位线上的相变单元构成一个卷积核，其位线个数大于等于卷积核个数，其字线个数大于等于卷积核大小。
本发明另一方面提出了一种基于三维相变存储器的3D卷积运算方法，包括以下步骤：
S1、在三维相变存储器中选择相应的位线，并根据卷积核数值调节各位线上相变单元的电导值；
S2、采用滑动窗口按照预设步长在相邻两组输入信息上进行滑动，分别将两组输入信息拆分为多个与卷积核大小相同的信息块；
S3、将相邻两组的信息块转换成相应的电压幅值，并依次同时将两组的信息块分别输入到三维相变存储器的上层电极和下层电极中，完成卷积计算；
S4、每输入一次信息块时，分别检测三维相变存储器所选位线处中层电极输出的电流，并转换成电压信息，进行记录，得到输出向量，即为3D卷积运算结果。
进一步优选地，在三维相变存储器中所选择的位线条数与卷积核的个数相同。
进一步优选地，上述滑动窗口的大小与卷积核大小相等。
进一步优选地，输入信息中最大值所对应的电压幅值小于相变单元的set电压，保证在卷积运算过程中相变单元的电导值不发生变化。
通过本发明所构思的以上技术方案，与现有技术相比，能够取得下列有益效果：
1、本发明提出了一种基于三维相变存储器的3D卷积运算方法，三维相变存储器同一位线上的相变单元构成相变单元阵列，对应一个卷积核。三维相变存储器具有多层堆叠结构，将三维相变存储器的上、下层电极作为信息输入端，同时经过各自的相变单元阵列后进行卷积，并且所得卷积结果以电流形式在中层电极上进行叠加，在三维相变存储器的上、下层电极输入信息的同时即可在中层电极上得到上、下层电极输入信息的卷积计算结果之和，一步完成3D卷积运算，运算速度较快，运算功耗也小。
2、本发明提出了一种基于三维相变存储器的3D卷积运算装置，采用三维相变存储器进行3D卷积运算，三维相变存储器包含立体结构的存储器阵列，可以同时对两个或多个输入信息的进行卷积运算，占地面积小，集成度较高，在更小的占地面积下大大提高了3D卷积运算速度。
3、本发明所提出的一种基于三维相变存储器的3D卷积运算装置及方法，与传统的基于软件的方法相比，具有存算一体性，运算速度较快。
附图说明
图1是本发明所提供的基于三维相变存储器的3D卷积运算装置示意图；
图2是本发明所提供的三维相变存储器结构示意图；
图3是本发明所提供的三维相变存储器的剖面示意图；
图4是本发明所提供的基于三维相变存储器的3D卷积运算方法流程示意图；
图5是本发明实施例所提供的采用滑动窗口拆分输入图像的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为了实现上述目的，本发明一方面提出了一种基于三维相变存储器的3D卷积运算装置，如图1所示，包括：三维相变存储器、输入控制模块、置态模块、输出控制模块；
其中，三维相变存储器拥有多层阵列结构，如图2所示，包括上层1、下层2、相变单元阵列3、中层4；其中上层1包括上层电极11～14，下层2包括下层电极21～24，相变单元阵列3包括上层相变单元3131～3134和下层相变单元3231～3234，共同构成立体相变单元阵列，中层4包括中层电极41～44；输入控制模块分别与上层中的上层电极11～14和下层中的下层电极21～24相连，置态模块与三维相变存储器上的各层相变单元阵列3相连、输出控制模块与中层中的中层电极41～44相连。
三维相变存储器用于基于其多层堆叠结构同时实现上、下层电极输入信息与各自卷积核的卷积运算过程及其卷积运算结果的加和过程，从而一步完成3D卷积运算，运算速度较快。其中，三维相变存储器中同一位线上的相变单元构成一个卷积核，其位线个数大于等于卷积核个数，其字线个数大于等于卷积核大小。
输入控制模块用于分别将相邻两组输入信息拆分为与三维相变存储器列数相同的信息块，并转换成相应的电压幅值，然后依次同时将各组的信息块分别输入到三维相变存储器的上层电极和下层电极中；
置态模块用于基于卷积核数值调节各相变单元的电导值；
输出控制模块用于检测三维相变存储器中层电极输出的电流，并转化成电压信息，即为3D卷积运算结果。
本发明另一方面提出了一种基于三维相变存储器的3D卷积运算方法，包括以下步骤：
S1、在三维相变存储器中选择相应的位线，并根据卷积核数值调节各位线上相变单元的电导值；具体的，在三维相变存储器中所选择的位线条数与卷积核的个数相同。
具体的，比较卷积核数值与当前位线上的相变单元的电导值是否相等，若不相等，则根据相变单元的阻变转换特性，在该相变单元两端施加电压脉冲调节其电导值，使其电导值与卷积核数值相等；
S2、采用滑动窗口按照预设步长在相邻两组输入信息上进行滑动，分别将两组输入信息拆分为多个与卷积核大小相同的信息块；具体的，上述滑动窗口的大小与卷积核大小相等。具体的，上述输入信息中最大值所对应的电压幅值小于相变单元的set电压；
S3、将相邻两组的信息块转换成相应的电压幅值，并依次同时将两组的信息块分别输入到三维相变存储器的上层电极和下层电极中，完成卷积计算；
S4、每输入一次信息块时，分别检测三维相变存储器所选位线处中层电极输出的电流，并转换成电压信息，进行记录，得到输出向量，即为3D卷积运算结果。
具体的，如图3所示为三维相变存储器的剖面示意图，以三维相变存储器位线3所在的中层电极的输出为例。此时相邻两组的信息块所对应的电压幅值分别为{V1，V2，V3，V4}和{V5，V6，V7，V8}，分别从三维相变存储器的下层电极和上层电极输入，分别在位线3所在的下层相变单元阵列和上层相变单元阵列上进行卷积运算，通过中层电极43以电流的形式流出。其中，上层相变阵列中的相变单元3131～3134构成一个卷积核，与上层输入的信息块做卷积运算；下层相变阵列中的相变单元3231～3234构成一个卷积核，与下层输入的信息块做卷积运算。这里各相变单元的电导值根据卷积核数值进行调节，在各相变单元两端施加信息块对应的电压，所得电流即为电压与电导之间的乘积，上层和下层中各相变单元流出的电流在中层电极43处叠加，得到3D卷积运算结果。
为了进一步说明本发明所提出的基于三维相变存储器的3D卷积运算方法，以输入视频信息为例，本发明提供了一种基于三维相变存储器的3D卷积运算方法，如图4所示，其中m，n分别表示每帧图像的行和列，N表示图像的帧数，具体包括以下步骤：
S1、在三维相变存储器中选择相应的位线，并根据卷积核数值调节各位线上相变单元的电导值；
S2、采用滑动窗口按照预设步长在视频信息中的连续两帧图像N、N+1上进行滑动，分别将两组输入图像拆分为多个与卷积核大小相同的信息块；具体的，上述滑动窗口的大小与卷积核大小相等。
具体的，本实施例中，卷积核大小为2*2，采用2*2大小的滑动窗口按照预设步长在视频信息中的连续两帧图像N、N+1上进行滑动，如图5所示，每在图像上滑动一次，得到一个1*4大小的向量，将所得向量进行转置，得到一组按顺序排列的列向量。其中，本实施例中预设步长设置为1。
S3、将相邻两组的信息块转换成相应的电压幅值，并依次同时将两组的信息块分别输入到三维相变存储器的上层电极和下层电极中，完成卷积计算；
具体的，将像素0到255平均分为8份，分别为像素区间0～31、32～63、64～95、96～127、128～159、160～191、192～223、224～255，分别对应电压0、0.125V、0.25V、0.375V、0.5V、0.625V、0.75V、0.875V。为了保证在相变单元施加电压的过程中，相变单元的电阻值不发生变化，信息块中最大值所对应的电压幅值需小于相变单元的set电压，故将上述电压值按照等比例进行缩放。将最大值设置为一个小于相变单元set电压的电压Vset，则像素区间对应电压幅值为
Figure BDA0002239255830000071
其中Vcur为当前像素区间所对应的电压幅值，为0、0.125V、0.25V、0.375V、0.5V、0.625V、0.75V、0.875V中的一个。Vmax为当前像素区间所对应的电压幅值中的最大值，即0.875V。本实施例中相变单元为GST(Ge2Sb2Te5)，其set电压大小为1.2V，本实施例中Vset取值为1V。
S3、将相邻两组的信息块转换成相应的电压幅值，并依次同时将两组的信息块分别输入到三维相变存储器的上层电极和下层电极中，完成卷积计算；
S3、每输入一次信息块时分别检测三维相变存储器所选位线处中层电极输出的电流，转换成电压信息，存储在寄存器中，即为3D卷积运算结果。
本发明提出了一种基于三维相变存储器的3D卷积运算装置及方法，采用三维相变存储器进行3D卷积运算，三维相变存储器同一位线上的相变单元构成相变单元阵列，对应一个卷积核。三维相变存储器具有多层堆叠结构，将三维相变存储器的上、下层电极作为信息输入端，同时经过各自的相变单元阵列后进行卷积，并且所得卷积结果以电流形式在中层电极上进行叠加，在三维相变存储器的上、下层电极输入信息的同时即可在中层电极上得到上、下层电极输入信息的卷积计算结果之和，一步完成3D卷积运算，运算速度较快，运算功耗也小。同时，基于三维相变存储器立体结构的存储器阵列进行3D卷积运算，占地面积小，集成度较高，与现有技术相比，在更小的占地面积下大大提高了3D卷积运算速度。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于三维相变存储器的3D卷积运算装置，其特征在于，包括三维相变存储器、输入控制模块、置态模块、输出控制模块；
所述三维相变存储器包括上层电极、下层电极、相变单元、中层电极；所述输入控制模块分别与所述上层电极和所述下层电极相连，所述置态模块与所述相变单元相连、所述输出控制模块与所述中层电极相连；
所述三维相变存储器用于基于其多层堆叠结构同时实现上、下层电极输入信息与各自卷积核的卷积运算过程及其卷积运算结果的加和过程，从而一步完成3D卷积运算；
所述输入控制模块用于分别将相邻两组输入信息拆分为与三维相变存储器列数相同的信息块，并转换成相应的电压幅值，然后依次同时将各组的信息块分别输入到三维相变存储器的上层电极和下层电极中；
所述置态模块用于基于卷积核数值调节各相变单元的电导值；
所述输出控制模块用于检测三维相变存储器中层电极输出的电流，并转化成电压信息，即为3D卷积运算结果。
2.根据权利要求1所述的基于三维相变存储器的3D卷积运算装置，其特征在于，所述三维相变存储器中同一位线上的相变单元构成一个卷积核，其位线个数大于等于卷积核个数，其字线个数大于等于卷积核大小。
3.根据权利要求1或2所述的基于三维相变存储器的3D卷积运算装置，其特征在于，应用于微电子器件领域。
4.一种基于三维相变存储器的3D卷积运算方法，其特征在于，包括以下步骤：
S1、在三维相变存储器中选择相应的位线，并根据卷积核数值调节各位线上相变单元的电导值；
S2、采用滑动窗口按照预设步长在相邻两组输入信息上进行滑动，分别将两组输入信息拆分为多个与卷积核大小相同的信息块；
S3、将相邻两组的信息块转换成相应的电压幅值，并依次同时将两组的信息块分别输入到三维相变存储器的上层电极和下层电极中，完成卷积计算；
S4、每输入一次信息块时，分别检测三维相变存储器所选位线处中层电极输出的电流，并转换成电压信息，进行记录，得到输出向量，即为3D卷积运算结果。
5.根据权利要求4所述的基于三维相变存储器的3D卷积运算方法，其特征在于，在三维相变存储器中所选择的位线条数与卷积核的个数相同。
6.根据权利要求4所述的基于三维相变存储器的3D卷积运算方法，所述滑动窗口的大小与卷积核大小相等。
7.根据权利要求4所述的基于三维相变存储器的3D卷积运算方法，输入信息中最大值所对应的电压幅值小于相变单元的set电压。
CN201910994255.7A 2019-10-18 2019-10-18 一种基于三维相变存储器的3d卷积运算装置及方法 Active CN110826709B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910994255.7A CN110826709B (zh) 2019-10-18 2019-10-18 一种基于三维相变存储器的3d卷积运算装置及方法
PCT/CN2020/092784 WO2021073104A1 (zh) 2019-10-18 2020-05-28 一种基于三维相变存储器的3d卷积运算装置及方法
US17/259,191 US11989644B2 (en) 2019-10-18 2020-05-28 Three-dimensional convolution operation device and method based on three-dimensional phase change memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910994255.7A CN110826709B (zh) 2019-10-18 2019-10-18 一种基于三维相变存储器的3d卷积运算装置及方法

Publications (2)

Publication Number Publication Date
CN110826709A true CN110826709A (zh) 2020-02-21
CN110826709B CN110826709B (zh) 2021-04-06

Family

ID=69549655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910994255.7A Active CN110826709B (zh) 2019-10-18 2019-10-18 一种基于三维相变存储器的3d卷积运算装置及方法

Country Status (3)

Country Link
US (1) US11989644B2 (zh)
CN (1) CN110826709B (zh)
WO (1) WO2021073104A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128279A (zh) * 2020-02-25 2020-05-08 杭州知存智能科技有限公司 基于NAND Flash的存内计算芯片及其控制方法
CN112464156A (zh) * 2020-12-17 2021-03-09 长江先进存储产业创新中心有限责任公司 矩阵与向量的乘法运算方法及装置
CN112650974A (zh) * 2020-12-30 2021-04-13 南京大学 一种高效的转置卷积计算方法
WO2021073104A1 (zh) * 2019-10-18 2021-04-22 华中科技大学 一种基于三维相变存储器的3d卷积运算装置及方法
CN113077829A (zh) * 2021-04-20 2021-07-06 清华大学 基于忆阻器阵列的数据处理方法、电子装置
CN113380296A (zh) * 2021-05-07 2021-09-10 中国科学院上海微系统与信息技术研究所 一种相变存储单元布尔逻辑的图像处理装置及方法
CN114139691A (zh) * 2020-09-03 2022-03-04 旺宏电子股份有限公司 三维nand人工智能加速器的辨识方法与控制电路
CN114724595A (zh) * 2022-03-18 2022-07-08 华中科技大学 一种卷积运算加速器及卷积运算方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150349871A1 (en) * 2014-05-28 2015-12-03 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CN106530210A (zh) * 2016-10-31 2017-03-22 北京大学 基于阻变存储器件阵列实现并行卷积计算的设备和方法
CN106847335A (zh) * 2016-12-27 2017-06-13 北京大学 基于阻变存储阵列的卷积计算存储一体化设备及方法
CN107368889A (zh) * 2017-06-01 2017-11-21 北京大学 基于阻变存储器三维交叉阵列的卷积、池化和激活电路
CN109545783A (zh) * 2017-09-22 2019-03-29 成都海存艾匹科技有限公司 含有三维存储阵列的三维计算芯片
CN109635941A (zh) * 2018-11-06 2019-04-16 华中科技大学 一种基于1t1r存储器件的最大池化处理器
CN109754065A (zh) * 2017-10-10 2019-05-14 许富菖 二维和三维神经网络阵列

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205116B2 (en) * 2016-12-09 2021-12-21 Fu-Chang Hsu Three-dimensional neural network array
US11182664B2 (en) * 2017-10-10 2021-11-23 Fu-Chang Hsu Configurable three-dimensional neural network array
CN110826709B (zh) * 2019-10-18 2021-04-06 华中科技大学 一种基于三维相变存储器的3d卷积运算装置及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150349871A1 (en) * 2014-05-28 2015-12-03 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CN106530210A (zh) * 2016-10-31 2017-03-22 北京大学 基于阻变存储器件阵列实现并行卷积计算的设备和方法
CN106847335A (zh) * 2016-12-27 2017-06-13 北京大学 基于阻变存储阵列的卷积计算存储一体化设备及方法
CN107368889A (zh) * 2017-06-01 2017-11-21 北京大学 基于阻变存储器三维交叉阵列的卷积、池化和激活电路
CN109545783A (zh) * 2017-09-22 2019-03-29 成都海存艾匹科技有限公司 含有三维存储阵列的三维计算芯片
CN109754065A (zh) * 2017-10-10 2019-05-14 许富菖 二维和三维神经网络阵列
CN109635941A (zh) * 2018-11-06 2019-04-16 华中科技大学 一种基于1t1r存储器件的最大池化处理器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021073104A1 (zh) * 2019-10-18 2021-04-22 华中科技大学 一种基于三维相变存储器的3d卷积运算装置及方法
CN111128279A (zh) * 2020-02-25 2020-05-08 杭州知存智能科技有限公司 基于NAND Flash的存内计算芯片及其控制方法
CN114139691A (zh) * 2020-09-03 2022-03-04 旺宏电子股份有限公司 三维nand人工智能加速器的辨识方法与控制电路
CN112464156A (zh) * 2020-12-17 2021-03-09 长江先进存储产业创新中心有限责任公司 矩阵与向量的乘法运算方法及装置
CN112650974A (zh) * 2020-12-30 2021-04-13 南京大学 一种高效的转置卷积计算方法
CN112650974B (zh) * 2020-12-30 2023-10-13 南京大学 一种高效的转置卷积计算方法
CN113077829A (zh) * 2021-04-20 2021-07-06 清华大学 基于忆阻器阵列的数据处理方法、电子装置
CN113077829B (zh) * 2021-04-20 2023-04-28 清华大学 基于忆阻器阵列的数据处理方法、电子装置
CN113380296A (zh) * 2021-05-07 2021-09-10 中国科学院上海微系统与信息技术研究所 一种相变存储单元布尔逻辑的图像处理装置及方法
CN114724595A (zh) * 2022-03-18 2022-07-08 华中科技大学 一种卷积运算加速器及卷积运算方法
CN114724595B (zh) * 2022-03-18 2023-03-10 华中科技大学 一种卷积运算加速器及卷积运算方法
WO2023173530A1 (zh) * 2022-03-18 2023-09-21 华中科技大学 一种卷积运算加速器及卷积运算方法

Also Published As

Publication number Publication date
WO2021073104A1 (zh) 2021-04-22
CN110826709B (zh) 2021-04-06
US20220351026A1 (en) 2022-11-03
US11989644B2 (en) 2024-05-21

Similar Documents

Publication Publication Date Title
CN110826709B (zh) 一种基于三维相变存储器的3d卷积运算装置及方法
Lou et al. Cfpnet: Channel-wise feature pyramid for real-time semantic segmentation
Chen et al. Technology-design co-optimization of resistive cross-point array for accelerating learning algorithms on chip
US11507808B2 (en) Multi-layer vector-matrix multiplication apparatus for a deep neural network
CN109543827B (zh) 生成式对抗网络装置及训练方法
US11409438B2 (en) Peripheral circuit and system supporting RRAM-based neural network training
US11449754B1 (en) Neural network training method for memristor memory for memristor errors
WO2021088248A1 (zh) 基于忆阻器的神经网络的并行加速方法及处理器、装置
US20240170060A1 (en) Data processing method based on memristor array and electronic apparatus
US11416744B2 (en) Max pooling processor based on 1T1R memory
CN102884580A (zh) 在双稳态元件的群集状态中对多电平存储器进行概率性编程的方法和设备
US20190205738A1 (en) Systems and methods for hardware-based pooling
CN112825153A (zh) 神经网络系统中数据处理的方法、神经网络系统
CN109791628A (zh) 神经网络模型分块压缩方法、训练方法、计算装置及系统
US20180341623A1 (en) Matrix circuits
TW202032545A (zh) 記憶體裝置及其操作方法
CN111048135A (zh) 一种基于忆阻器内存计算的cnn处理装置及其工作方法
CN108388768A (zh) 利用生物知识搭建的神经网络模型的生物特性预测方法
CN114724595B (zh) 一种卷积运算加速器及卷积运算方法
Gi et al. Fundamental issues of implementing hardware neural networks using memristor
CN112149794A (zh) 信息处理设备、计算机可读存储介质和信息处理方法
Cheng et al. Exploit the potential of multi-column architecture for crowd counting
Bansiwala et al. Continual learning for food recognition using class incremental extreme and online clustering method: self-organizing incremental neural network
CN111931921B (zh) 一种用于稀疏神经网络的乒乓存储方法及装置
Wang et al. Modified Dropout and Maxout based on the MNN for improving accuracy

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant