Nothing Special   »   [go: up one dir, main page]

TW202032545A - 記憶體裝置及其操作方法 - Google Patents

記憶體裝置及其操作方法 Download PDF

Info

Publication number
TW202032545A
TW202032545A TW108118350A TW108118350A TW202032545A TW 202032545 A TW202032545 A TW 202032545A TW 108118350 A TW108118350 A TW 108118350A TW 108118350 A TW108118350 A TW 108118350A TW 202032545 A TW202032545 A TW 202032545A
Authority
TW
Taiwan
Prior art keywords
memory cell
memory
data path
composite
cell
Prior art date
Application number
TW108118350A
Other languages
English (en)
Other versions
TWI698884B (zh
Inventor
張弘昇
胡瀚文
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI698884B publication Critical patent/TWI698884B/zh
Publication of TW202032545A publication Critical patent/TW202032545A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
    • G06F2207/4802—Special implementations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Neurology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一種記憶體裝置，包括複合記憶單元之陣列。此些複合記憶單元的至少一者包含第一類型的第一記憶胞、第二類型的第二記憶胞、第一單元間資料路徑連接第一記憶胞至第二記憶胞、及第一資料路徑控制開關。第一資料路徑控制開關回應於資料傳輸致能訊號而致能第一記憶胞及第二記憶胞之間經由第一單元間資料路徑的資料傳輸。

Description

記憶體裝置及其操作方法
本發明是有關於一種記憶體裝置，且特別是有關於一種包含揮發性及非揮發性記憶胞的記憶體裝置。
神經網路是受生物神經系統處理資訊的方式所啟發的資訊處理範例。隨著大型訓練資料集和複雜學習演算法的可用性，神經網路促進了例如計算機視覺、語音識別、和自然語言處理等眾多領域的重大進步。
神經網路中的基本計算單元是神經元。神經元接收來自其他神經元或來自外部來源的輸入並計算輸出。第1圖繪示範例性神經網路100。神經網路100包含按層排列的多個神經元。神經網路100包括輸入神經元的輸入層102(亦即，提供輸入資料的神經元)、隱藏神經元的三個隱藏層106、108、及110(亦即，執行計算並將資訊從輸入神經元傳輸到輸出神經元、及輸出神經元的輸出層104(亦即，提供輸出資料的神經元)。相鄰層中的神經元具有連接在它們之間的突觸層。例如，突觸層112連接輸入層102和隱藏層106中的神經元，突觸層114連接隱藏層106和108中的神經元，突觸層116連接隱藏層108和110中的神經元，而突觸層118連接隱藏層110和輸出層104中的神經元。所有這些連接具有與它們相關聯的權重。例如，隱藏層106中的神經元122、124和126分別通過與權重w1 132、w2 134、和w3 136的連接而連接到隱藏層108中的神經元128。隱藏層108中的神經元128的輸出可以根據來自隱藏層106中的神經元122、124和126的輸入(x1 、x2 和x3 )以及連接中的權重w1 、132、w2 134、和w3 136而被計算為函數。此函數可表達如下：
Figure 02_image001
在上面的乘積和(sum-of-product)表達式中，每個乘積項是可變輸入xi 和權重wi 的乘積。權重wi 可以在此些項之間變化，例如對應於可變輸入xi 的係數。相仿地，也可以計算隱藏層中其他神經元的輸出。隱藏層110中的兩個神經元的輸出用作輸出層104中的輸出神經元的輸入。
神經網路可用於學習最能代表大量資料的圖案。靠近輸入層的隱藏層學習高級通用模式，而靠近輸出層的隱藏層學習更多資料特定圖案。訓練是神經網路從訓練資料中學習的階段。在訓練期間，基於訓練期的結果為突觸層中的連接分配權重。推斷(inference)是使用訓練過的神經網路來推斷/預測輸入資料並基於預測產生輸出資料的階段。
卷積神經網路是一種神經網路，其在輸入層之後包括一個或多個卷積隱藏層，然後接續一個或多個完全連接的隱藏層。卷積神經網路最常用於分析2D資料，例如圖像內的物件識別。在卷積隱藏層中，可以通過在整個圖像中滑動權重矩陣並重複相同的點積運算來計算輸入圖像的區域和權重矩陣之間的點積。卷積隱藏層用於檢測輸入圖像的高級特徵(high-level feature)。最後一個卷積隱藏層的輸出是第一個完全連接的隱藏層的輸入。完全連接的隱藏層中的每個神經元係連接到相鄰完全連接的隱藏層中的每個神經元。完全連接的隱藏層的目的是使用在卷積隱藏層中檢測到的特徵的非線性組合來對輸入圖像中的物件進行分類。
記憶體內計算(in-memory computing)是一種將記憶體內計算裝置中的記憶胞用於資料處理和記憶體儲存的方法。神經網路或卷積神經網路可被實現在記憶體內計算裝置中。乘積和函數的權重可以儲存在記憶體內計算裝置的記憶胞中。乘積和函數可以實現為記憶體內計算裝置中的電路運作，其中陣列的記憶胞的電特性實現此函數。
在具有揮發性記憶胞(例如，SRAM)的記憶體內計算裝置中，執行乘積和運算所花費的時間可能是短的，且運作可具有高推斷準確性。然而，將權重從儲存乘積和所需之權重的其他記憶胞加載於揮發性記憶胞之中可能要花費很長的時間。再者，以揮發性記憶胞執行乘積和運算可能導致高功耗。
在具有非揮發性記憶胞的記憶體內計算裝置中，記憶胞中的裝置可變性、不準確性的讀取和寫入運作、及其他非理想裝置特性，可導致非揮發性記憶體中所儲存之權重的波動。儲存權重的波動，特別是在使用可重新編程的非揮發性記憶體裝置(例如浮動閘記憶體、相變化記憶體、電阻性記憶體等)的記憶體內計算裝置中的波動，這樣的特性將會導致記憶體內計算裝置的神經網路輸出更不精準的結果。
因此，有需要提供一種具有更高推斷準確性的記憶體內計算裝置，其可以執行快速且低功率的乘積和運算。
本文描述了一種積體電路，其包括實現神經網路的記憶體內計算裝置。在一些實施例中，記憶體內計算裝置可以實現卷積神經網路。記憶體內計算裝置具有複合記憶單元之陣列。每個複合記憶單元包括第一類型的第一記憶胞、第二類型的第二記憶胞、將第一記憶胞連接到第二記憶胞的第一單元內資料路徑、及第一資料路徑控制開關。第一單元內資料路徑將第一記憶胞的載流端連接到第二記憶胞的載流端。第一資料路徑控制開關回應於資料傳輸致能訊號，藉以致能第一記憶胞及第二記憶胞之間經由第一單元間資料路徑(intra-unit data path)的資料傳輸。
第一類型的記憶胞可以是揮發性記憶胞(例如，SRAM)，而第二類型的記憶胞可以是非揮發性記憶胞(例如，浮動閘記憶體、相變化記憶體、電阻性記憶體、磁阻記憶體、鐵電記憶體等)。複合記憶單元陣列中的第一記憶胞被配置用於快速且更準確的乘積和運算。複合記憶單元陣列中的第二記憶胞被配置為儲存神經網路的突觸層的權重。複合記憶單元陣列中的第二記憶胞還可以被配置為儲存乘積和運算的結果。
陣列中複合記憶單元之成列(row)的第一記憶胞和第二記憶胞分別耦接到一組第一字元線和一組第二字元線。陣列中複合記憶單元之成行(column)的第一記憶胞和第二記憶胞分別耦接到一組第一位元線和一組第二位元線。複合記憶單元之成行中的第二記憶胞耦接到一組第一來源線。複合記憶單元陣列還可包括訊號控制電路電性耦接到此組第一字元線、此組第二字元線、此組第一位元線、此組第二位元線和此組第一來源線。訊號控制電路還可以將資料傳輸致能訊號致能並傳送到複合記憶單元陣列中的第一資料路徑控制開關。
在記憶體內計算裝置的一些實施例中，每個複合記憶單元還可包括第二類型的第三記憶胞。第二單元內資料路徑可以將第一記憶胞連接到第三記憶胞。回應於資料傳輸致能訊號，第二資料路徑控制開關致能第一記憶胞和第三記憶胞之間經由第二單元內資料路徑的資料傳輸。
還描述了在複合記憶單元中記憶胞之間傳輸資料的方法、使用複合記憶單元執行乘積和運算的方法、及實現所述方法的控制電路。
通過閱讀以下附圖、詳細說明和請求項，可以看出本公開的其他方面和優點。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
參考第1-12圖提供本文實施例的詳細描述。
第2圖繪示複合記憶單元200的簡化示意圖。複合記憶單元200包括第一類型的第一記憶胞202、及第二類型的第二記憶胞204。第一單元內資料路徑208將第一記憶胞202連接到第二記憶胞204。第一記憶胞202和第二記憶胞204之間通過第一單元內資料路徑208的資料傳輸可以由第一資料路徑控制開關206所控制。“開關”是一種電子元件，可以中斷例如第一單元內資料路徑208之類的導電路徑中的資料流。開關可以回應於施加訊號而移除或恢復電路的導電路徑。當資料傳輸致能訊號210被施加到開關時，第一資料路徑控制開關206可以被“導通”。例如，當資料傳輸致能訊號210被致能(assert)時，資料被允許在第一記憶胞202和第二記憶胞204之間的第一單元內資料路徑208中流動。如果資料傳輸致能訊號210未被致能，則不允許資料在第一單元內資料路徑208中流動。第一資料路徑控制開關206可以是N通道電晶體、P通道電晶體或傳輸閘。
第一類型的記憶胞可以是揮發性記憶胞(例如，SRAM)。儲存在第一記憶胞202中的權重可以是儲存在記憶胞中的資訊，例如，儲存位元“0”和“1”的SRAM。第二類型的記憶胞可以是非揮發性記憶胞(例如，浮動閘記憶體、相變化記憶體、電阻性記憶體、磁阻性記憶體、鐵電性記憶體等)。在一些實施例中，第二類型的記憶胞可以伴有電晶體(例如，1T-1R電阻性記憶體)。第二類型的記憶胞可以是可重新編程的記憶胞，使得第二類型記憶胞中的權重可以在訓練神經網路或微調神經網路以獲得更高推斷準確度等情況下被改變。在一些實施例中，可以基於記憶胞的電阻值來感測儲存在第二類型的記憶胞中的權重，舉例來說，記憶胞例如是電阻性RAM、浮動閘MOSFET、介電電荷捕捉裝置(例如，SONOS、BE-SONOS、TANOS、MA BE-SONOS)和相變化記憶體。
第一記憶胞202可用於儲存權重WF 並且在給定輸入x的情況下利用儲存的權重執行乘積和運算。乘積和運算的輸出是x*WF 。第二記憶胞204可用於儲存權重WS 並且在給定輸入y的情況下利用儲存的權重執行乘積和運算。乘積和運算的輸出是y*WS 。第二記憶胞204還可用於儲存第一記憶胞202的權重WF 。在第一記憶胞的乘積和運算之前，儲存在第二記憶胞中的權重可通過第一單元內資料路徑208被加載到第一記憶胞中。第一記憶胞202可以通過第一單元內資料路徑208將乘積和運算的結果儲存在第二記憶胞204中。
第3圖繪示複合記憶單元300的另一示例的簡化示意圖。複合記憶單元300包括第一類型的第一記憶胞302、第二類型的第二記憶胞304、及第二類型的第三記憶胞306。第一單元內資料路徑312將第一記憶胞302連接到第二記憶胞304。第一記憶胞302和第二記憶胞304之間通過第一單元內資料路徑312的資料傳輸，由回應於第一資料傳輸致能訊號314的第一資料路徑控制開關308所控制。第二單元內資料路徑316將第一記憶胞302連接到第三記憶胞306。第一記憶胞302和第三記憶胞306之間通過第二單元內資料路徑316的資料傳輸，由回應於第二資料傳輸致能訊號318的第二資料路徑控制開關310所控制。第一資料路徑控制開關308和第二資料路徑控制開關310可以是N通道電晶體、P通道電晶體、或傳輸閘。
除了執行乘積和運算之外，第二記憶胞304還可用於儲存第一記憶胞302的權重。在進行第一記憶胞的乘積和運算之前，第二記憶胞中儲存的權重可以通過第一單元內資料路徑312而被加載到第一記憶胞中。第一記憶胞302可以通過第二單元內資料路徑314將乘積和運算的結果儲存第三記憶胞306中。
第4圖繪示具有SRAM之第一記憶胞402及1T-1R電阻性記憶體之第二記憶胞404的複合記憶單元400的示意圖。第一記憶胞402中的SRAM包括一對交叉耦接的反相器407及兩個通道閘(pass-gate)電晶體409和411。通道閘電晶體409及411耦接到第一字元線410。通道閘電晶體之一者耦接到第一位元線412，而另一個通道閘電晶體耦接到第一位元補償線414。權重因子WF 和互補權重因子~WF 可以儲存在第一記憶胞402的交叉耦接的反相器407中。
第二記憶胞404包括電晶體和電阻性記憶體。第二記憶胞404電性耦接到第二字元線428、第二位元線430、和第一來源線434。權重因子WS 可以儲存在第二記憶胞404的電阻性記憶體中。
單元內資料路徑418將第一記憶胞402中的反相器的載流端之一(亦即，儲存權重因子WF 的此端)連接到第二記憶胞404之電阻性記憶體的載流端之一。電阻性記憶體的另一個載流端連接到第二記憶胞404的電晶體。用作第一資料路徑控制開關406的N通道電晶體控制第一記憶胞402的交叉耦接反相器407和第二記憶胞404之電阻性記憶體之間的電流或資料傳輸。
第一訊號控制電路(例如列解碼器和驅動器電路(row decoder and driver circuitry)440)分別通過第一字元線410和第二字元線428電性耦接到第一記憶胞402和第二記憶胞404。列解碼器和驅動器電路440還通過導電路徑422耦接到用作第一資料路徑控制開關406的N通道電晶體的閘端。列解碼器和驅動器電路440可致能第一資料傳輸致能訊號以通過導電路徑422到達第一資料路徑控制開關406，以允許第一記憶胞402的此對交叉耦接反相器407和第二記憶胞404的電阻性RAM之間的電流或資料傳輸。第二訊號控制電路例如行解碼器和驅動器電路(column decoder and driver circuitry)442係通過第一位元線412和第一位元補償線414耦接到第一記憶胞402。行解碼器和驅動器電路442還通過第二位元線430及來源線434電性耦接到第二記憶胞404。在一些實施例中，行解碼器和驅動器電路442可以包括感測放大器。
第5圖繪示在複合記憶單元400中以第一記憶胞402執行乘積和之範例方法500的示意圖。雖然範例方法500係結合複合記憶單元400作描述，範例方法500可以由本文描述之任何其他實施例的複合記憶單元執行。權重因子WF 儲存在第一記憶胞402的一對交叉耦接的反相器407中。在步驟510，行解碼器和驅動器電路442用表示輸入x的訊號對第一記憶胞402的第一位元線412進行預先充電。在步驟520，列解碼器和驅動器電路440將列選擇電壓施加到第一記憶胞402的第一字元線410。列選擇電壓可等於或大於耦接至字元線的該些電晶體的閾值電壓。將列選擇電壓施加到第一記憶胞402的第一字元線410，可導通兩個通道閘電晶體409和411。在步驟530，行解碼器和驅動器電路442感測第一位元線412處的電流。感測電流表示輸入x乘上儲存在第一記憶胞402中的權重因子WF 的乘積和x*WF 。可以使用電壓和電流感測技術或其他感測技術在第一位元線412上感測輸出電流。
第6圖繪示在複合記憶單元400中以第二記憶胞404執行乘積和運算的範例方法600。雖然範例方法600結合複合記憶單元400作描述，範例方法600可以由本文描述之任何其他實施例的複合記憶單元執行。權重因子WS 儲存在第二記憶胞404的電阻性記憶體中。在步驟610，列解碼器和驅動器電路440將列選擇電壓施加到第二記憶胞404的第二字元線428。在步驟620，行解碼器和驅動器電路442將表示輸入y的訊號施加到第二記憶胞404的第二位元線430。在步驟630，行解碼器和驅動器電路442感測第一來源線434處的電流。所感測的電流表示輸入y與乘上儲存在第二記憶胞404中的權重因子WS 的乘積和y*WS 。可以使用電壓和電流感測技術或其他感測技術在第一來源線434上感測輸出電流。或者是，表示輸入y的訊號可以施加到第一來源線434，且可以在第二位元線430處感測輸出電流。
第7圖繪示在複合記憶單元400中將資料從第二記憶胞404傳輸至第一記憶胞402之範例方法700的示意圖。此範例方法可用於將儲存在第二記憶胞中的權重加載到複合記憶單元中的第一記憶胞。雖然範例方法700係結合複合記憶單元400作描述，但範例方法700可以由本文描述的任何其他實施例的複合記憶單元來執行。在步驟710，列解碼器和驅動器電路440將列選擇電壓施加到第二記憶胞404的第二字元線428。在步驟720，列解碼器和驅動器電路440致能資料傳輸致能訊號並傳送到資料路徑控制開關406，以致能第一記憶胞402和第二記憶胞404之間的資料傳輸。在步驟730，行解碼器和驅動器電路442將第一激活電壓施加到第二記憶胞404的來源線434。第一激活電壓在第二記憶胞404的電阻性記憶體和第一記憶胞402的一對交叉耦接反相器407之間產生電壓差，允許資料經由單元內資料路徑418從第二記憶胞404的電阻性記憶體傳輸到此對交叉耦接反相器407。單元內資料路徑中的電流由第二記憶胞404的電阻性記憶體的電阻值所決定。根據儲存在第二記憶胞404的電阻性記憶體中的權重因子WS ，單元內資料路徑418中的電流將新的權重因子WF 儲存在第一記憶胞402中。
第8圖繪示在複合記憶單元400中將資料從第一記憶胞402傳輸到第二記憶胞404的範例方法800。範例方法可用於將第一記憶胞中的權重儲存到複合記憶單元中的第二記憶胞。雖然範例方法800係結合複合記憶單元400作描述，但是範例方法800可以由本文描述的任何其他實施例的複合記憶單元來執行。在步驟810，列解碼器和驅動器電路440將列選擇電壓施加到第二記憶胞404的第二字元線428。在步驟820，列解碼器和驅動器電路440致能資料傳輸致能訊號並傳送至資料路徑控制開關406，以致能在第一記憶胞402和第二記憶胞404之間的資料傳輸。在步驟830，行解碼器和驅動器電路442將第二激活電壓施加到第二記憶胞404的來源線434。第二激活電壓在第二記憶胞404的電阻性記憶體和第一記憶胞402的一對交叉耦接的反相器407之間產生電壓差，允許資料通過單元內資料路徑418從此對交叉耦接的反相器407傳輸到電阻性記憶體之第二記憶胞404。單元內資料路徑中的電流由第一單元內資料路徑418所連接之第一記憶胞402的載流端中所儲存的權重因子WF 所決定。來自單元內資料路徑418的電流根據儲存在第一記憶胞中的權重因子WF 將新的權重因子WS 寫入第二記憶胞404的電阻性記憶體中。
第9圖繪示之複合記憶單元900，其具有作為第一記憶胞902的SRAM，作為第二記憶胞904的第一1T-1R 電阻性記憶體和作為第三記憶胞906的第二1T-1R電阻性記憶體。在複合記憶單元900的一些實施例中，第二記憶胞904可以用於儲存第一記憶胞的權重，第三記憶胞906可以用於儲存在第一記憶胞902中執行的乘積和運算的結果。第一記憶胞902中的SRAM包括一對交叉耦接的反相器907和兩個通道閘電晶體909和911。通道閘電晶體909和911耦接到第一字元線910。通道閘電晶體之一耦接到第一位元線912，而另一個耦接到第一位元補償線914。權重因子WF 和互補權重因子~WF 可以儲存在第一記憶胞902的此對交叉耦接的反相器907中。
第二記憶胞904和第三記憶胞906包括電晶體和電阻性記憶體。第二記憶胞904和第三記憶胞906電性耦接到第二字元線928。第二記憶胞904耦接到第二位元線930和第一來源線934。第三記憶胞906耦接到第三位元線926和第二來源線936。
第一單元內資料路徑918將第一記憶胞902中的一個反相器的載流端(亦即，儲存權重因子WF 的此端)連接到第二記憶胞904之電阻性記憶體的載流端之一。用作第一資料路徑控制開關950的N通道電晶體控制第一記憶胞902的一對交叉耦接的反相器907與第二記憶胞904的電阻性記憶體之間的電流或資料傳輸。第二單元內資料路徑916將第一記憶胞902中的一個反相器的相同載流端(current carrying terminal)連接到第三記憶胞906的電阻性記憶體的一個載電流端。用作第二資料路徑控制開關952的另一個N通道電晶體控制第一記憶胞902的此對交叉耦接反相器907與第三記憶胞906的電阻性記憶體之間的電流或資料傳輸。
第一訊號控制電路，例如列解碼器和驅動器電路940，係通過第一字元線910電性耦接到第一記憶胞902，且通過第二字元線928電性耦接至第二記憶胞904和第三記憶胞906。列解碼器和驅動器電路940還分別通過導電路徑920和922耦接到第一資料路徑控制開關950和第二資料路徑控制開關952的閘端。
行解碼器和驅動器電路944通過第一位元線912和第一位元補償線914耦接到第一記憶胞902。行解碼器和驅動器電路944通過第二位元線930和第一來源線934電性耦接到第二記憶胞904。行解碼器和驅動器電路944通過第三位元線926和第二來源線936電性耦接到第三記憶胞906。
第10圖繪示在複合記憶單元900中將第一記憶胞902的乘積和運算的結果儲存到第三記憶胞906的範例方法1000。在步驟1010，行解碼器和驅動器電路944將表示第一記憶胞902的乘積和運算結果的訊號重新導向，且第一位元線1012將第三激活電壓施加到第三記憶胞906的第二來源線936。第三激活電壓在第三記憶胞906的電阻性記憶體和第一記憶胞902的一對交叉耦接的反相器907之間產生電壓差，允許資料經由第二單元內資料路徑916從此對交叉耦接的反相器907傳輸到第三記憶胞906的電阻性記憶體。在步驟1020，列解碼器和驅動器電路940將列選擇電壓施加到第三記憶胞906的第二字元線928。被重新導向的訊號則將資料寫入第三記憶胞906的電阻性記憶體中。
第11圖繪示複合記憶體(例如，複合記憶單元400)的陣列1100，具有SRAM作為第一記憶胞，而1T-1R電阻性記憶體作為第二記憶胞。陣列1100包括成列和成行佈置的複合記憶單元(例如，複合記憶單元1102、1104、1106和1108)。如本文所使用的，術語“列”(row)和“行”(column)由複合記憶單元中的記憶胞共享的線而不是物理位置來定義。為清楚起見，在第11圖中僅示出了兩列和兩行複合記憶單元。然而，複合記憶單元陣列可具有實現本文所述技術的任何數量的列或行。
複合記憶單元的多個列共享共同第一字元線(例如，共同字元線1110和1112)，該些共同第一字元線將列中的第一記憶胞耦接到列解碼器和驅動器電路1125。複合記憶單元的多個列也共享共同第二字元線(例如，共同字元線1114和1116)，該些共同第二字元線將列中的第二記憶胞耦接到列解碼器和驅動器電路1125。列解碼器和驅動器電路1125還被配置為透過共同導電路徑(例如，共同導電路徑1130和1132)而致能資料傳輸致能訊號並傳送至複合記憶單元中的多列的資料路徑控制開關。在一些實施例中，複合記憶單元中一個列的第一記憶胞和第二記憶胞之間的資料傳輸，可以藉由致能共同資料傳輸致能訊號並傳送至此列中的所有資料路徑控制開關而被致能。資料可以從第一記憶胞傳輸到此列中的第二記憶胞、或者從第二記憶胞傳輸到第一記憶胞。
複合記憶單元的多個行共享共同第一位元線(例如，共同第一位元線1118和1120)，共同第二位元線(例如，共同第二位元線1122和1124)和共同第一來源線(例如，共同第一來源線1126和1128)。共同第一位元線，共同第一位元補償線，共同第二位元線和共同第一來源線將第一記憶胞和第二記憶胞耦接到行解碼器和驅動器1152和1162。複合記憶單元的多個行也共享共同第一位元補償線(例如，共同第一補償位元線1140和1142)。複合記憶單元1102和1106中的第一記憶胞通過共同第一位元補償線1140耦接到行解碼器和驅動器1152，且複合記憶單元1104和1108中的第一記憶胞係經由共同第一位元補償線1142耦接到行解碼器和驅動器1162。
在一些實施例中，第一字元線上的訊號表示送至複合記憶單元對應列中的第一記憶胞的輸入xi 。由行解碼器和驅動器1152和1162在特定第一位元線處感測的輸出電流，可以表示輸入xi 乘上耦接到特定第一位元線之此行第一記憶胞中的相應權重因子WF 的乘積和。在一些實施例中，共同第二位元線上的訊號表示複合記憶單元之一行中的第二記憶胞的輸入x。由行解碼器和驅動器1152和1162在第二記憶胞所耦接的第一來源線處感測的輸出電流，可以表示輸入x乘上耦接到共同第二位元線之此行第二記憶胞中的相應權重因子WS 的乘積和。
第12圖繪示複合記憶單元(例如，複合記憶單元900)的陣列，其中SRAM作為第一記憶胞、1T-1R 電阻性記憶體作為第二和第三記憶胞。陣列1200包括成列和成行佈置的複合記憶單元(例如，複合記憶單元1202、1204、1206和1208)。
複合記憶單元的多個列共享共同第一字元線(例如，共同第一字元線1210和1212)，該些共同第一字元線將列中的第一記憶胞耦接到列解碼器和驅動器電路1225。複合記憶單元的多個列也共享共同第二字元線(例如，共同字元線1214和1216)，該些共同第二字元線將列中的第二記憶胞和第三記憶胞耦接到列解碼器和驅動器電路1225。列解碼器和驅動器電路1225還被配置為透過共同導電路徑(例如，共同導電路徑1230、1231、1232和1233)來致能資料傳輸致能訊號並傳送至複合記憶單元的多個列中的第一資料路徑控制開關和第二資料路徑控制開關。
複合記憶單元的多個行共享共同第一位元線(例如，共同第一位元線1218和1220)、共同第一位元補償線(例如，共同第一位元補償線1250和1252)、共同第二位元線(例如，共同第二位元線1222和1224)、共同第三位元線(例如，共同第三位元線1254和1256)、共同第一來源線(例如，共同第一來源線1226和1228)、和共同第二來源線(例如，共同第一來源線1258和1260)。共同第一位元線和共同第一位元補償線將第一記憶胞耦接到行解碼器/驅動器1272、1282。共同第二位元線和共同第一來源線將第二記憶胞耦接到行解碼器/驅動器1272、1282。共同第三位元線和共同第二來源線將第三記憶胞耦接到行解碼器/驅動器1272、1282。
第13圖繪示實現神經網路的記憶體內計算裝置1300的簡易晶片方塊圖。記憶體內計算裝置1300包括複合記憶單元的陣列1302。複合記憶單元的陣列1302包括成列和成行佈置之本文所述的複數個複合記憶單元。每個複合記憶單元包括第一記憶胞、第二記憶胞、和將第一記憶胞連接到第二記憶胞的第一單元內資料路徑。第一記憶胞是揮發性記憶胞，而第二記憶胞是非揮發性記憶胞。在一些實施例中，陣列中的每個複合記憶單元還可以包括第三記憶胞，第三記憶胞通過第二單元內資料路徑連接到第一記憶胞。陣列中的第一記憶胞和第二記憶胞可以儲存神經網路的突觸層的權重。陣列中的第一和第二記憶胞中的電路操作執行神經網路中的輸入資料的推斷並產生輸出資料。複合記憶單元的陣列1302還包括列解碼器和驅動器電路，以及如第11圖及第12圖所示的行解碼器和驅動器電路。
輸入/輸出電路1393從記憶體內計算裝置1300外部的來源接收輸入資料。輸入/輸出電路1393還將輸出資料驅動到記憶體內計算裝置1300外部的目的地。輸入/輸出資料和控制訊號經由資料匯流排1305而移動在輸入/輸出電路1393、控制器1304和記憶體內計算裝置1300上的輸入/輸出埠、或記憶體內計算裝置1300內部或外部的其他資料來源之間，例如通用處理器或專用應用電路，或是複合記憶單元陣列1302所支持且提供系統單晶片(system on a chip)功能的組合模組。緩衝器電路1390可耦接到輸入/輸出電路1393和控制器1304以儲存輸入/輸出資料和控制訊號。
控制器1304可以包括用於回應緩衝電路1390之輸入資料及控制訊號，而選擇性地將編程電壓(例如列選擇電壓、激活電壓和資料傳輸致能訊號)施加到複合記憶單元1302之陣列中的第一和第二記憶胞的電路。在第13圖所示的範例中，控制器1304使用偏壓安排狀態機(bias arrangement state machine)1312控制通過複合記憶單元1302之陣列中的一個或多個電壓供應所產生或提供的供應電壓的施加，以用於乘積和運算、及複合記憶單元中的記憶胞之間的資料傳輸。控制器1304耦接到緩衝器電路1390和複合記憶單元1302的陣列。控制器1304可以包括被安排成執行關於第5-8圖描述之程序的控制電路。
可以使用本領域中已知的專用邏輯電路來實現控制器1304。在替代實施例中，控制器1304包括通用處理器，其可實現在相同的積體電路上，此積體電路執行電腦程式以控制裝置的操作。在其他實施例中，專用邏輯電路和通用處理器的組合可用於實現控制器1304。偏壓安排狀態機1312控制如本文所述的偏壓安排供應電壓。
本文描述多個流程圖以示出由記憶體控制器或記憶體內計算裝置所執行的邏輯。此邏輯可以使用計算機系統可存取之記憶體中所儲存的電腦程式所編程的處理器來實現，此電腦程式可由處理器、專用邏輯硬體(包括現場可編程積體電路)以及專用邏輯硬體和電腦程式的組合來執行。利用本文的所有流程圖，可以理解許多步驟可以組合、平行執行或以不同順序執行而不影響所實現的功能。在某些情況下，如讀者將理解的那樣，只有在進行某些其他改變時，步驟的重新排列才能實現相同的結果。在其他情況下，如讀者將理解的那樣，僅當滿足某些條件時，步驟的重新安排才能實現相同的結果。此外，應當理解，這裡的流程圖僅示出了與理解本公開相關的步驟，並且應當理解，可以在所示出的那些之前、之後和之間執行用於實現其他功能的許多附加步驟。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100：神經網路 112、114、116、118:突觸層 122、124、126、128:神經元 132、134、136:權重 102:輸入層 106、108、110:隱藏層 104:輸出層 200、300、400、900、1102、1104、1106、1108、1202、1204、1206、1208:複合記憶單元 202、302、402、902:第一記憶胞 204、304、404、904:第二記憶胞 206、308、310、406、950、952:資料路徑控制開關 208、312、316、418、916、918:單元內資料路徑 210:資料路徑致能訊號 306、906:第三記憶胞 314、318:資料傳輸致能訊號 407、907:反相器 409、411、909、911:通道閘電晶體 410、910:第一字元線 412、912:第一位元線 414、914:第一位元補償線 422、920、922:導電路徑 428、910、928:第二字元線 430、930:第二位元線 434、934:第一來源線 440、940、1125、1225:列解碼器和驅動器電路 442、944、1152、1162、1272、1282:行解碼器和驅動器電路 500、600、700、800、1000:範例方法 510~530、610~630、710~730、810~830、1010~1020:流程步驟 926:第三位元線 936:第二來源線 1100、1200、1302:陣列 1110、1112、1114、1116、1214、1216:共同字元線 1130、1132:共同導電路徑 1118、1120、1218、1220:共同第一位元線 1126、1128、1226、1228、1258、1260:共同第一來源線 1140、1142:共同第一補償位元線 1122、1124、1222、1224:共同第二位元線 1210、1212:共同第一字元線 1230、1231、1232、1233:共同導電路徑 1254、1256:共同第三位元線 1250、1252:共同第一位元補償線 1300:記憶體內計算裝置 1304:控制器 1305:資料匯流排 1312:偏壓安排狀態機 1390:緩衝器電路 1393:輸入/輸出電路
將參照第1-13圖提供本技術實施例之詳細說明。 第1圖繪示範例神經網路的示意圖。 第2圖繪示具有第一記憶胞及第二記憶胞之複合記憶單元的第一範例示意圖。 第3圖繪示具有第一記憶胞、第二記憶胞、及第三記憶胞之複合記憶單元的第二範例示意圖。 第4圖繪示具有SRAM之第一記憶胞及1T-1R電阻性記憶體之第二記憶胞的複合記憶單元的示意圖。 第5圖繪示在複合記憶單元中以第一記憶胞執行乘積和之範例方法的示意圖。 第6圖繪示在複合記憶單元中以第二記憶胞執行乘積和之範例方法的示意圖。 第7圖繪示在複合記憶單元中將資料從第二記憶胞傳輸至第一記憶胞之範例方法的示意圖。 第8圖繪示在複合記憶單元中將資料從第一記憶胞傳輸至第二記憶胞之範例方法的示意圖。 第9圖繪示具有SRAM之第一記憶胞及1T-1R電阻性記憶體之第二及第三記憶胞的複合記憶單元的示意圖。 第10圖繪示在複合記憶單元中在第一記憶胞及第三記憶胞之間傳輸資料之範例方法的示意圖。 第11圖繪示具有SRAM之第一記憶胞及1T-1R電阻性記憶體之第二記憶胞的複合記憶單元的示意圖。 第12圖繪示具有SRAM之第一記憶胞及1T-1R電阻性記憶體之第二及第三記憶胞的複合記憶單元的示意圖。 第13圖繪示具有複合記憶單元之陣列之範例性記憶體內計算記憶體裝置之簡易晶片方塊圖。
200:複合記憶單元
202:第一記憶胞
204:第二記憶胞
206:資料路徑控制開關
208:單元內資料路徑
210:資料路徑致能訊號

Claims (19)

  1. 一種記憶體裝置，包括： 複數個成列及成行佈置的複合記憶單元，該複數個複合記憶單元的至少一者包含一第一記憶胞、一第二記憶胞、及一第一單元間資料路徑連接該第一記憶胞至該第二記憶胞，其中該第一記憶胞是一第一類型而該第二記憶胞是一第二類型。
  2. 如申請專利範圍第1項所述之記憶體裝置，其中該第一單元間資料路徑連接該第一記憶胞之一載電流端至該第二記憶胞之一載電流端。
  3. 如申請專利範圍第1項所述之記憶體裝置，其中該第一類型為一揮發性記憶胞而該第二類型為一非揮發性記憶胞。
  4. 如申請專利範圍第1項所述之記憶體裝置，其中該複數個複合記憶單元之至少一者更包括一第一資料路徑控制開關，其中該第一資料路徑控制開關回應於一資料傳輸致能訊號以致能該第一記憶胞及該第二記憶胞之間經由該第一單元間資料路徑的資料傳輸。
  5. 如申請專利範圍第4項所述之記憶體裝置，更包括一訊號控制電路，該訊號控制電路致能資料傳輸致能訊號並傳送至該複合記憶單元中的第一資料路徑控制開關。
  6. 如申請專利範圍第5項所述之記憶體裝置，更包括： 一組第一字元線，該組第一字元線的各第一字元線分別將各列的複合記憶單元之第一記憶胞連接至該訊號控制電路；及 一組第二字元線，該組第二字元線的各第二字元線分別將各列的複合記憶單元之第二記憶胞連接至該訊號控制電路。
  7. 如申請專利範圍第5項所述之記憶體裝置，更包括： 一組第一位元線，該組第一位元線的各第一位元線分別將各行的複合記憶單元之第一記憶胞連接至該訊號控制電路；及 一組第二位元線，該組第二位元線的各第二位元線分別將各行的複合記憶單元之第二記憶胞連接至該訊號控制電路。
  8. 如申請專利範圍第5項所述之記憶體裝置，更包括： 一組來源線，該組來源線的各來源線分別將各行的複合記憶單元之第二記憶胞連接至該訊號控制電路。
  9. 如申請專利範圍第8項所述之記憶體裝置，更包括一控制電路，該控制電路用以控制在一被選中的複合記憶單元中的第一記憶胞及第二記憶胞之間經由該第一單元間資料路徑與該第一資料路徑控制開關的資料傳輸；該控制電路被配置執行以下步驟以完成該資料傳輸： 施加一列選擇電壓至該第二記憶胞所耦接的一第二字元線； 致能一資料傳輸致能訊號並傳送至該第一資料路徑控制開關；及 施加一激活電壓至該第二記憶胞所耦接的一第一來源線。
  10. 如申請專利範圍第8項所述之記憶體裝置，更包括一控制電路，該控制電路用以執行乘積和運算及儲存結果於一被選中的複合記憶單元中，該複合記憶單元包含儲存一權重的第一記憶胞、第二記憶胞、第一單元間資料路徑、及第一資料路徑控制開關，該控制電路被配置執行以下步驟以完成該乘積和運算及儲存結果： 以代表一輸入之一訊號對該第一記憶胞所耦接之一第一位元線預先充電； 施加一列選擇電壓至該第一記憶胞所耦接的一第一字元線； 施加該列選擇電壓至該第二記憶胞所耦接的一第二字元線； 致能一資料傳輸致能訊號並傳送至該第一資料路徑控制開關；及 施加一激活電壓至該第二記憶胞所耦接的一第一來源線，以將該輸入及該權重的乘積和儲存於該第二記憶胞中。
  11. 如申請專利範圍第1項所述之記憶體裝置，其中該複合記憶單元包括該第二類型之一第三記憶胞、一第二單元間資料路徑以連接該第一記憶胞至該第三記憶胞、及一第二資料路徑控制開關以回應於一資料傳輸致能訊號而致能該第一記憶胞及該第三記憶胞之間經由該第二單元間資料路徑的資料傳輸。
  12. 一種用於在一複合記憶單元中的複數個記憶胞之間傳輸資料的方法，該複合記憶單元包含一第一類型的一第一記憶胞、一第二類型的一第二記憶胞、一第一單元間資料路徑以連接該第一記憶胞至該第二記憶胞、及一第一資料路徑控制開關以回應於一資料傳輸致能訊號而致能該第一記憶胞及該第二記憶胞之間經由該第一單元間資料路徑的資料傳輸，其中該第一記憶胞耦接至一第一字元線及一第一位元線，該第二記憶胞耦接至一第二字元線、一第二位元線、及一第一來源線，該方法包括： 施加一列選擇電壓至該第二記憶胞所耦接的該第二字元線； 致能該資料傳輸致能訊號並傳送至該第一資料路徑控制開關；以及 施加一激活電壓至該第二記憶胞所耦接的該第一來源線。
  13. 如申請專利範圍第12項所述之方法，其中該第一單元間資料路徑連接該第一記憶胞之一載流端至該第二記憶胞之一載流端。
  14. 如申請專利範圍第12項所述之方法，其中該第一類型為一揮發性記憶胞而該第二類型為一非揮發性記憶胞。
  15. 如申請專利範圍第12項所述之方法，其中該激活電壓係一第一電壓，且其中施加該第一電壓至該第二記憶胞之該第一來源線允許資料從該第一記憶胞傳輸至該第二記憶胞。
  16. 如申請專利範圍第12項所述之方法，其中該激活電壓係一第二電壓，且其中施加該第二電壓至該第二記憶胞之該第一來源線允許資料從該第二記憶胞傳輸至該第一記憶胞。
  17. 如申請專利範圍第12項所述之方法，其中該複合記憶單元包括該第二類型之一第三記憶胞、一第二單元間資料路徑以連接該第一記憶胞至該第三記憶胞、及一第二資料路徑控制開關以回應於該資料傳輸致能訊號而致能該第一記憶胞及該第三記憶胞之間經由該第二單元間資料路徑的資料傳輸，該第三記憶胞耦接至該第二字元線、一第三位元線、及一第二來源線。
  18. 一種於一複合記憶單元中執行乘積和運算及儲存結果的方法，該複合記憶單元包含儲存一權重的一第一類型的一第一記憶胞、一第二類型的一第二記憶胞、一第一單元間資料路徑以連接該第一記憶胞至該第二記憶胞、及一第一資料路徑控制開關以回應於一資料傳輸致能訊號而致能該第一記憶胞及該第二記憶胞之間經由該第一單元間資料路徑的資料傳輸，其中該第一記憶胞耦接至一第一字元線及一第一位元線，該第二記憶胞耦接至一第二字元線、一第二位元線、及一第一來源線，該方法包括： 以代表一輸入之一訊號對該第一記憶胞之該第一位元線預先充電； 施加一列選擇電壓至該第一記憶胞所耦接的該第一字元線； 施加該列選擇電壓至該第二記憶胞所耦接的該第二字元線； 致能該資料傳輸致能訊號並傳送至該第一資料路徑控制開關；及 施加一激活電壓至該第二記憶胞所耦接的該第一來源線，以將該輸入及該權重的乘積和儲存於該第二記憶胞中。
  19. 如申請專利範圍第18項所述之方法，更包括感測該第一記憶胞之該第一位元線上的電流，該電流表示該輸入及該權重的乘積和。
TW108118350A 2019-02-19 2019-05-28 記憶體裝置及其操作方法 TWI698884B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/279,494 2019-02-19
US16/279,494 US11119674B2 (en) 2019-02-19 2019-02-19 Memory devices and methods for operating the same

Publications (2)

Publication Number Publication Date
TWI698884B TWI698884B (zh) 2020-07-11
TW202032545A true TW202032545A (zh) 2020-09-01

Family

ID=72043263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118350A TWI698884B (zh) 2019-02-19 2019-05-28 記憶體裝置及其操作方法

Country Status (3)

Country Link
US (1) US11119674B2 (zh)
CN (1) CN111581141B (zh)
TW (1) TWI698884B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11694076B2 (en) 2019-10-14 2023-07-04 Micron Technology, Inc. Memory sub-system with internal logic to perform a machine learning operation
US11681909B2 (en) 2019-10-14 2023-06-20 Micron Technology, Inc. Memory component with a bus to transmit data for a machine learning operation and another bus to transmit host data
US11676010B2 (en) 2019-10-14 2023-06-13 Micron Technology, Inc. Memory sub-system with a bus to transmit data for a machine learning operation and another bus to transmit host data
US20210110249A1 (en) * 2019-10-14 2021-04-15 Micron Technology, Inc. Memory component with internal logic to perform a machine learning operation
US11769076B2 (en) 2019-10-14 2023-09-26 Micron Technology, Inc. Memory sub-system with a virtualized bus and internal logic to perform a machine learning operation
US11600320B2 (en) * 2019-12-17 2023-03-07 Flashsilicon Incorporation Perpectual digital perceptron
US20220019407A1 (en) * 2020-07-14 2022-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. In-memory computation circuit and method
KR20220047016A (ko) * 2020-10-08 2022-04-15 삼성전자주식회사 뉴럴 네트워크 장치

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2619663C3 (de) 1976-05-04 1982-07-22 Siemens AG, 1000 Berlin und 8000 München Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung
US4987090A (en) 1987-07-02 1991-01-22 Integrated Device Technology, Inc. Static ram cell with trench pull-down transistors and buried-layer ground plate
US5167006A (en) * 1989-12-29 1992-11-24 Ricoh Company, Ltd. Neuron unit, neural network and signal processing method
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
JP3260357B2 (ja) * 1990-01-24 2002-02-25 株式会社日立製作所 情報処理装置
JP3073645B2 (ja) 1993-12-27 2000-08-07 株式会社東芝 不揮発性半導体記憶装置およびその動作方法
US7089218B1 (en) * 2004-01-06 2006-08-08 Neuric Technologies, Llc Method for inclusion of psychological temperament in an electronic emulation of the human brain
US6107882A (en) 1997-12-11 2000-08-22 Lucent Technologies Inc. Amplifier having improved common mode voltage range
US6960499B2 (en) 1998-02-24 2005-11-01 Texas Instruments Incorporated Dual-counterdoped channel field effect transistor and method
US6313486B1 (en) 2000-06-15 2001-11-06 Board Of Regents, The University Of Texas System Floating gate transistor having buried strained silicon germanium channel layer
US6829598B2 (en) 2000-10-02 2004-12-07 Texas Instruments Incorporated Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET
US6703661B2 (en) 2001-12-27 2004-03-09 Ching-Yuan Wu Contactless NOR-type memory array and its fabrication methods
JP4620943B2 (ja) 2003-10-16 2011-01-26 キヤノン株式会社 積和演算回路及びその方法
US7057216B2 (en) 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
US6906940B1 (en) 2004-02-12 2005-06-14 Macronix International Co., Ltd. Plane decoding method and device for three dimensional memories
US20050287793A1 (en) 2004-06-29 2005-12-29 Micron Technology, Inc. Diffusion barrier process for routing polysilicon contacts to a metallization layer
CN101065807A (zh) * 2004-07-28 2007-10-31 柰米闪芯积体电路有限公司 整合传统式静态随机存储器与闪存单元的新式非易失性静态随机存储器内存单元结构
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US8058636B2 (en) 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
KR20090037690A (ko) 2007-10-12 2009-04-16 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
US8000151B2 (en) * 2008-01-10 2011-08-16 Micron Technology, Inc. Semiconductor memory column decoder device and method
US8860124B2 (en) 2009-01-15 2014-10-14 Macronix International Co., Ltd. Depletion-mode charge-trapping flash device
JP5462490B2 (ja) 2009-01-19 2014-04-02 株式会社日立製作所 半導体記憶装置
JP5317742B2 (ja) 2009-02-06 2013-10-16 株式会社東芝 半導体装置
US8203187B2 (en) 2009-03-03 2012-06-19 Macronix International Co., Ltd. 3D memory array arranged for FN tunneling program and erase
US9099181B2 (en) * 2009-08-19 2015-08-04 Grandis, Inc. Non-volatile static ram cell circuit and timing method
JP2011065693A (ja) 2009-09-16 2011-03-31 Toshiba Corp 不揮発性半導体記憶装置
US8275728B2 (en) 2009-11-05 2012-09-25 The United States Of America As Represented By The Secretary Of The Air Force Neuromorphic computer
US8311965B2 (en) 2009-11-18 2012-11-13 International Business Machines Corporation Area efficient neuromorphic circuits using field effect transistors (FET) and variable resistance material
TWI427636B (zh) 2009-11-27 2014-02-21 Macronix Int Co Ltd 於一記憶積體電路上進行抹除操作之方法與裝置
SG10201700467UA (en) 2010-02-07 2017-02-27 Zeno Semiconductor Inc Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
US8331127B2 (en) 2010-05-24 2012-12-11 Macronix International Co., Ltd. Nonvolatile memory device having a transistor connected in parallel with a resistance switching device
US8547720B2 (en) 2010-06-08 2013-10-01 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines
US8890233B2 (en) 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
US9342780B2 (en) 2010-07-30 2016-05-17 Hewlett Packard Enterprise Development Lp Systems and methods for modeling binary synapses
US20120044742A1 (en) 2010-08-20 2012-02-23 Micron Technology, Inc. Variable resistance memory array architecture
US8432719B2 (en) 2011-01-18 2013-04-30 Macronix International Co., Ltd. Three-dimensional stacked and-type flash memory structure and methods of manufacturing and operating the same hydride
US8630114B2 (en) 2011-01-19 2014-01-14 Macronix International Co., Ltd. Memory architecture of 3D NOR array
US8759895B2 (en) 2011-02-25 2014-06-24 Micron Technology, Inc. Semiconductor charge storage apparatus and methods
JP5597169B2 (ja) * 2011-07-28 2014-10-01 株式会社東芝 半導体集積回路、プロセッサ
JP2013069356A (ja) 2011-09-20 2013-04-18 Toshiba Corp 半導体記憶装置
JP5722180B2 (ja) 2011-09-26 2015-05-20 株式会社日立製作所 不揮発性記憶装置
US9698185B2 (en) 2011-10-13 2017-07-04 Omnivision Technologies, Inc. Partial buried channel transfer device for image sensors
US9430735B1 (en) 2012-02-23 2016-08-30 Micron Technology, Inc. Neural network in a memory device
US8981445B2 (en) 2012-02-28 2015-03-17 Texas Instruments Incorporated Analog floating-gate memory with N-channel and P-channel MOS transistors
JP5998521B2 (ja) 2012-02-28 2016-09-28 セイコーエプソン株式会社 不揮発性半導体メモリー及び不揮発性半導体メモリーの製造方法
JP2014053056A (ja) 2012-09-06 2014-03-20 Toshiba Corp 半導体記憶装置
US8964470B2 (en) * 2012-09-25 2015-02-24 Aplus Flash Technology, Inc. Method and architecture for improving defect detectability, coupling area, and flexibility of NVSRAM cells and arrays
US9747230B2 (en) * 2012-10-15 2017-08-29 Rambus Inc. Memory rank and ODT configuration in a memory system
US9019771B2 (en) 2012-10-26 2015-04-28 Macronix International Co., Ltd. Dielectric charge trapping memory cells with redundancy
US20140149773A1 (en) 2012-11-29 2014-05-29 Agency For Science, Technology And Research Latch circuit and data processing system
KR20140113024A (ko) 2013-03-15 2014-09-24 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 구동방법
KR102179899B1 (ko) 2013-08-05 2020-11-18 삼성전자주식회사 뉴로모픽 시스템 및 그 구현 방법
WO2015053009A1 (ja) 2013-10-11 2015-04-16 シャープ株式会社 半導体装置
KR102139944B1 (ko) 2013-11-26 2020-08-03 삼성전자주식회사 3차원 반도체 메모리 장치
KR20150070819A (ko) 2013-12-17 2015-06-25 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9535831B2 (en) * 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
US9698156B2 (en) 2015-03-03 2017-07-04 Macronix International Co., Ltd. Vertical thin-channel memory
US9147468B1 (en) 2014-05-21 2015-09-29 Macronix International Co., Ltd. Multiple-bit-per-cell, independent double gate, vertical channel memory
US9391084B2 (en) 2014-06-19 2016-07-12 Macronix International Co., Ltd. Bandgap-engineered memory with multiple charge trapping layers storing charge
CN107124903A (zh) * 2014-09-15 2017-09-01 Neo半导体公司 提供使用sram及非挥发性记忆体装置的多页读写方法及设备
US9536969B2 (en) 2014-09-23 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned split gate flash memory
US9607692B2 (en) 2014-10-03 2017-03-28 Micron Technology, Inc. Threshold voltage distribution determination
WO2016060617A1 (en) 2014-10-15 2016-04-21 Agency For Science, Technology And Research Flip-flop circuit, method of controlling a flip-flop circuit and memory device
US9431099B2 (en) 2014-11-11 2016-08-30 Snu R&Db Foundation Neuromorphic device with excitatory and inhibitory functionalities
US9356074B1 (en) 2014-11-17 2016-05-31 Sandisk Technologies Inc. Memory array having divided apart bit lines and partially divided bit line selector switches
KR20160073847A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102396422B1 (ko) * 2015-02-11 2022-05-11 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리를 포함하는 스토리지 장치
US10403363B2 (en) * 2015-02-11 2019-09-03 Samsung Electronics Co., Ltd. Nonvolatile memory and storage device including nonvolatile memory
US9823874B2 (en) * 2015-02-19 2017-11-21 Nxp Usa, Inc. Memory device with combined non-volatile memory (NVM) and volatile memory
US9524980B2 (en) 2015-03-03 2016-12-20 Macronix International Co., Ltd. U-shaped vertical thin-channel memory
US9379129B1 (en) 2015-04-13 2016-06-28 Macronix International Co., Ltd. Assist gate structures for three-dimensional (3D) vertical gate array memory structure
KR20160122531A (ko) 2015-04-14 2016-10-24 에스케이하이닉스 주식회사 전자 장치
TWI580087B (zh) 2015-04-28 2017-04-21 旺宏電子股份有限公司 記憶裝置及其製造方法
US10074661B2 (en) 2015-05-08 2018-09-11 Sandisk Technologies Llc Three-dimensional junction memory device and method reading thereof using hole current detection
US9934463B2 (en) 2015-05-15 2018-04-03 Arizona Board Of Regents On Behalf Of Arizona State University Neuromorphic computational system(s) using resistive synaptic devices
KR102445662B1 (ko) * 2015-07-01 2022-09-22 삼성전자주식회사 스토리지 장치
CN105718994B (zh) 2015-07-29 2019-02-19 上海磁宇信息科技有限公司 细胞阵列计算系统
KR101701250B1 (ko) 2015-08-03 2017-02-01 서울대학교산학협력단 딥 빌리프 네트워크를 위한 복수 레이어가 적층된 뉴런 어레이 및 뉴런 어레이 동작 방법
KR102311916B1 (ko) * 2015-08-17 2021-10-15 삼성전자주식회사 스토리지 장치
US10020317B2 (en) 2015-08-31 2018-07-10 Cypress Semiconductor Corporation Memory device with multi-layer channel and charge trapping layer
US10037167B2 (en) * 2015-09-11 2018-07-31 Sandisk Technologies Llc Multiple scheduling schemes for handling read requests
US9589982B1 (en) 2015-09-15 2017-03-07 Macronix International Co., Ltd. Structure and method of operation for improved gate capacity for 3D NOR flash memory
US10157012B2 (en) * 2015-09-29 2018-12-18 Sandisk Technologies Llc Zero read on trimmed blocks in a non-volatile memory system
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US9767028B2 (en) * 2015-10-30 2017-09-19 Advanced Micro Devices, Inc. In-memory interconnect protocol configuration registers
KR102412781B1 (ko) 2015-11-03 2022-06-24 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 독출 방법
CN108701475B (zh) 2015-11-25 2022-04-26 日升存储公司 三维垂直nor闪速薄膜晶体管串
US10083140B2 (en) * 2015-12-18 2018-09-25 Intel Corporation DRAM data path sharing via a segmented global data bus
US9983829B2 (en) * 2016-01-13 2018-05-29 Sandisk Technologies Llc Physical addressing schemes for non-volatile memory systems employing multi-die interleave schemes
US10725860B2 (en) * 2016-03-04 2020-07-28 Sandisk Technologies Llc Storage system and method for handling a burst of errors
KR102505695B1 (ko) 2016-03-18 2023-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 사용한 시스템
CN105789139B (zh) 2016-03-31 2018-08-28 上海新储集成电路有限公司 一种神经网络芯片的制备方法
JP2017195275A (ja) 2016-04-20 2017-10-26 東芝メモリ株式会社 半導体記憶装置およびその製造方法
KR102508532B1 (ko) 2016-05-02 2023-03-09 삼성전자주식회사 감지 증폭기 및 이를 포함하는 메모리 장치
JP6833873B2 (ja) 2016-05-17 2021-02-24 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 不揮発性メモリアレイを使用したディープラーニングニューラルネットワーク分類器
CN106530210B (zh) 2016-10-31 2019-09-06 北京大学 基于阻变存储器件阵列实现并行卷积计算的设备和方法
US10649665B2 (en) * 2016-11-08 2020-05-12 Micron Technology, Inc. Data relocation in hybrid memory
US10521229B2 (en) 2016-12-06 2019-12-31 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10296224B2 (en) * 2016-12-21 2019-05-21 Intel Corporation Apparatus, system and method for increasing the capacity of a storage device available to store user data
US10269824B2 (en) 2017-04-01 2019-04-23 Intel Corporation Non-volatile memory structures having multi-layer conductive channels
US11556771B2 (en) 2017-04-10 2023-01-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor neural network device including a synapse circuit comprising memory cells and an activation function circuit
WO2018189620A1 (ja) * 2017-04-14 2018-10-18 株式会社半導体エネルギー研究所 ニューラルネットワーク回路
WO2018201060A1 (en) 2017-04-27 2018-11-01 The Regents Of The University Of California Mixed signal neuromorphic computing with nonvolatile memory devices
US10776699B2 (en) * 2017-05-05 2020-09-15 Intel Corporation Optimized compute hardware for machine learning operations
JP2019028569A (ja) 2017-07-26 2019-02-21 株式会社東芝 メモリシステム、半導体記憶装置及び信号処理システム
US10073733B1 (en) 2017-09-01 2018-09-11 Purdue Research Foundation System and method for in-memory computing
US10777566B2 (en) 2017-11-10 2020-09-15 Macronix International Co., Ltd. 3D array arranged for memory and in-memory sum-of-products operations
US10552510B2 (en) 2018-01-11 2020-02-04 Mentium Technologies Inc. Vector-by-matrix multiplier modules based on non-volatile 2D and 3D memory arrays
US20190244662A1 (en) 2018-02-02 2019-08-08 Macronix International Co., Ltd. Sum-of-products array for neuromorphic computing system
US10719296B2 (en) 2018-01-17 2020-07-21 Macronix International Co., Ltd. Sum-of-products accelerator array
US10242737B1 (en) 2018-02-13 2019-03-26 Macronix International Co., Ltd. Device structure for neuromorphic computing system
US10635398B2 (en) 2018-03-15 2020-04-28 Macronix International Co., Ltd. Voltage sensing type of matrix multiplication method for neuromorphic computing system
JP7070190B2 (ja) 2018-07-18 2022-05-18 株式会社デンソー ニューラルネットワーク回路
US10528643B1 (en) 2018-08-01 2020-01-07 Sandisk Technologies Llc Vector-matrix multiplication using non-volatile memory cells
US10534840B1 (en) 2018-08-08 2020-01-14 Sandisk Technologies Llc Multiplication using non-volatile memory cells
US10860918B2 (en) 2018-08-21 2020-12-08 Silicon Storage Technology, Inc. Analog neural memory system for deep learning neural network comprising multiple vector-by-matrix multiplication arrays and shared components
US10831446B2 (en) 2018-09-28 2020-11-10 Intel Corporation Digital bit-serial multi-multiply-and-accumulate compute in memory
US10748603B2 (en) 2018-09-28 2020-08-18 Intel Corporation In-memory multiply and accumulate with global charge-sharing
US10877752B2 (en) 2018-09-28 2020-12-29 Intel Corporation Techniques for current-sensing circuit design for compute-in-memory
US10643713B1 (en) 2019-02-08 2020-05-05 Sandisk Technologies Llc Toggling power supply for faster bit line settling during sensing

Also Published As

Publication number Publication date
TWI698884B (zh) 2020-07-11
CN111581141B (zh) 2021-12-21
US20200264790A1 (en) 2020-08-20
CN111581141A (zh) 2020-08-25
US11119674B2 (en) 2021-09-14

Similar Documents

Publication Publication Date Title
TWI698884B (zh) 記憶體裝置及其操作方法
US11361216B2 (en) Neural network circuits having non-volatile synapse arrays
Marinella et al. Multiscale co-design analysis of energy, latency, area, and accuracy of a ReRAM analog neural training accelerator
JP6477924B2 (ja) メモリスタ神経形態学的回路及びメモリスタ神経形態学的回路をトレーニングするための方法
TWI699711B (zh) 記憶體裝置及其製造方法
TWI751403B (zh) 具有非揮發性突觸陣列的神經網路電路及神經晶片
US10783963B1 (en) In-memory computation device with inter-page and intra-page data circuits
CN109859786B (zh) 一种基于自旋磁存储器的数据运算方法
US20140334216A1 (en) General Structure for Computational Random Access Memory (CRAM)
US5274746A (en) Coupling element for semiconductor neural network device
Farkhani et al. A low-power high-speed spintronics-based neuromorphic computing system using real-time tracking method
US20200356843A1 (en) Systems and methods for neural network training and deployment for hardware accelerators
Hassan et al. Voltage-driven building block for hardware belief networks
US20190026629A1 (en) Systems and Methods for Overshoot Compensation
KR102354286B1 (ko) 신경망을 위한 시냅스 스트링 및 시냅스 스트링 어레이
Eslami et al. A flexible and reliable RRAM-based in-memory computing architecture for data-intensive applications
CN108154227B (zh) 一种使用模拟计算的神经网络芯片
CN108154226B (zh) 一种使用模拟计算的神经网络芯片
CN111859261A (zh) 计算电路及其操作方法
Yang et al. Matching in memristor based auto-associative memory with application to pattern recognition
TWI845270B (zh) 記憶體內計算記憶體裝置及記憶體內計算方法
JP7480391B2 (ja) インメモリコンピューティングのための記憶装置
KR102511526B1 (ko) 하드웨어 기반 인공 신경망 제공 장치
Han Radiation Effects on In-Memory Computing Architectures
Burr Neuromorphic Technologies for Next-Generation Cognitive Computing