Nothing Special   »   [go: up one dir, main page]

CN110767614A - 封装结构和电子装置 - Google Patents

封装结构和电子装置 Download PDF

Info

Publication number
CN110767614A
CN110767614A CN201910962547.2A CN201910962547A CN110767614A CN 110767614 A CN110767614 A CN 110767614A CN 201910962547 A CN201910962547 A CN 201910962547A CN 110767614 A CN110767614 A CN 110767614A
Authority
CN
China
Prior art keywords
substrate
layer
heat
package
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910962547.2A
Other languages
English (en)
Inventor
窦志敏
陈丘
叶润清
佘勇
马富强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201910962547.2A priority Critical patent/CN110767614A/zh
Publication of CN110767614A publication Critical patent/CN110767614A/zh
Priority to US17/767,510 priority patent/US20230178442A1/en
Priority to EP20875173.5A priority patent/EP4030475A4/en
Priority to PCT/CN2020/110960 priority patent/WO2021068657A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60277—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本申请公开了一种封装结构，由于第二元器件与第二基板连接，使得第二元器件的热量能够直接传输至第二基板。另外，每个第二散热块与至少一个第二连接柱连接，且每个第二散热块连接一个第二元器件，即至少部分第二元器件与第二连接柱通过第二散热块连接，使得至少部分第二元器件的热量还能够通过第二散热块传输至第二连接柱，再通过第二连接柱传输至第二基板或第二连接柱连接的其它结构，从而将第二元器件的热量传输出去，增加第二元器件的导热途径。本申请中，封装结构内的元器件的热量传输途径均有多种，在元器件工作发热时，能够通过多种途径及时的将热量传输出去，以提高封装结构的热量传输效率，增强封装结构的散热效果。

Description

封装结构和电子装置
技术领域
本申请涉及封装技术领域，尤其涉及一种封装结构及包括所述封装结构的电子装置。
背景技术
在终端产品小型化、多功能化的趋势下，三维封装堆叠技术成为增加电路密度的非常重要的有效手段之一。通过三维封装堆叠技术，越来越多的被动器件、主动器件等元器件被集成在一起，使得三维封装堆叠结构内元器件的散热成为一个越来越凸显并亟待解决的问题，以避免三维封装堆叠结构内元器件的热量集中而影响封装结构内元器件的正常工作或对封装结构内元器件造成的损坏。
发明内容
本申请提供一种具有良好的散热效果的封装结构，以及包括所述封装结构的电子装置。
第一方面，本申请提供一种封装结构，所述封装结构包括第一封装体及堆叠于所述第一封装体上的第二封装体。
所述第一封装体包括第一基板以及封装于所述第一基板上的第一封装层；所述第一基板背离所述第一封装层的一侧形成多个外接引脚，所述外接引脚用于连接所述封装结构的外接结构；所述第一封装层包括第一封装材料层以及嵌设于所述第一封装材料层中的一个或者多个第一元器件和多个第一连接柱；每个所述第一元器件均与所述第一基板电连接；每个所述第一连接柱一端连接所述第一基板，另一端延伸至所述第一封装材料层背离所述第一基板的表面；所述第一连接柱采用导热材料形成。
所述第二封装体包括第二基板以及封装于所述第二基板上的第二封装层；第二封装层包括第二封装材料层以及内嵌于所述第二封装材料层中的一个或者多个第二元器件、多个第二连接柱及一个或者多个第二散热块；每个所述第二元器件均与所述第二基板连接；每个所述第二连接柱一端连接所述第二基板，另一端延伸至所述第二封装材料层背离所述第二基板的表面；每个所述第二散热块与至少一个所述第二连接柱连接，且每个所述第二散热块连接一个或多个所述第二元器件；所述第二连接柱、所述第二散热块采用导热材料形成；所述第二基板或所述第二连接柱连接所述第一连接柱。
本申请中，由于每个所述第二元器件与所述第二基板连接，使得所述第二元器件的热量能够直接传输至所述第二基板。另外，每个所述第二散热块与至少一个所述第二连接柱连接，且每个所述第二散热块连接一个所述第二元器件。即至少部分所述第二元器件能够通过所述第二散热块与所述第二连接柱连接。由于所述第二连接柱与所述第二基板连接，且所述第二基板或者所述第二连接柱与所述第一连接柱连接，从而所述第二元器件产生的热量能够依次通过所述第二散热块、所述第二连接柱传输至所述第二基板，或者依次通过所述第二散热块、所述第二连接柱及所述第一连接柱传输至所述第一基板上，从而增加所述第二元器件的传热途径，加快所述第二元器件的热量的散出。一些实施例中，所述第一基板上形成有多个外接引脚，通过所述外接引脚连接封装结构的外接结构，从而能够将传输至所述第一基板的热量经外接引脚传输至封装结构的外接结构，以实现封装结构的散热。对于本申请来说，由于所述第二元器件的途径增加，能够使得封装结构内的第二元器件的热量快速的传输至第一基板，从而加快所述封装结构的散热效率。本申请中，相对于第二元器件的热量只能依次通过第二基板、第二连接柱、第一连接柱将热量传输至第一基板的方式来说，本申请的第二元器件的热量传输至第一基板的途径大大增加，进而能够加快所述封装结构内热量的散出。并且，由于在所述封装结构内设置所述第二散热块、所述第一连接柱、第二连接柱，使得所述封装结构内的热量能够通过所述第二散热块、所述第一连接柱、第二连接柱进行传输，使得热量能够快速的在所述第一封装体与所述第二封装体之间进行交换，避免热量在所述第一封装体内或者所述第二封装体内聚集，从而避免热量聚集而造成的封装结构内元器件的损坏。
一些实施例中，封装结构内的热量还能够经所述第二基板一侧传输出去。本实施例中，由于所述第二元器件的热量传输至所述第二基板的途径较多，即能够直接传输至所述第二基板，也能够依次通过所述第二散热块以及所述第二连接柱传输至所述第二基板，从而能够更快速的将所述封装结构内的热量传输至封装结构的外部，加快封装结构的散热效率，使得封装结构能够有良好的散热效果，从而能够避免三维封装堆叠结构内的热量过高而影响封装结构内元器件的正常工作或对封装结构内元器件造成的损坏。
一些实施例中，所述第一封装体包括一个或者多个第一散热块，每个所述第一散热块与至少一个所述第一连接柱连接，且每个所述第一散热块与一个或多个所述第一元器件连接；所述第一散热块为导热材料形成。
由于所述第一元器件与所述第一基板连接，使得所述第一元器件的热量能够直接传输至所述第一基板，并通过所述第一基板传输出去。另外，所述第一元器件与所述第一连接柱通过所述第一散热块连接，且所述第一连接柱与所述第一基板连接，使得所述第一元器件的热量还能够通过所述第一散热块传输至所述第一连接柱，再通过所述第一连接柱传输至所述第一基板，并通过所述第一基板传输出去。即本实施例中，所述第一封装层内的第一元器件的导热途径较多，能够快速的将第一元器件工作产生的热量传输出去，进一步提高所述封装结构的散热效率。并且，由于封装结构内的导热途径增加，使得所述第一封装体与所述第二封装体之间的热量也能够快速的进行传输，避免热量在封装结构内的某个位置进行集中，从而避免热量集中而造成的元器件的损坏。
一些实施例中，每个所述第一散热块均位于所述第一元器件背离所述第一基板的一面，每个所述第一连接柱均相对所述第一元器件靠近所述第一封装体的边缘；或每个所述第二散热块均位于所述第二元器件背离所述第二基板的一面，所述第二连接柱相对所述第二元器件靠近所述第二封装体的边缘。一些实施例中，每个所述第一散热块均位于所述第一元器件背离所述第一基板的一面，每个所述第一连接柱均相对所述第一元器件靠近所述第一封装体的边缘；并且，每个所述第二散热块均位于所述第二元器件背离所述第二基板的一面，所述第二连接柱相对所述第二元器件靠近所述第二封装体的边缘。
本申请实施例中，所述第一连接柱相对所述第一元器件靠近所述第一封装体的边缘，所述第一散热块与所述第一连接柱相连形成罩设于所述第一元器件背离所述第一基板一面的框架结构，所述框架结构能够增强所述封装结构内部的强度，避免所述封装结构受到外界的力的作用而产生的损坏。当所述第一连接柱或第二连接柱接地时，框架结构能够形成法拉第电磁屏蔽体时，能够很好的隔离所述封装结构内第一元器件与封装结构内其它结构之间的电磁干扰，以及封装结构外部环境对封装结构内的第一元器件的电磁干扰。所述第二连接柱相对所述第二元器件靠近所述第二封装体的边缘，所述第二散热块与所述第二连接柱相连形成罩设于所述第二元器件背离所述第二基板一面的框架结构，所述框架结构能够增强所述封装结构内部的强度，避免所述封装结构受到外界的力的作用而产生的损坏。当所述第一连接柱或第二连接柱通过接地时，框架结构形成法拉第电磁屏蔽体时，能够很好的隔离所述封装结构内第二元器件与封装结构内其它结构之间的电磁干扰，以及封装结构外部环境对封装结构内的第二元器件的电磁干扰。
一些实施例中，至少一个所述第一连接柱或者所述第二连接柱接地，所有的所述第一散热块连接为一体并与接地的所述第一连接柱或接地的所述第二连接柱电连接，所有的所述第二散热块连接为一体并与接地的所述第一连接柱或接地的所述第二连接柱电连接。
本申请实施例中，由于至少一个所述第一连接柱或者所述第二连接柱接地，连接为一体的第一散热块能够与接地的第一连接柱或接地的第二连接柱电连接，从而使得连接为一体的所述第一散热块接地。并且，连接为一体的第二散热块能够与接地的第一连接柱或接地的第二连接柱电连接，从而使得连接为一体的所述第二散热块接地，从而使得所述第二散热块与所述第二连接柱相连形成的框架结构以及所述第一散热块与所述第一连接柱相连形成的框架结构均能够形成法拉第电磁屏蔽体，能够很好的隔离所述封装结构内的第一元器件与第二元器件之间的电磁干扰，以及封装结构外部环境对封装结构内的元器件的电磁干扰。
一些实施例中，所述第一元器件、所述第一散热块以及所述第一连接柱均为多个，多个所述第一散热块之间间隔设置，不同的所述第一散热块连接的所述第一元器件以及所述第一连接柱不同，不同的所述第一散热块用于传输不同的信号；或所述第二元器件、所述第二散热块以及所述第二连接柱均为多个，多个所述第二散热块之间间隔设置，不同的所述第二散热块连接的所述第二元器件以及所述第二连接柱不同，不同的所述第二散热块用于传输不同的信号。一些实施例中，所述第一元器件、所述第一散热块以及所述第一连接柱均为多个，多个所述第一散热块之间间隔设置，不同的所述第一散热块连接的所述第一元器件以及所述第一连接柱不同，不同的所述第一散热块用于传输不同的信号；并且，所述第二元器件、所述第二散热块以及所述第二连接柱均为多个，多个所述第二散热块之间间隔设置，不同的所述第二散热块连接的所述第二元器件以及所述第二连接柱不同，不同的所述第二散热块用于传输不同的信号。
本申请实施例中，不同的所述第一散热块连接的所述第一元器件以及所述第一连接柱不同，不同的所述第一散热块用于传输不同的信号；不同的所述第二散热块连接的所述第二元器件以及所述第二连接柱不同，不同的所述第二散热块用于传输不同的信号，即在一些实施例中，第一散热块以及第二散热块不仅能够起到热量传输的作用，还可以起到信号传输的作用，增加封装结构内的信号传输路径。
一些实施例中，所述第二封装体背离所述第一封装体的一侧设有外接引脚，所述外接引脚用于与所述封装结构的外接结构电连接。
本申请实施例中，由于第一基板背离第一封装层的表面设有外接引脚，第二基板背离第二封装层的表面设有外接引脚，使得信号既可以通过第一基板侧进行传输，也可以通过第二基板进行传输，相对于只在单侧(如第一基板)设置外接引脚的方式来说，外接引脚的数量增加，从而能够增加整个封装结构中引出信号的密度，增加封装结构内的元器件的数量，提高封装结构内的元器件的集成数量，便于实现电子装置的小型化以及功能多样化的提升。并且，相较于只在单侧设置外接引脚的方式来说，封装结构内的元器件不仅可以与第一基板上的外接引脚连接，还可以与第二基板上的外接引脚连接，从而能够增加封装结构内元器件以及走线设置的灵活性，简化封装结构设计。
一些实施例中，所述第二封装层位于所述第二基板朝向所述第一封装层的一侧，所述第一连接柱与所述第二连接柱连接；所述封装结构还包括连接层，所述连接层连接于所述第一封装层与所述第二封装层之间，并连接所述第一连接柱与所述第二连接柱。
一些实施例中，所述连接层可以为焊料或者导电胶。
通过连接层将第一封装体与第二封装体固定连接在一起，相较于通过封装层直接将第一封装体与第二封装体封装为一体的方式来说，更容易将第一封装体与第二封装体拆开。一些情况下，当需要得到另一种结构的封装结构时，可以仅通过更换与第一封装体连接的第二封装体的类型(或更换与第二封装体连接的第一封装体)即能够得到新的封装结构，从而能够快速方便的得到新的封装结构，并能够循环利用第一封装体或者第二封装体0，避免资源浪费。
一些实施例中，所述连接层包括多个间隔设置的子连接块，所述第一连接柱及所述第二连接柱均为多个，至少部分所述第一连接柱与至少部分所述第二连接柱相对设置，所述子连接块连接于相对的所述第一连接柱与所述第二连接柱之间，所述子连接块采用导热导电材料形成。
一些实施例中，当连接层为焊料时，多个子连接块可以为多个间隔设置的焊点；当连接层为导电胶时，多个子连接块可以为多个间隔设置的胶滴。
本实施例中，通过间隔设置的子连接块实现第一封装体与第二封装体的固定连接以及电连接，使得封装结构需要更换第一封装体或第二封装体时能够更简单。并且，能够减少连接层的材料的使用，减少生产成本。可以理解的是，一些实施例中，也可以将连接层的材料填充于第一封装体与第二封装体之间，即连接层的各子连接块之间连接为一体，实现更稳定的连接效果，并能够避免第一封装体与第二封装体之间的空隙，增强封装结构厚度方向上的强度。
一些实施例中，所述第二散热块的背离第二基板的表面露出所述第二封装层，所述第一散热块的背离第一基板的表面露出所述第一封装层，所述连接层还包括导热块，所述导热块连接于所述第一散热块露出所述第一封装层的表面与所述第二散热块露出所述第二封装层的表面之间。
本申请实施例中，导热块连接第一散热块以及第二散热块之间，用于实现第二散热块与第二封装体之间的热量传递，提高第一封装体以及第二封装体之间的热量的传输速度，提高封装结构内的均热效率。并且，第一散热块露出第一封装材料层的表面与第二散热块露出第二封装材料层的表面之间设有导热块，即为在第一封装体以及第二封装体之间增加导热块，从而能够进一步的提高第一封装体以及第二封装体之间的连接固定强度。
一些实施例中，所述第二散热块的背离第二基板的表面露出所述第二封装层，所述第一散热块的背离第一基板的表面露出所述第一封装层，所述第一散热块露出所述第一封装层的表面与所述第二散热块露出所述第二封装层的表面相接触，且所述第一散热块与所述第二散热块形成一体结构。
本申请实施例中，第一连接柱露出第一封装材料层的表面与第二连接柱露出第二封装材料层的表面接触，并通过第一连接柱与第二连接柱之间的分子间作用力实现固定，并能够使得所述第一散热块与所述第二散热块形成一体结构。
一些实施例中，所述第二封装体还包括第三封装层，所述第三封装层封装于所述第二基板背离所述第二封装层的一面，所述第三封装层包括第三封装材料层以及内嵌于所述第三封装材料层内的一个或者多个第三元器件，每个所述第三元器件均与所述第二基板连接。
本申请实施例中，通过在第二基板背离第二封装层的一面封装第三封装层，即第二基板的相对两面均设置封装层，从而增加封装结构的厚度方向堆叠的元器件的数量，减小封装结构应用于电子装置内的占用面积的同时增加封装结构内的元器件的数量，从而便于实现电子装置的小型化以及多功能化。
一些实施例中，所述第三封装层还包括内嵌于所述第三封装材料层内的多个第三连接柱以及一个或者多个第三散热块；每个所述第三连接柱的一端均连接至所述第二基板，另一端均延伸至所述第三封装材料层背离所述第二基板的表面，每个所述第三散热块与至少一个所述第三连接柱连接，且每个所述第三散热块连接一个或多个所述第三元器件。
本申请实施例中，第三元器件产生的部分热量能够直接传输至第二基板，部分热量能够依次经第三散热块、第三连接柱传输至第二基板，增加第三元器件的热量传输途径，从而能够较快速的将第三元器件工作产生的热量传输至封装结构的其它位置，避免热量集中。并且，第二基板产生的热量能够依次经过第二连接柱、第一连接柱传输至第一基板，并通过第一基板的外接引脚传输至封装结构外界，从而实现散热。可以理解的是，第二封装层内的第二元器件以及第一封装层内的第一元器件产生的热量也能够传输至第三封装层，以实现封装结构内的均热，避免封装结构内某个位置的热量聚集，避免封装结构因为热量聚集而造成的损坏。
一些实施例中，所述第二基板包括走线层以及覆盖于所述走线层背离所述第二封装层一侧的绝缘层，所述第二元器件与所述走线层电连接；所述绝缘层部分位置镂空，以露出部分所述走线层；所述第二基板背离所述第二封装层的一面覆盖有导热胶层，所述导热胶层与露出的部分所述走线层接触，所述导热胶层用于传输热量。
本申请实施例中，由于导热胶层通过绝缘层镂空的位置与第二基板的走线层接触，使得传输至第二基板的热量能够快速的通过导热胶层导出，增强封装结构的散热效果。一些实施例中，所述导热胶层背离所述第二封装层的一面设有离型膜。将封装结构固定于电子设备的其它结构上时，直接将离型膜撕除即可将导热胶层粘贴于其它结构上，操作简单方便。
一些实施例中，所述第一元器件包括正装芯片，所述正装芯片的背离所述第一基板的表面层叠有金属片，所述第一散热块连接至所述金属片；或所述第二元器件包括正装芯片，所述正装芯片的背离所述第二基板的表面层叠有金属片，所述第二散热块连接至所述金属片。一些实施例中，所述第一元器件包括正装芯片，所述正装芯片的背离所述第一基板的表面层叠有金属片，所述第一散热块连接至所述金属片；并且，所述第二元器件包括正装芯片，所述正装芯片的背离所述第二基板的表面层叠有金属片，所述第二散热块连接至所述金属片。
第一封装体中的正装芯片(即通过正装方式连接于基板上的芯片)背离第一基板的表面层叠有金属片，第一散热块连接至金属片，从而避免在第一封装材料层上激光开孔并形成第一散热块时对正装芯片的损伤。同样的，第二封装体中的正装芯片(即通过正装方式连接于基板上的芯片)背离第二基板的表面层叠有金属片，第二散热块连接至金属片，从而避免在第二封装材料层上激光开孔并形成第二散热块时对正装芯片的损伤。
一些实施例中，金属片的形成材料可以与第一散热块及第二散热块相同，使得金属片能够与第一散热块及第二散热块形成一体结构，避免增加接触界面，从而增强导热效果。
一些实施例中，所述第一基板内的所述第一元器件为多个，多个所述第一元器件中至少两个所述第一元器件在所述第一封装体的厚度方向上堆叠设置；或所述第二基板内的所述第二元器件为多个，多个所述第二元器件中至少两个所述第二元器件在所述第二封装体的厚度方向上堆叠设置。一些实施例中，所述第一基板内的所述第一元器件为多个，多个所述第一元器件中至少两个所述第一元器件在所述第一封装体的厚度方向上堆叠设置；并且，所述第二基板内的所述第二元器件为多个，多个所述第二元器件中至少两个所述第二元器件在所述第二封装体的厚度方向上堆叠设置。
本申请实施例中，通过将第一封装层内的部分第一元器件在封装结构的厚度方向上堆叠设置，使得元器件在封装结构的厚度方向上堆叠设置，从而提高封装结构内的元器件的密度。当在第一封装层内封装相同数量的第一元器件时，由于部分第一元器件在封装结构的厚度方向上堆叠，相较于将第一元器件均直接连接于第一基板上的封装结构来说，能够减少第一基板的大小，减小封装结构的占用面积。
第二方面，本申请还提供一种电子装置，所述电子装置包括功能模块以及所述的封装结构，所述功能模块与所述封装结构之间电连接。由于所述封装结构具有良好的散热效果，避免封装结构内热量集中而造成的损坏，使得封装结构能够具有较长的使用寿命，进而能够保证电子装置的使用寿命。
一些实施例中，所述电子装置包括主板，所述封装结构及所述功能模块固定于所述主板上并与所述主板电连接；所述封装结构的第一基板相对所述第一封装层靠近所述主板，并通过所述外接引脚与所述主板电连接。
本申请实施例中，封装结构通过主板的线路与各个功能模块连接，实现封装结构与设于主板上的各个功能模块之间的电连接。并且，由于封装结构以及部分或者全部的功能模块通过主板进行电连接，使得封装结构产生的热量至少部分能够通过主板传输至与主板相连接或者接触的功能模块或电子设备的其它结构上，从而避免热量聚集在封装结构中，导致封装结构过热而受到损坏。
一些实施例中，所述电子装置包括中框，所述中框与所述主板相对设置，所述封装结构位于所述中框与所述主板之间并连接所述中框及所述主板；所述封装结构的第二封装体与背离所述第一基板的一面与所述中框连接，所述中框用于散热。
本申请实施例中，封装结构设于主板与中框之间并与主板与中框接触，以使得封装结构产生的热量部分传输至主板，部分传输至中框以散出。一些实施例中，封装结构与主板以及中框均固定连接，保持封装结构在电子装置内的稳定。
一些实施例中，，所述电子设备为手机，所述功能模块包括天线模块、传感器模块、音频模块、摄像模块、连接器模块、电源模块中的一种或者几种，封装结构与各功能模块进行电连接，从而通过封装结构内的元器件控制天线模块、音频模块、传感器模块、摄像模块500进行工作，使得电子装置实现各种功能。
附图说明
为了更清楚地说明本申请或背景技术中的技术方案，下面将对本申请或背景技术中所需要使用的附图进行说明。
图1为本申请一实施例的电子装置的结构示意图；
图2为图1所示电子装置的部分结构的截面示意图；
图3为本申请一实施例的封装结构的截面结构示意图；
图4为图3所示实施例的封装结构的第一封装体的透视图；
图5为本申请另一些实施例的封装结构的第一封装体的透视图；
图6为本申请另一实施例的封装结构的截面结构示意图；
图7为本申请另一实施例的封装结构的截面结构示意图；
图8为本申请另一实施例的封装结构的截面结构示意图；
图9为本申请另一实施例的封装结构的截面结构示意图；
图10为本申请另一实施例的封装结构的截面结构示意图；
图11为本申请另一实施例的封装结构的截面结构示意图；
图12为本申请另一实施例的封装结构的截面结构示意图；
图13为图12所示实施例的封装结构设于电子装置中的部分截面示意图；
图14为本申请另一实施例的封装结构的截面结构示意图；
图15为本申请另一实施例的封装结构的截面结构示意图；
图16为本申请另一实施例的封装结构的截面结构示意图；
图17为本申请另一实施例的封装结构的截面结构示意图；
图18为图3所示实施例的封装结构的制备过程流程图；
图19a至图19k为图18中各步骤中封装结构的截面结构示意图。
具体实施方式
下面将结合本申请一些实施例中的附图，对本申请一些实施例中的技术方案进行描述。
需要说明的是，本申请中所说的“A和/或B”包括“A”或“B”或“A和B”三种情况。
本申请涉及一种封装结构、封装方法及包括封装结构的电子装置。电子装置可以为手机、平板电脑、穿戴手表、路由器等电子产品。其中，封装结构可以将有源器件和/或无源器件等元器件集成在一个封装内。其中，有源器件可以为将各种芯片等元器件，无源器件可以为电容、电感、电阻等元器件。本申请实施例中，将封装结构与电子装置的功能模块进行电连接，从而通过封装结构内部的有源元件及无源元件的配合工作控制电子装置的功能模块进行工作。
例如，请参阅图1，图1为本申请一实施例的电子装置1000的结构示意图。电子装置中包括封装结构100以及与封装结构100电连接的至少一个功能模块。封装结构100内封装有能够控制各功能模块进行工作的元器件，以通过封装结构100内封装的元器件控制各功能模块工作，以实现电子装置的各个功能。封装结构100内的元器件包括处理器、存储器等有源器件以及电容元件、电感元件、电阻元件等无源器件。
本实施中，电子装置1000为手机。手机的功能模块包括天线模块200、音频模块300、传感器模块400、摄像模块500、连接器模块600及电源模块700等，以通过手机中的各功能模块实现手机的各种功能。一些实施例中，封装结构100内封装有天线模块处理芯片、音频模块处理芯片、传感器模块处理芯片以及摄像头模块处理芯片，因此，将封装结构100与天线模块200、音频模块300、传感器模块400、摄像模块500均进行电连接，从而通过封装结构100内的元器件控制天线模块200、音频模块300、传感器模块400、摄像模块500进行工作，使得电子装置1000实现各种功能。可以理解的是，电子装置1000为其它设备时，电子装置1000能够包括其它类型的功能模块，封装结构100内也相应的封装其它类型的元器件，以将各功能模块与封装结构100进行电连接，从而实现电子装置1000的各功能。
本申请实施例中，封装结构100内封装的元器件的数量可以根据需要进行增减。例如，一些实施例中，还可以在封装结构100中增加电源模块处理芯片以及连接器模块处理芯片，并将封装结构100与连接器模块600及电源模块700电连接，从而通过扩展封装结构100的功能。
请参阅图2，图2所示为本申请一些实施例的电子装置1000的部分结构的截面示意图。一些实施例中，电子装置1000还可以包括主板800，封装结构100、部分或全部功能模块设于主板800上。一些实施例中，主板800为印刷线路板(printed circuit board，PCB)，封装结构100通过主板800的线路与各个功能模块连接，实现封装结构100与设于主板800上的各个功能模块之间的电连接。并且，由于封装结构100以及部分或者全部的功能模块通过主板800进行电连接，使得封装结构100产生的热量至少部分能够通过主板800传输至与主板800相连接或者接触的功能模块或电子设备1000的其它结构上，从而避免热量聚集在封装结构100中，导致封装结构100过热而受到损坏。例如，图2所示实施例中示出了将封装结构100与连接器模块600设于主板800上的情况，当封装结构100发热量较大，连接器模块600的热量较低时，封装结构100的热量能够通过主板800传输至连接器模块600的位置，从而避免热量在封装结构100位置聚集而导致封装结构100过热而受到损坏。
一些实施例中，电子装置1000还包括中框900，中框900与主板800相对设置，封装结构100连接于中框900与主板800。中框900能够用于散热。封装结构100设于主板800与中框900之间并与主板800与中框900接触，以使得封装结构100产生的热量部分传输至主板800，部分传输至中框900以散出。一些实施例中，封装结构100与主板800以及中框900均固定连接，保持封装结构100在电子装置1000内的稳定。
请参阅图3，图3所示为本申请一实施例的封装结构100的结构示意图。封装结构100包括第一封装体10及堆叠于第一封装体10上的第二封装体20。第一封装体10与第二封装体20之间设有连接层30。连接层30为导电导热材料制成，即连接层30既能够进行导电，也能够进行导热。通过连接层30实现第一封装体10与第二封装体20的电连接，使得第一封装体10与第二封装体20之间能够进行通信。并且，由于连接层30具有导热功能，通过连接层30还能够使得第一封装体10与第二封装体20之间的热量进行相互传输，避免热量在第一封装体10或者第二封装体20上聚集。
本实施例中，连接层30可以为焊料或者导电胶，具有良好的导热及导电性能，并能够将第一封装体10与第二封装体20固定连接在一起。
本申请实施例中，通过连接层30将第一封装体10与第二封装体20固定连接在一起，相较于通过封装层直接将第一封装体10与第二封装体20封装为一体的方式来说，更容易将第一封装体10与第二封装体20拆开。一些情况下，当需要得到另一种结构的封装结构100时，可以仅通过更换与第一封装体10连接的第二封装体20的类型(或更换与第二封装体20连接的第一封装体10)即能够得到新的封装结构100，从而能够快速方便的得到新的封装结构100，并能够循环利用第一封装体10或者第二封装体20，避免资源浪费。例如，一些实施例的第一封装体10内封装有天线模块处理芯片、音频模块处理芯片，第二封装体20内封装有传感器模块处理芯片以及摄像头模块处理芯片。当需要得到一种封装有天线模块处理芯片、音频模块处理芯片以及电源模块处理芯片以及连接器模块处理芯片的封装结构100时，仅需要将封装有电源模块处理芯片以及连接器模块处理芯片的第二封装体20替换封装有传感器模块处理芯片以及摄像头模块处理芯片的第二封装体20，从而得到所需的封装结构100。
本申请一些实施例中，第一封装体10朝向第二封装体20的表面具有多个第一连接端子10a，第二封装体20朝向第一封装体10的表面具有多个第二连接端子20a，通过至少部分的第一连接端子10a与至少部分的第二连接端子20a的电连接实现第一封装体10与第二封装体20的电连接。一些实施例中，至少部分第一连接端子10a与至少部分第二连接端子20a相对设置。本实施例中，连接层30包括多个间隔设置的子连接块31，每个子连接块31连接于相对设置的第一连接端子10a与第二连接端子20a之间，从而实现第一封装体10与第二封装体20的电连接。其中，第二连接端子20a在第一封装体10朝向第二封装体20的表面上的正投影与同其相对设置的第一连接端子10a至少部分重合。
本申请实施例中，当连接层30为焊料时，多个子连接块31可以为多个间隔设置的焊点；当连接层30为导电胶时，多个子连接块31可以为多个间隔设置的胶滴。
本实施例中，通过间隔设置的子连接块31实现第一封装体10与第二封装体20的固定连接以及电连接，使得封装结构100需要更换第一封装体10或第二封装体20时能够更简单。并且，能够减少连接层30的材料的使用，减少生产成本。可以理解的是，一些实施例中，也可以将连接层30的材料填充于第一封装体10与第二封装体20之间，即连接层30的各子连接块之间连接为一体，实现更稳定的连接效果，并能够避免第一封装体10与第二封装体20之间的空隙，增强封装结构100厚度方向上的强度。
第一封装体10包括第一基板11以及封装于第一基板11上的第一封装层12。其中，第一基板11为线路板，包括相对的两层绝缘层111以及设于两层绝缘层111之间的至少一层走线层112。走线层112为多层时，第一基板11还包括设于相邻的两层走线层112之间的信号互联层113。信号互联层113包括绝缘材料层1131以及穿设于绝缘材料层1131内的连接线1132。绝缘材料层1131将相邻两层走线层112间隔并绝缘，内嵌于绝缘材料层1131内的连接线1132连接相邻的走线层112，使得多层走线层112之间能够进行通信。本实施例中，走线层112为两层。可以理解的是，走线层112的数量可以为更多层。
一些实施例中，绝缘层111只有一层。具体的，靠近第一封装层12一侧的绝缘层111可以没有，第一封装层12直接封装于第一基板11的走线层112上。
本实施例中，绝缘层111背离走线层112的表面还设有与走线层112连接的焊垫，焊垫用于实现元器件等结构与第一基板11的走线层112的连接。
第一基板11背离第一封装层12的一面设有外接引脚13，外接引脚13用于与封装结构100的外接结构进行电连接。其中，封装结构100的外接结构即为封装结构以外并与封装结构电连接的其它结构、模组或者元器件。外接引脚13与走线层112进行连接，从而实现第一基板11与封装结构100的外接结构(如电子装置1000的各功能模组)电连接，使得封装结构100内与第一基板11电连接的结构与封装结构100的外接结构电连接。
封装结构100设于主板800上时，第一基板11通过外接引脚13与主板800连接。与主板800电连接的某个工作模块产生的信号依次经过主板800、外接引脚13传输至封装结构100内；或者，封装结构100内处理产生的信号依次经过第一基板11、外接引脚12、主板800至工作模块，从而实现封装结构100与工作模块之间的通信。并且，封装结构100中元器件工作产生的热量部分可以经过第一基板11传输至主板800上，并通过主板800将封装结构100内元器件工作产生的热量散出或传输至电子设备1000内的其它结构或者工作模组，避免热量在封装结构100位置聚集，避免封装结构100热量过高而造成的损坏。
第一封装层12包括第一封装材料层121以及内嵌于第一封装材料层121中的一个或多个第一元器件122、多个第一连接柱123及一个或者多个第一散热块124。第一元器件122为封装结构100内的元器件，可以为芯片等有源器件，也可以为电容、电感、电阻等无源器件。每个第一元器件122均与第一基板11电连接。其中，第一元器件122可以与第一基板11直接连接，也可以为通过其它结构与第一基板11进行间接连接。
本实施例中，第一元器件122设于第一基板11上，且第一元器件122的引脚1211连接至第一基板11的焊垫，从而实现第一元器件122与第一基板11的直接连接。第一元器件122可以为一个或者多个。当第一元器件122为多个时，由于多个第一元器件122均设于第一基板11上并与第一基板11电连接，使得各个第一元器件122之间能够通过第一基板11的走线层112进行通信。通过设计第一基板11的走线层112的走线，可以根据将与第一基板11电连接的第一元器件122进行连接。
本申请实施例中，第一元器件122可以通过贴片或者键合等方式与第一基板11进行电连接。
本申请一些实施例中，第一元器件122为芯片时，芯片可以通过正装或者倒装的方式连接于第一基板11上。例如，图3所示实施例中第一封装层12内包括两个第一元器件122，两个第一元器件122均为芯片。其中一个第一元器件122通过倒装的方式与第一基板11连接，即第一元器件122的引脚位于第一元器件121朝向第一基板11的一侧，第一元器件122的引脚直接与第一基板11上的焊垫进行连接，以实现第一元器件122与第一基板11的电连接。另一第一元器件122通过正装的方式与第一基板11连接，即第一元器件122的引脚位于第一元器件122背离第一基板11的一侧，引脚通过键合线1221键合连接至第一基板11上的焊垫，从而实现第一元器件122与第一基板11的电连接。
一些实施例中，正装芯片(即通过正装方式连接于基板上的芯片)背离第一基板11的表面层叠有金属片，第一散热块124连接至金属片，从而避免在第一封装材料层121上激光开孔并形成第一散热块124时对正装芯片的损伤。金属片的形成材料可以与第一散热块124相同或者不同。本实施例中，金属片的形成材料与第一散热块124相同并与一散热块124形成一体结构，避免增加接触界面，从而增强导热效果。
每个第一连接柱123一端均连接第一基板11，另一端延伸至第一封装材料层121背离第一基板11的表面并与第二封装体20连接。本实施例中，第一连接柱123延伸至第一封装材料层121背离第一基板11的表面的端面为第一封装体10的第一连接端子10a。具体的，第一连接柱123通过导电胶或者焊料固定于第一基板11上，并通过导电胶或者焊垫与第一基板11进行电连接。本申请实施例中，第一连接柱123与第一散热块124均为导电导热材料制成，即第一连接柱123及第一散热块124均具有较高的导热系数(导热系数大于10W/m·K)，能够导热，且第一连接柱123及第一散热块124也能够进行导电。本申请一些实施例中，第一连接柱123及第一散热块124为金、银、铜、铝等金属材料制成。第一连接柱123与第二散热块的材料可以相同也可以不同。本实施例中，第一连接柱123与第一散热块124均为金属铜形成，且第一连接柱123及第一散热块124成型为一体结构。可以理解的是，一些实施例中，第一连接柱123和/或第一散热块124也可以为其它的非金属导电材料制成，或者以下实施例中，第一连接柱123和/或第一散热块124可以为热管，从而实现更加良好的导热效果。
每个第一散热块124均与至少一个第一连接柱123连接，且每个第一散热块124均连接一个或多个第一元器件122，使得至少部分第一元器件122工作产生的热量能够通过第一散热块124传输至第一连接柱123。本实施例中，第一元器件122与第一散热块124的数量相同，均为两个，每个第一散热块124对应于一个第一元器件122，并与对应的第一元器件122连接。可以理解的是，一些实施例中，第一元器件122的数量可以多于第一散热块124的数量，只有部分第一元器件122与第一散热块124连接。例如，一些实施例中，多个第一元器件122中有部分有源器件以及部分无源器件，由于有源器件工作时常比无源器件工作时的发热高，可以仅将有源器件与第一散热块124连接，以增强有源器件的散热效果。图3中箭头所示为封装结构100内热量的传输路径。本实施例中，由于第一元器件122均设于第一基板11上并与第一基板11直接连接，因此，第一元器件122的部分热量直接传输至第一基板11，通过第一基板11传输至封装结构100的外部。另外，第一基板11还与第一散热块124连接，第一元器件122的部分热量还可以通过第一散热块124经第一连接柱123传输至第一基板11，并通过第一基板11传输至封装结构100的外部。本实施例中，由于第一基板11通过外接引脚13与主板800连接，因此，传输至第一基板11的热量均能够传输至主板800。本实施例中，每个第一元器件122有对应的第一散热块124与其连接，使得每个第一元器件122均能够通过第一散热块124散热。可以理解的是，一些实施例中，可以只有部分第一元器件122与第一散热块124连接，使得只有部分第一元器件122能够通过第一散热块124散热。例如，当一个第一元器件122发热量较大，另一个第一元器件122发热量较小时，可以仅设置一第一散热块124与发热量较大的第一元器件122连接，保证散热效果的同时，减少第一散热块124的数量，节约成本。
本申请实施例中，由于第一连接柱123与第一基板11连接，第一散热块124连接第一元器件122以及第一连接柱123，因此第一元器件122产生的热量部分能够经过第一散热块124及第一连接柱123传输至第一基板11。相对于没有第一连接柱123以及第一散热块124的封装结构来说，本申请实施例的封装结构100通过增加第一散热块124及第一连接柱123，能够增加第一元器件122产生的热量的传输路径，提高封装结构100的散热能力。
可以理解的是，一些实施例中，由于第一元器件122工作产生的热量不高，或者由于第一元器件122直接与第一基板10连接，热量大部分能够直接传输第一基板10，散热效率较高，因此，所述第一封装层12也可以没有所述第一散热块124。
本实施例中，由于第一连接柱123以及第一散热块124均为金属材料制成，相对于第一封装材料层121来说具有较高的强度。并且，为了实现较好的导热效果，第一连接柱123以及第一散热块124在第一封装体10内的所占的体积较大。例如，本申请一些实施例中，第一连接柱123的直径为200μm以上，以实现更好的导热效果。因此，本实施例中，在第一封装材料层121内嵌入第一散热块124、第一连接柱123连接形成的框架架构还能够增强第一封装体10的强度。
由于第一散热块124及第一连接柱123均能够导电，且第一连接柱123与第一基板11连接，因此，一些实施例中，可以通过第一基板11向第一连接柱123输入信号，信号能够通过第一连接柱123以及第一散热块124传输至第一元器件122；或者，第一元器件122产生的信号能够通过第一连接柱123、第一散热块124传输至第一基板11，并通过第一基板11与外界进行通信。即第一连接柱123以及第一散热块124还能够起到信号传输作用，增加封装结构100内的信号传输路径，实现信号的再分配等作用。本实施例中，第一基板11通过外接引脚13与封装结构100的外接结构进行电连接，从而实现封装结构100内外的信号连通。
可以理解的是，根据输入第一连接柱123以及第一散热块124的信号不同，第一连接柱123以及第一散热块124连接形成的结构起到的作用不同。例如，一些实施例中，外接引脚13与电源模块电连接，即第一连接柱123输入的为电源信号，从而使得第一连接柱123以及第一散热块124连接形成的结构能够作为封装结构100的电源网络，并能够通过该电源网络为第一封装层12内与各散热块连接的各元器件供电。或者，一些实施例中，可以将与第一连接柱123连接的外接引脚13接地，封装结构100内的地回流能够从第一元器件122依次通过第一散热块124、第一连接柱123、第一基板11的连接线、外接引脚13至地，由此形成了一个低阻抗的地网络通路，此通路能够形成一个良好的法拉第电磁屏蔽体。
第一连接柱123以及第一散热块124连接形成的结构起到的作用不同时，第一连接柱123以及第一散热块124连接形成的结构以及在封装结构100内的位置均可以不同。本实施例中，第一散热块124位于第一元器件122背离第一基板11的一面，第一连接柱123相对第一元器件122靠近第一封装体10的边缘，第一散热块124与第一连接柱123相连形成罩设于第一元器件122背离第一基板11一面的框架结构，框架结构能够增强封装结构100内部的强度，避免封装结构100受到外界的力的作用而产生的损坏。当第一连接柱123通过外接引脚13接地，框架结构形成法拉第电磁屏蔽体时，能够很好的隔离封装结构100内第一元器件122与封装结构100内其它结构之间的电磁干扰，以及封装结构100外部环境对封装结构100内的第一元器件122的电磁干扰。
可以理解的是，本申请的其它一些实施例中，第一连接柱123可以部分相对第一元器件122靠近第一封装体10的边缘，还可以部分设置于第一基板11的其它任意位置。例如，第一连接柱123可以设置于位于第一基板11上相邻的第一元器件122之间。通过增加封装结构100内连接至第一基板11的第一连接柱123的数量，能够增加第一元器件122的热量传输至第一基板11上的通道，提高第一元器件122的热量导出效率。并且，能够增加第一封装层12内的第一连接柱123的占据的体积，增强封装结构100的强度。
请参阅图4，图4为图3所示实施例的封装结构100的第一封装体10的透视图。本实施例中，与各个第一元器件122连接的第一散热块124连接为一体，第一连接柱123均与第一散热块124连接。一些情况下，也可以认为图4所示实施例仅有一个第一散热块124，所有的第一元器件122均与同一个第一散热块124连接。换句话说，本实施例重的第一封装体10的第一散热块124以及第一连接柱123均连接为一体的框架。本实施例中，第一散热块124以及第一连接柱123均连接为一体的框架，当至少一根第一连接柱123接地时，第一散热块124以及第一连接柱123形成的一体的框架形成法拉第电磁屏蔽体，能够很好的隔离封装结构100内第一元器件122与封装结构100内其它结构之间的电磁干扰，以及封装结构100外部环境对封装结构100内的第一元器件122的电磁干扰。并且，由于各第一散热块124之间不需要预留间隙，使得第一散热块124以及第一连接柱123在第一封装体10内占据的体积能够较大，实现更好的热量传导效果以及强度增强效果。
请参阅图5，图5所示为本申请另一些实施例的封装结构100的第一封装体10的透视图。本实施例，第一连接柱123与第一散热块124能够起到为第一元器件提供信号的作用，为了保证信号传输的方向性。与不同的第一元器件122连接的第一散热块124间隔设置，且连接至不同的第一散热块124的第一连接柱123之间也间隔设置。本实施例中，第一元器件122为两个，分别为第一元器件122a以及第一元器件122b。第一散热块124也有两个，分别为第一散热块124a以及第一散热块124b。其中，第一散热块124a与第一元器件122a连接，第一散热块124b与第一元器件122b连接。第一散热块124a与第一散热块124b间隔设置。一些实施例中，与第一散热块124a连接的第一连接柱123以及与第一散热块124a连接的第一连接柱123通过第一基板11上的走线层112连接至不同的外接引脚13，不同的外接引脚13输入不同的信号，与第一散热块124a连接的第一连接柱123输入以及与第一散热块124a连接的第一连接柱123分别输入不同的信号，从而为第一元器件122a以及第一元器件122b分别输入不同的信号。
请重新参阅图3，本实施例中，第二封装体20的结构与第一封装体10的结构类似，包括第二基板21以及封装于第二基板21上的第二封装层22。第二封装层22位于第二基板21朝向第一封装层12的一侧。
第二基板21为线路板，包括相对的两层绝缘层211以及设于两层绝缘层211之间的至少一层走线层212。走线层212为多层时，第二基板21还包括设于相邻的两层走线层212之间的信号互联层213。信号互联层213包括绝缘材料层2131以及穿设于绝缘材料层2131内的连接线2132。绝缘材料层2131将相邻两层走线层212间隔并绝缘，内嵌于绝缘材料层2131内的连接线2132连接相邻的走线层212，使得多层走线层212之间能够进行通信。本实施例中，走线层212为两层。可以理解的是，走线层212的数量可以为更多层。
一些实施例中，第二基板21也可以仅包括一层绝缘层。具体的，第二基板21朝向第二封装层22一侧的绝缘层没有，使得第二封装层22直接封装于第二基板21的走线层212上。
本实施例中，绝缘层211背离走线层212的表面还设有与走线层212连接的焊垫，焊垫用于实现元器件等结构与第二基板21的走线层212的连接。
第二封装层22包括第二封装材料层221以及内嵌于第二封装材料层221中的一个或者多个第二元器件222、多个第二连接柱223及一个或者多个第二散热块224。第二元器件222可以为芯片等有源器件，也可以为电容、电感、电阻等无源器件。每个第二元器件222与第二基板21连接。其中，第二元器件222可以与第二基板直接连接，也可以为通过其它结构与第二基板21进行间接连接。
一些实施例中，第二元器件222可以为芯片，芯片也可以通过正装或者倒装的方式与第二基板21连接。正装芯片(即通过正装方式连接于基板上的芯片)背离第二基板12的表面层叠有金属片，第二散热块224连接至金属片，从而避免在第二封装材料层221上激光开孔并形成第二散热块224时对正装芯片的损伤。金属片的形成材料可以与第二散热块224相同或者不同。本实施例中，金属片的形成材料与第二散热块224相同并连接为一体结构，避免增加接触界面，从而增强导热效果。
本实施例中，第二元器件222设于第二基板21上，且第二元器件222的引脚连接至第二基板21的焊垫，从而实现第二元器件222与第二基板21的直接连接。第二元器件222可以为一个或者多个，当第二元器件222为多个时，由于多个第二元器件222均设于第二基板21上并与第二基板21的焊垫连接，焊垫又连接至第二基板21的走线层212，则多个第二元器件222之间可以通过第二基板21的走线层212进行电连接，各个第二元器件222之间能够通过第二基板21的走线层212进行通信。本申请实施例中，第二元器件222可以通过贴片或者键合等方式与第二基板21进行电连接。本申请实施例中，第二元器件222为芯片时，芯片也可以通过正装或者倒装的方式连接于第一基板11上。
每个第二连接柱223一端均连接第二基板21，另一端延伸至第二封装材料层221背离第二基板21的表面并与第二封装体20连接。本实施例中，第二连接柱223延伸至第二封装材料层221背离第二基板21的表面的端面为第二封装体20的第二连接端子20a。
第二连接柱223与第二散热块224为均为导电导热材料制成，即第二连接柱223及第二散热块224均具有较高的导热系数(导热系数大于10W/m·K)，能够导热，且第二连接柱223及第二散热块224也能够进行导电。一些实施例中，第二连接柱223及第二散热块224可以为金、银、铜、铝等金属材料制成。第二连接柱223与第二散热块224的材料可以相同也可以不同。本实施例中，第二连接柱223与第二散热块224均为金属铜形成，且第二连接柱223及第二散热块224成型为一体结构。一些实施例中，第二连接柱223和/或第二散热块224也可以为其它的非金属导电材料制成，或者以下实施例中，第二连接柱223和/或第二散热块224可以为热管，从而实现更加良好的导热效果。
本实施例中，至少部分第一连接端子10a与至少部分第二连接端子20a相对设置，即至少部分第一连接柱123与至少部分第二连接柱223相对设置。子连接块31连接于相对设置的第一连接端子10a与第二连接端子20a之间，即子连接块31连接于相对设置的第一连接柱123与第二连接柱223之间。其中，至少部分第一连接柱123与至少部分第二连接柱223相对设置是指：至少部分第一连接柱123与至少部分第二连接柱223在第一基板11朝向第一封装层12表面的正投影部分重合或者完全重合。本实施例中，相对设置的第一连接柱123以及第二连接柱223在第一基板11朝向第一封装层12表面的正投影均完全重合，使得封装结构100受到厚度方向上的压力时，由于第一连接柱123以及第二连接柱223的高度方向均与封装结构100的厚度方向相同，且第一连接柱123与第二连接柱223对应于第一基板11上的同一位置，从而能够实现更好的支撑效果，避免封装结构100受到厚度方向上的压力而造成的损坏。并且，热量从第一连接柱123传输至第二连接柱223的热量传输路径最短，从而实现高效的热量传递。
每个第二散热块224均与至少一个第二连接柱223连接，且每个第二散热块224连接一个或多个第二元器件222，使得至少部分第二元器件222的热量能够通过第二散热块224将传输至第二连接柱223。本实施例中，第二元器件222的数量多于第二散热块224的数量，只有部分第二元器件222与第二散热块224连接。本实施例中，多个第二元器件222中包括两个有源器件以及一个无源器件，由于有源器件工作时常比无源器件工作时的发热高，仅将有源器件与第二散热块224连接，以增强有源器件的散热效果。可以理解的是，一些实施例中，第二散热块224的数量可以与第二元器件222的数量相同，每个第二元器件222均有对应的第二散热块224与其连接，以通过第二散热块224将第二元器件222的至少部分热量导出。
本实施例中，由于第二元器件222均设于第二基板21上并与第二基板21直接连接，因此第二元器件222的部分热量能够直接传输至第二基板21，通过第二基板21传输至封装结构100的外部。另外，第二基板21还与第二散热块224连接，第二元器件222的部分热量还可以通过第二散热块224经第二连接柱223传输至第二基板21，并通过第二基板21传输至封装结构100的外部。并且，第二元器件222的部分热量还可以通过第二连接柱223经过连接层30传输至第一连接柱123后，再传输至第一基板11。可以理解的是，一些实施例中，第一元器件122产生的部分热量也能够依次经过第一散热块124、第一连接柱123、连接层30、第二连接柱223传输至第二基板21上。本实施例中，第二封装层22内有三个第二元器件222，其中两个第二元器件222均与对应的第二散热块224连接。本实施例中，只有部分第二元器件222与第二散热块224连接，使得只有部分第二元器件222的热量能够部分通过第二散热块224散热。例如，当一个第二元器件222发热量较大，另一个第二元器件222发热量较小时，可以仅设置一第二散热块224与发热量较大的第二元器件222连接，保证散热效果的同时，减少第二散热块224的数量，节约成本。可以理解的是，一些实施例中，每个第二元器件222均与一个第二散热块224连接，使得每个第二元器件222的热量均能够部分通过第二散热块224散热，提高封装结构100的散热效率。
本实施例中，第一散热块124与第一连接柱123连接、第一连接柱123与第一基板11连接、第二散热块224与第二连接柱223连接、第二连接柱223与第二基板21连接，且第一连接柱123与第二连接柱223连接，从而使得第一散热块124、第一连接柱123、第二散热块224、第二连接柱223及第一基板11、第二基板21连接形成散热框架，能够增加第一元器件122以及第二元器件222的导热途径。相对于没有第一散热块124以及第二散热块224，第二元器件222的热量仅能先传输至第二基板21，再通过第二基板21传输至第一基板11的封装结构来说，本申请实施例的封装结构100的散热效率明显提高。并且，由于散热框架形成于第一封装体10以及第二封装体20内，使得第一封装体10内产生的热量能够通过散热框架传输至第二封装体20内，第二封装体20内产生的热量能够通过散热框架传输至第一封装体10内，即第一封装体10以及第二封装体20内的热量能够互相传输，从而能够实现第一封装体10以及第二封装体20之间的均热，避免热量在封装结构100内的某个位置进行集中，避免封装结构100内的元器件由于温度集中而产生的损坏。
需要说明的是，本申请实施例中，第一散热块124、第一连接柱123、第二散热块224、第二连接柱223及第一基板11、第二基板21连接形成散热框架除导热作用外，还能够起到其它的作用，并且，根据起到的作用不同，散热框架的结构也可能不相同。
本实施例中，散热框架起到散热的作用，因此，仅需保持第一散热块124连接第一元器件122以及第一连接柱123，第二散热块224连接第二元器件222以及第二连接柱223即可。其中，连接不同的第一元器件122的第一散热块124可以分离设置也可以相互连接；连接不同的第二元器件222的第二散热块224可以分离设置也可以相互连接。本实施例中，第一散热体10与图4所示的封装结构的第一封装体10相似，与不同的第一元器件122连接的第一散热块124连接为一体；第二散热体20与图5所示的封装结构的第一封装体10相似，与不同的第二元器件222连接的第二散热块224间隔设置。
本实施例中，由于第一散热块124、第一连接柱123、第二散热块224、第二连接柱223均为金属材料制成，相较于第一封装材料层121、第二封装材料层221来说强度较高，因此，第一散热块124、第一连接柱123、第二散热块224、第二连接柱223形成的散热框架也能够作为封装结构100内的支撑框架，提高封装结构100的强度，避免封装结构100受到外界压力而受到的损坏。
本实施例中，第二散热块224位于第二元器件222背离第二基板21的一面，第二连接柱223相对第二元器件222靠近第二封装体20的边缘，第二散热块224与第二连接柱223相连形成罩设于第二元器件222背离第二基板21一面的框架结构，框架结构能够增强封装结构100内部的强度，避免封装结构100受到外界的力的作用而产生的损坏。
可以理解的是，本申请的其它一些实施例中，第二连接柱223可以部分相对第二元器件222靠近第一封装体10的边缘，还可以部分设置于第二基板21的其它任意位置。例如，第二连接柱223可以设置于位于第二基板21上相邻的第二元器件222之间。通过增加封装结构100内连接至第二基板21的第二连接柱223的数量，能够增加第二元器件222的热量传输至第二基板21上的通道，提高第二元器件222的热量导出效率。并且，能够增加第二封装层22内的第二连接柱223的占据的体积，增强封装结构100的强度。
请参阅图6，图6所示为本申请另一实施例的封装结构100的结构示意图。本实施例中，第一封装体10以及第二封装体20的结构与图4所示的第一封装体10的结构类似，即与不同的第二元器件222连接的第二散热块224连接为一体，即所有的第二散热块224连接为一体。并且，本实施例中，与第一散热块124连接的第一连接柱123至少部分与连接至第二散热块224的第二连接柱223电连接，从而使得第一散热块124、第一连接柱123与第二散热块224、第二连接柱223连接为一体。连接为一体的第一散热块124、第一连接柱123与第二散热块224、第二连接柱223中至少一个第一连接柱123或者至少一个第二连接柱223接地时，第一散热块124、第一连接柱123与第二散热块224、第二连接柱223能够形成法拉第电磁屏蔽体。具体的，至少一个第一连接柱123或者至少一个第二连接柱223接地，连接为一体的第一散热124能够与接地的第一连接柱123或接地的第二连接柱223电连接，从而使得连接为一体的第一散热块124接地。换句话说，连接为一体的第一散热块124能够直接与接地的第一连接柱123连接，使得连接为一体的第一散热块124能够接地；或者，连接为一体的第一散热块124能够通过连接层30与接地的第一连接柱123连接，使得连接为一体的第一散热块124能够接地。并且，连接为一体的第二散热块124能够与接地的第一连接柱123或接地的第二连接柱223电连接，从而使得连接为一体的第二散热块124接地。换句话说，连接为一体的第二散热块124能够直接与接地的第一连接柱123连接，使得连接为一体的第二散热块224能够接地；或者，连接为一体的第二散热块224能够通过连接层30与接地的第一连接柱123连接，使得连接为一体的第二散热块224能够接地。图6中箭头所示为封装结构100的功能系统产生的地回流从元器件返回供电端的方向示意图。本实施例中，第一基板11上的外接引脚13中至少两个外接引脚13接地，第一元器件122的返回的地信号可以经第一基板11的走线层112传输至接地的外接引脚13或者经第一散热块124以及第一接地柱123传输至接地的外接引脚13。第二元器件222的返回的地信号可以经第二基板11的走线层112或第二散热块224传输至第二连接柱223，再依次经过第二连接柱223、连接部30、第一连接柱123、第一基板11的走线层112传输至在接地的外接引脚13，使得第一散热块124、第一连接柱123与第二散热块224、第二连接柱223连接为一体的散热框架形成一个低阻抗的地网络通路，此通路能够形成一个良好的法拉第电磁屏蔽体。并且，本实施例中，第一散热块124位于第一元器件122背离第一基板11的一面，第一连接柱123相对第一元器件122靠近第一封装体10的边缘，第一散热块124与第一连接柱123相连形成罩设于第一元器件122背离第一基板11一面的框架结构；第二散热块224位于第二元器件222背离第二基板21的一面，第二连接柱223相对第二元器件222靠近第二封装体20的边缘，第二散热块224与第二连接柱223相连形成罩设于第二元器件222背离第二基板21一面的框架结构。当第一连接柱123或者第二连接柱223通过外接引脚13接地时，框架结构形成法拉第电磁屏蔽体时，能够很好的隔离封装结构100内的第一元器件122与封装结构100内的第二元器件222，以及封装结构100外部环境对封装结构100内的第二元器件222的电磁干扰。
请参阅图7，图7所示为本申请另一实施例的封装结构100的结构示意图。本实施例中，第一封装体10以及第二封装体20的结构与图5所示的第一封装体10的结构类似，即第一元器件122、第一散热块124以及第一连接柱123均为多个，多个第一散热块124之间间隔设置，不同的第一散热块124连接的第一元器件122以及第一连接柱123不同。第二元器件222、第二散热块224以及第二连接柱223均为多个，多个第二散热块224之间间隔设置，不同的独立设置的第二散热块224连接的第二元器件222以及第二连接柱223不同。图7中箭头所示为封装结构100的功能系统产生的地回流从元器件返回供电端的方向示意图。本实施例中，第一基板11上与第一连接柱123连接的外接引脚13与电源模块电连接，即向第一连接柱123输入电源信号，输入第一连接柱123中的电源信号通过与第一连接柱123连接的第一散热块124传输至第一元器件122，从而为第一元器件122供电，并通过与第一连接柱123连接的第二连接柱223以及第二散热块224传输至第二元器件222，以为第二元器件222供电。换句话说，本实施例中，散热框架除起到散热以及支撑框架的作用外，还能够作为电源网络，为第一元器件122以及第二元器件222进行供电。
可以理解的是，一些实施例中，可以将与不同的第一元器件122连接的第一散热块124及第一连接柱123连接至不同的外接引脚13，与不同的第二元器件222连接的第二散热块224及第二连接柱223连接至不同的外接引脚13。不同的外接引脚13连接的外界模组不同，从而通过不同的第一散热块124及不同的第二散热块224为同其连接的元器件提供不同的信号。例如，部分外接引脚13与天线模块200电连接，以使得连接至该外接引脚13的第一元器件122或第二元器件222与天线模块200之间进行通信；部分外接引脚13与传感器模块400电连接，以使得连接至该外接引脚13的第一元器件122或第二元器件222与传感器模块400之间进行通信。本实施例中，通过第一连接柱123、第一散热块124以及第二连接柱223、第二散热块224在封装结构100内的设置，并通过第一连接柱123、第一散热块124为第一元器件122提供信号，通过第二连接柱223、第二散热块224为第二元器件222提供信号，增加封装结构100内的信号的传输路径，使得除通过基板实现信号分配至不同的第一元器件122或不同的第二元器件222外，还能够通过第一连接柱123、第一散热块124以及第二连接柱223、第二散热块224将信号分配至不同的第一元器件122或不同的第二元器件222，即通过第一连接柱123、第一散热块124以及第二连接柱223、第二散热块224也能够实现封装结构100内的信号再分配。
请参阅图8，图8所示为本申请的另一些实施例的封装结构的结构示意图。本实施例与图3所示实施例的差别在于：第二基板21背离第二封装层22的一面设有外接引脚23，外接引脚23用于与封装结构100的外接结构进行电连接。外接引脚23与走线层212进行连接，使得第二基板21能够通过外接引脚23与封装结构100的外接结构(如电子装置1000的各功能模组)电连接，实现封装结构100内与第二基板21电连接的结构(如第二元器件222)与封装结构100的外接结构电连接。由于第二散热块224及第二连接柱223均能够导电，且第二连接柱223与第二基板21连接，因此，一些实施例中，可以通过第二基板21向第二连接柱223输入信号，信号能够通过第二连接柱223以及第二散热块224传输至第二元器件222。本实施例中，第二连接柱223通过第二基板21上的走线层112与第二基板21的外接引脚23连接，外接引脚23连接封装结构100的外接结构，封装结构100的外接结构依次通过外接引脚23、第二基板21、第二连接柱223、第二散热块224与对应的第二元器件222进行通信。或者，封装结构100的外接结构连接至第一基板11的外接引脚13，封装结构100的外接结构依次通过外接引脚13、第一基板11、第一连接柱123、第二连接柱223、第二散热块224与对应的第二元器件222进行通信。
由于第二连接柱223与第一连接柱123电连接，因此，通过外接引脚23传输的信号也可以依次经过第二连接柱223、第一连接柱123、第一散热块124传输至第一元器件122，实现第一元器件122与封装结构100的外接结构的通信。
本申请实施例中，由于第一基板11背离第一封装层12的表面设有外接引脚13，第二基板21背离第二封装层22的表面设有外接引脚23，使得信号既可以通过第一基板11侧进行传输，也可以通过第二基板21进行传输，相对于只在单侧(如第一基板11)设置外接引脚13的方式来说，外接引脚13的数量增加，从而能够增加整个封装结构100中引出信号的密度，增加封装结构100内的元器件的数量，提高封装结构100内的元器件的集成数量，便于实现电子装置1000的小型化以及功能多样化的提升。并且，相较于只在单侧设置外接引脚13的方式来说，封装结构100内的元器件不仅可以与第一基板11上的外接引脚13连接，还可以与第二基板21上的外接引脚23连接，从而能够增加封装结构100内元器件以及走线设置的灵活性，简化封装结构100设计。
请参阅图9，图9所示为本申请另一种实施例的结构示意图。本实施例与图3所示实施例的差别在于：本实施例中，第一封装层12层中的第一元器件122在封装结构100的厚度方向上堆叠设置，第一散热块124与堆叠的第一元器件122中离第一基板11最远的第一元器件122接触。其中，封装结构100的厚度方向是指垂直于第一基板11朝向第一封装层12表面的方向，即图9中所示的Y方向。
本实施例中，第一封装层12内封装的第一元器件122有三个，三个第一元器件122分别为第一元器件122a、第一元器件122b以第一元器件122c。其中，第一元器件122a以及第一元器件122b均设于第一基板11上并与第一基板11直接连接。第一元器件122a与第一元器件122b在封装结构100的厚度方向上堆叠设置，即第一元器件122c层叠于第一元器件122a背离第一基板11的一面。并且，本实施例中，第一元器件122c通过连接柱125与第一基板11连接，以实现第一元器件122c与第一基板11的电连接，并能够将第一元器件122c产生的热量部分经连接柱125传输至第一基板11上。本实施例中，第一散热块124与第一元器件122c背离第一基板11的表面接触，第一元器件122c工作产生的热量部分通过第一散热块124以及与第一连接柱123传输至第一基板10，再传输出去。
一些实施例中，连接柱125背离第一元器件122c的一端连接至第一元器件122a，以使得第一元器件122c与第一元器件122a之间实现电连接，并能够使得第一元器件122a的部分热量通过第一元器件122c后再传输至第一散热块124，或者，第一元器件122c产生的热量能够部分通过第一元器件122a传输至第一基板11。
可以理解的是，本申请中对第一封装层12内堆叠的第一元器件122的数量没有限定，可以根据实际需求将三个、四个或更多个的第一元器件122进行堆叠。
本申请实施例中，通过将第一封装层12内的部分第一元器件122在封装结构100的厚度方向上堆叠设置，使得元器件在封装结构100的厚度方向上堆叠设置，从而提高封装结构100内的元器件的密度。当在第一封装层12内封装相同数量的第一元器件122时，由于部分第一元器件122在封装结构100的厚度方向上堆叠，相较于将第一元器件122均直接连接于第一基板11上的封装结构100(如图3所示的封装结构100)来说，能够减少第一基板11的大小，减小封装结构100的占用面积。
可以理解的是，本申请的其它一些实施例中，第二元器件222也可以在封装结构100的厚度方向上堆叠设置，从而进一步的增加封装结构100内的元器件的密度，利用封装结构100厚度方向上的空间，减小封装结构100的占用面积。当封装结构100应用于电子装置1000中时，由于其占用面积较小，能够减小电子装置1000的大小，实现电子装置1000的小型化。并且，由于封装结构100内的元器件密度增大，使得相较于图3所示的封装结构100来说，封装结构100体积相同时，封装结构100内能够封装的元器件的数量更多，进而能够有利于实现电子装置1000功能多样化的提升。
请参阅图10，图10为本申请另一些实施例的封装结构100的示意图。本实施例与图9所示实施例的差别在于：第一封装层12内还设有第三基板126，连接柱124支撑于第三基板126与第一基板11之间，并电连接第一基板11以及第三基板126。第三基板126的朝向第一基板11的表面和/或背离第一基板11的表面可以设置第一元器件122，以充分利用封装结构100厚度方向上的空间。并且，可以在第三基板126上设置多个(两个或者两个以上)第一元器件122，通过第三基板126实现设于第三基板126上的至少部分第一元器件122之间的电连接。本实施中，第一元器件122c通过连接柱125支撑于第一基板11朝向第一封装层12的表面，第一元器件122c与第一基板11之间能够形成空间以设置第一元器件122a，从而充分的利用封装结构100厚度方向上的空间，提高封装结构100内的元器件的密度。
一些实施例中，第二封装层22内也可以设置第三基板126，第三基板126通过连接柱125支撑于第二基板21与第三基板126之间，并电连接第二基板21以及第三基板126。第二元器件222设于第三基板126的朝向第二基板21的表面和/或背离第二基板21的表面。本实施例中，第三基板126上可以设置多个第二元器件222，通过第三基板126实现设于第三基板126上的至少部分第二元器件222之间的电连接。本实施中，通过在第一封装层12内设置第三基板126，使得在第三基板126的相对的两面均能够设置第一元器件122。并且，在第二封装层22内设置第三基板126，使得在第三基板126的相对的两面均能够设置第二元器件222，从而充分的利用封装结构100厚度方向上的空间，提高封装结构100内的元器件的密度。
可以理解的是，一些实施例中，也可以仅在第二封装层22内设置第三基板126，第一封装层12内没有设置第三基板126，即第二封装层22内的第二元器件222在封装结构100的厚度方向堆叠，第一封装层12内的第一元器件122均设于第一基板11上。
一些实施例中，连接柱124的一端连接至第三基板126，另一端可以连接至在厚度方向上与第三基板126堆叠并最靠近第三基板126的第一元器件122上。或者，连接柱125的一端连接至第三基板126，另一端可以连接至在厚度方向上与第三基板126堆叠并最靠近第三基板126的第一元器件122上。
请参阅图11，图11所示为本申请的另一种封装结构100。本实施例与图3所示实施例的封装结构100的差别在于：连接层30还包括导热块32。导热块32位于第一散热块124露出第一封装材料层121的表面与第二散热块224露出第二封装材料层221的表面之间。导热块32连接第一散热块124以及第二散热块224之间，用于实现第二散热块224与第二封装体20之间的热量传递，提高第一封装体10以及第二封装体20之间的热量的传输速度，提高封装结构100内的均热效率。并且，第一散热块124露出第一封装材料层121的表面与第二散热块224露出第二封装材料层221的表面之间设有导热块32，即为在第一封装体10以及第二封装体20之间增加导热块32，从而能够进一步的提高第一封装体10以及第二封装体20之间的连接固定强度。其中，第一导热块32可以为一块或者多块，多块第一导热块32间隔设置。其中，第一导热块32可以为焊点或者导热胶层等导热结构。本实施例中，第一导热块32与子连接块31相同，均为焊点，从而简化制程。
请参阅图12，图12所示为本申请的另一种封装结构100。本实施例与图3所示实施例差别在于：第二封装体20背离第一封装体10的一面覆盖有导热胶层23，导热胶层23用于传输热量。本实施例中，第二封装体20的第二基板21位于背离第二封装层22背离第一封装体10的一面，导热胶层23位于第二基板21背离第二封装层22的表面。并且，本实施例中，导热胶层23覆盖第二基板21背离第二封装体20的表面。导热胶层23能够用于将封装结构100粘贴至电子装置1000内的散热结构上，以将封装结构100固定于电子装置1000内，并使得热量能够经过第二基板21、导热胶层23传输至散热结构上，以增强封装结构100的散热效率。
本实施例中，第二基板21背离第二封装层22一侧的绝缘层111的部分位置镂空，以露出部分走线层112，导热胶层23覆盖于第二基板21背离第二封装层22时，导热胶层22能够直接接触露出的部分走线层112。由于导热胶层23较绝缘层111的导热系数较高，使得本实施例的封装结构100内的元器件工作产生的热量能够更快的通过导热胶层23传输出去。可以理解的是，本申请的一些实施例中，也可以直接将去除第二基板21背离第二封装层22一侧的绝缘层111，并覆盖导热胶层23，进而使得走线层112传输的热量尽快的传输出去。需要说明的是，导热胶层23为绝缘导热材料形成。
一些实施例中，导热胶层23背离第二封装层22的一面设有离型膜24。将封装结构100固定于中框900上时，直接将离型膜24撕除即可将导热胶层23粘贴于中框900上，操作简单。
请参阅图13，图13所示为将图12所示实施例的封装结构100设于电子装置1000中时的部分截面示意图。本实施例中，电子装置1000包括中框900以及主板800，中框900用于实现电子装置1000的散热。封装结构100设于主板800与中框900之间。其中，封装结构100的第一基板11通过外接引脚13与主板800连接，以使得封装结构100与第一基板11固定并电连接。封装结构100的导热胶层23与中框900接触，以将封装结构100与中框900进行固定。本实施例中，封装结构100内元器件工作产生的热量可以传输至第一基板11，并通过外接引脚13传输至主板800，热量通过主板800分散至主板800的各个位置以及与主板800连接的各工作模组，避免热量在封装结构100位置集中而产生损坏。并且，封装结构100内元器件工作产生的热量可以传输至第二基板21，再通过导热胶层23传输至中框900，并通过中框900将热量散出电子装置1000。
请参阅图14，图14所示为本申请的另一种实施例的封装结构100的结构示意图。本实施例与图3所示实施例的差别在于：第二封装体20还包括第三封装层25。第三封装体25封装于第二基板21背离第二封装层22的一面。第三封装层25包括第三封装材料层251以及内嵌于第三封装材料层251内的一个或者多个第三元器件252。每个第三元器件252均与第二基板21电连接。本实施例中，第三封装材料层251内嵌的第三元器件252为多个。
本实施例中，每个第三元器件252设于第二基板21上，并与第二基板21直接连接，即第三元器件252的引脚直接连接至第二基板21。可以理解的是，本申请的一些实施例中，第三元器件252也可以通过连接柱间接与第二基板21连接。或者，一些实施例中，第三元器件252在封装结构100的厚度方向上堆叠。堆叠的第三元器件252中部分第三元器件252直接与第二基板21电连接，其它的部分第三元器件252通过直接与第二基板21连接的第三元器件252间接与第二基板21电连接，或者通过连接柱间接与第二基板21电连接。
本实施例中，通过在第二基板21背离第二封装层22的一面封装第三封装层25，即第二基板21的相对两面均设置封装层，从而增加封装结构100的厚度方向堆叠的元器件的数量，减小封装结构100应用于电子装置1000内的占用面积的同时增加封装结构100内的元器件的数量，从而便于实现电子装置1000的小型化以及多功能化。
请参阅图15，图15所示为本申请的另一种实施例的封装结构100的结构示意图。本实施例中，第三封装层25还包括有多个第三连接柱253以及一个或者多个第三散热块254，所有的第三连接柱253及所有的第三散热块254均内嵌于第三封装材料层251内。每个第三连接柱253的一端连接至第二基板21，另一端延伸至第三封装层25背离第二基板21的表面，每个第三散热块254均与至少一个第三连接柱253连接，且每个第三散热块254均与一个或多个第三元器件252连接，从而通过第三散热块254能够连接第三元器件252以及第三连接柱253，第三元器件252的热量能够通过第三散热块254传输至第三连接柱253。
本实施例中，第三元器件252产生的部分热量能够直接传输至第二基板21，部分热量能够依次经第三散热块254、第三连接柱253传输至第二基板21，增加第三元器件252的热量传输途径，从而能够较快速的将第三元器件252工作产生的热量传输至封装结构100的其它位置，避免热量集中。并且，第二基板21产生的热量能够依次经过第二连接柱223、第一连接柱123传输至第一基板11，并通过第一基板11的外接引脚13传输至封装结构100外界，从而实现散热。可以理解的是，本实施例中，第二封装层22内的第二元器件222以及第一封装层12内的第一元器件122产生的热量也能够传输至第三封装层25，以实现封装结构100内的均热，避免封装结构100内某个位置的热量聚集，避免封装结构因为热量聚集而造成的损坏。
本申请的一些实施例中，第三散热块254背离第二基板21的表面露出第三封装材料层251，以简化生产制程。一些实施例中，在第三封装层25背离第二基板21的一侧覆盖导热胶层23。由于第三连接柱253背离第三基板126的表面露出第三封装材料层251，因此，第三连接柱253能够与导热胶层23接触，以通过第三连接柱253将封装结构100内的部分热量传输至导热胶层23。将封装结构100设于电子装置1000中时，导热胶层23能够将封装结构100固定于电子装置1000中的散热结构上，并使封装结构100内产生的热量能够通过导热胶层23传输至电子装置1000内的散热结构上。
本实施例中，由于第三散热块254背离第二基板21的一面露出第三封装材料层251，导热胶层23覆盖于第三封装层25上背离第二基板21的一侧时，第三散热块254与导热胶层23直接接触，从而使得第三元器件252产生的热量能够更加快速的传输至导热胶层23，并通过导热胶层23传输至封装结构100外的散热结构上，提高封装结构100的散热效率。
请参阅图16，图16所示为本申请的另一种实施例的封装结构100的结构示意图。本实施例与图3所示实施例的差别在于：第一散热块124的背离第一基板11的表面露出第一封装材料层121，第二散热块224的背离第二基板21的表面露出第二封装层22，第一散热块124露出第一封装层12的表面与第二散热块224露出第二封装层22的表面相接触，且第一散热块124与第二散热块224形成为一体结构。本实施例中，第一散热块124与第二散热块224形成为一体结构是指：第一散热块124与第二散热块224之间能够通过分子间作用力实现第一封装体10与第二封装体20之间的固定连接。具体的，将第一散热块124露出第一封装层12的表面与第二散热块224露出第二封装层22的表面相接触，并对接触界面进行加热、加压等操作，使得第一散热块124露出第一封装层12的表面与第二散热块224露出第二封装层22的表面之间产生分子间作用力，从而使得第一散热块124与第二散热块224形成为一体结构。本实施例中，第一连接柱123露出第一封装材料层121的表面与第二连接柱223露出第二封装材料层221的表面接触，并通过第一连接柱123与第二连接柱223之间的分子间作用力实现固定。
本实施例中，第一连接柱123、第二连接柱223、第一散热块124、第二散热块224的形成材料均为金属铜。本实施例中，将第一封装体10与第二封装体20堆叠，且第一散热块124露出第一封装层12的表面与第二散热块224露出第二封装层22的表面相接触，第一连接柱123露出第一封装材料层121的表面与第二连接柱223露出第二封装材料层221的表面接触，再对封装结构100进行加热加压等处理，使得第一散热块124与第二散热块224之间产生铜-铜键合的分子间作用力，从而通过键合的方式使得第一封装体10与第二封装体20固定在一起。并且，第一连接柱123与第二连接柱223之间也会产生铜-铜键合的分子间作用力，实现第一连接柱123与第二连接柱223之间的固定以及电连接。
一些实施例中，第一散热块124背离第一基板123的表面会略突出于第一封装材料层121背离第一基板123的表面，第二散热块224背离第二基板223的表面会略突出于第二封装材料层221背离第二基板223的表面，使得对封装结构100进行加热加压等处理时，第一封装材料层121与第二封装材料层221不会影响第一散热块124与第二散热块224的紧密接触，避免对第一散热块124与第二散热块224之间分子间作用力产生的影响。
本实施例中，由于第一连接柱123、第二连接柱223、第一散热块124、第二散热块224的形成材料相同，且第一散热块124与第一连接柱123之间连接、第二散热块224与第二连接柱223之间连接，因此，第一连接柱123可以不与第二连接柱223相对设置，而对应与第一散热块124的位置，即第一封装体10与第二封装体20堆叠时，第一连接柱123露出第一封装材料层121的一端与第二散热块224接触，使得第一连接柱123中传输的信号能够通过第二散热块224传输至第二连接柱223。或者，一些实施例中，也可以为第一封装体10与第二封装体20堆叠时，第二连接柱223露出第二封装材料层221的一端与第一散热块124接触，使得第一连接柱123中传输的信号能够通过第一散热块124传输至第二连接柱223。当第一连接柱123与第二散热块224相接触时，第一连接柱123与第二散热块224在一定条件下也能够产生分子间作用力，使得第一封装体10与第二封装体20固定并电连接；或者，第二连接柱223与第一散热块124相接触时，第二连接柱223与第一散热块124在一定条件下也能够产生分子间作用力，使得第一封装体10与第二封装体20固定并电连接。
请参阅图17，图17所示为本申请的另一种封装结构100。本实施例与图3所示实施例的差别在于：第二基板21位于第二封装层22朝向第一基板11的一侧，第一连接柱123与第二基板21电连接。本实施例中，第二基板21上设有与第二基板21的走线层112连接的焊垫，第一连接柱123露出第一封装材料层121的表面通过连接层30与第二基板21上的焊垫连接，从而实现第一连接柱123与基板的电连接。本实施例中，第一连接柱123露出第一封装材料层121的表面为第一封装体10的第一输出端子10a，第二基板21上的与第一连接柱123电连接的焊垫为第二连接端子20a。
一些实施例中，第二封装层22背离第二基板21的一面覆盖有导热胶层23。本实施例中，第二散热块224背离第二基板21的表面露出第二封装材料层221，第二连接柱223背离第二基板21的表面露出第二封装材料层221。导热胶层23覆盖于第二封装层22上时能够直接与第二散热块224以及第二连接柱223接触，从而将第二散热块224上传输的热量以及传输至第二连接柱223的热量能够快速通过导热胶层23散出，提高封装结构100的散热效率。
本申请还提供一种封装结构100的制备方法。请参阅图18，图18所示为图3所示实施例的封装结构100的制备过程流程图。其中，封装结构100的形成方法为先形成第一封装体10以及第二封装体20，再将第一封装体10以及第二封装体20通过连接层30连接起来，实现第一封装体10与第二封装体20的固定连接以及电连接。其中，第一封装体10的形成方法可以包括：
步骤110：请参阅图19a，在第一基板11上固定第一连接柱123以及第一元器件122。当本申请的其它一些实施例中，第一封装层12内的第一元器件122在厚度方向上堆叠设置时，步骤110为在第一基板11上固定第一连接柱123以及部分第一元器件122。
本实施例中，将第一连接柱123固定在第一基板11上的方式可以为通过导电胶粘贴或焊料焊接等方式，以使第一连接柱123与第一基板11固定并电连接。第一元器件122可以通过贴片或者键合等方式固定于第一基板11上，以实现第一元器件122与第一基板11的固定以及电连接。
一些实施例中，当第一元器件122为芯片，且芯片通过正装的方式固定于第一基板11上时，即芯片的引脚位于芯片的背离第一基板11的表面，芯片通过键合线1221与第一基板11固定并电连接之前，需要在芯片背离第一基板11的表面通过粘胶或焊接等方式粘贴金属片125。本实施例中，金属片125的材料与第一连接柱123以及第一散热块124的材料相同。可以理解的是，一些实施例中，金属片125的材料也可以与第一连接柱123或者第一散热块124的材料不同。
步骤120：请参阅图19b，在第一基板11上设有第一连接柱123以及第一元器件122的一面上封装第一封装材料层121，使得第一连接柱123以及第一元器件122均内嵌于第一封装材料层121内。其中，第一封装材料层121为树脂等封装材料。
步骤130：请参阅图19c，在第一封装材料层121背离第一基板11的表面形成凹槽，以露出第一连接柱123背离第一基板11的表面以及第一元器件122背离第一基板11的表面。当第一元器件122背离第一基板11的表面设有金属片时，步骤130中在第一封装材料层121形成凹槽以露出设于第一元器件122表面的金属片。
本实施例中，通过激光开槽的方式形成凹槽，并可根据具体需求控制激光开槽的深度。由于通过正装的方式固定芯片时，芯片的有源面背离第一基板11。当激光开槽时，由于开槽的位置位于芯片的上方，为了避免开槽深度的控制精度不够而损坏芯片的问题，在正装的芯片背离第一基板11的一面形成金属片，激光开槽至露出金属片125，从而能够避免激光开槽对芯片的损坏。可以理解的是，本申请的其它一些实施例中，也可以通过模压等方式形成凹槽。
步骤140：请参阅图19d，在第一封装材料层121背离第一表面的一侧形成金属层126，金属层126覆盖第一封装材料层121背离第一基板11的表面，并填充步骤130中形成的凹槽。
步骤150：请参阅图19e，将金属层126进行减薄至合适的厚度，并得到连接第一元器件122与第一连接柱123的第一散热块124。本实施例中，减薄后的金属层126背离第一基板11的表面为平面，以便于后续步骤的加工。可以理解的是，一些实施例中，可以没有步骤150。
形成第二封装体20的方法与形成第一封装体10的方法相似，包括：
步骤210：请参阅图19f，在第二基板21上固定第二连接柱223以及第二元器件222。当本申请的其它一些实施例中，第一封装层12内的第二元器件222在厚度方向上堆叠设置时，步骤110为在第二基板21上固定第二连接柱223以及部分第二元器件222。
本实施例中，将第二连接柱223固定在第二基板21上的方式可以为通过导电胶粘贴或焊料焊接等方式，以使第二连接柱223与第二基板21固定并电连接。第二元器件222可以通过贴片或者键合等方式固定于第二基板21上，以实现第二元器件222与第二基板21的固定以及电连接。
一些实施例中，当第二元器件222为芯片，且芯片通过正装的方式固定于第二基板21上时，即芯片的引脚位于芯片的背离第二基板21的表面，芯片通过键合线1221与第二基板21固定并电连接之前，需要在芯片背离第二基板21的表面通过粘胶或焊接等方式粘贴金属片225。本实施例中，金属片225的材料与第二连接柱223以及第二散热块224的材料相同。可以理解的是，一些实施例中，金属片225的材料也可以与第二连接柱223或者及第二散热块224的材料不同。
步骤220：请参阅图19g，在第二基板21上设有第二连接柱223以及第二元器件222的一面上封装第二封装材料层221，使得第二连接柱223以及第二元器件222均内嵌于第二封装材料层221内。其中，第二封装材料层221为树脂等封装材料。
步骤230：请参阅图19h，在第二封装材料层221背离第二基板21的表面形成凹槽，以露出第二连接柱223背离第二基板21的表面以及第二元器件222背离第二基板21的表面。当第二元器件222背离第二基板21的表面设有金属片225时，步骤230中在第二封装材料层221形成凹槽以露出设于第二元器件222表面的金属片225。
本实施例中，通过激光开槽的方式形成凹槽，并可根据具体需求控制激光开槽的深度。由于通过正装的方式固定芯片时，芯片的有源面背离第二基板21。当激光开槽时，由于开槽的位置位于芯片的上方，为了避免开槽深度的控制精度不够而损坏芯片的问题，在正装的芯片背离第二基板21的一面形成金属片，激光开槽至露出金属片225，从而能够避免激光开槽对芯片的损坏。可以理解的是，本申请的其它一些实施例中，也可以通过模压等方式形成凹槽。
步骤240：请参阅图19i，在第二封装材料层221背离第一表面的一侧形成金属层226，金属层226覆盖第二封装材料层221背离第二基板21的表面，并填充步骤130中形成的凹槽。
步骤250：请参阅图19j，将金属层226进行减薄至合适的厚度，并得到连接第二元器件222与第二连接柱223的第二散热块224。本实施例中，减薄后的金属层226背离第二基板21的表面为平面，以便于后续步骤的加工。可以理解的是，一些实施例中，可以没有步骤150。
可以理解的是，一些实施例中，第二封装体20还包括第三封装层25时，通过在第二基板21上背离第二元器件222的一面重复步骤210至步骤250，从而形成第三封装层25。
最后，将第一封装体10与第二封装体20固定连接。一些实施例中，将第一封装体10与第二封装体20固定连接包括：
步骤310：请参阅图19k，通过连接层30将第一封装体10与第二封装体20进行固定连接，并实现第一封装体10与第二封装体20的电连接。
一些实施例中，连接层30包括子连接块31，子连接块31可以为焊料或者导电胶形成，即通过焊接或者点胶的方式实现第一封装体10与第二封装体20进行固定连接以及电连接。
一些实施例中，步骤310可以替换为将第一封装体10的第一封装材料层211与第二封装体20的第二封装材料层221贴合，并对第一封装体10以及第二封装体20加热加压，以使得第一封装体10的第一散热块124与第二封装体20的第二散热块224之间形成分子间作用力，从而实现第一封装体10与第二封装体20进行固定连接以及电连接。
本申请中，第一元器件122产生的热量能够部分直接传输至第一基板11，部分通过与第一元器件122连接的第一散热块124以及第一连接柱123传输至第一基板11。并且，第二元器件222的产生的热量也能够部分直接传输至第二基板22，部分通过与第二元器件222连接的第二散热块224以及第二连接柱223传输至第二基板21。通过第一元器件以及第二元器件的热量传输途径可知，本申请中的第一元器件与第二元器件的热量传输途径均有多种，在第一元器件或第二元器件工作发热时，能够通过多种途径及时的将热量传输出去，以提高封装结构的热量传输效率，增强封装结构的散热效果，从而能够避免三维封装堆叠结构内的热量过高而影响封装结构内元器件的正常工作或对封装结构内元器件造成的损坏。并且，本申请实施例中，第一连接柱123以及第二连接柱223连接，使得第一封装体10以及第二封装体20之间电连接。并且，第一封装体10或第二封装体20内的元器件产生的热量能够在第一封装体10与第二封装体20之间进行传输，从而能够避免热量在第一封装体10或者第二封装体20内聚集，避免封装结构100内热量的聚集而产生的损坏。
以上为本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。

Claims (20)

1.一种封装结构，其特征在于，包括第一封装体及堆叠于所述第一封装体上的第二封装体；
所述第一封装体包括第一基板以及封装于所述第一基板上的第一封装层；所述第一基板背离所述第一封装层的一侧形成多个外接引脚，所述外接引脚用于连接所述封装结构的外接结构；所述第一封装层包括第一封装材料层以及嵌设于所述第一封装材料层中的一个或者多个第一元器件和多个第一连接柱；每个所述第一元器件均与所述第一基板电连接；每个所述第一连接柱一端连接所述第一基板，另一端延伸至所述第一封装材料层背离所述第一基板的表面；所述第一连接柱采用导热材料形成；
所述第二封装体包括第二基板以及封装于所述第二基板上的第二封装层；第二封装层包括第二封装材料层以及内嵌于所述第二封装材料层中的一个或者多个第二元器件、多个第二连接柱及一个或者多个第二散热块；每个所述第二元器件均与所述第二基板连接；每个所述第二连接柱一端连接所述第二基板，另一端延伸至所述第二封装材料层背离所述第二基板的表面；每个所述第二散热块与至少一个所述第二连接柱连接，且每个所述第二散热块连接一个或多个所述第二元器件；所述第二连接柱、所述第二散热块采用导热材料形成；所述第二基板或所述第二连接柱连接所述第一连接柱。
2.如权利要求1所述的封装结构，其特征在于，所述第一封装体包括一个或者多个第一散热块，每个所述第一散热块与至少一个所述第一连接柱连接，且每个所述第一散热块与一个或多个所述第一元器件连接；所述第一散热块为导热材料形成。
3.如权利要求2所述的封装结构，其特征在于，每个所述第一散热块均位于所述第一元器件背离所述第一基板的一面，每个所述第一连接柱均相对所述第一元器件靠近所述第一封装体的边缘；或
每个所述第二散热块均位于所述第二元器件背离所述第二基板的一面，所述第二连接柱相对所述第二元器件靠近所述第二封装体的边缘。
4.如权利要求3所述的封装结构，其特征在于，至少一个所述第一连接柱或者所述第二连接柱接地，所有的所述第一散热块连接为一体并与接地的所述第一连接柱或接地的所述第二连接柱电连接，所有的所述第二散热块连接为一体并与接地的所述第一连接柱或接地的所述第二连接柱电连接。
5.如权利要求2所述的封装结构，其特征在于，所述第一元器件、所述第一散热块以及所述第一连接柱均为多个，多个所述第一散热块之间间隔设置，不同的所述第一散热块连接的所述第一元器件及所述第一连接柱不同，不同的所述第一散热块用于传输不同的信号；或
所述第二元器件、所述第二散热块以及所述第二连接柱均为多个，多个所述第二散热块之间间隔设置，不同的所述第二散热块连接的所述第二元器件以及所述第二连接柱不同，不同的所述第二散热块用于传输不同的信号。
6.如权利要求1所述的封装结构，其特征在于，所述第二封装体背离所述第一封装体的一侧设有外接引脚，所述外接引脚用于与所述封装结构的外接结构电连接。
7.如权利要求2-6任一项所述的封装结构，其特征在于，所述第二封装层位于所述第二基板朝向所述第一封装层的一侧，所述第一连接柱与所述第二连接柱连接；
所述封装结构还包括连接层，所述连接层连接于所述第一封装层与所述第二封装层之间，并连接所述第一连接柱与所述第二连接柱。
8.如权利要求7所述的封装结构，其特征在于，所述连接层包括多个间隔设置的子连接块，所述第一连接柱及所述第二连接柱均为多个，至少部分所述第一连接柱与至少部分所述第二连接柱相对设置，所述子连接块连接于相对的所述第一连接柱与所述第二连接柱之间，所述子连接块采用导热导电材料形成。
9.如权利要求8所述的封装结构，其特征在于，所述第二散热块的背离第二基板的表面露出所述第二封装层，所述第一散热块的背离第一基板的表面露出所述第一封装层，所述连接层还包括导热块，所述导热块连接于所述第一散热块露出所述第一封装层的表面与所述第二散热块露出所述第二封装层的表面之间。
10.如权利要求2-6所述的封装结构，其特征在于，所述第二散热块的背离第二基板的表面露出所述第二封装层，所述第一散热块的背离第一基板的表面露出所述第一封装层，所述第一散热块露出所述第一封装层的表面与所述第二散热块露出所述第二封装层的表面相接触，且所述第一散热块与所述第二散热块形成一体结构。
11.如权利要求7-10任一项所述的封装结构，其特征在于，所述第二封装体还包括第三封装层，所述第三封装层封装于所述第二基板背离所述第二封装层的一面，所述第三封装层包括第三封装材料层以及内嵌于所述第三封装材料层内的一个或者多个第三元器件，每个所述第三元器件均与所述第二基板连接。
12.如权利要求11所述的封装结构，其特征在于，所述第三封装层还包括内嵌于所述第三封装材料层内的多个第三连接柱以及一个或者多个第三散热块；每个所述第三连接柱的一端均连接至所述第二基板，另一端均延伸至所述第三封装材料层背离所述第二基板的表面，每个所述第三散热块与至少一个所述第三连接柱连接，且每个所述第三散热块连接一个或多个所述第三元器件。
13.如权利要求7-10任一项所述的封装结构，其特征在于，所述第二基板包括走线层以及覆盖于所述走线层背离所述第二封装层一侧的绝缘层，所述第二元器件与所述走线层电连接；所述绝缘层部分位置镂空，以露出部分所述走线层；
所述第二基板背离所述第二封装层的一面覆盖有导热胶层，所述导热胶层与露出的部分所述走线层接触，所述导热胶层用于传输热量。
14.如权利要求13所述的封装结构，其特征在于，所述导热胶层背离所述第二封装层的一面设有离型膜。
15.如权利要求2所述的封装结构，其特征在于，所述第一元器件包括正装芯片，所述正装芯片的背离所述第一基板的表面层叠有金属片，所述第一散热块连接至所述金属片；或
所述第二元器件包括正装芯片，所述正装芯片的背离所述第二基板的表面层叠有金属片，所述第二散热块连接至所述金属片。
16.如权利要求1所述的封装结构，其特征在于，所述第一基板内的所述第一元器件为多个，多个所述第一元器件中至少两个所述第一元器件在所述第一封装体的厚度方向上堆叠设置；或
所述第二基板内的所述第二元器件为多个，多个所述第二元器件中至少两个所述第二元器件在所述第二封装体的厚度方向上堆叠设置。
17.一种电子装置，其特征在于，所述电子装置包括功能模块以及如权利要求1-16任一项所述的封装结构，所述功能模块与所述封装结构之间电连接。
18.如权利要求17所述的电子装置，其特征在于，所述电子装置包括主板，所述封装结构及所述功能模块固定于所述主板上并与所述主板电连接；所述封装结构的第一基板相对所述第一封装层靠近所述主板，并通过所述外接引脚与所述主板电连接。
19.如权利要求18所述的电子装置，其特征在于，所述电子装置包括中框，所述中框与所述主板相对设置，所述封装结构位于所述中框与所述主板之间并连接所述中框及所述主板；所述封装结构的第二封装体与背离所述第一基板的一面与所述中框连接，所述中框用于散热。
20.如权利要求17-19任一项所述的电子装置，其特征在于，所述电子设备为手机，所述功能模块包括天线模块、传感器模块、音频模块、摄像模块、连接器模块、电源模块中的一种或者几种。
CN201910962547.2A 2019-10-10 2019-10-10 封装结构和电子装置 Pending CN110767614A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910962547.2A CN110767614A (zh) 2019-10-10 2019-10-10 封装结构和电子装置
US17/767,510 US20230178442A1 (en) 2019-10-10 2020-08-25 Package structure and electronic apparatus
EP20875173.5A EP4030475A4 (en) 2019-10-10 2020-08-25 ENCLOSURE STRUCTURE AND ELECTRONIC DEVICE
PCT/CN2020/110960 WO2021068657A1 (zh) 2019-10-10 2020-08-25 封装结构和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910962547.2A CN110767614A (zh) 2019-10-10 2019-10-10 封装结构和电子装置

Publications (1)

Publication Number Publication Date
CN110767614A true CN110767614A (zh) 2020-02-07

Family

ID=69331899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910962547.2A Pending CN110767614A (zh) 2019-10-10 2019-10-10 封装结构和电子装置

Country Status (4)

Country Link
US (1) US20230178442A1 (zh)
EP (1) EP4030475A4 (zh)
CN (1) CN110767614A (zh)
WO (1) WO2021068657A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490233A (zh) * 2020-12-11 2021-03-12 广东汇芯半导体有限公司 智能功率模块和智能功率模块的制造方法
WO2021068657A1 (zh) * 2019-10-10 2021-04-15 华为技术有限公司 封装结构和电子装置
WO2021159306A1 (zh) * 2020-02-12 2021-08-19 华为技术有限公司 封装结构及其制备方法和电子设备
CN113782498A (zh) * 2021-07-27 2021-12-10 华为数字能源技术有限公司 电源模块及功率器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121839A (zh) * 2020-08-28 2022-03-01 长鑫存储技术有限公司 半导体结构
US20220077113A1 (en) * 2020-09-04 2022-03-10 Intel Corporation 3d stacked die package with molded integrated heat spreader
CN115605992A (zh) * 2022-01-25 2023-01-13 华为数字能源技术有限公司（Cn） 封装器件、功率模组及电子装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204080A1 (en) * 2015-01-08 2016-07-14 Jae Choon Kim Semiconductor packages and methods for fabricating the same
CN107170720A (zh) * 2017-06-14 2017-09-15 扬州国扬电子有限公司 一种叠层封装双面散热功率模块
CN107481998A (zh) * 2017-07-05 2017-12-15 华为技术有限公司 封装结构和电子装置
CN206931586U (zh) * 2017-06-23 2018-01-26 杰群电子科技（东莞）有限公司 一种芯片封装结构
CN108231729A (zh) * 2017-12-29 2018-06-29 通富微电子股份有限公司 一种封装基板、芯片封装体及芯片堆叠封装方法
CN208143704U (zh) * 2018-05-23 2018-11-23 杨硕 一种计算机通信机房的散热装置
CN110211935A (zh) * 2019-05-08 2019-09-06 华为技术有限公司 一种防止分层窜锡的封装及制造方法
CN212209463U (zh) * 2019-10-10 2020-12-22 华为技术有限公司 封装结构和电子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US10811277B2 (en) * 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
US8097489B2 (en) * 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
US7960827B1 (en) * 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
CN101887885B (zh) * 2009-05-12 2012-05-09 日月光封装测试(上海)有限公司 半导体封装体的堆叠构造
US20110031594A1 (en) * 2009-08-06 2011-02-10 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
CN103050455A (zh) * 2011-10-17 2013-04-17 联发科技股份有限公司 堆叠封装结构
CN106129022A (zh) * 2016-08-10 2016-11-16 江阴芯智联电子科技有限公司 双向集成芯片重布线埋入式pop封装结构及其制作方法
CN110767614A (zh) * 2019-10-10 2020-02-07 华为技术有限公司 封装结构和电子装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204080A1 (en) * 2015-01-08 2016-07-14 Jae Choon Kim Semiconductor packages and methods for fabricating the same
CN107170720A (zh) * 2017-06-14 2017-09-15 扬州国扬电子有限公司 一种叠层封装双面散热功率模块
CN206931586U (zh) * 2017-06-23 2018-01-26 杰群电子科技（东莞）有限公司 一种芯片封装结构
CN107481998A (zh) * 2017-07-05 2017-12-15 华为技术有限公司 封装结构和电子装置
CN108231729A (zh) * 2017-12-29 2018-06-29 通富微电子股份有限公司 一种封装基板、芯片封装体及芯片堆叠封装方法
CN208143704U (zh) * 2018-05-23 2018-11-23 杨硕 一种计算机通信机房的散热装置
CN110211935A (zh) * 2019-05-08 2019-09-06 华为技术有限公司 一种防止分层窜锡的封装及制造方法
CN212209463U (zh) * 2019-10-10 2020-12-22 华为技术有限公司 封装结构和电子装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YU HJ等: "Design and analysis of microchannel for the thermal management of multi-stacked LTCC laminates", 《2018 19TH ICEPT》, 4 October 2018 (2018-10-04), pages 872 - 875 *
陈冬琼: "堆叠封装(POP)的可靠性研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 2, 15 February 2017 (2017-02-15), pages 135 - 662 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021068657A1 (zh) * 2019-10-10 2021-04-15 华为技术有限公司 封装结构和电子装置
WO2021159306A1 (zh) * 2020-02-12 2021-08-19 华为技术有限公司 封装结构及其制备方法和电子设备
CN115066746A (zh) * 2020-02-12 2022-09-16 华为技术有限公司 封装结构及其制备方法和电子设备
CN112490233A (zh) * 2020-12-11 2021-03-12 广东汇芯半导体有限公司 智能功率模块和智能功率模块的制造方法
CN113782498A (zh) * 2021-07-27 2021-12-10 华为数字能源技术有限公司 电源模块及功率器件
CN113782498B (zh) * 2021-07-27 2024-05-17 华为数字能源技术有限公司 电源模块及功率器件

Also Published As

Publication number Publication date
EP4030475A1 (en) 2022-07-20
US20230178442A1 (en) 2023-06-08
WO2021068657A1 (zh) 2021-04-15
EP4030475A4 (en) 2022-12-07

Similar Documents

Publication Publication Date Title
CN110767614A (zh) 封装结构和电子装置
CN212209463U (zh) 封装结构和电子装置
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
JP5883456B2 (ja) 超小型電子アセンブリ及びシステム
US10096562B2 (en) Power module package
KR20190018812A (ko) 반도체 패키지와 이를 구비하는 전자 기기
CN103384913A (zh) 具有中心触点与改进地或电源分布的增强堆叠微电子组件
CN103620772A (zh) 具有堆叠的面朝下连接的裸片的多芯片模块
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
JPH0846085A (ja) 半導体装置及びその製造方法
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR20060101340A (ko) 적층형 반도체 장치
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
JP2000294723A (ja) 積層型半導体装置およびその製造方法
KR100495219B1 (ko) Ｉｃ칩 내장형 파워 엠프 모듈
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
JP2001085603A (ja) 半導体装置
EP1627428B1 (en) An integrated circuit package employing a head-spreader member
CN116093044B (zh) 多芯片集成方法及结构
US10497655B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
TWI435667B (zh) 印刷電路板組件
CN1316607C (zh) 具有高散热效能的半导体封装件及其制法
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
JPH08172144A (ja) 半導体装置及びその製造方法
KR102377811B1 (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination