CN116093044B - 多芯片集成方法及结构 - Google Patents
多芯片集成方法及结构 Download PDFInfo
- Publication number
- CN116093044B CN116093044B CN202310369327.5A CN202310369327A CN116093044B CN 116093044 B CN116093044 B CN 116093044B CN 202310369327 A CN202310369327 A CN 202310369327A CN 116093044 B CN116093044 B CN 116093044B
- Authority
- CN
- China
- Prior art keywords
- chip
- heat dissipation
- dissipation plate
- chips
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明实施例提供一种多芯片集成方法及结构,属于芯片技术领域。所述方法包括:制备第一组芯片堆叠结构和第二组芯片堆叠结构,且每组芯片堆叠结构包括散热板以及背面向下固定在该散热板上的若干裸芯片;制备基板,该基板具有各自设置有连接点且互为相对面的第一表面和第二表面;以及通过将相应芯片堆叠结构中的裸芯片的正面连接点与所述基板的相应表面的连接点相键合,来将所述第一组芯片堆叠结构和所述第二组芯片堆叠结构分别贴装在所述第一表面和所述第二表面,以形成多芯片集成结构。本发明实施例使得每一芯片堆叠结构都可以通过自带的散热板来散热,能够满足高性能、高功耗和高频的集成芯片的散热要求。
Description
技术领域
本发明涉及芯片技术领域,具体地涉及一种多芯片集成方法及结构。
背景技术
目前,各个领域的发展对芯片的性能要求越来越高,CPU、GPU、存储芯片、AI芯片、通讯芯片等多种性能芯片需要集成才能满足市场需求。但是,多个芯片集成于一个封装结构要求有足够大的带宽来满足芯片之间的信号传输,这必然要求芯片尽量近地叠加在一起,而这种叠加会使得功耗大幅增加,进而提出了更高的散热要求。但是,现有的多芯片集成结构散热能力非常有限,不能满足当前高性能、高功耗和高频的芯片集成的散热要求。
发明内容
本发明实施例的目的是提供一种多芯片集成方法及结构,用于至少部分地解决上述技术问题。
为了实现上述目的,本发明实施例提供一种多芯片集成方法,包括:制备两组芯片堆叠结构,分别为第一组芯片堆叠结构和第二组芯片堆叠结构,且每组芯片堆叠结构包括散热板以及背面向下固定在该散热板上的若干裸芯片;制备基板,该基板具有各自设置有连接点且互为相对面的第一表面和第二表面;以及通过将相应芯片堆叠结构中的裸芯片的正面连接点与所述基板的相应表面的连接点相键合,来将所述第一组芯片堆叠结构和所述第二组芯片堆叠结构分别贴装在所述第一表面和所述第二表面,以形成多芯片集成结构。
可选的,制备芯片堆叠结构包括:针对每组芯片堆叠结构各自提供一个散热板,且该散热板上具有用于固定裸芯片的多个芯片固定区域;以及将各组芯片堆叠结构中的全部裸芯片背面向下以各自固定在所对应的散热板上的所述芯片固定区域。
可选的,制备芯片堆叠结构包括:针对全部裸芯片提供一个共同的散热板,且该散热板上具有用于固定裸芯片的多个芯片固定区域;将所述全部裸芯片背面向下以各自固定在所述散热板的相应芯片固定区域,以形成芯片板式排布结构;以及根据所述芯片堆叠结构对裸芯片的数量需求,对所述芯片板式排布结构进行预切割,以得到相应的芯片堆叠结构。
可选的,提供散热板包括:提供平面散热板或具有凹槽的散热板;以及在所述平面散热板的表面或者所述凹槽的表面设置界面散热材料层以作为芯片固定区域。其中,所述界面散热材料层采用以下任意的散热材料:镍、锡、铜、金、铝和银中的任意一者;关于镍、锡、铜、金、铝和银的任意者的合金;以及石墨烯。
可选的,在形成所述多芯片集成结构之后,所述多芯片集成方法还包括:在所述第二表面相隔于所述第二组芯片堆叠结构的两侧贴装接触针,且该接触针高于所述第二组芯片堆叠结构中的裸芯片表面;以及通过套接口将所述接触针连接至主板,该套接口外置有用于电连接所述主板的焊球以及用于控制接触针插入高度的台阶结构。
可选的,所述多芯片集成方法还包括:在所述主板上设置冷却装置,以用于对所述多芯片集成结构进行冷却。
本发明实施例还提供一种通过上述任意的多芯片集成方法制备的多芯片集成结构,包括:两组芯片堆叠结构,分别为第一组芯片堆叠结构和第二组芯片堆叠结构,其中每组芯片堆叠结构包括散热板以及背面向下固定在该散热板上的若干裸芯片;以及基板,具有各自设置有连接点且互为相对面的第一表面和第二表面;其中,所述第一组芯片堆叠结构和所述第二组芯片堆叠结构分别贴装在所述第一表面和所述第二表面,且相应芯片堆叠结构中的裸芯片的正面连接点与所述基板的相应表面的连接点相键合。
可选的,所述散热板是平面散热板或具有凹槽的散热板,且所述平面散热板的表面或者所述凹槽的表面设置有界面散热材料层以作为芯片固定区域。
可选的,所述第二表面还贴装有接触针,且该接触针通过所述套接口连接至主板,其中所述接触针高于所述第二组芯片堆叠结构中的裸芯片表面,其中所述套接口外置有用于电连接所述主板的焊球以及用于控制接触针插入高度的台阶结构。
可选的,所述主板上设置有冷却装置。
通过上述技术方案,本发明实施例在裸芯片键合至基板之前,先对裸芯片贴装了散热板,形成自带散热板的芯片堆叠结构,从而后续将芯片堆叠结构贴装至基板之后,每一芯片堆叠结构都可以通过自带的散热板来散热,提升了裸芯片的散热能力,能够满足高性能、高功耗和高频的集成芯片的散热要求。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明实施例,但并不构成对本发明实施例的限制。
在附图中:
图1是本发明实施例一的多芯片集成方法的流程示意图;
图2(a)是本发明实施例的示例中的一组芯片堆叠结构的芯片排版结构示意图;
图2(b)是本发明实施例的示例中针对大板的芯片排版结构进行预切割的示意图;
图2(c)是本发明实施例的示例中针对图2(b)的大板的芯片排版结构进行完全切割的示意图;以及
图3(a1)-图3(i)是本发明实施例的示例中涉及的多芯片集成方法的各个工序的示意图,且同时示出了本发明实施例二的示例多芯片集成结构。
附图标记说明:
100、散热板;110、金属镀层;120、界面散热材料层;
211、BSM;111、Ni层;112、Au层;
210、第一裸芯片;220、第二裸芯片;230、第三裸芯片;
300、基板;400、被动元件;500、接触针;600、套接口;700、主板;
610、焊球;620、台阶结构。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明实施例,并不用于限制本发明实施例。
在介绍本发明实施例的方案之前,先对涉及的部分术语进行介绍,以便于本领域技术人员能够更好地理解本发明实施例方案。
1)芯片封装:是指对裸芯片进行保护,以避免其受到外界损坏,不同的封装技术在制备工序和工艺方面差异很大。
2)倒装:即芯片倒装工艺,是指让芯片的连接点朝下以进行操作,例如倒装贴片是指将芯片连接点朝下以与基板、载体、电路板、另一芯片等相连。其中,凸点是一种典型的连接点。
3)芯片堆叠结构:本发明实施例所定义的是具有至少两个裸芯片的堆叠结构,但不限制于芯片直接堆叠的情况。
4)底部填充:是指将环氧树脂胶水等点涂在倒装芯片框架的边缘,通过“毛细管效应”,胶水被吸往框架的对侧,完成底部充填过程,再通过加热使胶水固化,得到可靠、稳定的芯片工艺。
5)预切割:在表面电镀之前,对散热板所进行的不完全分离的预先切割,便于在芯片贴装完成后实现芯片分离;在预切割之后,可进一步进行完全切割。
6)基板和载板:基板具有电学特性,其内部有布线,以使得裸芯片可以通过布线进行横向和纵向的信号传输;载板不具备电学特性,只起机械上的承载作用。
实施例一。
图1是本发明实施例一的多芯片集成方法的流程示意图。如图1所示,本发明实施例的多芯片集成方法包括以下的步骤S100-S300。
步骤S100,制备两组芯片堆叠结构,分别为第一组芯片堆叠结构和第二组芯片堆叠结构。
其中,每组芯片堆叠结构包括散热板以及背面向下固定在该散热板上的芯片固定区域的若干裸芯片。
步骤S200,制备基板。
其中,该基板具有各自设置有连接点且互为相对面的第一表面和第二表面。
步骤S300,通过将相应芯片堆叠结构中的裸芯片的正面连接点与所述基板的相应表面的连接点相键合,来将所述第一组芯片堆叠结构和所述第二组芯片堆叠结构分别贴装在所述第一表面和所述第二表面,以形成多芯片集成结构。
在优选的实施例中,针对步骤S100,具有以下两种芯片堆叠结构制备方案。
第一方案,针对每组芯片堆叠结构提供一个对应的散热板,再将各组芯片堆叠结构中的全部裸芯片背面向下以各自固定在所对应的散热板上的芯片固定区域。
即,每个芯片堆叠结构被独立制备,举例而言,图2(a)示出了一组芯片堆叠结构的芯片排版结构,其包括装贴于对应的散热板上的三个裸芯片,即裸芯片1-裸芯片3。
第二方案,针对全部裸芯片提供一个共同的散热板,将所述全部裸芯片背面向下以固定在所述散热板的相应芯片固定区域,以形成芯片板式排布结构,再根据芯片堆叠结构对裸芯片的数量需求,对所述芯片板式排布结构进行预切割,以得到相应的芯片堆叠结构。
即,提供一个有预切割的大板的散热板,在其上布置所需的全部裸芯片,再根据每组芯片堆叠结构的需求来进行散热板切割。在此,针对所述散热板进行预切割,可释放应力,防止由于后道切割产生较大应力,但预切割之后的散热板并不完全分离,从而在制备工艺上仍然可以在大板上批量生产,后续容易切割分离芯片。
举例而言,图2(b)示出了大板的芯片排版结构,每个用于芯片堆叠结构的区域之间都有预切割好的切割线,只有部分区域沿虚线切开,但并未完全分离每个区域,在完成每个芯片堆叠结构后再做完全的切割。图2(c)示出了针对图2(b)的大板的芯片排版结构进行完全切割示例,其中的实线为切割后的切割线,易知可切割出与图2(a)相同的单个芯片堆叠结构。
在上述第一方案和第二方案中,均涉及提供散热板,而在优选的实施例中,提供散热板可以包括:提供平面散热板或具有凹槽的散热板;以及在所述平面散热板的表面或者所述凹槽的表面设置界面散热材料层以作为芯片固定区域。其中,凹槽旨在容纳裸芯片,其深度由芯片厚度设计决定。在示例中,如图3(a1)和图3(a2)所示,可在平面散热板(如图3(a1)所示)表面或者凹槽(如图3(a2)所示)表面设置金属镀层110,金属镀层例如为镍和金的多层结构,并在所述金属镀层100上针对每一裸芯片设置由界面散热材料层120形成的芯片固定区域。其中,所述界面散热材料层120采用以下任意的散热材料:镍、锡、铜、金、铝和银中的任意一者;关于镍、锡、铜、金、铝和银的任意者的合金;以及石墨烯。
进一步地,针对每一芯片固定区域,还可以设置唯一的标签以用于标识该芯片固定区域在所述散热板上的坐标。据此,通过该标签,易于确定裸芯片在散热板上的固定位置。需说明的是,以下工序以图3(a1)为例来进行描述。
同样在上述第一方案和第二方案中,还涉及将裸芯片背面向下以固定在散热板上的芯片固定区域。如图3(b)所示的单个裸芯片与散热板的键合为例,散热板100的材料为铜,其上具有Ni层111和Au层112形成的金属镀层110,再上则具有SnAu层,其是优选的界面散热材料层120。继续参考图3(b),在所述裸芯片的背面设置BSM层(Backside Metallurgy,背面合金层)211,以使得裸芯片进一步通过界面散热材料层(如SnAu层)来键合固定到散热板上。进一步,如图3(c)所示,以第一组芯片堆叠结构包括第一裸芯片210和第二裸芯片220为例,将这两个裸芯片背面向下以通过界面散热材料层的键合而固定在所述散热板100表面的芯片固定区域。另外,裸芯片具有正面连接点(也称为凸点),以用于实现与其他部件的电性连接,这对于本领域技术人员是公知的,在此不再赘述。
在示例中,针对步骤S200,如图3(d)所示,制备双面都有金属连接点的基板300,其中以图中示出的上表面为第一表面,而以图中示出的下表面为第二表面。
在示例中,针对步骤S300,参考图3(e)-图3(f),以第一组芯片堆叠结构包括第一裸芯片210和第二裸芯片220且第二组芯片堆叠结构包括第三裸芯片230为例,通过将相应裸芯片的正面连接点与所述基板300的相应表面的连接点相键合,实现如下的芯片堆叠结构贴装:首先,如图3(e)所示,将第一裸芯片210和第二裸芯片220倒装贴片至基板300的第一表面;其次如图3(f)所示,将第三裸芯片230贴装至基板300的第二表面。其中,与第一裸芯片210和第二裸芯片220一起,还可以在基板300的第一表面贴装其他被动元件400,并且还可以进行底部填充以保护裸芯片及被动元件与基板的连接点。该示例中,被动元件400旨在满足信号保真和供电管理需求,在其他示例中也可以添加其他简单的元件实现较为单一的特定功能,如环境感知传感器。
据此,通过步骤S100-S300,得到了如图3(f)所示的多芯片集成结构。但在优选的实施例中,还可以进一步包括以下的步骤S400-S500(图中未示出)。
步骤S400,在所述第二表面相隔于所述第二组芯片堆叠结构的两侧贴装接触针,且该接触针高于所述第二组芯片堆叠结构中的裸芯片表面。
举例而言,同样如图3(f)所示,在所述第二表面相隔于第三芯片的两侧添加了(一个或多个)接触针500,易知该两侧的接触针500可以是基于第三芯片对称的。优选地,在接触针500添加完成之前,还可以对当前的芯片连接框架进行底部填充,以保护第三裸芯片230与基板300的连接点。
步骤S500,通过套接口将所述接触针连接至主板。
举例而言,如图3(g)所示,套接口600外置有用于连接主板700的连接点的焊球610以及用于控制接触针500插入高度的台阶结构620。通过该台阶结构620,可以防止接触针500插入过深。在示例中,图3(h)和图3(i)示出了台阶结构620与套接口610的位置关系图,前者是俯视截面图,而后者是主视截面图。
在优选的实施例中,可在主板700上设置冷却装置(图中未直接示出,但图3(g)通过箭头示出了冷却装置的向右和向上的冷风流向),例如风冷或液体冷却装置,以冷却基板300表面的裸芯片。在其他实施例中,也可在主板700上设置其他装置,如指示灯、卡槽等以扩展形成的多芯片集成结构的功能。此外,主板700还可以对芯片结构形成机械保护,或者向芯片结构供电,或者向芯片结构提供与其他设备的连接,所述其他设备例如外设存储硬盘、内存、WiFi、鼠标,键盘等。
据此,本发明实施例能够得到如图3(g)所示的例如三个裸芯片的芯片集成结构,这三个裸芯片可例如是CPU、GPU、AI芯片、存储芯片等高性能、高功耗或高频芯片,且每个裸芯片既自带散热板又可以通过主板来进行散热,能够满足其作为高性能、高功耗或高频芯片的散热要求。
综上,本发明实施例相对于现有多芯片集成结构散热能力有限的缺陷,至少具有以下方面的优势。
1)本发明实施例在裸芯片键合至基板之前,先对裸芯片贴装了散热板,形成自带散热板的芯片堆叠结构,从而后续将芯片堆叠结构贴装至基板之后,每一芯片堆叠结构都可以通过自带的散热板来散热,提升了裸芯片的散热能力,能够满足高性能、高功耗和高频的集成芯片的散热要求,进而实现这类芯片的集成,如实现CPU、GPU、AI芯片、存储芯片等的集成。
2)本发明实施例针对单个芯片堆叠结构,先提供散热板,再将裸芯片键合在散热板上,这相对于“先将芯片键合于载板,最后再加散热片”的现有工艺,至少有以下方面的优点:a)本发明实施例的散热板与芯片之间的界面散热材料能采用的散热材料范围更广,可以选择热导率好的金属来提高散热,而这些金属都有较高的熔点,例如采用镍、锡、铜、金、铝、银及其合金等,其熔点都高于240摄氏度;b)现有工艺需要通过高温或激光去掉载板,不仅引入额外的成本,也会引入额外的应力而造成产品的不良性能,本发明实施例相当于使用散热板作为载板,则避免了这一缺陷;c)本发明实施例将裸芯片直接焊在散热板上,从而在后道工序中不容易移位,而现有工艺一般需要采用有机胶来固定,这种有机胶在后续的高温工艺会产生移位导致后续工艺键合不良。即,现有工艺容易导致键合不良,而本发明实施例可以采用高熔点、高导热的界面散热材料,然后再键合芯片,既可以保持良好的散热界面,也可以实现良好的芯片键合。
3)本发明实施例实现了多个裸芯片的互联,且第一组芯片堆叠结构与第二组芯片堆叠结构的裸芯片之间是对应于基板两面的面对面垂直互联,从而尽可能近地将相应裸芯片叠加在了一起,可实现裸芯片之间的高速电学连接与信号传输,以得到更强的芯片性能。
4)本发明实施例在一方面保证每个裸芯片背面都有高导热的散热板,另一方面还可利用主板上的冷却装置来散热,即使是针对多个高性能、高功耗和高频芯片的叠加,也能满足散热要求。
实施例二。
本发明实施例二提供了一种多芯片集成结构,如图3(a1)至图3(i)所示,该多芯片集成结构是采用上述实施例一的多芯片集成方法所制备的,且该多芯片集成结构包括:两组芯片堆叠结构,分别为第一组芯片堆叠结构和第二组芯片堆叠结构,其中每组芯片堆叠结构包括散热板100以及背面向下固定在该散热板上的若干裸芯片;以及基板300,具有各自设置有连接点且互为相对面的第一表面和第二表面。其中,所述第一组芯片堆叠结构和所述第二组芯片堆叠结构分别贴装在所述第一表面和所述第二表面,且相应芯片堆叠结构中的裸芯片的正面连接点与所述基板300的相应表面的连接点相键合。
在优选的实施例中,所述散热板100是平面散热板或具有凹槽的散热板,且所述平面散热板的表面或者所述凹槽的表面具有通过界面散热材料层形成的芯片固定区域。
在优选的实施例中,所述第二表面还贴装有接触针500,且该接触针通过所述套接口600连接至主板700,其中所述接触针500高于所述第二组芯片堆叠结构中的裸芯片表面,其中所述套接口600外置有用于电连接所述主板700的焊球610以及用于控制接触针500的插入高度的台阶结构620。
在优选的实施例中,所述主板700上设置有冷却装置。
该多芯片集成结构的更多实施细节及效果可参考前述关于多芯片集成方法的实施例一,在此则不再进行赘述。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (5)
1.一种多芯片集成方法,其特征在于,包括:
制备两组芯片堆叠结构,分别为第一组芯片堆叠结构和第二组芯片堆叠结构,且每组芯片堆叠结构包括散热板(100)以及背面向下固定在该散热板(100)上的若干裸芯片,且所述裸芯片是高性能芯片、高功耗芯片或高频芯片,其中制备芯片堆叠结构包括依次执行的以下步骤:
针对每组芯片堆叠结构各自提供一个散热板(100),且该散热板(100)上具有由界面散热材料层(120)形成的用于固定裸芯片的多个芯片固定区域;以及
将各组芯片堆叠结构中的全部裸芯片背面向下以通过所述界面散热材料层(120)的键合而各自固定在所对应的散热板(100)上的所述芯片固定区域,其中所述界面散热材料层(120)采用以下任意的散热材料:镍、锡、铜、金、铝和银中的任意一者;关于镍、锡、铜、金、铝和银的任意者的合金;以及石墨烯;
制备基板(300),该基板(300)具有各自设置有连接点且互为相对面的第一表面和第二表面;
通过将相应芯片堆叠结构中的裸芯片的正面连接点与所述基板(300)的相应表面的连接点相键合,来将所述第一组芯片堆叠结构和所述第二组芯片堆叠结构分别贴装在所述第一表面和所述第二表面,以形成多芯片集成结构;
在所述第二表面相隔于所述第二组芯片堆叠结构的两侧贴装接触针(500),且该接触针(500)高于所述第二组芯片堆叠结构中的裸芯片表面;
通过套接口(600)将所述接触针连接至主板(700),该套接口(600)外置有用于电连接所述主板(700)的焊球(610)以及用于控制接触针(500)的插入高度的台阶结构(620);以及
在所述主板(700)上设置冷却装置,以用于对所述多芯片集成结构进行冷却。
2.根据权利要求1所述的多芯片集成方法,其特征在于,制备芯片堆叠结构包括:
针对全部裸芯片提供一个共同的散热板(100),且该散热板(100)上具有用于固定裸芯片的多个芯片固定区域;
将所述全部裸芯片背面向下以各自固定在所述散热板(100)的相应芯片固定区域,以形成芯片板式排布结构;以及
根据所述芯片堆叠结构对裸芯片的数量需求,对所述芯片板式排布结构进行预切割,以得到相应的芯片堆叠结构。
3.根据权利要求1所述的多芯片集成方法,其特征在于,提供散热板(100)包括:
提供平面散热板或具有凹槽的散热板;以及
在所述平面散热板的表面或者所述凹槽的表面设置所述界面散热材料层(120)以作为芯片固定区域。
4.一种通过权利要求1至3中任意一项所述的多芯片集成方法制备的多芯片集成结构,其特征在于,包括:
两组芯片堆叠结构,分别为第一组芯片堆叠结构和第二组芯片堆叠结构,其中每组芯片堆叠结构包括具有界面散热材料层(120)的散热板(100)以及背面向下以通过所述界面散热材料层(120)的键合而固定在该散热板(100)上的若干裸芯片,其中所述裸芯片是高性能芯片、高功耗芯片或高频芯片,且所述界面散热材料层(120)采用以下任意的散热材料:镍、锡、铜、金、铝和银中的任意一者;关于镍、锡、铜、金、铝和银的任意者的合金;以及石墨烯;
基板(300),具有各自设置有连接点且互为相对面的第一表面和第二表面;
其中,所述第一组芯片堆叠结构和所述第二组芯片堆叠结构分别贴装在所述第一表面和所述第二表面,且相应芯片堆叠结构中的裸芯片的正面连接点与所述基板(300)的相应表面的连接点相键合;
所述第二表面还贴装有接触针(500),且该接触针(500)通过套接口(600)连接至主板(700),其中所述接触针(500)高于所述第二组芯片堆叠结构中的裸芯片表面,其中所述套接口(600)外置有用于电连接所述主板(700)的焊球(610)以及用于控制接触针插入高度的台阶结构(620);
所述主板(700)上设置有冷却装置。
5.根据权利要求4所述的多芯片集成结构,其特征在于,所述散热板(100)是平面散热板或具有凹槽的散热板,且所述平面散热板的表面或者所述凹槽的表面设置有所述界面散热材料层(120)以作为芯片固定区域。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310369327.5A CN116093044B (zh) | 2023-04-10 | 2023-04-10 | 多芯片集成方法及结构 |
PCT/CN2024/086900 WO2024212975A1 (zh) | 2023-04-10 | 2024-04-10 | 一种单颗芯片、多芯片集成、制备方法及芯片结构和芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310369327.5A CN116093044B (zh) | 2023-04-10 | 2023-04-10 | 多芯片集成方法及结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116093044A CN116093044A (zh) | 2023-05-09 |
CN116093044B true CN116093044B (zh) | 2023-09-01 |
Family
ID=86187280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310369327.5A Active CN116093044B (zh) | 2023-04-10 | 2023-04-10 | 多芯片集成方法及结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116093044B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024212975A1 (zh) * | 2023-04-10 | 2024-10-17 | 北京华封集芯电子有限公司 | 一种单颗芯片、多芯片集成、制备方法及芯片结构和芯片 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115332187A (zh) * | 2022-10-14 | 2022-11-11 | 北京华封集芯电子有限公司 | 一种基于中介层的封装 |
CN115332223A (zh) * | 2022-10-14 | 2022-11-11 | 北京华封集芯电子有限公司 | 3d封装结构及其制作方法 |
CN115527961A (zh) * | 2022-10-19 | 2022-12-27 | 广东省科学院半导体研究所 | 带有散热板的多芯片互连封装结构及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100486832B1 (ko) * | 2002-02-06 | 2005-05-03 | 삼성전자주식회사 | 반도체 칩과 적층 칩 패키지 및 그 제조 방법 |
TW201724423A (zh) * | 2015-12-23 | 2017-07-01 | 力成科技股份有限公司 | 扇出型封裝堆疊構造與方法 |
-
2023
- 2023-04-10 CN CN202310369327.5A patent/CN116093044B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115332187A (zh) * | 2022-10-14 | 2022-11-11 | 北京华封集芯电子有限公司 | 一种基于中介层的封装 |
CN115332223A (zh) * | 2022-10-14 | 2022-11-11 | 北京华封集芯电子有限公司 | 3d封装结构及其制作方法 |
CN115527961A (zh) * | 2022-10-19 | 2022-12-27 | 广东省科学院半导体研究所 | 带有散热板的多芯片互连封装结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116093044A (zh) | 2023-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11705413B2 (en) | Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure | |
US10170458B2 (en) | Manufacturing method of package-on-package structure | |
TWI649849B (zh) | 具有高佈線密度補片的半導體封裝 | |
US20130069218A1 (en) | High density package interconnect with copper heat spreader and method of making the same | |
US8058717B2 (en) | Laminated body of semiconductor chips including pads mutually connected to conductive member | |
TW200427029A (en) | Thermally enhanced semiconductor package and fabrication method thereof | |
CN111192858B (zh) | 半导体封装件及其制造方法 | |
KR102170197B1 (ko) | 패키지 온 패키지 구조들 | |
CN212209463U (zh) | 封装结构和电子装置 | |
US20080315381A1 (en) | Lead frame, semiconductor device using same and manufacturing method thereof | |
CN116093046A (zh) | 单颗芯片的制备方法及芯片结构 | |
CN116093044B (zh) | 多芯片集成方法及结构 | |
US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
CN112447625A (zh) | 双面散热大尺寸芯片倒装封装结构及封装方法 | |
US20220352121A1 (en) | Semiconductor package having passive support wafer | |
CN112259463B (zh) | 扇出芯片的封装方法及扇出芯片封装结构 | |
US8288863B2 (en) | Semiconductor package device with a heat dissipation structure and the packaging method thereof | |
CN116092956B (zh) | 芯片封装方法及芯片封装结构 | |
CN116093047A (zh) | 芯片制备方法及芯片结构 | |
CN116092950A (zh) | 多芯片集成方法及结构 | |
CN115966564A (zh) | 一种改善散热的芯片封装结构及其制备方法 | |
CN114334857A (zh) | 一种芯片封装结构和方法 | |
CN118263207B (zh) | 倒装芯片球栅阵列的散热器结构及其制作方法 | |
TWI790054B (zh) | 天線整合式封裝結構 | |
CN117413357A (zh) | 包括彼此结合的内插器的电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |