Nothing Special   »   [go: up one dir, main page]

CN110752255A - 金属氧化物、场效应晶体管及其制造方法 - Google Patents

金属氧化物、场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN110752255A
CN110752255A CN201910662255.7A CN201910662255A CN110752255A CN 110752255 A CN110752255 A CN 110752255A CN 201910662255 A CN201910662255 A CN 201910662255A CN 110752255 A CN110752255 A CN 110752255A
Authority
CN
China
Prior art keywords
effect transistor
etching solution
field effect
insulating layer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910662255.7A
Other languages
English (en)
Inventor
草柳岭秀
植田尚之
中村有希
安部由希子
松本真二
曾根雄司
早乙女辽一
新江定宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liguang Co
Ricoh Co Ltd
Original Assignee
Liguang Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019132421A external-priority patent/JP7476490B2/ja
Application filed by Liguang Co filed Critical Liguang Co
Publication of CN110752255A publication Critical patent/CN110752255A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757After-treatment
    • H01L21/47573Etching the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)

Abstract

本公开涉及一种金属氧化物、场效应晶体管及其制造方法。所述效应晶体管包括源电极和漏电极、栅电极、有源层和栅极绝缘层,所述制造场效应晶体管的方法包括蚀刻栅极绝缘层,其中,所述栅极绝缘层是包含A元素和选自B元素和C元素中的至少一种的金属氧化物,A元素是选自Sc、Y、Ln(镧系元素)、Sb、Bi和Te中的至少一种,B元素是选自由Ga、Ti、Zr和Hf中的至少一种,C元素是选自由元素周期表中的第2族元素中的至少一种,当形成选自由源电极和漏电极、栅电极和有源层中的至少一种时,使用蚀刻溶液A,并且当蚀刻栅极绝缘层时,使用蚀刻溶液B,蚀刻溶液B是与蚀刻溶液A类型相同的蚀刻溶液。

Description

金属氧化物、场效应晶体管及其制造方法
技术领域
本公开涉及金属氧化物、场效应晶体管和用于制造场效应晶体管的方法。
背景技术
场效应晶体管(FET)表现出低栅极电流并且具有平面结构。因此,与双极晶体管相比,其制造和集成更容易。因此,FET是现有电子器件中使用的集成电路中的基本元件。
通常,硅基绝缘膜已广泛用于场效应晶体管的栅极绝缘层。然而,近年来,对具有高度集成的结构和低功耗的电子器件的需求很高。因此,已经提出了一种使用具有比硅基绝缘膜更高的介电常数的材料作为栅极绝缘层的技术。作为具有较高介电常数的绝缘材料,碱土金属或稀土金属的金属氧化物已被公开(例如,公开号为2015-111653的日本待审查专利申请)。
当制造使用金属氧化物的场效应晶体管时,通过湿法蚀刻或干法蚀刻进行处理。然而,取决于用作布线的金属材料和作为有源层的氧化物半导体的组合,组合它们需要使用多种蚀刻溶液和处理气体,这导致制造成本的增加。
发明内容
本公开的目的是提供一种以低成本制造场效应晶体管的方法,该场效应晶体管包括由金属氧化物形成的栅极绝缘层。
根据本公开的一个方面,提供一种制造场效应晶体管的方法,所述场效应晶体管包括:源电极和漏电极、栅电极、有源层和栅极绝缘层,该方法包括蚀刻栅极绝缘层。栅极绝缘层是包含A元素和选自B元素和C元素中的至少一种的金属氧化物。所述A元素是选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te所组成的组中的至少一种。所述B元素是选自由Ga、Ti、Zr和Hf所组成的组中的至少一种。所述C元素是选自由元素周期表中的第2族元素所组成的组中至少一种。当形成选自由源电极和漏电极、栅电极和有源层中的至少一种时,使用蚀刻溶液A。当蚀刻所述栅极绝缘层时,使用蚀刻溶液B,所述蚀刻溶液B是与所述蚀刻溶液A类型相同的蚀刻溶液。
根据所公开的技术,可以以低成本制造包括由金属氧化物形成的栅极绝缘层的场效应晶体管。
附图说明
图1是根据实施方式的场效应晶体管10A的示意性截面图。
图2A是例示根据实施方式的场效应晶体管10A的制造步骤的视图(部件1)。
图2B是例示根据实施方式的场效应晶体管10A的制造步骤的视图(部件2)。
图2C是例示根据实施方式的场效应晶体管10A的制造步骤的视图(部件3)。
图2D是例示根据实施方式的场效应晶体管10A的制造步骤的视图(部件4)。
图2E是例示根据实施方式的场效应晶体管10A的制造步骤的视图(部件5)。
图3是例示根据实施方式的变型例的场效应晶体管10B的截面图。
图4A是例示根据实施方式的场效应晶体管10B的制造步骤的视图(部件1)。
图4B是例示根据实施方式的场效应晶体管10B的制造步骤的视图(部件2)。
图4C是例示根据实施方式的场效应晶体管10B的制造步骤的视图(部件3)。
图4D是例示根据实施方式的场效应晶体管10B的制造步骤的视图(部件4)。
图4E是例示根据实施方式的场效应晶体管10B的制造步骤的视图(部件5)。
图5是例示根据实施方式的变型例的场效应晶体管10C的截面图。
图6A是例示根据实施方式的场效应晶体管10C的制造步骤的视图(部件1)。
图6B是例示根据实施方式的场效应晶体管10C的制造步骤的视图(部件2)。
图6C是例示根据实施方式的场效应晶体管10C的制造步骤的视图(部件3)。
图6D是例示根据实施方式的场效应晶体管10C的制造步骤的视图(部件4)。
图6E是例示根据实施方式的场效应晶体管10C的制造步骤的视图(部件5)。
图6F是例示根据实施方式的场效应晶体管10C的制造步骤的视图(部件6)。
图6G是例示根据实施方式的场效应晶体管10C的制造步骤的视图(部件6)。
图7是例示根据实施方式的变型例的场效应晶体管10D的截面图。
图8A是例示根据实施方式的场效应晶体管10D的制造步骤的视图(部件1)。
图8B是例示根据实施方式的场效应晶体管10D的制造步骤的视图(部件2)。
图8C是例示根据实施方式的场效应晶体管10D的制造步骤的视图(部件3)。
图8D是例示根据实施方式的场效应晶体管10D的制造步骤的视图(部件4)。
图8E是例示根据实施方式的场效应晶体管10D的制造步骤的视图(部件5)。
图8F是例示根据实施方式的场效应晶体管10D的制造步骤的视图(部件6)。
图8G例示根据实施方式的场效应晶体管10D的制造步骤的视图(部件7)。
图9是例示根据实施方式的变型例的场效应晶体管10E的截面图。
图10A是例示根据实施方式的场效应晶体管10E的制造步骤的视图(部件1)。
图10B是例示根据实施方式的场效应晶体管10E的制造步骤的视图(部件2)。
图10C是例示根据实施方式的场效应晶体管10E的制造步骤的视图(部件3)。
图10D是例示根据实施方式的场效应晶体管10E的制造步骤的视图(部件4)。
图11是例示根据实施方式的变型例的场效应晶体管10F的截面图。
图12A是例示根据实施方式的场效应晶体管10F的制造步骤的视图(部件1)。
图12B是例示根据实施方式的场效应晶体管10F的制造步骤的视图(部件2)。
图12C是例示根据实施方式的场效应晶体管10F的制造步骤的视图(部件3)。
图12D是例示根据实施方式的场效应晶体管10F的制造步骤的视图(部件4)。
图13是例示根据实施方式的变型例的场效应晶体管10G的截面图。
图14A是例示根据实施方式的场效应晶体管10G的制造步骤的视图(部件1)。
图14B是例示根据实施方式的场效应晶体管10G的制造步骤的视图(部件2)。
图14C是例示根据实施方式的场效应晶体管10G的制造步骤的视图(部件3)。
图14D是例示根据实施方式的场效应晶体管10G的制造步骤的视图(部件4)。
图14E是例示根据实施方式的场效应晶体管10G的制造步骤的视图(部件5)。
图15是例示根据实施方式的变型例的场效应晶体管10H的截面图。
图16A是例示根据实施方式的场效应晶体管10H的制造步骤的视图(部件1)。
图16B是例示根据实施方式的场效应晶体管10H的制造步骤的视图(部件2)。
图16C是例示根据实施方式的场效应晶体管10H的制造步骤的视图(部件3)。
图16D是例示根据实施方式的场效应晶体管10H的制造步骤的视图(部件4)。
图17是例示根据实施方式的变型例的场效应晶体管10J的截面图。
图18A是例示根据实施方式的场效应晶体管10J的制造步骤的视图(部件1)。
图18B是例示根据实施方式的场效应晶体管10J的制造步骤的视图(部件2)。
图18C是例示根据实施方式的场效应晶体管10J的制造步骤的视图(部件3)。
图18D是例示根据实施方式的场效应晶体管10J的制造步骤的视图(部件4)。
图18E是例示根据实施方式的场效应晶体管10J的制造步骤的视图(部件5)。
图18F是例示根据实施方式的场效应晶体管10J的制造步骤的视图(部件6)。
图19是例示根据实施方式的变型例的场效应晶体管10K的截面图。
图20A是例示根据实施方式的场效应晶体管10K的制造步骤的视图(部件1)。
图20B是例示根据实施方式的场效应晶体管10K的制造步骤的视图(部件2)。
图20C是例示根据实施方式的场效应晶体管10K的制造步骤的视图(部件3)。
图20D是例示根据实施方式的场效应晶体管10K的制造步骤的视图(部件4)。
图20E是例示根据实施方式的场效应晶体管10K的制造步骤的视图(部件5)。
图20F是例示根据实施方式的场效应晶体管10K的制造步骤的视图(部件6)。
图20G是例示根据实施方式的场效应晶体管10K的制造步骤的视图(部件7)。
图21是另一实施方式中的电视装置的结构的框图。
图22是其他实施方式中的电视装置的说明图(1)。
图23是其他实施方式中的电视装置的说明图(2)。
图24是其他实施方式中的电视装置的说明图(3)。
图25是其他实施方式中的显示元件的说明图。
图26是其他实施方式中的有机EL的说明图。
图27是其他实施方式中的电视装置的说明图(4)。
图28是另一实施方式中的另一显示元件的说明图(1)。
图29是其他实施方式中的其他显示元件的说明图(2)。
图30是实施例1-21的结果的代表性图。
具体实施方式
(场效应晶体管和场效应晶体管的制造方法)
本公开的制造场效应晶体管的方法是一种制造包括源电极和漏电极、栅电极、有源层(被称为半导体层)和栅极绝缘层的场效应晶体管的方法。
所述制造场效应晶体管的方法包括蚀刻栅极绝缘层的步骤。
在场效应晶体管中,所述栅极绝缘层是包含A元素和选自B元素和C元素中的至少一种的金属氧化物。
A元素是选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te所组成的组中的至少一种。Ln(镧系元素)的实例包括La(镧)、Ce(铈)、Pr(镨)、Nd(钕)、Pm(钷)、Sm(钐)、Eu(铕)、Gd(钆)、Tb(铽)、Dy(镝)、Ho(钬)、Er(铒)、Tm(铥)、Yb(镱)和Lu(镥)。
B元素是选自由Ga、Ti、Zr和Hf所组成的组中的至少一种。
C元素是选自由元素周期表中的第2族元素所组成的组中至少一种。
在制造场效应晶体管的方法中,当形成选自由源电极和漏电极、栅电极和有源层中的至少一种时,使用蚀刻溶液A。
在制造场效应晶体管的方法中,当蚀刻栅极绝缘层时,使用蚀刻溶液B,蚀刻溶液B是与蚀刻溶液A类型相同的蚀刻溶液。
本发明一个实施方式的场效应晶体管包括:源电极和漏电极、栅电极、有源层和栅极绝缘层。
在场效应晶体管中,蚀刻栅极绝缘层。
在场效应晶体管中,栅极绝缘层是包含A元素和选自B元素和C元素中的至少一种的金属氧化物。
A元素是选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te所组成的组中的至少一种。
B元素是选自由Ga、Ti、Zr和Hf所组成的组中的至少一种。
C元素是选自由元素周期表中的第2族元素所组成的组中至少一种。
使用蚀刻溶液A来形成选自由源电极和漏电极、栅电极和有源层中的至少一种。
使用蚀刻溶液B来蚀刻栅极绝缘层,蚀刻溶液B是与蚀刻溶液A类型相同的蚀刻溶液。
在场效应晶体管的制造中,当通过蚀刻来形成栅极绝缘层时,使用蚀刻溶液B,蚀刻溶液B是与用于形成选自由源电极和漏电极、栅电极和有源层所组成的组中的至少一种的蚀刻溶液A类型相同的蚀刻溶液,从而能够在同一废液处理方法中处理两种蚀刻溶液的废液。其结果是,可以简化在场效应晶体管的制造中处理废液的装置,并且可以简化处理废液的步骤,从而降低制造成本。
蚀刻溶液A的实例包括:含硝酸的蚀刻溶液、含过氧化氢的蚀刻溶液,和含草酸的蚀刻溶液。
作为与蚀刻溶液A类型相同的蚀刻溶液的蚀刻溶液B的实例例示如下。具体而言,当蚀刻溶液A是含硝酸的蚀刻溶液时,蚀刻溶液B是含硝酸的蚀刻溶液。当蚀刻溶液A是含过氧化氢的蚀刻溶液时,蚀刻溶液B是含过氧化氢的蚀刻溶液。当蚀刻溶液A是含草酸的蚀刻溶液时,蚀刻溶液B是含草酸的蚀刻溶液。
此处,如上所述,蚀刻溶液A和蚀刻溶液B的浓度可以相同或不同,只要蚀刻溶液A和蚀刻溶液B具有有助于蚀刻的相同主要组分即可。另外,如上所述,蚀刻溶液A和蚀刻溶液B中的其他构成组分可以相同或不同,只要蚀刻溶液A和蚀刻溶液B具有有助于蚀刻的相同主要组分即可。
当蚀刻溶液A是含硝酸的蚀刻溶液时,蚀刻溶液A优选地还包含磷酸和乙酸。
当蚀刻溶液B是含硝酸的蚀刻溶液时,蚀刻溶液B优选地还包含磷酸和乙酸。
含硝酸的蚀刻溶液中的硝酸的浓度例如为5质量%或更大且30质量%或更小。
含硝酸的蚀刻溶液中的乙酸的浓度例如为20质量%或更大且40质量%或更小。
含硝酸的蚀刻溶液中的磷酸的浓度例如为3质量%或更大且60质量%或更小。更具体地,所述浓度例如为50质量%。
含硝酸的蚀刻溶液的一个实例包含6质量%的硝酸、25质量%的乙酸和50质量%的磷酸。
含硝酸的蚀刻溶液的一个实例包含25质量%的硝酸、30质量%的乙酸和5质量%的磷酸。
蚀刻溶液A用于例如至少形成栅电极。在这种情况下,栅电极优选由导电膜形成,该导电膜包含选自由以下所组成的组中的至少一种:选自由Al、Mo、Cu和Ag所组成的组中的至少一种金属;两种或更多种这些元素的合金;铟氧化物;和锌氧化物。
蚀刻溶液A例如用于至少形成源电极和漏电极。在这种情况下,源电极和漏电极优选由导电膜形成,该导电膜包含选自由以下所组成的组中的至少一种:选自由Al、Mo、Cu和Ag所组成的组中的至少一种金属;两种或更多种这些元素的合金;铟氧化物;和锌氧化物。
蚀刻溶液A用于例如至少形成有源层。
蚀刻溶液A中的栅电极的蚀刻速率没有特别限制,并且可以根据预期目的进行适当选择。然而,就图案加工性而言,其蚀刻速率优选为0.1nm/s(秒)或更大且20nm/s或更小,更优选为0.1nm/s或更大且10nm/s或更小,特别优选为0.5nm/s或更大且5nm/s或更小。
蚀刻液A中的源电极和漏电极的蚀刻速率没有特别限制,并且可以根据预期目的进行适当选择。然而,就图案加工性而言,其蚀刻速率优选为0.1nm/s或更大且20nm/s或更小,更优选为0.1nm/s或更大且10nm/s或更小,特别优选为0.5nm/s或更大且5nm/s或更小。
蚀刻溶液A中的有源层的蚀刻速率没有特别限制,并且可以根据预期目的进行适当选择。然而,就图案加工性而言,其蚀刻速率优选为0.1nm/s或更大且20nm/s或更小,更优选为0.1nm/s或更大且10nm/s或更小,特别优选为0.5nm/s或更大且5nm/s或更小。
在蚀刻溶液B中作为栅极绝缘层的金属氧化物的蚀刻速率没有特别限制,并且可以根据预期目的进行适当选择。然而,就图案加工性而言,其蚀刻速率优选为0.1nm/s或更大且20nm/s或更小,更优选为0.1nm/s或更大且10nm/s或更小,特别优选为0.5nm/s或更大且5nm/s或更小。
优选地,金属氧化物包含顺电性非晶氧化物,或者是顺电性非晶氧化物本身。
在下文中,将参考附图描述具体实施方式。在每个附图中,相同的附图标记被赋予相同的组成部件,并且在一些情况下可以省略冗余的说明。
图1是例示本公开中制造的场效应晶体管的截面图。
参照图1,场效应晶体管10A是底栅/底接触场效应晶体管,包括:基板11、栅电极12、栅极绝缘层13、有源层14、源电极15、漏电极16和栅电极焊盘12B。需要注意的是,场效应晶体管10A是根据本公开的半导体器件的一个代表性实例。
在场效应晶体管10A中,栅电极12和两个栅电极焊盘12B形成在绝缘基板11上。此外,形成栅极绝缘层13以覆盖栅电极12和两个栅电极焊盘12B。有源层14形成在栅极绝缘层13上,并且源电极15和漏电极16形成在有源层14上,使得沟道形成在有源层14中。在下文中,将详细描述场效应晶体管10A的每个构成元件。
需要注意的是,在本发明的实施方式中,为了方便起见,有源层14的一侧被认为是上侧或一侧,并且基板11的一侧被认为是底侧或另一侧。在有源层14和基板11之间的每个部件中,有源层14一侧的表面被认为是上表面或一表面,并且基板11一侧的表面被认为是底表面或另一表面。需要注意的是,场效应晶体管10A可以在上下颠倒的状态下使用,或者可以以任何角度设置。平面视图是指从基板11的法向方向到上表面看到物体。平面形状是指从基板11的法线方向到上表面看到的物体的形状。
<基板>
基板11的形状、结构和尺寸没有特别限制,并且可以根据预期目的进行适当选择。基板11的材料没有特别限制,并且可以根据预期目的进行适当选择。作为材料,可以使用玻璃基板、陶瓷基板、塑料基板和薄膜基板。
玻璃基板没有特别限制,并且可以根据预期目的进行适当选择。其实例包括无碱玻璃和二氧化硅玻璃。塑料基板和薄膜基板没有特别限制,并且可以根据预期目的进行适当选择。其实例包括聚碳酸酯(PC)、聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)和聚萘二甲酸乙二醇酯(PEN)。
<栅电极>
栅电极12例如形成在基板11上预定的区域中。栅电极12是待施用栅电压的电极。
栅电极12的材料没有特别限制,并且可以根据预期目的进行适当选择。例如,可以使用金属((例如,铝(Al)、铂(Pt)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、镍(Ni)、铬(Cr)、钽(Ta)、钼(Mo)和钛(Ti))、其合金和这些金属的混合物。另外,可以使用导电氧化物(例如,铟氧化物、锌氧化物、锡氧化物、镓氧化物和铌氧化物)、其复合化合物,以及其混合物。
栅电极12的平均膜厚度没有特别限制,并且可以根据预期目的进行适当选择。其平均膜厚度优选为10nm至1μm,更优选为50nm至300nm。
<栅电极焊盘>
栅电极焊盘具有与栅电极相同的层,并且设置为与栅电极接触用于在评价电特性时的测量的探针。
<栅极绝缘层>
栅极绝缘层13是金属氧化物。
在一个实例中,栅极绝缘层设置在栅电极12和有源层14之间,以使栅电极12与有源层14绝缘。
金属氧化物包括A元素和选自B元素和C元素中的至少一种,并且如果需要,还包含其他组分。
A元素是选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te所组成的组中的至少一种。
B元素是选自由Ga、Ti、Zr和Hf所组成的组中的至少一种。
C元素是选自由元素周期表中的第2族元素所组成的组中至少一种。
优选地,金属氧化物包含顺电性非晶氧化物,或者形成有顺电性非晶氧化物本身。顺电性非晶氧化物在空气中是稳定的,并且可以在宽的配方范围内稳定地形成非晶结构。这里,金属氧化物可以部分地包含晶体。
碱土金属氧化物容易与空气中的水分和二氧化碳反应,并且很容易变成氢氧化物和碳酸盐。因此,单独的碱土金属氧化物不适用于电子器件。此外,例如Ga、Sc、Y和除Ce之外的镧系元素的简单氧化物容易变成晶体,这在产生漏电流方面存在问题。然而,碱土金属与Ga、Sc、Y和除Ce之外的镧系元素的金属氧化物在空气中是稳定的,并且可以在宽的配方区域中形成非晶膜。Ce特别是在镧系元素中变为四价,并且与碱土金属一起形成具有钙钛矿结构的晶体。因此,为了获得非晶相,优选除Ce之外的镧系元素。
尽管在碱土金属和Ga氧化物之间存在诸如尖晶石结构的结晶相,但是这些晶体不会沉淀,除非它们与具有钙钛矿结构的晶体相比在相当高的温度(通常,1000℃或更高)下加热。此外,没有关于在碱土金属的氧化物与Sc、Y和除Ce之外的镧系元素的氧化物之间存在稳定结晶相的报道。即使在高温下进行后处理之后,晶体也很少从非晶相中沉淀出来。此外,当碱土金属与Ga、Sc、Y和除Ce之外的镧系元素的金属氧化物由三种或更多种金属元素形成时,非晶相变得更稳定。
金属氧化物中含有的各元素的量没有特别限制。然而,优选包括选自每个元素组的金属元素,使得金属氧化物具有可以实现稳定的非晶态的这种配方。
为了制备具有高介电常数的膜,优选提高诸如Ba、Sr、Lu和La等元素的组成比。
根据本实施方式的金属氧化物可以在宽的配方范围内形成非晶态膜,因此可以广泛地控制其物理性质。例如,其介电常数比SiO2的介电常数显著高(即,约6至约20),但是可以通过根据预期目的选择配方来适当地调整至合适的值。
此外,金属氧化物的热膨胀系数类似于布线的一般材料和半导体的一般材料的热膨胀系数(即,从10-6到10-5)。此外,即使当重复加热步骤时,与具有10-7或更大且小于10-6的热膨胀系数的SiO2相比,金属氧化物引起的问题(诸如膜的剥离)更少。特别是,形成了金属氧化物与氧化物半导体(如a-IGZO)之间的有利边界。
因此,通过在栅极绝缘层13中使用根据本实施方式的金属氧化物,可以获得具有高性能的半导体器件。
形成栅极绝缘层的方法没有特别限制,并且可以根据预期目的进行适当选择。其实例包括使用用于形成绝缘层的涂布液的以下形成方法。
<<用于形成绝缘层的涂布液>>
用于形成绝缘层的涂布液包括:例如,至少一种含A元素的化合物、选自含B元素的化合物和含C元素的化合物中的至少一种和溶剂;并且如果需要的话还包括其他组分。
-含A元素的化合物-
含A元素的化合物没有特别限制,并且可以根据预期目的进行适当选择,只要含A元素的化合物是包含选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te中的至少一种的化合物即可。其实例包括无机A元素化合物和有机A元素化合物。
无机A元素化合物的实例包括A元素的硝酸盐、A元素的硫酸盐、A元素的氟化物、A元素的氯化物、A元素的溴化物和A元素的碘化物。
A元素的硝酸盐的实例包括硝酸钪、硝酸钇、硝酸镧、硝酸铈、硝酸镨、硝酸钕、硝酸钐、硝酸铕、硝酸钆、硝酸铽、硝酸镝、硝酸钬、硝酸铒、硝酸铥、硝酸镱、硝酸镥、硝酸锑、硝酸铋和硝酸碲。
A元素的硫酸盐的实例包括硫酸镓、硫酸钪、硫酸钇、硫酸镧、硫酸铈、硫酸镨、硫酸钕、硫酸钐、硫酸铕、硫酸钆、硫酸铽、硫酸镝、硫酸钬、硫酸铒、硫酸铥、硫酸镱、硫酸镥、硫酸锑、硫酸铋和硫酸碲。
A元素的氟化物的实例包括氟化钪、氟化钇、氟化镧、氟化铈、氟化镨、氟化钕、氟化钐、氟化铕、氟化钆、氟化铽、氟化镝、氟化钬、氟化铒、氟化铥、氟化镱、氟化镥、氟化锑、氟化铋和氟化碲。
A元素的氯化物的实例包括氯化钪、氯化钇、氯化镧、氯化铈、氯化镨、氯化钕、氯化钐、氯化铕、氯化钆、氯化铽、氯化镝、氯化钬、氯化铒、氯化铥、氯化镱、氯化镥、氯化锑、氯化铋、氯化碲。
A元素的溴化物的实例包括溴化钪、溴化钇、溴化镧、溴化镨、溴化钕、溴化钐、溴化铕、溴化钆、溴化铽、溴化镝、溴化钬、溴化铒、溴化铥、溴化镱、溴化镥、溴化锑、溴化铋和溴化碲。
A元素的碘化物的实例包括碘化钪、碘化钇、碘化镧、碘化铈、碘化镨、碘化钕、碘化钐、碘化铕、碘化钆、碘化铽、碘化镝、碘化钬、碘化铒、碘化铥、碘化镱、碘化镥、碘化锑、碘化铋和碘化碲。
有机A元素化合物没有特别限制,并且可以根据预期目的进行适当选择,只要有机A元素化合物是包含A元素和有机基团的化合物即可。A元素和有机基团例如通过离子键、共价键或配位键键合。
有机基团没有特别限制,并且可以根据预期目的进行适当选择。有机基团的实例包括可具有取代基的烷基、可具有取代基的烷氧基、可具有取代基的酰氧基、可具有取代基的乙酰丙酮基和可具有取代基的环戊二烯基。烷基的实例包括含有1至6个碳原子的烷基。烷氧基的实例包括含有1至6个碳原子的烷氧基。酰氧基的实例包括含有1至10个碳原子的酰氧基。
有机A元素化合物的实例包括:乙酸钪、三(环戊二烯基)钪、异丙醇钇、2-乙基己酸钇、三(乙酰丙酮基)钇、三(环戊二烯基)钇、异丙醇镧、2-乙基己酸镧、三(乙酰丙酮基)镧、三(环戊二烯基)镧、2-乙基己酸铈、三(乙酰丙酮基)铈、三(环戊二烯基)铈、异丙醇镨、草酸镨、三(乙酰丙酮基)镨、三(环戊二烯基)镨、异丙醇钕、2-乙基己酸钕、三氟乙酰丙酮钕、三(异丙基环戊二烯基)钕、三(乙基环戊二烯基)钷、异丙醇钐、2-乙基己酸钐、三(乙酰丙酮基)钐、三(环戊二烯基)钐、2-乙基己酸铕、三(乙酰丙酮基)铕、三(乙基环戊二烯基)铕、异丙醇钆、2-乙基己酸钆、三(乙酰丙酮基)钆、三(环戊二烯基)钆、乙酸铽、三(乙酰丙酮基)铽、三(环戊二烯基)铽、异丙醇镝、乙酸镝、三(乙酰丙酮基)镝、三(乙基环戊二烯基)镝、异丙醇钬、乙酸钬、三(环戊二烯基)钬、异丙醇铒、乙酸铒、三(乙酰丙酮)铒、三(环戊二烯基)铒、乙酸铥、三(乙酰丙酮基)铥、三(环戊二烯基)铥、异丙醇镱、乙酸镱、三(乙酰丙酮基)镱、三(环戊二烯基)镱、草酸镥和三(乙基环戊二烯基)镥。
用于形成绝缘层的涂布液中的含A元素的化合物的量没有特别限制,并且可以根据预期目的进行适当选择。
-含B元素的化合物-
含B元素的化合物没有特别限制,并且可以根据预期目的进行适当选择,只要含B元素的化合物是包含选自由Ga、Ti、Zr和Hf中的至少一种的化合物即可。其实例包括无机B元素化合物和有机B元素化合物。
无机B元素化合物的实例包括硝酸镓、硫酸镓、氟化镓、氯化镓、溴化镓、碘化镓、氢氧化镓、硫化钛、氟化钛、氯化钛、溴化钛、碘化钛、硫酸锆、碳酸锆、氟化锆、氯化锆、溴化锆、碘化锆、硫酸铪、氟化铪、氯化铪、溴化铪和碘化铪。
有机B元素化合物没有特别限制,并且可以根据预期目的进行适当选择,只要有机B元素化合物是包含B元素和有机基团的化合物即可。B元素和有机基团例如通过离子键、共价键或配位键键合。
有机基团没有特别限制,并且可以根据预期目的进行适当选择。有机基团的实例包括可具有取代基的烷基、可具有取代基的烷氧基、可具有取代基的酰氧基、可具有取代基的乙酰丙酮基和可具有取代基的环戊二烯基。烷基的实例包括含有1至6个碳原子的烷基。烷氧基的实例包括含有1至6个碳原子的烷氧基。酰氧基的实例包括含有1至10个碳原子的酰氧基。
有机B元素的化合物的实例包括:三(环戊二烯基)镓、异丙醇钪、异丙醇钛、双(环戊二烯基)氯化钛、丁醇锆、异丙醇锆、双(2-乙基己酸)氧化锆、二(正丁氧基)二乙酰丙酮锆、四(乙酰丙酮基)锆、四(环戊二烯基)锆、丁醇铪、异丙醇铪、四(2-乙基己酸)铪、二(正丁氧基)二乙酰丙酮铪、四(乙酰丙酮基)铪和双(环戊二烯基)二甲基铪。
用于形成绝缘层的涂布液中含B元素的化合物的量没有特别限制,并且可以根据预期目的进行适当选择。
-含C元素的化合物-
含C元素的化合物没有特别限制,并且可以根据预期目的进行适当选择,只要含C元素的化合物是包含元素周期表中第2族元素中的至少一种的化合物即可。其实例包括无机碱土金属化合物和有机碱土金属化合物。含碱土金属的化合物中的碱土金属的实例包括Be(铍)、Mg(镁)、Ca(钙)、Sr(锶)和Ba(钡)。
无机碱土金属化合物的实例包括碱土金属硝酸盐、碱土金属硫酸盐、碱土金属氯化物、碱土金属氟化物、碱土金属溴化物和碱土金属碘化物。
碱土金属硝酸盐的实例包括硝酸镁、硝酸钙、硝酸锶和硝酸钡。
碱土金属硫酸盐的实例包括硫酸镁、硫酸钙、硫酸锶和硫酸钡。
碱土金属氯化物的实例包括氯化镁、氯化钙、氯化锶和氯化钡。
碱土金属氟化物的实例包括氟化镁、氟化钙、氟化锶和氟化钡。
碱土金属溴化物的实例包括溴化镁、溴化钙、溴化锶和溴化钡。
碱土金属碘化物的实例包括碘化镁、碘化钙、碘化锶和碘化钡。
有机碱土金属化合物没有特别限制,并且可以根据预期目的进行适当选择,只要有机碱土金属化合物是包含碱土金属和有机基团的化合物即可。碱土金属和有机基团例如通过离子键、共价键或配位键键合。
有机基团没有特别限制,并且可以根据预期目的进行适当选择。有机基团的实例包括可具有取代基的烷基、可具有取代基的烷氧基、可具有取代基的酰氧基、可具有取代基的苯基、可具有取代基的乙酰丙酮基和可具有取代基的磺酸基。烷基的实例包括含有1至6个碳原子的烷基。烷氧基的实例包括含有1至6个碳原子的烷氧基。酰氧基的实例包括:包含1至10个碳原子的酰氧基;部分被苯环取代的酰基氧基,如苯甲酸;部分被羟基取代的酰氧基,如乳酸;和包含两个或更多个羰基的酰氧基,如草酸和柠檬酸。
有机碱土金属化合物的实例包括:甲醇镁、乙醇镁、二乙基镁、乙酸镁、甲酸镁、乙酰丙酮镁、2-乙基己酸镁、乳酸镁、环烷酸镁、柠檬酸镁、水杨酸镁、苯甲酸镁、草酸镁、三氟甲磺酸镁、甲醇钙、乙醇钙、乙酸钙、甲酸钙、乙酰丙酮钙、二新戊酰甲烷化钙(calciumdipivaloyl methanate)、2-乙基己酸钙、乳酸钙、环烷酸钙、柠檬酸钙、水杨酸钙、新癸酸钙、苯甲酸钙、草酸钙、异丙醇锶、乙酸锶、甲酸锶、乙酰丙酮锶、2-乙基己酸锶、乳酸锶、环烷酸锶、水杨酸锶、草酸锶、乙醇钡、异丙醇钡、乙酸钡、甲酸钡、乙酰丙酮钡、2-乙基己酸钡、乳酸钡、环烷酸钡、新癸酸钡、草酸钡、苯甲酸钡、三氟甲烷磺酸钡和双(乙酰丙酮基)铍。
用于形成绝缘层的涂布液中的含C元素的化合物的量没有特别限制,并且可以根据预期目的进行适当选择。
--溶剂--
所述溶剂没有特别限制,并且可以根据预期目的进行适当选择,只要溶剂能够稳定地溶解或分散上述各种化合物即可。溶剂的实例包括甲苯、二甲苯、均三甲苯、伞花烃、戊基苯、十二烷基苯、双环己基、环己基苯、癸烷、十一烷、十二烷、十三烷、十四烷、十五烷、四氢化萘、十氢化萘、异丙醇、苯甲酸乙酯、N,N-二甲基甲酰胺、碳酸亚丙酯、2-乙基己酸、矿物油精、二甲基丙烯脲、4-丁内酯、2-甲氧基乙醇、丙二醇和水。
用于形成绝缘层的涂布液中的溶剂量没有特别限制,并且可以根据预期目的进行适当选择。
--使用形成绝缘层的涂布液的栅极绝缘层的形成方法--
将描述使用形成绝缘层用涂布液的栅极绝缘层的形成方法的一个实例。栅极绝缘层的形成方法包括涂覆步骤和热处理步骤,并且如果需要的话还包括其他步骤。
涂覆方法没有特别限制,并且可以根据预期目的进行适当选择,只要涂布步骤是将用于形成绝缘层的涂布液涂布在待涂覆物体上的步骤即可。涂布方法没有特别限制,并且可以根据预期目的进行适当选择。溶液工艺的实例包括浸涂、旋涂、模涂和喷嘴印刷。
热处理步骤没有特别限制,并且可以根据预期目的进行适当选择,只要热处理步骤是对用于形成涂覆在待涂覆物体上的绝缘层的涂布液进行热处理的步骤即可。当进行热处理时,可以通过例如空气干燥来干燥用于形成涂覆在待涂覆物体上的绝缘层的涂布液。通过热处理,干燥溶剂并产生金属氧化物。
在热处理步骤中,溶剂的干燥(下文中被称为“干燥处理”)和金属氧化物的生成(下文中被称为“生成处理”)优选在不同温度下进行。也就是说,在溶剂干燥后,优选升高温度以生成金属氧化物。当生成金属氧化物时,例如,含A元素的化合物、含B元素的化合物和含C元素的化合物中的至少一种被分解。
干燥处理的温度没有特别限制,并且可以根据所含溶剂进行适当选择。例如,干燥处理的温度为80℃~180℃。至于干燥,有效的是使用用于降低温度的真空烘箱。干燥处理的时间没有特别限制,并且可以根据预期目的进行适当选择。例如,干燥处理的时间为1分钟至1小时。
生成处理的温度没有特别限制,并且可以根据预期目的进行适当选择。然而,生成处理的温度优选为100℃或更高且低于550℃,更优选为200℃至500℃。生成处理的时间没有特别限制,并且可以根据预期目的进行适当选择。例如,生成处理的时间为1小时至5小时。
注意的是,在热处理步骤中,干燥处理和生成处理可以连续地执行,或者可以以多个步骤的分开方式执行。
在一些情况下,生成处理的温度可以影响各种蚀刻溶液的蚀刻速率。因此,为了控制蚀刻速率,可以在图案化之后在高于生成处理的温度的温度下执行热处理。
热处理的方法没有特别限制,并且可以根据预期目的进行适当选择。热处理方法的实例包括加热待涂覆物体的方法。热处理中的气氛没有特别限制,并且可以根据预期目的进行适当选择。然而,气氛优选为氧气氛。当在氧气氛中进行热处理时,可以将分解的产物迅速地排放到系统的外部,并且可以加速金属氧化物的生成。
在热处理中,考虑到生成处理的反应的加速,有效的是用波长为400nm或更短的紫外线照射经过干燥处理的材料。照射波长为400nm或更短的紫外线可以切割经过干燥处理的材料中所包含的有机材料的化学键,并且可以分解有机材料。因此,可以有效地形成金属氧化物。波长为400nm或更短的紫外线没有特别限制,并且可以根据预期目的进行适当选择。紫外线的实例包括从准分子灯中发射的波长为222nm的紫外线。还优选的是使用臭氧代替紫外线或臭氧与紫外线的照射组合。将臭氧施加到经过干燥处理的材料上会加速金属氧化物的生成。
关于栅极绝缘层的平均膜厚度,形成在电极上的栅极绝缘层的膜厚度就覆盖率、耐受压力和漏电流减小而言可以是厚的,或者就栅极绝缘层的容量而言在能够保持绝缘性的范围内可以是薄的。其膜厚度可根据预期目的进行适当选择,但优选为10nm至3μm,更优选为30nm至1μm。
在栅极绝缘层的膜厚度大的情况下,栅极绝缘层可以具有多个层,并且通过多次分别形成多个层中的每个层来形成栅极绝缘层的膜。此外,可以适当地调整栅极绝缘层以满足上述膜厚度(例如,图5中的栅极绝缘层131和栅极绝缘层132的总值,这将在下文中描述)。或者,栅极绝缘层131可以具有多个层,并且可以适当地进行调整以满足上述膜厚度(例如,在图9中通过涂覆多次而形成栅极绝缘层131,这将在下文中描述,并且可以进行调整以满足上述膜厚度)。
<有源层>
有源层14的材料没有特别限制,并且可以根据预期目的进行适当选择。其实例包括有机半导体,诸如多晶硅(p-Si)、非晶硅(a-Si)、氧化物半导体和并五苯。其中,就有源层14和栅极绝缘层13之间的边界的安全性而言,优选使用氧化物半导体。
有源层14例如是如下有源层,其配置成当向所述栅电极施加预定的电压时在所述源电极和所述漏电极之间形成沟道。
有源层14可以由例如n型氧化物半导体形成。
构成有源层14的n型氧化物半导体没有特别限制,并且可以根据预期目的进行适当选择。n型氧化物半导体优选包括:选自由铟(In)、Zn、锡(Sn)和Ti所组成的组中的至少一种;和碱土元素或稀土元素,更优选包括In和碱土元素或稀土元素。
稀土元素的实例包括钪(Sc)、钇(Y)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)和镥(Lu)。
根据氧空位的量,氧化铟将电子载流子的浓度从大约1018cm-3改变为大约1020cm-3。这里,氧化铟具有容易产生氧空位的性质,并且在某些情况下在形成氧化物半导体膜之后的后处理中可能产生意外的氧空位。氧化物特别优选主要由两种金属形成:铟;和与铟相比易与氧结合的碱土元素或稀土元素。其原因在于:可以防止意外的氧空位,并且控制所述形成变得抑郁适当地控制电子载流子的浓度。
优选地,构成有源层14的n型氧化物半导体经历用选自由二价阳离子、三价阳离子、四价阳离子、五价阳离子、六价阳离子、七价阳离子和八价阳离子所组成的组中的至少一种掺杂剂进行的取代掺杂,并且掺杂剂的化合价大于构成n型氧化物半导体的金属离子的化合价(假设掺杂剂被排除在金属离子之外)。需要注意的是,取代掺杂可被称为n型掺杂。
<源电极和漏电极>
在图1中,源电极15和漏电极16形成在栅极绝缘层13上。
形成源电极15和漏电极16,使得在它们之间提供预定的间距。
源电极15和漏电极16是配置成相应于向栅电极12施加栅电压而取出电流的电极。
需要注意的是,连接到源电极15和漏电极16的布线可以与源电极15和漏电极16一起形成在同一层上。
源电极15和漏电极16的材料没有特别限制,并且可以根据预期目的进行适当选择。然而,其材料优选是能够使用与蚀刻溶液B类型相同的蚀刻溶液A进行蚀刻的材料。这种材料没有特别限制并且可以根据预期目的进行适当选择,只要它是选自由可以使用蚀刻溶液A进行蚀刻的金属、合金、多种金属的混合物、导电氧化物、复合化合物以及金属和导电氧化物的层叠膜所组成的组。例如,可以使用诸如铝(Al)和钼(Mo)的金属、其合金以及这些金属的混合物。或者,可以使用诸如氧化铟和氧化锌的导电氧化物、其复合化合物以及其混合物。
无论是多晶还是非晶,都可以使用导电氧化物、复合化合物及其混合物。导电氧化物、复合化合物、混合物在图案化工艺中优选是非晶的,因为非晶结构减少了在同一基板上的蚀刻速率的变化,并且可以实现具有良好精度的图案化。已知的是,这些材料经受热处理以改善电极的导电性能。然而,就图案化的精度而言,优选在图案化之后进行热处理。
作为包含氧化铟的导电氧化物,锡掺杂的氧化铟(以下称为ITO)和In2O3-ZnO复合氧化物(IZO)被广泛知晓作为导电氧化物。然而,当进行图案化时,IZO是更优选的,因为它是非晶的且稳定的。
当导电氧化物、复合化合物及其混合物用于电极时,在某些情况下电阻可能增加,因为电极在后处理中经历了热处理。因此,当导电氧化物、复合化合物及其混合物用于电极时,考虑到布线的电阻,优选叠置具有高导电率的金属。具有高导电率的金属的实例包括Ag、Al和Cu。在这种情况下,可以优选通过使用具有相同类型的蚀刻溶液一次性蚀刻层叠的导电氧化物、复合化合物及其混合物。
源电极15和漏电极16的平均膜厚度没有特别限制,并且可以根据预期目的进行适当选择。其平均膜厚度优选为10nm至1μm,更优选为50nm至300nm。
作为形成所形成的膜的每层的图案的方法,通常使用通过光刻和蚀刻形成图案的方法。蚀刻方法可以根据预期目的从干法蚀刻和湿法蚀刻中适当地选择。然而,就制造成本而言,湿法蚀刻是优选的。可以根据各层选择湿法蚀刻中使用的蚀刻溶液。然而,使用相同类型的蚀刻溶液所获得的层数越多,制造成本越低,这是优选的。通常,在真空处理的情况下,必须区分每层的处理室,以防止发生污染。因此,当在一些蚀刻工艺中使用干法蚀刻时,所使用的腔室优选被区分为用于金属的腔室和应用氧化物的腔室。当具有高介电常数的栅极绝缘层被转移到用于常规基于Si的工艺的设备中时,可以原样应用基于金属的工艺。在这种情况下,优选地通过使用湿法蚀刻将与用于蚀刻至少栅极绝缘层和有源层的蚀刻溶液类型相同的蚀刻溶液施用到层上。
蚀刻溶液A的实例包括:含硝酸的蚀刻溶液、含过氧化氢的蚀刻溶液,和含草酸的蚀刻溶液。
作为与蚀刻溶液A类型相同的蚀刻溶液的蚀刻溶液B的实例例示如下。具体而言,当蚀刻溶液A是含硝酸的蚀刻溶液时,蚀刻溶液B是含硝酸的蚀刻溶液。当蚀刻溶液A是含过氧化氢的蚀刻溶液时,蚀刻溶液B是含过氧化氢的蚀刻溶液。当蚀刻溶液A是含草酸的蚀刻溶液时,蚀刻溶液B是含草酸的蚀刻溶液。
这里,如上所述,蚀刻溶液A和蚀刻溶液B的浓度可以相同或不同,只要蚀刻溶液A和蚀刻溶液B具有有助于蚀刻的相同主要组分即可。另外,如上所述,蚀刻溶液A和蚀刻溶液B中的其他构成组分可以相同或不同,只要蚀刻溶液A和蚀刻溶液B具有有助于蚀刻的相同主要组分即可。
当蚀刻溶液A是含硝酸的蚀刻溶液时,蚀刻溶液A优选地还包含磷酸和乙酸。
当蚀刻溶液B是含硝酸的蚀刻溶液时,蚀刻溶液B优选地还包含磷酸和乙酸。
(金属氧化物和场效应晶体管)
本公开的金属氧化物用作场效应晶体管的栅极绝缘层。
金属氧化物包含A元素和选自B元素和C元素中的至少一种。
所述A元素是选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te所组成的组中的至少一种。所述A元件的细节和优选方面与场效应晶体管的描述中的细节和优选方面相同。
所述B元素是选自由Ga、Ti、Zr和Hf所组成的组中的至少一种。B元件的细节和优选方面与场效应晶体管的描述中的细节和优选方面相同。
所述C元素是选自由元素周期表中的第2族元素所组成的组中至少一种。C元件的细节和优选方面与场效应晶体管的描述中的细节和优选方面相同。
关于金属氧化物,包含硝酸的湿法蚀刻溶液中金属氧化物的蚀刻速率为0.1nm/s或更大且20nm/s或更小,优选0.1nm/s或更大且10nm/s或更小,更优选为0.5nm/s或更大且5nm/s或更小。
在本发明和本说明书中确定蚀刻速率的情况下的条件通常如下。
湿法蚀刻溶液的温度通常为35℃。
蚀刻速率通常是当金属氧化物浸入湿法蚀刻溶液中并随后轻微搅拌时所获得的蚀刻速率。
蚀刻深度可以例如通过用透射电子显微镜观察它来确定。在制造所述装置的工艺中评价单层膜或评价最上层的情况下,通过使用原子力显微镜测量台阶的形状,可以容易地确定蚀刻深度。
湿法蚀刻溶液是例如包含6质量%硝酸的湿法蚀刻溶液。
湿法蚀刻溶液是例如包含6质量%的硝酸、25质量%的乙酸和50质量%的磷酸的湿法蚀刻溶液。
湿法蚀刻溶液是例如用于在场效应晶体管的制造中形成栅极绝缘层之后形成选自有源层、栅电极和源电极和漏电极所组成的组中的至少一种的湿法蚀刻溶液。
这里,选自由有源层、栅电极和源电极和漏电极所组成的组中的至少一种与栅极绝缘层接触。
在场效应晶体管的制造中,为了降低制造成本,在栅极绝缘层的形成和选自由有源层、栅电极和源电极和漏电极所组成的组中的至少一种的形成中使用类型相同的蚀刻溶液是有效的。此外,就TAKT时间和加工形状而言,蚀刻速率是重要的。特别地,关于栅极绝缘层,优选考虑在选自由有源层、栅电极和源电极和漏电极所组成的组中的至少一种的形成中蚀刻溶液的蚀刻速率。
此外,关于金属氧化物,包含硝酸的湿法蚀刻溶液中金属氧化物的蚀刻速率为0.1nm/s或更大。例如,在形成栅极绝缘层的情况下,当蚀刻速率小于0.1nm/s时,在过蚀刻通常具有约100nm至300nm的膜厚度的栅绝缘层以进行图案化而没有残留的情况中蚀刻时间是延长的。其结果是,TAKT时间是延长的。在形成栅极绝缘层之后包含硝酸的湿法蚀刻溶液用于形成栅电极的情况下,当蚀刻速率小于0.1nm/s时,TAKT时间同样是延长的。
关于金属氧化物,包含硝酸的湿法蚀刻溶液中金属氧化物的蚀刻速率为20nm/s或更小。例如,在形成栅极绝缘层之后包含硝酸的湿法蚀刻溶液用于形成栅电极的情况下,当蚀刻速率大于20nm/s时,部分栅绝缘层、在栅电极下的部分从栅电极与底层栅绝缘层之间的边界处被显著腐蚀。其结果是,在栅电极下的栅绝缘层的线宽容易变得比栅电极(底切)的线宽更细。在极端情况下,在栅电极下的部分完全被蚀刻掉,这导致使图案化诸如剥离的栅电极失败。此后,该状态的发生将会参考具体的实施例来描述。
前提条件如下。具体而言,当栅极绝缘层的蚀刻速率大于20nm/s时,其蚀刻速率通常比栅电极的蚀刻速率更快。
例如,使用蚀刻速率为6nm/s的Mo来形成膜厚度为100nm的栅电极,将Mo蚀刻100nm需要17秒。然而,考虑到Mo的蚀刻不均匀性或膜厚度的分布,对于Mo蚀刻而言,实际花费的时间是上述计算的时间的1.5倍[时间:约17s×1.5=25s(过蚀刻进行了约8秒)]。考虑到约8秒的过蚀刻时间和20nm/s的栅极绝缘层的蚀刻速率,将栅极绝缘层蚀刻160nm。在下文中,将在栅电极的宽度设计方面进行简单的计算。
湿法蚀刻是各向同性蚀刻。因此,随着蚀刻在膜厚度方向上进行160nm,在栅电极下的部分也朝向面内方向(即,栅电极的图案的内侧方向)的方向蚀刻160nm。当栅电极的宽度为10μm时,作为在栅电极下的部分的栅极绝缘层的宽度如下:10μm-0.16μm×2=9.68μm(栅极绝缘层的宽度乘以两倍,因为是从布线的两侧进行蚀刻的)。当制造图13的结构时,需要进一步延长过蚀刻时间,使得栅极绝缘层的蚀刻残留物不会留在有源层上。假设所需的蚀刻时间是栅极绝缘层的蚀刻时间×1.5倍,当除了上述蚀刻时间之外进行约4秒的蚀刻时,栅极绝缘层的宽度为9.52μm(10μm-0.24μm×2),并且比栅电极的宽度细约5%。对栅电极为Al的情况应用相同的计算,将出现以下情形。具体而言,Al的蚀刻速率是Mo的蚀刻速率的两倍。因此,作为栅电极的基部的栅极绝缘层的宽度为约9μm,并且比栅电极的宽度细10%。当栅电极的宽度的设计值更细(高精度)时,即使对于相同的蚀刻时间,也发现进行了底切的状态。其结果是,栅电极图案的边缘升高、翘曲或剥落。
以上是为什么不会引起故障的蚀刻速率的上限为20nm/s的原因。
在本发明的一个实施方式的场效应晶体管中,金属氧化物用于栅极绝缘层。
<实施方式>
接着,将描述图1所示的场效应晶体管的制造方法。图2A至图2E是根据实施方式的场效应晶体管10A的制造步骤的视图。
首先,在图2A所示的步骤中,提供由例如玻璃基板形成的基板11。然后,通过溅射方法在基板11上形成由例如铝(Al)形成的导电膜,并且通过光刻和蚀刻将形成的导电膜图案化,以形成具有预定的形状的栅电极12和栅电极焊盘12B。为了清洁基板11的表面并改善粘附性,优选在形成栅电极12和栅电极焊盘12B之前,执行诸如氧等离子体、UV臭氧或UV辐射清洗的预处理。可以适当地选择基板11、栅电极12和栅电极焊盘12B的材料和厚度。
制造栅电极12和栅电极焊盘12B的方法没有特别限制,并且可以根据预期目的进行适当选择。一种示例性方法是例如通过例如溅射方法、真空沉积方法、浸涂方法、旋涂方法或模涂方法并随后通过光刻图案化膜来形成膜的方法。另一个实例是例如通过诸如喷墨印刷、纳米压印或凹版印刷的印刷工艺来直接形成具有所需形状的膜的方法。
接下来,在图2B中所示的步骤中,覆盖栅电极12和栅电极焊盘12B的栅极绝缘层13形成在基板11上。
形成栅极绝缘层13的方法没有特别限制,并且可以根据预期目的进行适当选择。其实例包括:通过真空工艺(例如,溅射方法、脉冲激光沉积(PLD)方法、化学气相沉积(CVD)方法或原子层沉积(ALD)方法)进行的膜形成步骤或通过溶液工艺(例如,浸涂、旋涂或模涂)进行的膜形成步骤。其另一个实例是,例如,诸如喷墨印刷、纳米压印或凹版印刷的印刷工艺。如上所述,可以适当地选择栅极绝缘层13的材料和厚度。
在图2C所示的步骤中,通过蚀刻栅电极焊盘12B上的栅极绝缘层13来形成通孔13C。在这种情况下,当使用基于PAN的蚀刻溶液(包括磷酸、乙酸和硝酸的蚀刻溶液)作为与用于对栅电极12进行湿法蚀刻的蚀刻溶液类型相同的蚀刻溶液时,通过将作为导电氧化物的多晶ITO结合到栅电极12的最上层,可以充分地获得栅电极12和栅极绝缘层13之间的蚀刻选择比。
在图2C所示的步骤中,通过蚀刻栅电极焊盘12B上的栅极绝缘层13来形成通孔13C。在这种情况下,在基于PAN的蚀刻溶液用作与用于对栅电极12进行湿法蚀刻的蚀刻溶液类型相同的蚀刻溶液的情况下,当基于PAN蚀刻溶液中的栅电极的蚀刻速率很大时,通过在栅电极焊盘12B的最上层中包括作为导电氧化物的多晶ITO,或者通过在电极焊盘12B的最上层中使用Al、Al合金、Ti或W以保护电极焊盘12B,可以充分地获得栅电极焊盘12B和栅极绝缘层13之间的蚀刻选择比。
接下来,在图2D所示的步骤中,形成氧化物半导体的膜以覆盖栅电极焊盘12B、通孔13C和栅极绝缘层13。通过光刻和湿法蚀刻将形成的氧化物半导体图案化,以形成具有预定的形状的有源层14。氧化物半导体的膜形成方法没有特别限制,并且可以根据预期目的进行适当选择。其实例包括:通过真空工艺(例如,溅射方法、脉冲激光沉积(PLD)方法、化学气相沉积(CVD)方法或原子层沉积(ALD)方法)进行的膜形成步骤或通过溶液工艺(例如,浸涂、旋涂或模涂)进行的膜形成步骤。氧化物半导体可以由例如n型氧化物半导体形成。作为用于蚀刻的蚀刻溶液,可以使用与用于对栅极绝缘层13进行蚀刻的蚀刻溶液类型相同的蚀刻溶液。然而,取决于氧化物半导体的蚀刻溶液中氧化物半导体的蚀刻速率和栅极绝缘层的蚀刻速率,引起以下(i)或(ii)。
(i)在栅极绝缘层13上没有形成台阶。
(Ii)可以形成与有源层的形状相同的台阶、锥角小于有源层14的台阶或者具有倒锥形状的台阶,但是栅极绝缘层13没有完全溶解。
需要注意的是,图2D是根据氧化物半导体的蚀刻速率在栅极绝缘层13上形成与有源层14形状相同的台阶的实例。
形成的有源层14可以包括结晶组分和非晶组分。然而,为了在湿法蚀刻时不完全溶解栅极绝缘层13,优选的是,在形成图案时非晶成分的量很大,以获得有源层14与栅极绝缘层13之间的蚀刻速率的选择比。
在图2E所示的步骤中,在栅电极焊盘12B、通孔13C、栅极绝缘层13和有源层14上的整个表面上形成成为源电极15和漏电极16的导电膜。然后,通过光刻和湿法蚀刻将形成的导电膜图案化,以形成均具有预定形状的源电极15和漏电极16。为了清洁栅极绝缘层13的表面并改善粘附性,优选在待形成源电极15和漏电极16的导电膜被形成之前进行诸如氧等离子体、UV臭氧或UV辐射清洗的预处理。
成为源电极15和漏电极16的导电膜的形成方法没有特别限制,并且可以根据预期目的进行适当选择。一种示例性方法是例如通过例如溅射方法、真空沉积方法、浸涂方法、旋涂方法或模涂方法并随后通过光刻图案化膜来形成膜的方法。其另一个实例是,例如,诸如喷墨印刷、纳米压印或凹版印刷的印刷工艺。成为源电极15和漏电极16的材料及其厚度可以如上面关于源电极15和漏电极16的描述中所述进行适当地选择。
作为用于对导电膜进行湿法蚀刻以形成源电极15和漏电极16的蚀刻溶液,可以使用与蚀刻栅极绝缘层13的蚀刻溶液类型相同的蚀刻溶液。然而,取决于成为源电极15和漏电极16的导电膜的蚀刻速率,可以在栅极绝缘层13上产生与源电极15和漏电极16形状相同的台阶,但是栅极绝缘层13没有完全溶解。为了不完全溶解栅极绝缘层13,源电极15和漏电极16的蚀刻速率优选比栅极绝缘层13的蚀刻速率快约10倍。
需要注意的是,当形成源电极15和漏电极16时,也蚀刻有源层14。然而,优选的是,预先对有源层14进行热处理,从而获得有源层14和待成为源电极15和漏电极16的导电膜之间的蚀刻速率的充分选择比。
在图2E所示的步骤中,为了在源电极15的一侧断开源电极15和栅电极焊盘12B之间的电连接并且在漏电极16的一侧断开漏电极16和栅电极焊盘12B之间的电连接,进一步进行蚀刻。
从上述步骤,可以制造底栅/顶接触场效应晶体管10A。
<实施方式的变型例(部件1)>
实施方式的变型例(部件1)呈现了顶栅/顶接触场效应晶体管的实例。在该实施方式的变型例中,在一些情况下可以省略与先前在实施方式中描述的那些的组成部件相同的描述。
图3是例示根据实施方式的变型例的场效应晶体管的截面图。
参照图3,场效应晶体管10B是顶栅/顶接触场效应晶体管。需要注意的是,场效应晶体管10B是根据本公开的半导体器件的一个代表性实例。
场效应晶体管10B具有与场效应晶体管10A(参见图1)不同的层结构。具体而言,场效应晶体管10B包括:基板11;形成在基板11上的有源层14;形成在有源层14上的源电极15和漏电极16;形成在有源层14上的栅极绝缘层13;和源电极15和漏电极16;以及形成在栅极绝缘层13上的栅电极12。在这种情况下,至少在蚀刻栅极绝缘层13时和在形成栅电极12时,使用具有相同类型的蚀刻溶液。
接着,将描述图3所示的场效应晶体管的制造方法。图4A至图4E是根据实施方式的场效应晶体管10B的制造步骤的视图。
首先,在图4A所示的步骤中,提供由例如玻璃基板形成的基板11。然后,在基板11上形成氧化物半导体膜,并且通过光刻和湿法蚀刻将形成的氧化物半导体图案化,以形成具有预定的形状的有源层14。
接下来,在图4B所示的步骤中,在基板11和有源层14的整个表面上形成待成为源电极15和漏电极16的导电膜,并且通过光刻和湿法蚀刻将形成的导电膜图案化,以形成均具有预定的形状的源电极15和漏电极16。
然后,在图4C所示的步骤中,形成覆盖基板11、有源层14、栅电极15和漏电极16的栅极绝缘层13。
随后,在图4D所示的步骤中,蚀刻源电极15和漏电极16上的栅极绝缘层13,以形成通孔13C。在这种情况下,使用与用于有源层14或源电极15和漏电极16进行湿法蚀刻的蚀刻溶液类型相同的蚀刻溶液。
随后,在图4E所示的步骤中,在露出的源电极15、露出的漏电极16和栅极绝缘层13的整个表面上形成成为栅电极12的导电膜、将源电极15连接到外部的源布线15A,以及将漏电极16连接到外部的漏布线16A。通过光刻和湿法蚀刻将形成的导电膜图案化,以形成均具有预定的形状的栅电极12、源布线15A和漏布线16A。
在图4E所示的步骤中,为了断开源布线15A和栅极电极12之间的电连接并且断开漏布线16A和栅极电极12之间的电连接,进一步进行蚀刻。
从上述步骤,可以制造顶栅/顶接触场效应晶体管10B。
<实施方式的变型例(部件2)>
实施方式的变型例(部件2)呈现了顶栅/顶接触场效应晶体管的实例。在该实施方式的变型例中,在一些情况下可以省略与先前在实施方式中描述的那些的组成部件相同的描述。
参照图5,场效应晶体管10C是顶栅/顶接触场效应晶体管。需要注意的是,场效应晶体管10C是根据本公开的半导体器件的一个代表性实例。
场效应晶体管10C具有与场效应晶体管10B(参见图3)不同的层结构。具体而言,场效应晶体管10C包括:基板11;形成在基板11上的有源层14;形成在有源层14上的第一栅极绝缘层131;通过形成在第一栅极绝缘层131上的通孔131C与有源层14接触的源电极15和漏电极16;形成在源电极15和漏电极16上的第二栅极绝缘层132;和形成在第二栅极绝缘层132上的栅电极12。在这种情况下,当蚀刻第一栅极绝缘层131和第二栅极绝缘层132中的至少一者时以及当形成源电极15和漏电极16和栅电极12中的至少一者时,使用具有相同类型的蚀刻溶液。
在该实例中,第一栅极绝缘层131和第二栅极绝缘层132中的至少一者是金属氧化物。
接着,将描述图5所示的场效应晶体管的制造方法。图6A至图6E是根据实施方式的场效应晶体管10C的制造步骤的视图。
首先,在图6A所示的步骤中,提供由例如玻璃基板形成的基板11。然后,在基板11上形成氧化物半导体膜,并且通过光刻和湿法蚀刻将形成的氧化物半导体图案化,以形成具有预定的形状的有源层14。
然后,在图6B所示的步骤中,形成覆盖基板11和有源层14的第一栅极绝缘层131。
随后,在图6C所示的步骤中,蚀刻第一栅极绝缘层131以形成通孔131C,以便形成源电极15和漏电极16。在这种情况下,例如,使用与用于有源层14或源电极15和漏电极16进行湿法蚀刻的蚀刻溶液类型相同的蚀刻溶液。
随后,在图6D所示的步骤中,在第一栅极绝缘层131和暴露的有源层14上形成待成为源电极15和漏电极16的导电膜。通过光刻和湿法蚀刻将形成的导电膜图案化,以形成均具有预定的形状的源电极15和漏电极16。
在图6E所示的步骤中,在第一栅极绝缘层131上形成第二栅极绝缘层132以及源电极15和漏电极16。
随后,在图6F所示的步骤中,蚀刻第二栅极绝缘层132以形成通孔132C,以便形成源布线15A和漏布线16A。在这种情况下,例如,使用与用于有源层14或源电极15和漏电极16进行湿法蚀刻的蚀刻溶液类型相同的蚀刻溶液。
在图6G所示的步骤中,在露出的源电极15、露出的漏电极16和第二栅极绝缘层132的整个表面上形成待成为栅电极12的导电膜、源布线15A和漏布线16A。通过光刻和湿法蚀刻将形成的导电膜图案化,以形成均具有预定的形状的栅电极12、源布线15A和漏布线16A。
在图6G所示的步骤中,为了断开源布线15A和栅极电极12之间的电连接并且断开漏布线16A和栅极电极12之间的电连接,进一步进行蚀刻。
从上述步骤,可以制造顶栅/顶接触场效应晶体管10C。
<实施方式的变型例(部件3)>
实施方式的变型例(部件3)呈现了顶栅/顶接触场效应晶体管的实例。在该实施方式的变型例中,在一些情况下可以省略与先前在实施方式中描述的那些的组成部件相同的描述。
参照图7,场效应晶体管10D是顶栅/顶接触场效应晶体管。需要注意的是,场效应晶体管10D是根据本公开的半导体器件的一个代表性实例。
场效应晶体管10D具有与场效应晶体管10B(参见图3)不同的层结构。具体而言,场效应晶体管10D包括:基板11;形成在基板11上的有源层14;形成在有源层14上的第一栅极绝缘层131;通过形成在第一栅极绝缘层131上的通孔131C与有源层14接触的源电极15和漏电极16;形成在源电极15和漏电极16上的第二栅极绝缘层132;和形成在第二栅极绝缘层132上的栅电极12。在这种情况下,当蚀刻第一栅极绝缘层131和第二栅极绝缘层132中的至少一者时以及当形成源电极15和漏电极16和栅电极12中的至少一者时,使用具有相同类型的蚀刻溶液。
在该实例中,第一栅极绝缘层131和第二栅极绝缘层132中的至少一者优选为金属氧化物,它们两者更优选为金属氧化物。
接着,将描述图7所示的场效应晶体管的制造方法。图8A至图8G是根据实施方式的场效应晶体管10C的制造步骤的视图。
首先,在图8A所示的步骤中,提供由例如玻璃基板形成的基板11。然后,在基板11上形成氧化物半导体膜,并且通过光刻和湿法蚀刻将形成的氧化物半导体图案化,以形成具有预定的形状的有源层14。
然后,在图8B所示的步骤中,形成覆盖基板11和有源层14的第一栅极绝缘层131。
随后,在图8C所示的步骤中,蚀刻第一栅极绝缘层131以形成通孔131C,以便形成源电极15和漏电极16。在这种情况下,例如,使用与用于有源层14或源电极15和漏电极16进行湿法蚀刻的蚀刻溶液类型相同的蚀刻溶液。
随后,在图8D所示的步骤中,在第一栅极绝缘层131和暴露的有源层14上形成待成为源电极15和漏电极16的导电膜。通过光刻和湿法蚀刻将形成的导电膜图案化,以形成均具有预定的形状的源电极15和漏电极16。
在图8D所示的步骤中,形成源电极15和漏电极16。在这种情况下,可以蚀刻有源层14上的第一栅极绝缘层131和有源层14外部的第一栅极绝缘层131的区域,以暴露有源层14和基板11。或者,栅极绝缘层131可以保持为薄的。在这种情况下,例如,使用与用于有源层14或源电极15和漏电极16进行湿法蚀刻的蚀刻溶液类型相同的蚀刻溶液。
接下来,在图8E所示步骤中,在基板11、有源层14以及源电极15和漏电极16上形成第二栅极绝缘层132。
在图8F所示的步骤中,蚀刻第二栅极绝缘层132以形成通孔132C,以便形成源布线15A和漏布线16A。在这种情况下,例如,使用与用于有源层14或源电极15和漏电极16进行湿法蚀刻的蚀刻溶液类型相同的蚀刻溶液。
在图8G所示的步骤中,在露出的源电极15、露出的漏电极16和第二栅极绝缘层132的整个表面上形成待成为栅电极12、源布线15A和漏布线16A的导电膜。通过光刻和湿法蚀刻将形成的导电膜图案化,以形成均具有预定的形状的栅电极12、源布线15A和漏布线16A。
在图8G所示的步骤中,为了断开源布线15A和栅极电极12之间的电连接并且断开漏布线16A和栅极电极12之间的电连接,进一步进行蚀刻。
从上述步骤,可以制造顶栅/顶接触场效应晶体管10D。
<实施方式的变型例(部件4)>
在实施方式的变型例(部件4)中,图9呈现了底栅/顶接触场效应晶体管10E的实例。在该实施方式的变型例中,可以省略与先前在实施方式中描述的那些的组成部件相同的描述。
在图9中,在两个栅电极焊盘12B上,存在栅电极焊盘12B的盖层(蚀刻掩模层),其具有与源电极15和漏电极16相同的层。
通过例如图10A至图10D所示的方法,制造图9所示的场效应晶体管10E。需要注意的是,当制造如图10C所示的结构时,使用蚀刻溶液来蚀刻栅极绝缘层13。
<实施方式的变型例(部件5)>
在实施方式的变型例(部件5)中,图11呈现了顶栅/顶接触场效应晶体管10F的实例。在该实施方式的变型例中,可以省略与先前在实施方式中描述的那些的组成部件相同的描述。
通过例如图12A至图12D所示的方法,制造图11所示的场效应晶体管10F。需要注意的是,当制造如图12D所示的结构时,使用蚀刻溶液来蚀刻栅极绝缘层13。
<实施方式的变型例(部件6)>
在实施方式的变型例(部件6)中,图13呈现了顶栅/顶接触场效应晶体管10G的实例。在该实施方式的变型例中,可以省略与先前在实施方式中描述的那些的组成部件相同的描述。
通过例如图14A至图14E所示的方法,制造图13所示的场效应晶体管10G。需要注意的是,当制造如图14E所示的结构时,使用蚀刻溶液来蚀刻栅极绝缘层13。在图13和图14E中,附图标记20表示具有导电性的栅电极12的第一盖层,并且附图标记21表示具有与源电极15和漏电极16相同的层的栅电极12的第二盖层。
<实施方式的变型例(部件7)>
在实施方式的变型例(部件7)中,图15呈现了顶栅/顶接触场效应晶体管10H的实例。在该实施方式的变型例中,可以省略与先前在实施方式中描述的那些的组成部件相同的描述。
通过例如图16A至图16D所示的方法,制造图15所示的场效应晶体管10H。需要注意的是,当制造如图16D所示的结构时,使用蚀刻溶液来蚀刻栅极绝缘层13,以形成通孔13C。
<实施方式的变型例(部件8)>
在实施方式的变型例(部件8)中,图17呈现了顶栅/顶接触场效应晶体管10J的实例。在该实施方式的变型例中,可以省略与先前在实施方式中描述的那些的组成部件相同的描述。
通过例如图18A至图18F所示的方法,制造图17所示的场效应晶体管10J。需要注意的是,当制造图18E所示的结构时,使用蚀刻溶液来蚀刻第一栅极绝缘层131和第二栅极绝缘层132,以制造通孔133C。
<实施方式的变型例(部件9)>
在实施方式的变型例(部件9)中,图19呈现了顶栅/顶接触场效应晶体管10K的实例。在该实施方式的变型例中,可以省略与先前在实施方式中描述的那些的组成部件相同的描述。
通过例如图20A至图20G所示的方法,制造图19所示的场效应晶体管10K。需要注意的是,当制造图20F所示的结构时,使用蚀刻溶液来蚀刻第一栅极绝缘层131和第二栅极绝缘层132,以制造通孔133C。
根据本公开的场效应晶体管的层结构没有特别限制,并且图1、图3、图5、图7、图9、图11、图13、图15、图17和图19所示的结构可以根据预期目的进行适当选择。
在另一实施方式中,呈现了使用根据该实施方式的场效应晶体管的显示元件、图像显示装置和系统的实例。需要注意的是,在该实施方式中,在一些情况下可以省略与先前在实施方式中描述的那些的组成部件相同的描述。
(显示元件)
根据另一实施方式的显示元件至少包括光控制元件和配置成驱动光控制元件的驱动电路,并且如果需要的话还包括其他部件。
光控制元件没有特别限制并且可以根据预期目的进行适当选择,只要光控制元件是配置成根据驱动信号控制光输出的元件即可。光控制元件的实例包括电致发光(EL)元件、电致变色(EC)元件、液晶元件、电泳元件和电润湿元件。
驱动电路没有特别限制并且可以根据预期目的进行适当选择,只要驱动电路包括根据该实施方式的场效应晶体管即可。其他组件没有特别限制,并且可以根据预期目的进行适当选择。
根据另一实施方式的显示元件包括根据该实施方式的场效应晶体管。因此,栅极绝缘层13具有良好的绝缘性,使得可以获得良好的电特性。结果,可以实现高质量的显示。
(图像显示装置)
根据另一实施方式的图像显示装置至少包括根据另一实施方式的多个显示元件、多条布线和显示控制装置,并且如果需要的话还包括其他部件。
多个显示元件没有特别限制并且可以根据预期目的进行适当选择,只要多个显示元件是根据另一实施方式的以矩阵形式布置的多个显示元件即可。
多条布线没有特别限制并且可以根据预期目的进行适当选择,只要多条布线可以将栅极电压和图像数据信号单独地施加到多个显示元件中的场效应晶体管即可。
显示控制装置没有特别限制并且可以根据预期目的进行适当选择,只要显示控制装置可以相应于图像数据通过多条布线来单独控制场效应晶体管的栅极电压和信号电压即可。
其他组件没有特别限制,并且可以根据预期目的进行适当选择。
根据另一实施方式的图像显示装置包括显示元件,该显示元件包括根据该实施方式的场效应晶体管,因此可以显示具有高质量的图像。
(系统)
根据另一实施方式的系统至少包括根据另一实施方式的图像显示装置和图像数据生成装置。
图像数据生成装置基于要显示的图像信息而生成图像数据,并将图像数据输出到图像显示装置。
该系统包括根据另一实施方式的图像显示装置,因此可以以高清晰度显示图像信息。
在下文中,将具体描述根据另一实施方式的显示元件、图像显示装置和系统。
图21示出了根据另一实施方式的作为系统的电视装置500的示意性配置。需要注意的是,图21中的连接线呈现了代表性信号或信息的流程,并且不呈现块之间的所有连接关系。
根据另一实施方式的电视装置500包括例如主控制装置501、调谐器503、AD转换器(ADC)504、解调电路505、传输流(TS)解码器506、声音解码器511、DA转换器(DAC)512、声音输出电路513、扬声器514、图像解码器521、图像·OSD合成电路522、图像输出电路523、图像显示装置524、OSD绘制电路525、存储器531、操作装置532、驱动接口(驱动IF)541、硬盘装置542、光盘装置543、IR光检测器551和通信控制单元552。
主控制装置501被配置成控制整个电视装置500,并且包括例如CPU、闪存ROM和RAM。闪存ROM存储:例如,用可以用CPU解码的代码编写的程序;以及用CPU进行的处理中使用的各种数据。此外,RAM是用于操作的存储器。
调谐器503被配置成从由天线610接收的广播波中选择预设频道。ADC504被配置成将调谐器503的输出信号(模拟信息)转换为数字信息。解调电路505被配置成解调来自ADC504的数字信息。
Ts解码器506被配置成TS解码解调电路505的输出信号,以将输出信号分离成声音信息和图像信息。声音解码器511被配置成解码来自TS解码器506的声音信息。DA转换器(DAC)512被配置成将声音解码器511的输出信号转换为模拟信号。
声音输出电路513被配置成将DA转换器(DAC)512的输出信号输出到扬声器514。图像解码器521被配置成解码来自TS解码器506的图像信息。图像OSD合成电路522被配置成合成图像解码器521的输出信号和OSD绘制电路525的输出信号。
图像输出电路523被配置成将图像OSD合成电路522的输出信号输出到图像显示装置524。OSD绘制电路525包括字符生成器,其被配置成在图像显示装置524的屏幕上显示字符或图形。OSD绘制电路525被配置成根据来自操作装置532和IR光检测器551的指令来生成包括显示信息的信号。
存储器531被配置成临时存储视听(AV)数据。操作装置532包括输入介质(未示出),诸如控制面板。操作装置532被配置成将用户输入的各种信息通知给主控制装置501。驱动器IF 541是交互式通信接口。驱动IF541的一个实例是根据AT附加分组接口(ATAPI)。
硬盘装置542包括例如硬盘和配置成驱动硬盘的驱动装置。驱动装置被配置成在硬盘上记录数据并再现记录在硬盘上的数据。光盘装置543被配置成在光盘(例如DVD)上记录数据并再现记录在光盘上的数据。
IR光检测器551被配置成从遥控发射器620接收光信号,并将接收到的光信号通知给主控制装置501。通信控制单元552被配置成控制与因特网的通信。可以通过因特网获得各种信息。
如图22所示,作为一个实例,图像显示装置524包括显示单元700和显示控制装置780。如图23所示,作为一个实例,显示单元700包括显示器710,其中多个显示元件702以矩阵形式排列(这里,数字“n”×数字“m”)。
如图24所示,作为一个实例,显示器710包括沿X轴方向以恒定间隔排列的“n”条扫描线(X0、X1、X2、,X3……Xn-2、Xn-1)、沿Y轴方向以恒定间隔排列的“m”条数据线(Y0、Y1、Y2、Y3……Ym-1)和沿Y轴方向以恒定间隔排列的“m”条电流供给线(Y0i、Y1i、Y2i、Y3i……Ym-1i)。每个显示元件702可以由每条扫描线和每条数据线识别。
如图25所示,作为一个实例,每个显示元件702包括有机电致发光(EL)元件750和配置成允许有机EL元件750发光的驱动电路720。具体而言,显示器710是所谓的有源矩阵系统的有机EL显示器。显示器710是32英寸彩色显示器。需要注意的是,显示器的尺寸不限于该尺寸。
如图26所示,作为一个实例,有机EL元件750包括有机EL薄膜层740、阴极712和阳极714。
有机EL元件750可以布置例如在场效应晶体管旁边。在这种情况下,有机EL元件750和场效应晶体管可以形成在同一基板上。然而,有机EL元件750和场效应晶体管的布置不限于上述布置。例如,有机EL元件750可以设置在场效应晶体管上。在这种情况下,要求栅电极具有透明性。因此,导电透明氧化物(例如,ITO(氧化铟锡)、In2O3、SnO2、ZnO、Ga掺杂的ZnO、Al掺杂的ZnO和Sb掺杂的SnO2)用于栅电极。
在有机EL元件750中,Al用于阴极712中。需要注意的是,可以使用Mg-Ag合金、Al-Li合金、ITO等。ITO用于阳极714中。可以使用具有导电性的氧化物如In2O3、SnO2或ZnO以及Ag-Nd合金。
有机EL薄膜层740包括电子传输层742、发光层744和空穴传输层746。电子传输层742耦合到阴极712,并且空穴传输层746耦合到阳极714。当在阳极714和阴极712之间施加预定的电压时,发光层744发光。
如图25所示,驱动电路720包括两个场效应晶体管810和820以及电容器830。场效应晶体管810用作开关元件进行操作。栅电极G耦合到预定的扫描线,并且源电极S耦合到预定的数据线。此外,漏电极D耦合到电容器830的一个端子。
电容器830被配置成存储场效应晶体管810的状态;即数据。电容器830的另一个端子耦合到预定的电流供应线。
场效应晶体管820被配置成向有机EL元件750提供大电流。栅电极G耦合到场效应晶体管810的漏电极D。漏电极D耦合到有机EL元件750的阳极714,并且源电极S耦合到预定的电流供应线。
当场效应晶体管810变为“导通”状态时,有机EL元件750由场效应晶体管820驱动。
如图27所示,作为一个实例,显示控制装置780包括图像数据处理电路782、扫描线驱动电路784和数据线驱动电路786。
图像数据处理电路782基于图像输出电路523的输出信号来确定显示器710中的多个显示元件702的亮度。扫描线驱动电路784根据图像数据处理电路782的指令分别向“n”条扫描线施加电压。数据线驱动电路786根据图像数据处理电路782的指令分别向“m”条数据线施加电压。
从以上描述清楚的是,在根据本公开的实施方式的电视装置500中,图像解码器521、图像OSD合成电路522、图像输出电路523和OSD绘制电路525构成了图像-数据生成装置。
在上文中,已经描述了该光控制元件是有机EL元件的情况。然而,光控制元件不限于此,并且可以是液晶元件、电致变色元件、电泳元件和电润湿元件。
例如,当光控制元件是液晶元件时,液晶显示器用作显示器710。在这种情况下,如图28所示,没有必要为显示元件703提供电流供应线。
在这种情况下,如图29所示,作为一个实例,驱动电路730可以由一个场效应晶体管840构成,其类似于图25所示的每个场效应晶体管(810和820)。在场效应晶体管840中,栅电极G耦合到预定的扫描线,并且源电极S耦合到预定的数据线。此外,漏电极D耦合到液晶元件770的像素电极和电容器760。在图29中,附图标记762表示电容器760的对电极(公共电极),并且附图标记772表示液晶元件770的对电极(公共电极)。
在上述实施方式中,已经描述了该系统是电视设备的情况。然而,该系统不限于此。也就是说,该系统没有特别限制,只要其包括图像显示装置524作为配置成显示图像和信息的装置即可。例如,该系统可以是计算机系统,其中计算机(包括个人计算机)耦合到图像显示装置524。
图像显示装置524可以用作移动信息装置(例如,移动电话、便携式音乐播放器、便携式视频播放器、电子书和个人数字助理(PDA))和相机制造(例如,静态相机和摄像机)中的显示单元。此外,图像显示装置524可以用作运输系统(例如,汽车、飞机、火车和轮船)中的各种信息的显示单元。此外,图像显示装置524可以用作用于测量制造、分析装置、医疗装置和广告媒体中的各种信息的显示单元。
如上所述,已经详细描述了优选实施方式等。然而,本公开不限于前述实施方式,并且在不脱离权利要求中描述的范围的情况下可以对前述实施方式添加各种修改和替换。
实施例
以下将描述本公开的实施例。然而,本公开不应被解释为限于这些实施例。
(实施例1)
在实施例1中,制造了图1所示的底栅/顶接触场效应晶体管。
<栅电极的形成>
通过溅射法在基板11上形成Ti膜,使其厚度为100nm。在形成的Ti膜上,通过光刻形成抗蚀图案,并通过干法蚀刻进行蚀刻,以形成均具有预定的形状的栅电极12和栅电极焊盘12B(图2A)。
<栅极绝缘层的形成>
-用于形成栅极绝缘层的涂布液的制备-
提供并称重2-乙基己酸铋2-乙基己酸溶液(Bi:25质量%)和2-乙基己酸铪2-乙基己酸溶液(Hf:24质量%),使得各金属元素的量为60mmol和40mmol。然后,在烧瓶中将它们混合。此外,向所得物中加入2-乙基己酸(辛酸)以使溶剂的总量总计为1,000mL,并且通过在室温下混合而溶解以制备用于形成栅极绝缘层的涂布液1-1。
将用于形成栅极绝缘层1-1的涂布液(0.6mL)逐滴添加到栅电极12上,并且在预定的条件下进行旋涂(涂布液以500rpm旋转5秒并以3,000rpm旋转20秒。然后,停止旋转,使转速在5秒内达到0rpm。)。
随后,将基板在已加热至120℃的热板上干燥10分钟,并在空气气氛中在400℃下烘烤1小时,以获得栅极绝缘层13(图2B)。得到的栅极绝缘层13的平均厚度约为150nm。
随后,通过光刻在形成的栅极绝缘层13上形成抗蚀图案,并且使用基于PAN的蚀刻溶液进行蚀刻,以在栅极电极焊盘12B上形成均具有预定的形状的栅极绝缘层13的通孔13C(图2C)。
然后,在空气气氛中在500℃下进一步进行退火1小时。
<有源层的形成>
接下来,通过DC磁控溅射方法在栅极绝缘层13上形成IGZO的膜(20nm),并且通过光刻形成抗蚀图案,以使得使用基于PAN的蚀刻溶液形成预定的形状。然后,将基板在空气气氛中在500℃下退火1小时,以获得有源层14。
<源电极和漏电极的形成>
通过溅射法形成Ti膜,使其厚度为100nm。在形成的Ti膜上,通过光刻形成抗蚀图案,并通过干法蚀刻进行蚀刻,以形成均具有预定的形状的源电极15和漏电极16。然后,将所得物在空气气氛中在300℃下退火1小时。
如上所述,制造了场效应晶体管。
(实施例2至4)
在实施例2至4中,制造了图1所示的底栅/顶接触场效应晶体管10A。
使用表1-1-1、表1-1-2、表1-2-1、表1-2-2和表2中所述的各层的制备方法、材料和形成图案的方法。
(实施例5至6)
在实施例5至6中,制造了图3所示的底栅/顶接触场效应晶体管10B。
使用表1-1-1、表1-1-2、表1-2-1、表1-2-2和表2中所述的各层的制备方法、材料和形成图案的方法。
(实施例7至10)
在实施例7至10中,制造了图5所示的底栅/顶接触场效应晶体管10C。
使用表1-1-1、表1-1-2、表1-2-1、表1-2-2和表2中所述的各层的制备方法、材料和形成图案的方法。
(实施例11和12)
在实施例11和12中,制造了图7所示的底栅/顶接触场效应晶体管10D。
使用表1-1-1、表1-1-2、表1-2-1、表1-2-2和表2中所述的各层的制备方法、材料和形成图案的方法。
(实施例13)
在实施例13中,制造了图9所示的底栅/顶接触场效应晶体管10E。
使用表1-1-1、表1-1-2、表1-2-1、表1-2-2和表2中所述的各层的制备方法、材料和形成图案的方法。
(实施例14)
在实施例14中,制造了图11所示的底栅/顶接触场效应晶体管10F。
使用表1-1-1、表1-1-2、表1-2-1、表1-2-2和表2中所述的各层的制备方法、材料和形成图案的方法。
(实施例15和16)
在实施例15和16中,制造了图13所示的底栅/顶接触场效应晶体管10G。
使用表1-1-1、表1-1-2、表1-2-1、表1-2-2和表2中所述的各层的制备方法、材料和形成图案的方法。
(实施例17)
在实施例17中,制造了图15所示的底栅/顶接触场效应晶体管10H。
使用表1-1-1、表1-1-2、表1-2-1、表1-2-2和表2中所述的各层的制备方法、材料和形成图案的方法。
(实施例18和19)
在实施例18和19中,制造了图17所示的底栅/顶接触场效应晶体管10J。
使用表1-1-1、表1-1-2、表1-2-1、表1-2-2、表1-3和表2中所述的各层的制备方法、材料和形成图案的方法。
需要注意的是,在与栅极绝缘层13的烘焙条件类似的烘焙条件下,通过用于形成与栅极绝缘层13类似的栅极绝缘层的涂布液来获得层间电介质132。通过同时蚀刻栅极绝缘层13和层间电介质132,形成在栅极绝缘层13和层间电介质132中所形成的通孔133C。
(实施例20和21)
在实施例20和21中,制造了图19所示的底栅/顶接触场效应晶体管10K。
使用表1-1-1、表1-1-2、表1-2-1、表1-2-2、表1-3和表2中所述的各层的制备方法、材料和形成图案的方法。
需要注意的是,在与源电极15和漏电极16相同的形成条件下形成接触电极15A和16A。
此外,在与栅极绝缘层13的烘焙条件类似的烘焙条件下,通过用于形成与栅极绝缘层13类似的栅极绝缘层的涂布液来获得层间电介质132。通过同时蚀刻栅极绝缘层13和层间电介质132,形成在栅极绝缘层13和层间电介质132中所形成的通孔133C。
Figure BDA0002138937730000401
Figure BDA0002138937730000411
Figure BDA0002138937730000421
Figure BDA0002138937730000431
表1-3
Figure BDA0002138937730000441
在表1-1-1、表1-1-2、表1-2-1、表1-2-2和表1-3中,“BT”表示底栅/顶接触场效应晶体管。“TT”表示顶栅/顶接触场效应晶体管。“RT”表示室温。“PAN基1”表示包含硝酸、磷酸和乙酸的蚀刻溶液1。“PAN基2”表示包含硝酸、磷酸和乙酸(具有与蚀刻溶液1的配方比不同的配方比)的蚀刻溶液2。
在表1-1-1、表1-1-2、表1-2-1和表1-2-2中,“IGZO”表示InGaZnO4,并且“IMAO”表示In2Mg0.99Al0.01O4
在表1-1-1和表1-1-2中的栅极绝缘层的项目中,“第一”表示第一栅极绝缘层,并且“第二”表示第二栅极绝缘层。
以下表2给出了用于形成栅极绝缘层的每种涂布液的配方。
Figure BDA0002138937730000451
在表2中,各种材料和溶剂的名称如下。
<材料A>
Bi(C8H15O2)3:三(2-乙基己酸)铋
Y(NO3)3·6H2O:六水合硝酸钇
Sc(NO3)3·5H2O:五水合硝酸钪
Sb(C6H5)3:三苯基锑
La(C8H15O2)3:三(2-乙基己酸)镧
Ce(C8H15O2)3:三(2-乙基己酸)铈
TeCl4:四氯化碲
Bi(NO3)3·5H2O:五水合硝酸铋
Lu(NO3)3·H2O:一水合硝酸镥
<材料B>
Hf(C8H15O2)4:四(2-乙基己酸)铪
Zr(acac)4:乙酰丙酮锆
Ti(OC4H9)4:钛酸四丁酯
GaCl3:氯化镓
ZrO(NO3)2·2H2O:二水合硝酸氧鋯
<材料C>
Mg(NO3)2·6H2O:六水合硝酸镁
Ba(C10H19O2)2:新癸酸钡
Sr(C10H19O2)2:新癸酸锶
CaCl2·2H2O:二水合氯化钙
<溶剂D>
PGME:丙二醇单甲醚
DMF:N,N-二甲基甲酰胺
<溶剂E>
PG:丙二醇
CHB:环己基苯
EG:乙二醇
DMI:1,3-二甲基-2-咪唑啉酮
<溶剂F>
H2O:水
0.2M-HCl:0.2M盐酸
0.1M-HNO3:0.1M硝酸水溶液
各蚀刻溶液中的由涂布液1-1至涂布液1-8和其他材料形成的栅极绝缘层的蚀刻速率示于表3-1和表3-2中。
蚀刻速率通常是当待蚀刻的物体浸入湿法蚀刻溶液中并随后轻微搅拌时所获得的蚀刻速率。
蚀刻深度可以通过用透射电子显微镜观察它来确定。
表3-1
表3-2
Figure BDA0002138937730000481
这里,每种蚀刻溶液具有以下配方。
PAN基1:包含H3PO4(50质量%)、CH3COOH(25质量%)和HNO3(6质量%)的水溶液
PAN基2:包含H3PO4(5质量%)、CH3COOH(30质量%)和HNO3(25质量%)的水溶液
过氧化氢基:包含过氧化氢(6质量%)和CH3COOH(25质量%)的水溶液
草酸基:包含草酸的水溶液(5质量%)
<评价>
-载流子迁移率和开/关比-
当源极和漏极之间的电压(Vds)为10V时,通过使用半导体参数分析仪装置(可获得自Agilent Technologies Japan,Ltd,半导体参数分析仪B1500A),对所获得的场效应晶体管确定栅极电压(Vgs)与源极和漏极之间的电流(Ids)之间的关系。实施例1-21的结果的代表性图表示于图30中。从图中可以看出,它具有良好的晶体管特性而不会出现滞后现象。需要注意的是,在图30中,“e”表示10的指数。例如,“1e-10”表示1×10-10
如上所述,已经详细描述了优选实施方式等。然而,本公开不限于前述实施方式,并且在不脱离权利要求中描述的范围的情况下可以对前述实施方式添加各种修改和替换。
例如,本公开的各方面如下。
<1>一种制造场效应晶体管的方法,该场效应晶体管包括源电极和漏电极、栅电极、有源层和栅极绝缘层,所述方法包括:
蚀刻所述栅极绝缘层,
其中,所述栅极绝缘层是包含A元素和选自B元素和C元素中的至少一种的金属氧化物,
所述A元素是选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te所组成的组中的至少一种,
所述B元素是选自由Ga、Ti、Zr和Hf所组成的组中的至少一种,
所述C元素是选自由元素周期表中的第2族元素所组成的组中至少一种,
当形成选自由所述源电极和所述漏电极、所述栅电极和所述有源层中的至少一种时,使用蚀刻溶液A,并且
当蚀刻所述栅极绝缘层时,使用蚀刻溶液B,所述蚀刻溶液B是与所述蚀刻溶液A类型相同的蚀刻溶液。
<2>根据<1>所述的制造场效应晶体管的方法,
其中,至少所述栅电极是使用所述蚀刻溶液A来形成的。
<3>根据<1>或<2>所述的制造场效应晶体管的方法,
其中,至少所述源电极和所述漏电极是使用所述蚀刻溶液A来形成的。
<4>根据<1>至<3>中任一项所述的制造场效应晶体管的方法,
其中,至少所述有源层是使用所述蚀刻溶液A来形成的。
<5>根据<1>至<4>中任一项所述的制造场效应晶体管的方法,
其中,所述蚀刻溶液A是包含硝酸的蚀刻溶液,并且所述蚀刻溶液B是包含硝酸的蚀刻溶液。
<6>根据<1>至<5>中任一项所述的制造场效应晶体管的方法,
其中,所述有源层是氧化物半导体。
<7>根据<1>至<6>中任一项所述的制造场效应晶体管的方法,
其中,所述金属氧化物包含所述B元素。
<8>根据<1>至<7>中任一项所述的制造场效应晶体管的方法,
其中,所述金属氧化物包含所述C元素。
<9>根据<1>至<8>中任一项所述的制造场效应晶体管的方法,
其中,通过蚀刻所述栅极绝缘层来形成至少一个通孔。
<10>一种场效应晶体管,包括:
源电极和漏电极;
栅电极;
有源层,配置成当向所述栅电极施加预定的电压时在所述源电极和所述漏电极之间形成沟道;和
栅极绝缘层,设置在所述栅极和所述有源层之间,
其中,蚀刻所述栅极绝缘层,
所述栅极绝缘层是包含A元素和选自B元素和C元素中的至少一种的金属氧化物,
所述A元素是选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te所组成的组中的至少一种,
所述B元素是选自由Ga、Ti、Zr和Hf所组成的组中的至少一种,
所述C元素是选自由元素周期表中的第2族元素所组成的组中至少一种,
选自由所述源电极和所述漏电极、所述栅电极和所述有源层中的至少一种是使用蚀刻溶液A来形成的,并且
使用蚀刻溶液B来蚀刻所述栅极绝缘层,所述蚀刻溶液B是与所述蚀刻溶液A类型相同的蚀刻溶液。
<11>一种金属氧化物,其用作场效应晶体管的栅极绝缘层,所述金属氧化物包含:
A元素;和
选自B元素和C元素中的至少一种,
其中,所述A元素是选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te所组成的组中的至少一种,
所述B元素是选自由Ga、Ti、Zr和Hf所组成的组中的至少一种,
所述C元素是选自由元素周期表中的第2族元素所组成的组中至少一种,并且
所述金属氧化物在包含硝酸的湿法蚀刻溶液中的蚀刻速率为0.1nm/s或更大且20nm/s或更小。
<12>根据<11>所述的金属氧化物,
其中,所述湿法蚀刻溶液是包含6质量%硝酸的湿法蚀刻溶液。
<13>根据<11>或<12>所述的金属氧化物,
其中,所述湿法蚀刻溶液是包含50质量%磷酸的湿法蚀刻溶液。
<14>根据<13>所述的金属氧化物,
其中,所述湿法蚀刻溶液是包含6质量%硝酸、25质量%乙酸和50质量%磷酸的湿法蚀刻溶液。
<15>根据<11>至<14>中任一项所述的金属氧化物,
其中,所述湿法蚀刻溶液是用于在所述场效应晶体管的制造中形成所述栅极绝缘层之后形成选自有源层、栅电极和源电极和漏电极所组成的组中的至少一种的湿法蚀刻溶液。
<16>根据<15>所述的金属氧化物,
其中,选自所述有源层、所述栅电极和所述源电极和所述漏电极中的至少一种与所述栅极绝缘层接触。
<17>一种场效应晶体管,包括:
栅极绝缘层,其包含根据<11>至<16>中任一项所述的金属氧化物。

Claims (17)

1.一种制造场效应晶体管的方法,所述场效应晶体管包括源电极和漏电极、栅电极、有源层和栅极绝缘层,所述方法包括:
蚀刻所述栅极绝缘层,
其中,所述栅极绝缘层是包含A元素和选自B元素和C元素中的至少一种的金属氧化物,
所述A元素是选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te所组成的组中的至少一种,
所述B元素是选自由Ga、Ti、Zr和Hf所组成的组中的至少一种,
所述C元素是选自由元素周期表中的第2族元素所组成的组中至少一种,
当形成选自由所述源电极和所述漏电极、所述栅电极和所述有源层所组成的组中的至少一种时,使用蚀刻溶液A,并且
当蚀刻所述栅极绝缘层时,使用蚀刻溶液B,所述蚀刻溶液B是与所述蚀刻溶液A类型相同的蚀刻溶液。
2.根据权利要求1所述的制造场效应晶体管的方法,
其中,至少所述栅电极是使用所述蚀刻溶液A来形成的。
3.根据权利要求1或2所述的制造场效应晶体管的方法,
其中,至少所述源电极和所述漏电极是使用所述蚀刻溶液A来形成的。
4.根据权利要求1至3中任一项所述的制造场效应晶体管的方法,
其中,至少所述有源层是使用所述蚀刻溶液A来形成的。
5.根据权利要求1至4中任一项所述的制造场效应晶体管的方法,
其中,所述蚀刻溶液A是包含硝酸的蚀刻溶液,并且所述蚀刻溶液B是包含硝酸的蚀刻溶液。
6.根据权利要求1至5中任一项所述的制造场效应晶体管的方法,
其中,所述有源层是氧化物半导体。
7.根据权利要求1至6中任一项所述的制造场效应晶体管的方法,
其中,所述金属氧化物包含所述B元素。
8.根据权利要求1至7中任一项所述的制造场效应晶体管的方法,
其中,所述金属氧化物包含所述C元素。
9.根据权利要求1至8中任一项所述的制造场效应晶体管的方法,
其中,通过蚀刻所述栅极绝缘层来形成至少一个通孔。
10.一种场效应晶体管,包括:
源电极和漏电极;
栅电极;
有源层;和
栅极绝缘层,
其中,所述栅极绝缘层被蚀刻,
所述栅极绝缘层是包含A元素和选自B元素和C元素中的至少一种的金属氧化物,
所述A元素是选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te所组成的组中的至少一种,
所述B元素是选自由Ga、Ti、Zr和Hf所组成的组中的至少一种,
所述C元素是选自由元素周期表中的第2族元素所组成的组中至少一种,
选自由所述源电极和所述漏电极、所述栅电极和所述有源层所组成的组中的至少一种是使用蚀刻溶液A来形成的,并且
使用蚀刻溶液B来蚀刻所述栅极绝缘层,所述蚀刻溶液B是与所述蚀刻溶液A类型相同的蚀刻溶液。
11.一种金属氧化物,其用作场效应晶体管的栅极绝缘层,所述金属氧化物包含:
A元素;和
选自B元素和C元素中的至少一种,
其中,所述A元素是选自由Sc、Y、Ln(镧系元素)、Sb、Bi和Te所组成的组中的至少一种,
所述B元素是选自由Ga、Ti、Zr和Hf所组成的组中的至少一种,
所述C元素是选自由元素周期表中的第2族元素所组成的组中至少一种,并且
所述金属氧化物在包含硝酸的湿法蚀刻溶液中的蚀刻速率为0.1nm/s以上且20nm/s以下。
12.根据权利要求11所述的金属氧化物,
其中,所述湿法蚀刻溶液是包含6质量%硝酸的湿法蚀刻溶液。
13.根据权利要求11或12所述的金属氧化物,
其中,所述湿法蚀刻溶液是包含50质量%磷酸的湿法蚀刻溶液。
14.根据权利要求13所述的金属氧化物,
其中,所述湿法蚀刻溶液是包含6质量%硝酸、25质量%乙酸和50质量%磷酸的湿法蚀刻溶液。
15.根据权利要求11至14中任一项所述的金属氧化物,
其中,所述湿法蚀刻溶液是用于在所述场效应晶体管的制造中形成所述栅极绝缘层之后形成选自由有源层、栅电极以及源电极和漏电极所组成的组中的至少一种的湿法蚀刻溶液。
16.根据权利要求15所述的金属氧化物,
其中,选自所述有源层、所述栅电极以及所述源电极和所述漏电极所组成的组中的至少一种与所述栅极绝缘层接触。
17.一种场效应晶体管,包括:
栅极绝缘层,包含根据权利要求11至16中任一项所述的金属氧化物。
CN201910662255.7A 2018-07-23 2019-07-22 金属氧化物、场效应晶体管及其制造方法 Pending CN110752255A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018137401 2018-07-23
JP2018-137401 2018-07-23
JP2019132421A JP7476490B2 (ja) 2018-07-23 2019-07-18 金属酸化物、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP2019-132421 2019-07-18

Publications (1)

Publication Number Publication Date
CN110752255A true CN110752255A (zh) 2020-02-04

Family

ID=67438383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910662255.7A Pending CN110752255A (zh) 2018-07-23 2019-07-22 金属氧化物、场效应晶体管及其制造方法

Country Status (4)

Country Link
US (1) US10818770B2 (zh)
EP (1) EP3599646A3 (zh)
KR (2) KR20200011025A (zh)
CN (1) CN110752255A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019226000A1 (ko) * 2018-05-24 2019-11-28 한양대학교 산학협력단 선택소자 일체형 상변화 메모리 및 그 제조 방법
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311954A (ja) * 2000-04-28 2001-11-09 Hitachi Ltd 液晶表示装置とその製造方法
CN101728275A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 用于制造半导体器件的方法
CN101916785A (zh) * 2003-06-20 2010-12-15 夏普株式会社 半导体装置及其制造方法以及电子设备
CN106972062A (zh) * 2015-11-17 2017-07-21 株式会社理光 场效应晶体管及其制造方法,显示元件,显示装置,系统
CN107204291A (zh) * 2016-03-18 2017-09-26 株式会社理光 场效应晶体管、存储元件、显示元件和装置及系统的制法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6582655B2 (ja) 2015-07-14 2019-10-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
EP3125296B1 (en) 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US10312373B2 (en) 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
JP2017105013A (ja) 2015-12-08 2017-06-15 株式会社リコー ガスバリア性積層体、半導体装置、表示素子、表示装置、システム
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6907512B2 (ja) 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
JP6665536B2 (ja) 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6855848B2 (ja) 2016-03-18 2021-04-07 株式会社リコー 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法
EP3550595B1 (en) * 2016-11-30 2024-04-10 Ricoh Company, Ltd. Coating liquid for forming oxide or oxynitride insulator film and a method for manufacturing using the coating liquid

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311954A (ja) * 2000-04-28 2001-11-09 Hitachi Ltd 液晶表示装置とその製造方法
CN101916785A (zh) * 2003-06-20 2010-12-15 夏普株式会社 半导体装置及其制造方法以及电子设备
CN101728275A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 用于制造半导体器件的方法
CN106972062A (zh) * 2015-11-17 2017-07-21 株式会社理光 场效应晶体管及其制造方法,显示元件,显示装置,系统
CN107204291A (zh) * 2016-03-18 2017-09-26 株式会社理光 场效应晶体管、存储元件、显示元件和装置及系统的制法

Also Published As

Publication number Publication date
KR20200011025A (ko) 2020-01-31
KR20210125452A (ko) 2021-10-18
US20200027961A1 (en) 2020-01-23
US10818770B2 (en) 2020-10-27
EP3599646A2 (en) 2020-01-29
EP3599646A3 (en) 2020-04-01
KR102483109B1 (ko) 2022-12-29

Similar Documents

Publication Publication Date Title
CN107204291B (zh) 场效应晶体管、存储元件、显示元件和装置及系统的制法
TWI783191B (zh) 製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法
JP6562089B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
TW201712875A (zh) 場效電晶體、顯示元件、影像顯示裝置及系統
EP3118900B1 (en) Field-effect transistor, display element, image display device, and system
JP2017107949A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
WO2017159810A1 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2017163118A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
TWI757615B (zh) 用於形成金屬氧化物薄膜的塗佈液、氧化物絕緣膜、場效電晶體、顯示元件、影像顯示裝置及系統
KR102483109B1 (ko) 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
TWI724472B (zh) 金屬氧化物、場效電晶體及製造該場效電晶體的方法
JP2018157210A (ja) 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP2017112361A (ja) 電界効果型トランジスタの製造方法
JP2012151174A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR20190117655A (ko) 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
CN106876475B (zh) 场效应晶体管、显示元件、图像显示装置以及系统
JP6794706B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6676990B2 (ja) 電界効果型トランジスタの製造方法
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP2018156963A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200204

RJ01 Rejection of invention patent application after publication