Nothing Special   »   [go: up one dir, main page]

CN110364527B - 集成电路器件 - Google Patents

集成电路器件 Download PDF

Info

Publication number
CN110364527B
CN110364527B CN201910103246.4A CN201910103246A CN110364527B CN 110364527 B CN110364527 B CN 110364527B CN 201910103246 A CN201910103246 A CN 201910103246A CN 110364527 B CN110364527 B CN 110364527B
Authority
CN
China
Prior art keywords
fin
device region
separation insulating
insulating portion
fin separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910103246.4A
Other languages
English (en)
Other versions
CN110364527A (zh
Inventor
李敏成
金一龙
吕京奂
郑在烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110364527A publication Critical patent/CN110364527A/zh
Application granted granted Critical
Publication of CN110364527B publication Critical patent/CN110364527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路器件包括：衬底，包括第一器件区和第二器件区；在第一器件区上的第一鳍状物分隔绝缘部分；成对的第一鳍型有源区，在第一器件区中彼此隔开且其间具有第一鳍状物分隔绝缘部分，并沿第一水平方向共线地延伸；第二鳍状物分隔绝缘部分，在第一器件区和第二器件区上沿第二水平方向延伸；以及成对的第二鳍型有源区，彼此隔开且其间具有第二鳍状物分隔绝缘部分，并沿第一水平方向共线地延伸，其中第一鳍状物分隔绝缘部分和第二鳍状物分隔绝缘部分彼此竖直地重叠。

Description

集成电路器件
技术领域
发明构思涉及集成电路器件，更具体地，涉及包括鳍型场效应晶体管的集成电路器件。
背景技术
近来，随着集成电路器件的按比例缩小快速发展，对于在集成电路器件中不仅获得高的操作速度而且获得高的操作精度的期望已经增加。因此，已经进行了各种研究，用于提供具有优化或改善结构的集成电路器件，该结构能够实现包括提供最佳或改善性能的晶体管的集成电路器件。
发明内容
发明构思提供了具有以下结构的集成电路器件：其中可以根据晶体管中的每个沟道类型而提供最佳或改善的性能，即使器件区的面积取决于集成电路器件的按比例缩小而减小。
根据发明构思的一些示例实施方式，提供了一种集成电路器件，其包括：衬底，包括第一器件区和与第一器件区隔开的第二器件区；器件隔离区，在第一器件区与第二器件区之间；第一鳍状物分隔绝缘部分，布置在第一器件区上并且在第一水平方向上具有第一宽度；成对的第一鳍型有源区，在第一器件区中，所述成对的第一鳍型有源区包括彼此隔开的第一元件和第二元件，第一鳍状物分隔绝缘部分在第一元件与第二元件之间，第一元件和第二元件在第一水平方向上共线地延伸；第二鳍状物分隔绝缘部分，在第一器件区、器件隔离区和第二器件区上沿第二水平方向延伸，并且在第一水平方向上具有比第一宽度小的第二宽度，第二水平方向交叉第一水平方向；以及成对的第二鳍型有源区，在第二器件区中彼此隔开且其间具有第二鳍状物分隔绝缘部分，并沿第一水平方向共线地延伸。第一鳍状物分隔绝缘部分和第二鳍状物分隔绝缘部分彼此竖直地重叠。
根据发明构思的一些示例实施方式，提供了一种集成电路器件，其包括：衬底，包括第一器件区和与第一器件区隔开的第二器件区；器件隔离区，在第一器件区与第二器件区之间；在第一器件区上的第一鳍状物分隔绝缘部分；在第一器件区中的多对第一鳍型有源区，所述多对的每个包括第一元件和第二元件，第二元件与第一元件隔开且其间具有第一鳍状物分隔绝缘部分，第一元件沿第一水平方向与第二元件共线地延伸；多个第二鳍状物分隔绝缘部分，在第一器件区、器件隔离区和第二器件区上沿第二水平方向延伸，并且彼此间隔开，第二水平方向交叉第一水平方向；以及在第二器件区中的多个第二鳍型有源区，所述多个第二鳍型有源区布置成沿交叉所述多个第二鳍状物分隔绝缘部分的方向延伸的直线。第一鳍状物分隔绝缘部分和所述多个第二鳍状物分隔绝缘部分彼此竖直地重叠。
根据发明构思的一些示例实施方式，提供了一种集成电路器件，其包括：衬底，包括彼此间隔开的第一器件区和第二器件区；在第一器件区上的第一鳍状物分隔绝缘部分；在第一器件区中的成对的第一鳍型有源区，所述成对的第一鳍型有源区包括第一元件和第二元件，第二元件与第一元件隔开且其间具有第一鳍状物分隔绝缘部分，第一元件沿第一水平方向与第二元件共线地延伸；器件隔离区；多个第二鳍状物分隔绝缘部分，覆盖第一鳍状物分隔绝缘部分的上表面并竖直地重叠第一鳍状物分隔绝缘部分，所述多个第二鳍状物分隔绝缘部分沿第二水平方向从第一器件区的上部经过器件隔离区延伸到第二器件区的上部，第二水平方向交叉第一水平方向；以及在第二器件区中的多个第二鳍型有源区，所述多个第二鳍型有源区彼此隔开且其间具有所述多个第二鳍状物分隔绝缘部分，所述多个第二鳍型有源区沿第一水平方向共线地延伸。
附图说明
发明构思的实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：
图1是用于说明根据一些示例实施方式的集成电路器件的平面布局图；
图2A是沿图1的线X1-X1'截取的剖视图，图2B是沿图1的线X2-X2'截取的剖视图，图2C是沿图1的线Y1-Y1'截取的剖视图，图2D是沿图1的线Y2-Y2'截取的剖视图；
图3A是用于说明根据一些示例实施方式的集成电路器件的剖视图；
图3B是用于说明根据一些示例实施方式的集成电路器件的剖视图；
图4A和4B是用于说明根据一些示例实施方式的集成电路器件的剖视图；
图5A和5B是用于说明根据一些示例实施方式的集成电路器件的剖视图；
图6A和6B是用于说明根据一些示例实施方式的集成电路器件的剖视图；
图7A至17D是根据工艺顺序的剖视图，用于说明根据一些示例实施方式的制造集成电路器件的方法，其中图7A、8A、9A、10A、11A、12A、13A、14A、15A、16A和17A的每个是按照与沿图1的线X1-X1'截取的剖面对应的部分的工艺顺序的剖视图，图7B、8B、9B、10B、11B、12B、13B、14B、15B、16B和17B的每个是按照与沿图1的线X2-X2'截取的剖面对应的部分的工艺顺序的剖视图，图7C、8C、9C、10C、11C、12C、13C、14C、15C、16C和17C的每个是按照与沿图1的线Y1-Y1'截取的剖面对应的部分的工艺顺序的剖视图，图7D、8D、9D、10D、11D、12D、13D、14D、15D、16D和17D的每个是按照与沿图1的线Y2-Y2'截取的剖面对应的部分的工艺顺序的剖视图；
图18至24分别是用于说明根据一些示例实施方式的集成电路器件的平面布局图；
图25A是用于说明根据一些示例实施方式的集成电路器件的主要构造的平面布局图，图25B是沿图25A的线X2-X2'截取的剖视图；以及
图26和27分别是用于说明根据一些示例实施方式的集成电路器件的平面布局图。
具体实施方式
在下文中，将参照附图详细描述示例实施方式。在附图中，同样的元件由同样的附图标记表示，并且下面省略其重复描述。
图1至2D是用于说明根据一些示例实施方式的集成电路器件100的图。图1是示出集成电路器件100的主要部件的平面布局图，图2A是沿图1的线X1-X1'截取的剖视图，图2B是沿图1的线X2-X2'截取的剖视图，图2C是沿图1的线Y1-Y1'截取的剖视图，图2D是沿图1的线Y2-Y2'截取的剖视图。集成电路器件100可以包括包含鳍型场效应晶体管(FinFET)的逻辑单元。
参照图1至2D，集成电路器件100包括在衬底110上的逻辑单元LC。
衬底110可以具有在竖直水平LV1处沿水平方向(例如X-Y平面方向)延伸的主表面110M。衬底110可以包括诸如Si或Ge的半导体，或诸如SiGe、SiC、GaAs、InAs或InP的化合物半导体。衬底110可以包括导电区，例如掺杂有杂质的阱或掺杂有杂质的结构。
逻辑单元LC可以包括第一器件区RX1和第二器件区RX2。在第一器件区RX1中，存在从衬底110竖直地突出的多个第一鳍型有源区F1A和F1B。在第二器件区RX2中，存在从衬底110竖直地突出的多个第二鳍型有源区F2A、F2B和F2C。在第一器件区RX1与第二器件区RX2之间，在衬底110中可以存在或者可以包括深沟槽DT，并且在深沟槽DT中，可以存在或者可以包括器件隔离区DTA。多个第一鳍型有源区F1A和F1B以及多个第二鳍型有源区F2A、F2B和F2C可以沿逻辑单元LC的宽度方向(例如X方向)彼此平行延伸。
在第一器件区RX1和第二器件区RX2上，可以存在或者可以包括器件隔离膜112，器件隔离膜112在多个第一鳍型有源区F1A和F1B的每个之间以及多个第二鳍型有源区F2A、F2B和F2C的每个之间。器件隔离膜112可以覆盖多个第一鳍型有源区F1A和F1B的每个的两个侧壁以及多个第二鳍型有源区F2A、F2B和F2C的每个的两个侧壁。多个第一鳍型有源区F1A和F1B以及多个第二鳍型有源区F2A、F2B和F2C可以突出超过器件隔离膜112。
第一鳍状物分隔绝缘部分FS11可以或者可以包括布置在第一器件区RX1上。在一些示例实施方式中，第一鳍状物分隔绝缘部分FS11可以是或者可以包括器件隔离膜112的一部分。第一鳍状物分隔绝缘部分FS11可以在X方向上具有第一宽度W1。
在一些示例实施方式中，器件隔离膜112、器件隔离区DTA和第一鳍状物分隔绝缘部分FS11可以包括彼此相同的绝缘材料。例如，器件隔离膜112、器件隔离区DTA和第一鳍状物分隔绝缘部分FS11可以每个包括硅氧化物膜，但发明构思不限于此。
在第一器件区RX1中，多个第一鳍型有源区F1A和F1B可以包括彼此隔开的成对的第一鳍型有源区F1A和F1B，第一鳍状物分隔绝缘部分FS11在它们之间并且沿X方向共线地延伸。
彼此间隔开的多个第二鳍状物分隔绝缘部分FS12可以或者可以包括布置在第二器件区RX2上。多个第二鳍状物分隔绝缘部分FS12可以沿逻辑单元LC的高度方向(例如Y方向)在第一器件区RX1、器件隔离区DTA和第二器件区RX2的每个上延伸较长。多个第二鳍状物分隔绝缘部分FS12可以每个在X方向上具有小于第一宽度W1的第二宽度W2。在X方向上，第二宽度W2可以大于栅极结构GS的宽度。虽然图1示出了在X方向上具有基本相同宽度的多个第二鳍状物分隔绝缘部分FS12，但发明构思不限于此。多个第二鳍状物分隔绝缘部分FS12可以具有彼此不同的宽度。虽然图1示出了在Y方向上具有基本相同长度的多个第二鳍状物分隔绝缘部分FS12，但发明构思不限于此。在一些示例实施方式中，多个第二鳍状物分隔绝缘部分FS12可以在Y方向上具有彼此不同的长度。
在第二器件区RX2中，多个第二鳍型有源区F2A、F2B和F2C可以包括布置成沿交叉多个第二鳍状物分隔绝缘部分FS12的X方向延伸的直线的三个第二鳍型有源区F2A、F2B和F2C。在这三个第二鳍型有源区F2A、F2B和F2C之中，一对相邻的第二鳍型有源区F2A和F2B以及一对相邻的第二鳍型有源区F2B和F2C可以每个彼此间隔开，并且一个第二鳍状物分隔绝缘部分FS12在它们之间。在第二器件区RX2上，多个第二鳍状物分隔绝缘部分FS12可以每个在成对的第二鳍型有源区F2A和F2B或成对的第二鳍型有源区F2B和F2C之间延伸。
第二鳍状物分隔绝缘部分FS12可以包括彼此一体连接的上绝缘部分US和下绝缘部分LS。上绝缘部分US可以沿Y方向在第一器件区RX1、器件隔离区DTA和第二器件区RX2上延伸较长。下绝缘部分LS可以从上绝缘部分US朝衬底110突出。下绝缘部分LS可以不布置在器件隔离区DTA中。在第一器件区RX1上，第二鳍状物分隔绝缘部分FS12的下绝缘部分LS可以在成对的第一鳍型有源区F1A和F1B之间。在第二器件区RX2上，第二鳍状物分隔绝缘部分FS12的下绝缘部分LS可以在成对的第二鳍型有源区F2A和F2B之间或者在成对的第二鳍型有源区F2B和F2C之间。
在第一器件区RX1上，第一鳍状物分隔绝缘部分FS11的一部分和第二鳍状物分隔绝缘部分FS12的一部分可以彼此竖直地重叠。第一鳍状物分隔绝缘部分FS11可以包括面向X方向的彼此相反侧的第一侧壁S1和第二侧壁S2。在第一器件区RX1中，多个第二鳍状物分隔绝缘部分FS12中的一个可以接触第一侧壁S1，而另一个可以接触第二侧壁S2。
多个第二鳍状物分隔绝缘部分FS12的每个的竖直长度(例如Z方向上的长度)可以大于第一鳍状物分隔绝缘部分FS11的竖直长度。第一鳍状物分隔绝缘部分FS11的最下表面竖直水平可以与衬底110的主表面110M的竖直水平LV1基本相同。然而，发明构思不限于此。在一些示例实施方式中，第一鳍状物分隔绝缘部分FS11的最下表面竖直水平可以低于或高于衬底110的主表面110M的竖直水平LV1。这里使用的术语“竖直水平”是指相对于衬底110的主表面110M在竖直方向例如±Z方向上的长度。
第二鳍状物分隔绝缘部分FS12的最下表面竖直水平LV2可以高于第一鳍状物分隔绝缘部分FS11的最下表面竖直水平LV1。第一鳍状物分隔绝缘部分FS11的最上表面竖直水平LV3和第二鳍状物分隔绝缘部分FS12的最上表面竖直水平LV4可以彼此不同。在一些示例实施方式中，第二鳍状物分隔绝缘部分FS12的最上表面竖直水平LV4可以高于第一鳍状物分隔绝缘部分FS11的最上表面竖直水平LV3。第一鳍状物分隔绝缘部分FS11的最上表面竖直水平LV3可以与器件隔离膜112的最上表面竖直水平基本相同。第一鳍状物分隔绝缘部分FS11的最上表面竖直水平LV3可以低于成对的第一鳍型有源区F1A和F1B的最上表面竖直水平LVF，第二鳍状物分隔绝缘部分FS12的最上表面竖直水平LV4可以高于成对的第一鳍型有源区F1A和F1B的最上表面竖直水平LVF。
多个栅极结构GS可以沿Y方向在衬底110上延伸较长。多个栅极结构GS可以在X方向上分别具有相同的宽度，并且可以或者可以包括在X方向上以规则的节距布置。第二鳍状物分隔绝缘部分FS12的最上表面竖直水平LV4可以高于多个栅极结构GS的最上表面竖直水平LVG。
多个栅极结构GS可以包括沿Y方向在第一器件区RX1、器件隔离区DTA和第二器件区RX2上延伸较长的正常栅极结构GS1。第二鳍状物分隔绝缘部分FS12可以在第一器件区RX1、器件隔离区DTA和第二器件区RX2上平行于正常栅极结构GS1延伸。
在第一器件区RX1和第二器件区RX2中，多个栅极结构GS的正常栅极结构GS1可以覆盖多个第一鳍型有源区F1A和F1B与多个第二鳍型有源区F2A、F2B和F2C的每个的上表面和两个侧壁、以及器件隔离膜112的上表面。在第一器件区RX1和第二器件区RX2中，可以存在或者可以包括沿着多个正常栅极结构GS1的多个MOS晶体管。多个MOS晶体管可以是其中沟道形成在多个第一鳍型有源区F1A和F1B与多个第二鳍型有源区F2A、F2B和F2C的每个的上表面和两个侧壁处的三维MOS晶体管。在一些示例实施方式中，第一器件区RX1可以是或者可以包括NMOS晶体管区，并且多个第一鳍型有源区F1A和F1B可以包括N型沟道区。第二器件区RX2可以是或者可以包括PMOS晶体管区，并且多个第二鳍型有源区F2A、F2B和F2C可以包括P型沟道区。然而，发明构思不限于此，可以在其中进行各种修改和改变。例如，第一器件区RX1可以是或者可以包括PMOS晶体管区，并且第二器件区RX2可以是或者可以包括NMOS晶体管区。
多个栅极结构GS可以包括一对虚设栅极结构DGS11和DGS12以及一对虚设栅极结构DGS21和DGS22，它们的每个在Y方向上彼此隔开并且第二鳍状物分隔绝缘部分FS12在它们之间。该对虚设栅极结构DGS11和DGS12以及该对虚设栅极结构DGS21和DGS22可以每个沿Y方向与第二鳍状物分隔绝缘部分FS12一起共线地延伸。
在多个栅极结构GS中，正常栅极结构GS1和虚设栅极结构DGS11、DGS12、DGS21和DGS22可以包括彼此相同的材料。在一些示例实施方式中，正常栅极结构GS1以及虚设栅极结构DGS11、DGS12、DGS21和DGS22可以包括彼此相同的金属，并且可以具有彼此基本相同的堆叠结构。然而，虚设栅极结构DGS11、DGS12、DGS21和DGS22可以在集成电路器件100的操作期间保持电浮置状态。
多个栅极结构GS可以每个具有栅极绝缘膜132和栅极线GL的堆叠结构。栅极绝缘膜132可以覆盖栅极线GL的底表面和两个侧壁。栅极绝缘膜132可以包括硅氧化物膜、高k电介质膜或其组合。高k电介质膜可以包括具有比硅氧化物膜的介电常数大的介电常数的材料。高k电介质膜可以包括金属氧化物或金属氮氧化物。在第一器件区RX1中的第一鳍型有源区F1A和F1B与栅极绝缘膜132之间以及在第二器件区RX2中的第二鳍型有源区F2A、F2B和F2C与栅极绝缘膜132之间可以存在或者可以包括界面膜(未示出)。界面膜可以包括氧化物膜、氮化物膜和/或氮氧化物膜。
多个栅极线GL可以具有其中按所述顺序堆叠金属氮化物层、金属层、导电盖层和间隙填充金属膜的结构。金属氮化物层和金属层可以包括从Ti、Ta、W、Ru、Nb、Mo和Hf中选择的至少一种金属。间隙填充金属膜可以包括W膜或Al膜。多个栅极线GL可以每个包括功函数金属包含层。功函数金属包含层可以包括从Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd中选择的至少一种金属。在一些示例实施方式中，多个栅极线GL可以每个包括TiAlC/TiN/W堆叠结构、TiN/TaN/TiAlC/TiN/W堆叠结构或TiN/TaN/TiN/TiAlC/TiN/W堆叠结构，但发明构思不限于此。
多个栅极结构GS的每个的上表面可以被栅极绝缘盖层140覆盖。栅极绝缘盖层140可以包括硅氮化物膜。
多个第一绝缘间隔物120可以覆盖多个栅极结构GS的每个的两个侧壁。多个第一绝缘间隔物120可以与多个栅极结构GS一起沿Y方向以线形延伸较长。多个第二绝缘间隔物122可以覆盖多个第二鳍状物分隔绝缘部分FS12的每个的两个侧壁。多个第二绝缘间隔物122可以与多个第二鳍状物分隔绝缘部分FS12一起沿Y方向以线形延伸较长。多个第一绝缘间隔物120和多个第二绝缘间隔物122可以包括硅氮化物、SiOCN膜、SiCN膜或其组合。
多个第二绝缘间隔物122的竖直长度(Z方向上的长度)可以不同于多个第一绝缘间隔物120的竖直长度(Z方向上的长度)。在一些示例实施方式中，多个第二绝缘间隔物122中的一些的竖直长度可以小于多个第一绝缘间隔物120的竖直长度。多个第二绝缘间隔物122的最上表面的竖直水平可以低于多个第一绝缘间隔物120的最上表面的竖直水平。
在第一器件区RX1上，多个第二绝缘间隔物122中的一些的最下表面竖直水平可以低于多个第一鳍型有源区F1A和F1B的每个的最上表面竖直水平LVF。在一些示例实施方式中，多个第二绝缘间隔物122中的另一些的最下表面竖直水平可以与第一鳍状物分隔绝缘部分FS11的最上表面竖直水平LV3基本相同。
在第一器件区RX1和第二器件区RX2中，在多个第一鳍型有源区F1A和F1B以及多个第二鳍型有源区F2A、F2B和F2C中可以存在或者可以包括多个凹陷124R。多个凹陷124R可以填充有多个源/漏区124。多个源/漏区124可以包括从多个第一鳍型有源区F1A和F1B以及多个第二鳍型有源区F2A、F2B和F2C的每个的包括在多个凹陷124R的内壁中的表面外延生长的半导体层。在一些示例实施方式中，多个源/漏区124可以包括多个外延生长的SiGe层、外延生长的Si层和/或外延生长的SiC层。在一些示例实施方式中，第一器件区RX1上的多个源/漏区124可以包括外延生长的Si层和/或外延生长的SiC层。在一些示例实施方式中，第二器件区RX2上的多个源/漏区124可以包括多个外延生长的SiGe层。
栅极间绝缘膜128可以位于多个栅极结构GS之间、两个相邻的第二鳍状物分隔绝缘部分FS12之间、以及栅极结构GS与第二鳍状物分隔绝缘部分FS12之间的每个中。多个源/漏区124可以被栅极间绝缘膜128覆盖。栅极间绝缘膜128可以包括与第一鳍状物分隔绝缘部分FS11的上表面接触的部分。栅极间绝缘膜128可以包括硅氧化物膜。
上绝缘盖层150可以平行于衬底110的主表面110M延伸，以覆盖多个栅极绝缘盖层140、多个第一绝缘间隔物120、多个第二鳍状物分隔绝缘部分FS12和栅极间绝缘膜128。上绝缘盖层150可以包括硅氧化物膜、硅氮化物膜、多晶硅膜或其组合。层间绝缘膜170可以在上绝缘盖层150上。层间绝缘膜170可以包括硅氧化物膜、硅氮化物膜或其组合。
虽然图2A至2D示出了每个具有包括平直表面的底表面的第一鳍状物分隔绝缘部分FS11和多个第二鳍状物分隔绝缘部分FS12，但发明构思不限于此。在一些示例实施方式中，第一鳍状物分隔绝缘部分FS11和多个第二鳍状物分隔绝缘部分FS12的每个的底表面可以包括包含在圆形的一部分或椭圆形的一部分中的弯曲表面。在一些示例实施方式中，第一鳍状物分隔绝缘部分FS11和多个第二鳍状物分隔绝缘部分FS12的每个的底表面可以包括具有朝衬底110尖锐地突出的点的非平坦表面。
在一些示例实施方式中，第一鳍状物分隔绝缘部分FS11和多个第二鳍状物分隔绝缘部分FS12的每个可以包括单一绝缘膜或作为多个绝缘膜的组合的复合绝缘膜。虽然第一鳍状物分隔绝缘部分FS11和多个第二鳍状物分隔绝缘部分FS12中包括的绝缘膜可以包括硅氧化物膜、硅氮化物膜、SiOCN膜、SiCN膜或其组合，但发明构思不限于此。在一些示例实施方式中，第一鳍状物分隔绝缘部分FS11和多个第二鳍状物分隔绝缘部分FS12中的至少一些可以包括气隙。
图1至2D所示的集成电路器件100包括在第一器件区RX1上的包括第一鳍状物分隔绝缘部分FS11和多个第二鳍状物分隔绝缘部分FS12的组合的第一鳍状物分隔区FSA1，并且包括在第二器件区RX2上的包括多个第二鳍状物分隔绝缘部分FS12的第二鳍状物分隔区FSA2。当集成电路器件100在第一器件区RX1中相比第二器件区RX2包括具有彼此不同类型的沟道的晶体管时，集成电路器件100可以在第一器件区RX1和第二器件区RX2中包括具有彼此不同结构和彼此不同组合的鳍状物分隔区，因而载流子迁移率可以根据包括彼此不同导电类型的沟道的第一器件区RX1和第二器件区RX2中的每个沟道区的导电类型而独立地改善。如上所述，通过根据集成电路器件100的第一器件区RX1和第二器件区RX2的每个中包括的晶体管的沟道类型而使用第一鳍状物分隔绝缘部分FS11和多个第二鳍状物分隔绝缘部分FS12的最佳或改善组合，可以提供第一鳍状物分隔区FSA1或第二鳍状物分隔区FSA2。因此，虽然可以在集成电路器件100中包括的晶体管之间提供稳定的隔离区，但是可以根据每个晶体管的沟道类型而提供最佳或改善的性能，并且可以提高集成电路器件的可靠性。
图3A是用于说明根据一些示例实施方式的集成电路器件100A的剖视图，并且是与沿图1的线X1-X1'截取的剖面对应的部分的剖视图。在图3A中，与图1至2D中的元件相同的元件由相同的附图标记表示，并且下面省略其重复描述。
参照图3A，集成电路器件100A可以具有与图1至2D所示的集成电路器件100基本相同的构造。然而，集成电路器件100A包括多个第二鳍状物分隔绝缘部分FS12A代替多个第二鳍状物分隔绝缘部分FS12。
多个第二鳍状物分隔绝缘部分FS12A可以每个具有其中按所述顺序堆叠第一绝缘膜162A、第二绝缘膜164A和第三绝缘膜166A的多层结构。
在第一器件区RX1(参照图1)上，第一绝缘膜162A可以接触第一鳍状物分隔绝缘部分FS11。第一绝缘膜162A可以具有与第一鳍状物分隔绝缘部分FS11不同的成分。在一些示例实施方式中，第一鳍状物分隔绝缘部分FS11可以包括硅氧化物膜，并且第一绝缘膜162A可以包括硅氮化物膜。第一绝缘膜162A可以覆盖第一鳍型有源区F1A和F1B的侧壁、多个第二绝缘间隔物122的侧壁以及栅极间绝缘膜128的侧壁。在一些示例实施方式中，第一绝缘膜162A可以通过原子层沉积(ALD)工艺形成。
第二绝缘膜164A和第三绝缘膜166A可以包括通过彼此不同的沉积方法而形成的硅氧化物膜。例如，第二绝缘膜164A可以是或者可以包括通过ALD工艺形成的膜，并且第三绝缘膜166A可以是或者可以包括通过诸如等离子体增强化学气相沉积(PECVD)工艺的化学气相沉积(CVD)工艺而形成的膜。在多个第二鳍状物分隔绝缘部分FS12A中，在成对的第一鳍型有源区F1A和F1B之间的空间中的部分可以包括第一绝缘膜162A和第二绝缘膜164A，并且在比成对的第一鳍型有源区F1A和F1B的竖直水平高的竖直水平处的部分可以包括第一绝缘膜162A、第二绝缘膜164A和第三绝缘膜166A。多个第二鳍状物分隔绝缘部分FS12A的详细构造与以上参照图1至2D描述的多个第二鳍状物分隔绝缘部分FS12的详细构造基本相同。
图3B是用于说明根据一些示例实施方式的集成电路器件100B的剖视图，并且是与沿图1的线X1-X1'截取的剖面对应的部分的剖视图。在图3B中，与图1至2D中的元件相同的元件由相同的附图标记表示，并且下面省略其重复描述。
参照图3B，集成电路器件100B可以具有与图1至2D所示的集成电路器件100基本相同的构造。然而，集成电路器件100B包括多个第二鳍状物分隔绝缘部分FS12B代替多个第二鳍状物分隔绝缘部分FS12。
多个第二鳍状物分隔绝缘部分FS12B可以每个具有其中按所述顺序堆叠第一绝缘膜162B和第二绝缘膜164B的多层结构。
在第一器件区RX1上，多个第二鳍状物分隔绝缘部分FS12B的第一绝缘膜162B可以接触第一鳍状物分隔绝缘部分FS11。第一绝缘膜162B可以具有与第一鳍状物分隔绝缘部分FS11不同的成分。在一些示例实施方式中，第一鳍状物分隔绝缘部分FS11可以包括硅氧化物膜，并且与第一鳍状物分隔绝缘部分FS11接触的第一绝缘膜162B可以包括硅氮化物膜。第一绝缘膜162B可以通过ALD工艺形成。第二绝缘膜164B可以包括硅氧化物膜。第二绝缘膜164B可以包括通过例如PECVD工艺的CVD工艺而形成的硅氧化物膜。在多个第二鳍状物分隔绝缘部分FS12B中，在成对的第一鳍型有源区F1A和F1B之间的空间中的部分可以包括第一绝缘膜162B，在比成对的第一鳍型有源区F1A和F1B的竖直水平高的竖直水平处的部分可以包括第一绝缘膜162B和第二绝缘膜164B。多个第二鳍状物分隔绝缘部分FS12B的详细构造与以上参照图1至2D描述的多个第二鳍状物分隔绝缘部分FS12的详细构造基本相同。
图4A和4B是用于说明根据一些示例实施方式的集成电路器件100C的剖视图。图4A是与沿图1的线X1-X1'截取的剖面对应的部分的剖视图，图4B是与沿图1的线X2-X2'截取的剖面对应的部分的剖视图。在图4A和4B中，与图1至2D中的元件相同的元件由相同的附图标记表示，并且下面省略其重复描述。
参照图4A和4B，集成电路器件100C可以具有与图1至2D所示的集成电路器件100基本相同的构造。然而，集成电路器件100C包括多个第二鳍状物分隔绝缘部分FS12C代替多个第二鳍状物分隔绝缘部分FS12。
多个第二鳍状物分隔绝缘部分FS12C的最下表面竖直水平LVC可以与衬底110的主表面110M的竖直水平LV1(参照图2A和2B)基本相同。在一些示例实施方式中，如图2A所示，第一鳍状物分隔绝缘部分FS11的最下表面的竖直水平可以与衬底110的主表面110M的竖直水平LV1基本相同。在这种情况下，多个第二鳍状物分隔绝缘部分FS12C的最下表面竖直水平LVC和第一鳍状物分隔绝缘部分FS11的最下表面的竖直水平可以彼此基本相同。
第二鳍状物分隔绝缘部分FS12C可以包括彼此一体连接的上绝缘部分US和下绝缘部分LSC。在第一器件区RX1上，第二鳍状物分隔绝缘部分FS12C的下绝缘部分LSC可以在成对的第一鳍型有源区F1A和F1B之间。在第二器件区RX2上，第二鳍状物分隔绝缘部分FS12C的下绝缘部分LSC可以在成对的第二鳍型有源区F2A和F2B之间或者在成对的第二鳍型有源区F2B和F2C之间。多个第二鳍状物分隔绝缘部分FS12C的详细构造与以上参照图1至2D描述的多个第二鳍状物分隔绝缘部分FS12的详细构造基本相同。
图5A和5B是用于说明根据一些示例实施方式的集成电路器件100D的剖视图。图5A是与沿图1的线X1-X1'截取的剖面对应的部分的剖视图，图5B是与沿图1的线X2-X2'截取的剖面对应的部分的剖视图。在图5A和5B中，与图1至2D中的元件相同的元件由相同的附图标记表示，并且下面省略其重复描述。
参照图5A和5B，集成电路器件100D可以具有与图1至2D所示的集成电路器件100基本相同的构造。然而，集成电路器件100D包括多个第二鳍状物分隔绝缘部分FS12D代替多个第二鳍状物分隔绝缘部分FS12。
多个第二鳍状物分隔绝缘部分FS12D的最下表面竖直水平LVD可以低于衬底110的主表面110M的竖直水平LV1。在一些示例实施方式中，第一鳍状物分隔绝缘部分FS11的最下表面的竖直水平可以与衬底110的主表面110M的竖直水平LV1基本相同。在这种情况下，多个第二鳍状物分隔绝缘部分FS12D的最下表面竖直水平LVD可以低于第一鳍状物分隔绝缘部分FS11的最下表面的竖直水平。
第二鳍状物分隔绝缘部分FS12D可以包括彼此一体连接的上绝缘部分US和下绝缘部分LSD。在第一器件区RX1上，第二鳍状物分隔绝缘部分FS12D的下绝缘部分LSD可以在成对的第一鳍型有源区F1A和F1B之间。在第二器件区RX2上，第二鳍状物分隔绝缘部分FS12D的下绝缘部分LSD可以在成对的第二鳍型有源区F2A和F2B之间或者在成对的第二鳍型有源区F2B和F2C之间。多个第二鳍状物分隔绝缘部分FS12D的详细构造与以上参照图1至2D描述的多个第二鳍状物分隔绝缘部分FS12的详细构造基本相同。
图6A和6B是用于说明根据一些示例实施方式的集成电路器件100E的剖视图。图6A是与沿图1的线Y1-Y1'截取的剖面对应的部分的剖视图，图6B是与沿图1的线Y2-Y2'截取的剖面对应的部分的剖视图。在图6A和6B中，与图1至2D中的元件相同的元件由相同的附图标记表示，并且下面省略其重复描述。
参照图6A和6B，集成电路器件100E可以具有与图1至2D所示的集成电路器件100基本相同的构造。然而，集成电路器件100E包括器件隔离膜112E和第一鳍状物分隔绝缘部分FS11E代替器件隔离膜112和第一鳍状物分隔绝缘部分FS11。
器件隔离膜112E和第一鳍状物分隔绝缘部分FS11E可以每个包括按所述顺序堆叠在衬底110上的第一绝缘衬垫114、第二绝缘衬垫116和掩埋绝缘膜118。第一绝缘衬垫114和第二绝缘衬垫116可以覆盖多个第一鳍型有源区F1A和F1B以及多个第二鳍型有源区F2A、F2B和F2C的相应下侧壁。在第二绝缘衬垫116上，掩埋绝缘膜118可以填充多个第一鳍型有源区F1A和F1B以及多个第二鳍型有源区F2A、F2B和F2C的相应下侧壁之间的空间。
在一些示例实施方式中，第一绝缘衬垫114可以包括第一氧化物膜。第一氧化物膜可以通过沉积工艺获得，或者可以通过热氧化多个第一鳍型有源区F1A和F1B以及多个第二鳍型有源区F2A、F2B和F2C的相应表面而获得。
在一些示例实施方式中，第二绝缘衬垫116可以用作应力源。向多个第一鳍型有源区F1A和F1B以及多个第二鳍型有源区F2A、F2B和F2C的各沟道区施加拉伸应力或压缩应力的材料可以用于形成第二绝缘衬垫116。例如，第二绝缘衬垫116可以包括硅氮化物(SiN)、硅氮氧化物(SiON)、硅硼氮化物(SiBN)、硅碳化物(SiC)、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、硅碳氧化物(SiOC)、多晶硅或其组合，但发明构思不限于此。在一些示例实施方式中，第二绝缘衬垫116的形成在第一器件区RX1上的部分和第二绝缘衬垫116的形成在第二器件区RX2上的部分可以包括彼此不同的材料，所述材料从上述材料中选择。
在一些示例实施方式中，掩埋绝缘膜118可以包括第二氧化物膜。第二氧化物膜可以包括通过沉积工艺或涂覆工艺形成的膜。例如，第二氧化物膜可以包括氟化硅酸盐玻璃(FSG)、无掺杂硅酸盐玻璃(USG)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、可流动氧化物(FOX)、等离子体增强原硅酸四乙酯(PE-TEOS)或东燃硅氮烷(tonen silazene)(TOSZ)，但发明构思不限于此。
根据本公开，通过使用以上参照图1至2D描述的第一鳍状物分隔绝缘部分FS11和多个第二鳍状物分隔绝缘部分FS12、图3A所示的多个第二鳍状物分隔绝缘部分FS12A、图3B所示的多个第二鳍状物分隔绝缘部分FS12B、图4A和4B所示的多个第二鳍状物分隔绝缘部分FS12C、图5A和5B所示的多个第二鳍状物分隔绝缘部分FS12D、图6A和6B所示的第一鳍状物分隔绝缘部分FS11E、以及在本公开的范围内由此进行各种修改和改变的第一鳍状物分隔绝缘部分和第二鳍状物分隔绝缘部分的各种结构和组合，可以提供各种鳍状物分隔区。因此，当在第一器件区RX1和第二器件区RX2中包含彼此不同导电类型的沟道区的晶体管被包括时，可以根据每个晶体管的沟道类型而精细地控制载流子迁移率，并且可以提高集成电路器件的可靠性。
图7A至17D是按照工艺顺序用于说明根据一些示例实施方式的制造集成电路器件的方法的剖视图。
图7A、8A、……、和17A每个示出了按照与沿图1的线X1-X1'截取的剖面对应的部分的工艺顺序的剖面结构。图7B、8B、……、和17B每个示出了按照与沿图1的线X2-X2'截取的剖面对应的部分的工艺顺序的剖面结构。图7C、8C、……、和17C每个示出了按照与沿图1的线Y1-Y1'截取的剖面对应的部分的工艺顺序的剖面结构。图7D、8D、……、和7D每个示出了按照与沿图1的线Y2-Y2'截取的剖面对应的部分的工艺顺序的剖面结构。现在将参照图7A至17D描述制造图1至2D所示的集成电路器件100的方法。在图7A至17D中，与图1至2D中的元件相同的元件由相同的附图标记表示，并且下面省略其重复描述。
参照图7A至7D，通过蚀刻第一器件区RX1和第二器件区RX2中的衬底110的一些区域，沿向上方向(Z方向)从衬底110的主表面110M突出并沿X方向相互平行延伸的多个鳍型有源区可以被形成，并且覆盖所述多个鳍型有源区的每个的下部的两个侧壁的器件隔离膜112可以被形成。限定第一器件区RX1和第二器件区RX2的深沟槽DT可以通过蚀刻器件隔离膜112的一部分和衬底110的一部分而形成，并且器件隔离区DTA可以通过用绝缘膜填充深沟槽DT而形成。所述多个鳍型有源区可以包括布置在第一器件区RX1中的多个第一鳍型有源区F1A和F1B以及布置在第二器件区RX2中的多个初始第二鳍型有源区F2。
随着多个第一鳍型有源区F1A和F1B在衬底110的主表面110M上形成在第一器件区RX1中，第一鳍状物分隔空间SS1可以提供在成对的第一鳍型有源区F1A和F1B之间。器件隔离膜112的在第一器件区RX1上填充第一鳍状物分隔空间SS1的部分可以被包括在第一鳍状物分隔绝缘部分FS11中。
在第一器件区RX1和第二器件区RX2中，多个第一鳍型有源区F1A和F1B以及多个初始第二鳍型有源区F2可以突出超过器件隔离膜112的上表面。
参照图8A至8D，在第一鳍状物分隔绝缘部分FS11、器件隔离膜112和器件隔离区DTA上延伸跨越多个第一鳍型有源区F1A和F1B以及多个初始第二鳍型有源区F2的多个虚设栅极结构DGS被形成。多个虚设栅极结构DGS可以每个可以包括按所述顺序堆叠在多个第一鳍型有源区F1A和F1B以及多个初始第二鳍型有源区F2上的虚设栅极绝缘膜D12、虚设栅极线D14和虚设栅极绝缘盖层D16。虚设栅极绝缘膜D12可以包括硅氧化物。虚设栅极线D14可以包括多晶硅。虚设栅极绝缘盖层D16可以包括硅氮化物。多个虚设栅极结构DGS之中的一些虚设栅极结构DGS可以在覆盖第一鳍状物分隔绝缘部分FS11的同时沿Y方向延伸。
第一绝缘间隔物120可以在虚设栅极结构DGS的两个侧壁上形成。可以使用ALD或CVD工艺来形成第一绝缘间隔物120。
多个凹陷124R可以通过在虚设栅极结构DGS的两侧部分地蚀刻多个第一鳍型有源区F1A和F1B以及多个初始第二鳍型有源区F2而形成，并且多个源/漏区124可以通过经由从多个凹陷124R的外延生长工艺形成半导体层而形成。在一些示例实施方式中，第一器件区RX1可以是或者可以包括NMOS晶体管区，并且第二器件区RX2可以是或者可以包括PMOS晶体管区。在这种情况下，第一器件区RX1上的多个源/漏区124可以包括外延生长的Si层或外延生长的SiC层，第二器件区RX2上的多个源/漏区124可以包括多个外延生长的SiGe层。
覆盖第一鳍状物分隔绝缘部分FS11、器件隔离膜112和多个源/漏区124的栅极间绝缘膜128可以在多个虚设栅极结构DGS之间形成。
多个虚设栅极结构DGS之中的一些虚设栅极结构DGS可以包括覆盖第一器件区RX1上的第一鳍状物分隔绝缘部分FS11的上表面并填充第一鳍型有源区F1A和第一鳍型有源区F1B之间的第一鳍状物分隔空间SS1(参照图7A)的一部分的部分。
参照图9A至9D，虚设栅极绝缘盖层D16及其周围的绝缘膜通过化学机械抛光(CMP)工艺从图8A至8D的结果中被去除，因而虚设栅极线D14被暴露，并且栅极间绝缘膜128和多个第一绝缘间隔物120的高度被降低。
参照图10A至10D，具有开口OP的掩模图案M1在图9A至9D的结果上形成。
掩模图案M1可以包括硅氮化物、硅氧化物或其组合。虚设栅极线D14的与其中将形成多个第二鳍状物分隔绝缘部分FS12(参照图1)的区域对应的部分可以通过掩模图案M1的开口OP暴露。开口OP可以具有在Y方向上沿着第一器件区RX1、器件隔离区DTA和第二器件区RX2延伸的线形。
参照图11A至11D，通过掩模图案M1的开口OP暴露的虚设栅极线D14可以通过使用掩模图案M1作为蚀刻掩模被选择性地去除，由此暴露的虚设栅极绝缘膜D12被去除。接着，在去除了第二器件区RX2上通过开口OP暴露的多个初始第二鳍型有源区F2和虚设栅极绝缘膜D12之后，多个第二鳍状物分隔空间SS2通过蚀刻在第一器件区RX1上通过开口OP暴露的多个第一鳍型有源区F1A和F1B而形成。作为在第二器件区RX2中形成多个第二鳍状物分隔空间SS2的结果，每个初始第二鳍型有源区F2可以被分成多个第二鳍型有源区F2A、F2B和F2C。
多个第二鳍状物分隔空间SS2的最下表面的竖直水平LV2可以高于衬底110的主表面110M的竖直水平LV1。在第一器件区RX1中，第一鳍状物分隔绝缘部分FS11可以通过多个第二鳍状物分隔空间SS2暴露。
在虚设栅极线D14、虚设栅极绝缘膜D12、多个第一鳍型有源区F1A和F1B以及多个第二鳍型有源区F2A、F2B和F2C被蚀刻以形成多个第二鳍状物分隔空间SS2的同时，通过开口OP一起被暴露于蚀刻气氛的第一绝缘间隔物120也可以被部分地消耗，因而作为降低第一绝缘隔离物120的高度的结果的多个第二绝缘间隔物122可以被形成。
随着多个第二绝缘间隔物122被形成，多个第二鳍状物分隔空间SS2的入口侧的上部可以在X方向上相对较宽，并且多个第二鳍状物分隔空间SS2的由多个第一鳍型有源区F1A和F1B限定的部分以及由多个第二鳍型有源区F2A、F2B和F2C限定的部分可以在X方向上相对较窄。
参照图12A至12D，通过在此处形成多个第二鳍状物分隔空间SS2的图11A至11D的结果上沉积绝缘材料，填充多个第二鳍状物分隔空间SS2并覆盖掩模图案M1的上表面的隔离绝缘膜192被形成。隔离绝缘膜192可以包括硅氮化物膜、硅氧化物膜或其组合。
参照图13A至13D，覆盖栅极间绝缘膜128的一些膜通过平坦化工艺被去除，从而暴露栅极间绝缘膜128的上表面。结果，覆盖衬底110上的虚设栅极线D14、第一绝缘间隔物120和栅极间绝缘膜128的掩模图案M1(参照图12A至12D)可以被去除，并且可以获得具有平坦上表面的多个第二鳍状物分隔绝缘部分FS12。多个第二鳍状物分隔绝缘部分FS12可以每个包括彼此一体连接的上绝缘部分US和下绝缘部分LS。
参照图14A至14D，通过从图13A至13D的结果去除多个虚设栅极线D14和多个虚设栅极线D14下方的多个虚设栅极绝缘膜D12，在第一器件区RX1和第二器件区RX2上制备多个栅极结构空间GA。第一绝缘间隔物120、多个第一鳍型有源区F1A和F1B、多个第二鳍型有源区F2A和F2C、器件隔离膜112和器件隔离区DTA可以通过多个栅极结构空间GA被暴露。
参照图15A至15D，栅极绝缘膜132和栅极导电层196在多个栅极结构空间GA(参照图14A至14D)中形成。
在一些示例实施方式中，在形成栅极绝缘膜132之前，界面膜(未示出)可以在通过多个栅极结构空间GA暴露的多个第一鳍型有源区F1A和F1B以及多个第二鳍型有源区F2A和F2C的每个的表面上形成。界面膜可以通过氧化多个第一鳍型有源区F1A和F1B以及多个第二鳍型有源区F2A和F2C的暴露在多个栅极结构空间GA中的部分而获得。
栅极绝缘膜132和栅极导电层196可以形成为覆盖栅极间绝缘膜128的上表面，同时填充栅极结构空间GA。栅极绝缘膜132和栅极导电层196可以每个通过ALD、CVD、物理气相沉积(PVD)、金属有机ALD(MOALD)或金属有机CVD(MOCVD)工艺形成；然而，发明构思不限于此。
参照图16A至16D，在栅极绝缘膜132和栅极导电层196(参照图15A至15D)的一些部分被去除以暴露栅极间绝缘膜128的上表面之后，栅极绝缘膜132和栅极导电层196的填充多个栅极结构空间GA(参照图14A至14D)的部分从顶部被部分地去除，因而制备了多个盖空间CS。栅极导电层196的留在栅极结构空间GA中的部分可以被包括在栅极线GL中。
参照图17A至17D，填充多个盖空间CS的多个栅极绝缘盖层140在图16A至16D的结果上形成。
足够厚以填充多个盖空间CS的盖绝缘膜可以在衬底110上形成以形成栅极绝缘盖层140，然后，盖绝缘膜的一些部分可以被去除以暴露栅极间绝缘膜128和多个第二鳍状物分隔绝缘部分FS12的每个的上表面。栅极绝缘盖层140可以包括硅氮化物膜。
接着，上绝缘盖层150和层间绝缘膜170可以在图17A至17D的结果上形成，以形成图1至2D所示的集成电路器件100。
以上参照图7A至17D描述的方法可以用于制造图3A所示的集成电路器件100A。然而，在以上参照图12A至12D描述的工艺期间，用于形成第一绝缘膜162A的硅氮化物膜、用于形成第二绝缘膜164A的硅氧化物膜和用于形成第三绝缘膜166A的硅氧化物膜可以按所述顺序形成，从而形成隔离绝缘膜192。接着，通过使用以上参照图13A至13D描述的方法，覆盖栅极间绝缘膜128的一些膜可以通过平坦化工艺被去除，从而暴露栅极间绝缘膜128的上表面，因而图3A所示的多个第二鳍状物分隔绝缘部分FS12A可以被形成。
以上参照图7A至17D描述的方法可以用于制造图3B所示的集成电路器件100B。然而，在以上参照图12A至12D描述的工艺期间，用于形成第一绝缘膜162B的硅氮化物膜和用于形成第二绝缘膜164B的硅氧化物膜可以按所述顺序形成以形成隔离绝缘膜192。接着，通过使用以上参照图13A至13D描述的方法，覆盖栅极间绝缘膜128的一些膜可以通过平坦化工艺被去除，从而暴露栅极间绝缘膜128的上表面，因而图3B所示的多个第二鳍状物分隔绝缘部分FS12B可以被形成。
以上参照图7A至17D描述的方法可以用于制造图4A和4B所示的集成电路器件100C。然而，如以上参照图11A至11D所述，多个第二鳍状物分隔空间SS2可以被形成使得多个第二鳍状物分隔空间SS2的最下表面的竖直水平与衬底110的主表面110M的竖直水平LV1基本相同。接着，多个第二鳍状物分隔绝缘部分FS12C可以在多个第二鳍状物分隔空间SS2中形成。
以上参照图7A至17D描述的方法可以用于制造图5A和5B所示的集成电路器件100D。然而，如以上参照图11A至11D所述，多个第二鳍状物分隔空间SS2可以被形成使得多个第二鳍状物分隔空间SS2的最下表面的竖直水平低于衬底110的主表面110M的竖直水平LV1。接着，多个第二鳍状物分隔绝缘部分FS12D可以在多个第二鳍状物分隔空间SS2中形成。
以上参照图7A至17D描述的方法可以用于制造图6A和6B所示的集成电路器件100E。然而，在以上参照图7A至7D描述的工艺期间，可以形成如图6A和6B所示的每个包括第一绝缘衬垫114、第二绝缘衬垫116和掩埋绝缘膜118的第一鳍状物分隔绝缘部分FS11E和器件隔离膜112E代替第一鳍状物分隔绝缘部分FS11和包括第一鳍状物分隔绝缘部分FS11的器件隔离膜112。接着，限定第一器件区RX1和第二器件区RX2的深沟槽DT可以通过蚀刻器件隔离膜112E的一部分和衬底110的一部分而形成，并且器件隔离区DTA可以通过用绝缘膜填充深沟槽DT而形成。
接着，可以执行以上参照图8A至17D描述的工艺以制造图6A和6B所示的集成电路器件100E。
根据以上参照图7A至17D描述的制造集成电路器件100、100A、100B、100C、100D和100E的方法，通过在第一器件区RX1上形成包括从各种第一鳍状物分隔绝缘部分FS11和FS11E以及各种第二鳍状物分隔绝缘部分FS12、FS12A、FS12B、FS12C和FS12D中选择的各种组合的鳍状物分隔区并且在第二器件区RX2上形成从各种第二鳍状物分隔绝缘部分FS12、FS12A、FS12B、FS12C和FS12D中选择的鳍状物分隔区，包括不同导电类型的沟道区的晶体管中的载流子迁移率可以被独立地精细控制。因此，可以根据第一器件区RX1和第二器件区RX2中的每个晶体管的沟道类型来提供最佳或改善的性能。
图18至24分别是用于说明根据一些示例实施方式的集成电路器件的平面布局图。现在将参照图18至24描述根据一些示例实施方式的具有各种各样结构的集成电路器件。在图18至24中，与图1中的元件相同的元件由相同的附图标记表示，并且下面省略其重复描述。
图18所示的集成电路器件200可以具有与以上参照图1至2D描述的集成电路器件100基本相同的构造。然而，集成电路器件200包括多个第二鳍状物分隔绝缘部分FS22代替多个第二鳍状物分隔绝缘部分FS12。
多个第二鳍状物分隔绝缘部分FS22可以具有比图1所示的多个第二鳍状物分隔绝缘部分FS12小的在Y方向上的长度。在Y方向上，多个第二鳍状物分隔绝缘部分FS22可以仅覆盖第一器件区RX1的一部分。图18示出了在第一器件区RX1中的多个第一鳍型有源区F1A和F1B之中成对的第一鳍型有源区F1A和F1B之间穿过并沿Y方向延伸的多个第二鳍状物分隔绝缘部分FS22。
在多个栅极结构GS之中，在Y方向上彼此隔开且第二鳍状物分隔绝缘部分FS22在它们之间并且与第二鳍状物分隔绝缘部分FS22一起沿Y方向共线地延伸的一对虚设栅极结构DGS11和DGS12可以在Y方向上具有彼此不同的长度。类似地，一对虚设栅极结构DGS21和DGS22也可以在Y方向上具有彼此不同的长度。
多个第二鳍状物分隔绝缘部分FS22的详细构造与以上参照图1至2D描述的多个第二鳍状物分隔绝缘部分FS12的详细构造基本相同。
图19所示的集成电路器件300可以具有与以上参照图1至2D描述的集成电路器件100基本相同的构造。然而，在集成电路器件300中，一个第二鳍状物分隔绝缘部分FS32在第一器件区RX1上竖直地重叠第一鳍状物分隔绝缘部分FS11。
第二鳍状物分隔绝缘部分FS32可以对应于以上参照图1至2D描述的多个第二鳍状物分隔绝缘部分FS12中的一个。
在第二器件区RX2中，从衬底110突出的多个第二鳍型有源区F2A和F2B(参照图2A至2D)被布置。多个第二鳍型有源区F2A和F2B可以沿X方向彼此平行延伸。在多个第二鳍型有源区F2A和F2B之中，一对第二鳍型有源区F2A和F2B可以彼此隔开且第二鳍状物分隔绝缘部分FS32在它们之间，并且可以沿X方向共线地延伸。
在集成电路器件300中，多个栅极结构GS包括在第一器件区RX1上与第一鳍状物分隔绝缘部分FS11竖直地重叠并且在第二器件区RX2上与第二鳍状物分隔绝缘部分FS32隔开的一个栅极结构GS。所述栅极结构GS可以被包括在第一器件区RX1中的虚设栅极结构DGS21中，并且可以被包括在第二器件区RX2中的正常栅极结构GS3中。
图20所示的集成电路器件400可以具有与以上参照图19描述的集成电路器件300基本相同的构造。然而，集成电路器件400包括一个第二鳍状物分隔绝缘部分FS42。
第二鳍状物分隔绝缘部分FS42可以具有比图19所示的第二鳍状物分隔绝缘部分FS32小的在Y方向上的长度。在Y方向上，第二鳍状物分隔绝缘部分FS42可以仅覆盖第一器件区RX1的一部分。图20示出了在第一器件区RX1中的多个第一鳍型有源区F1A和F1B之中的一对第一鳍型有源区F1A和F1B之间穿过并且沿Y方向延伸的第二鳍状物分隔绝缘部分FS42。
在多个栅极结构GS之中，彼此隔开且第二鳍状物分隔绝缘部分FS42在它们之间并且与第二鳍状物分隔绝缘部分FS42一起沿Y方向共线地延伸的一对虚设栅极结构DGS11和DGS12可以在Y方向上具有彼此不同的长度。
在集成电路器件400中，多个栅极结构GS包括在第一器件区RX1上与第一鳍状物分隔绝缘部分FS11竖直地重叠并且在第二器件区RX2上与第二鳍状物分隔绝缘部分FS42隔开的一个栅极结构GS。所述栅极结构GS可以被包括在第一器件区RX1中的虚设栅极结构DGS21中，并且可以被包括在第二器件区RX2中的正常栅极结构GS4中。
图21所示的集成电路器件500可以具有与以上参照图19描述的集成电路器件300基本相同的构造。然而，集成电路器件500中包括的第二鳍状物分隔绝缘部分FS52的位置不同于图19所示的第二鳍状物分隔绝缘部分FS32的位置。
在集成电路器件500中，多个栅极结构GS包括在第一器件区RX1上与第一鳍状物分隔绝缘部分FS11竖直地重叠并且在第二器件区RX2上与第二鳍状物分隔绝缘部分FS52隔开的一个栅极结构GS。所述栅极结构GS可以被包括在第一器件区RX1上的虚设栅极结构DGS11中，并且可以被包括在第二器件区RX2中的正常栅极结构GS5中。
图22所示的集成电路器件600可以具有与以上参照图1至2D描述的集成电路器件100基本相似和构造。然而，在集成电路器件600中，第一鳍状物分隔绝缘部分FS61可以在第一器件区RX1上。在X方向上，第一鳍状物分隔绝缘部分FS61可以具有大于第一鳍状物分隔绝缘部分FS11的第一宽度W1(参照图1)的第三宽度W3。
在第一器件区RX1上，第一鳍状物分隔绝缘部分FS61可以竖直地重叠两个第二鳍状物分隔绝缘部分FS62，并且可以竖直地重叠多个栅极结构GS之中的一个栅极结构GS。所述两个第二鳍状物分隔绝缘部分FS62可以分别覆盖第一鳍状物分隔绝缘部分FS61的在X方向上彼此相反的两个端部E61和E62。
在集成电路器件600中，多个栅极结构GS包括在第一器件区RX1上与第一鳍状物分隔绝缘部分FS61竖直地重叠并且在第二器件区RX2上与第二鳍状物分隔绝缘部分FS62隔开的一个栅极结构GS。所述栅极结构GS可以被包括在第一器件区RX1中的虚设栅极结构DGS21中，并且可以被包括在第二器件区RX2中的正常栅极结构GS6中。
多个栅极结构GS可以包括一对虚设栅极结构DGS11和DGS12以及一对虚设栅极结构DGS31和DGS32，它们每个在Y方向上彼此隔开且第二鳍状物分隔绝缘部分FS62在它们之间。该对虚设栅极结构DGS11和DGS12以及该对虚设栅极结构DGS31和DGS32可以每个与第二鳍状物分隔绝缘部分FS62一起沿Y方向共线地延伸。
图23所示的集成电路器件700可以具有与以上参照图22描述的集成电路器件600基本相似的构造。然而，在集成电路器件700中，第一鳍状物分隔绝缘部分FS71可以在第一器件区RX1上，并且多个第二鳍状物分隔绝缘部分FS72可以在第二器件区RX2上。在X方向上，第一鳍状物分隔绝缘部分FS71可以具有大于第一鳍状物分隔绝缘部分FS61的第三宽度W3(参照图22)的第四宽度W4。
在第一器件区RX1上，第一鳍状物分隔绝缘部分FS71可以竖直地重叠三个第二鳍状物分隔绝缘部分FS72，并且可以竖直地重叠多个栅极结构GS之中的一个栅极结构GS。
在第二器件区RX2中，存在沿Z方向从衬底110突出并且彼此间隔开的多个第二鳍型有源区F2A、F2B、F2C和F2D。多个第二鳍型有源区F2A、F2B、F2C和F2D可以包括布置成沿交叉所述三个第二鳍状物分隔绝缘部分FS72的X方向延伸的直线的四个第二鳍型有源区F2A、F2B、F2C和F2D。
在集成电路器件700中，多个栅极结构GS可以包括多对虚设栅极结构，每对虚设栅极结构在Y方向上彼此隔开且第二鳍状物分隔绝缘部分FS72在它们之间。所述多对虚设栅极结构可以包括一对虚设栅极结构DGS11和DGS12、一对虚设栅极结构DGS31和DGS32、以及一对虚设栅极结构DGS41和DGS42。所述多对虚设栅极结构可以与第二鳍状物分隔绝缘部分FS72一起沿Y方向共线地延伸。
在集成电路器件700中，多个栅极结构GS包括在第一器件区RX1上与第一鳍状物分隔绝缘部分FS71竖直地重叠并且在第二器件区RX2上与第二鳍状物分隔绝缘部分FS72间隔开的一个栅极结构GS。所述栅极结构GS可以被包括在第一器件区RX1上的虚设栅极结构DGS21中，并且可以被包括在第二器件区RX2上的正常栅极结构GS7中。
多个第二鳍状物分隔绝缘部分FS72可以包括覆盖第一鳍状物分隔绝缘部分FS71的在X方向上彼此相反的两个端部E71和E72的两个第二鳍状物分隔绝缘部分FS72。在多个第二鳍状物分隔绝缘部分FS72之中，可以省略所述两个第二鳍状物分隔绝缘部分FS72之间的第二鳍状物分隔绝缘部分FS72。例如，在多个第二鳍状物分隔绝缘部分FS72之中，可以省略除去布置在X方向上的最外侧的两个第二鳍状物分隔绝缘部分FS72以外的第二鳍状物分隔绝缘部分FS72。因此，在多个栅极结构GS之中，虚设栅极结构DGS31可以以与正常栅极结构GS7相似的方式沿Y方向连续地延伸到第二器件区RX2的上部。
第一鳍状物分隔绝缘部分FS71和多个第二鳍状物分隔绝缘部分FS72的详细构造与以上参照图1至2D描述的第一鳍状物分隔绝缘部分FS11和多个第二鳍状物分隔绝缘部分FS12的详细构造基本相似。
图24所示的集成电路器件800可以具有与以上参照图23描述的集成电路器件700基本相似的构造。然而，在集成电路器件800中，第一鳍状物分隔绝缘部分FS81可以在第一器件区RX1上，并且多个第二鳍状物分隔绝缘部分FS82可以在第一器件区RX1和第二器件区RX2上。
在第一器件区RX1中，第一鳍状物分隔绝缘部分FS81可以竖直地重叠四个第二鳍状物分隔绝缘部分FS82。
在第二器件区RX2中，存在沿Z方向从衬底110突出并且彼此间隔开的多个第二鳍型有源区F2A、F2B、F2C、F2D和F2E。多个第二鳍型有源区F2A、F2B、F2C、F2D和F2E可以包括布置成沿交叉所述四个第二鳍状物分隔绝缘部分FS82的X方向延伸的直线的五个第二鳍型有源区F2A、F2B、F2C、F2D和F2E。
在集成电路器件800中，多个栅极结构GS可以包括多对虚设栅极结构，每对虚设栅极结构在Y方向上彼此隔开且第二鳍状物分隔绝缘部分FS82在它们之间。所述多对虚设栅极结构可以包括一对虚设栅极结构DGS11和DGS12、一对虚设栅极结构DGS21和DGS22、一对虚设栅极结构DGS31和DGS32以及一对虚设栅极结构DGS41和DGS42。所述多对虚设栅极结构可以每个与第二鳍状物分隔绝缘部分FS82一起沿Y方向共线地延伸。
多个第二鳍状物分隔绝缘部分FS82可以包括覆盖第一鳍状物分隔绝缘部分FS81的在X方向上彼此相反的两个端部E81和E82的两个第二鳍状物分隔绝缘部分FS82。在多个第二鳍状物分隔绝缘部分FS82之中，可以省略所述两个第二鳍状物分隔绝缘部分FS82之间的多个第二鳍状物分隔绝缘部分FS82中的至少一个。在这种情况下，虚设栅极结构DGS21和DGS31中的至少一个可以以与正常栅极结构GS8相似的方式沿Y方向连续地延伸到第二器件区RX2的上部。
第一鳍状物分隔绝缘部分FS81和多个第二鳍状物分隔绝缘部分FS82的详细构造与以上参照图1至2D描述的第一鳍状物分隔绝缘部分FS11和多个第二鳍状物分隔绝缘部分FS12的详细构造基本相似。
以上参照图8至24描述的集成电路器件200、300、400、500、600、700和800可以通过在本公开的范围内各样各样地修改和改变以上参照图7A至17D描述的制造集成电路器件的方法来制造。
图25A和25B是用于说明根据一些示例实施方式的集成电路器件900的图。图25A是用于说明集成电路器件900的主要部件的平面布局图，图25B是沿图25A的线X2-X2'截取的剖视图。在图25A和25B中，与图1至2D中的元件相同的元件由相同的附图标记表示，并且下面省略其重复描述。
参照图25A和25B，集成电路器件900可以具有与以上参照图1至2D描述的集成电路器件100基本相同的构造。然而，集成电路器件900在第二器件区RX2上包括一个第二鳍状物分隔绝缘部分FS92。
在X方向上，第二鳍状物分隔绝缘部分FS92可以具有大于第一鳍状物分隔绝缘部分FS11的第一宽度W1的宽度W92。
在第二器件区RX2上，第二鳍状物分隔绝缘部分FS92可以包括一个上绝缘部分MUS以及一体地连接到上绝缘部分MUS的多个下绝缘部分LS。栅极间绝缘膜128可以包括在两个相邻的下绝缘部分LS之间的分隔绝缘部分128A。分隔绝缘部分128A可以具有低于栅极间绝缘膜128的另一部分的高度。上绝缘部分MUS可以延伸以覆盖栅极间绝缘膜128的分隔绝缘部分128A的上表面。
为了制造图25A和25B所示的集成电路器件900，可以使用以上参照图7A至17D描述的方法。然而，在以上参照图11A至11D描述的工艺期间，当多个初始第二鳍型有源区F2在去除了虚设栅极绝缘膜D12和通过开口OP暴露的虚设栅极线D14之后被蚀刻以形成多个第二鳍状物分隔空间SS2时，掩模图案M1的开口OP的水平宽度可以或者可以包括调节到期望的尺寸，并且可以或者可以包括应用使栅极间绝缘膜128的蚀刻选择性受到适当控制的蚀刻气氛。因此，与图11A至11D所示相比，可以增加栅极间绝缘膜128的通过开口OP暴露的部分的蚀刻量，因而可以减小栅极间绝缘膜128的在两个相邻的第二鳍状物分隔空间SS2之间的部分的厚度，从而形成分隔绝缘部分128A。接着，可以执行以上参照图12A至17D描述的工艺以制造图25A和25B所示的集成电路器件900。
图26是用于说明根据一些示例实施方式的集成电路器件1000的平面布局图。在图26中，与图24中的元件相同的元件由相同的附图标记表示，并且下面省略其重复描述。
参照图26，集成电路器件1000可以具有与以上参照图24描述的集成电路器件800基本相同的构造。然而，集成电路器件1000包括布置在第一器件区RX1和第二器件区RX2上的多个第二鳍状物分隔绝缘部分FS102。
多个第二鳍状物分隔绝缘部分FS102可以每个具有与图25B所示的第二鳍状物分隔绝缘部分FS92的剖面结构相同或相似的剖面结构。在一些示例实施方式中，如图25B所示，多个第二鳍状物分隔绝缘部分FS102可以每个包括一个上绝缘部分MUS以及一体地连接到上绝缘部分MUS的多个下绝缘部分LS。多个第二鳍状物分隔绝缘部分FS102可以或者可以包括在X方向上彼此间隔开。
为了制造图26所示的集成电路器件1000，可以使用图7A至17D所示的制造方法，并且可以使用参照以上对图25A和25B的制造方法的描述而改变的方法。
图27是用于说明根据一些示例实施方式的集成电路器件1100的平面布局图。在图27中，与图24中的元件相同的元件由相同的附图标记表示，并且下面省略其重复描述。
参照图27，集成电路器件1100可以具有与以上参照图24描述的集成电路器件800基本相同的构造。然而，集成电路器件1100包括在第一器件区RX1和第二器件区RX2上延伸的一个第二鳍状物分隔绝缘部分FS112。
在X方向上，第二鳍状物分隔绝缘部分FS112可以具有大于第一鳍状物分隔绝缘部分FS81的宽度W111的宽度W112。
以与图25B所示的第二鳍状物分隔绝缘部分FS92的剖面结构相似的方式，第二鳍状物分隔绝缘部分FS112可以包括一个上绝缘部分以及一体地连接到上绝缘部分的多个下绝缘部分。在一些示例实施方式中，第二鳍状物分隔绝缘部分FS112可以包括一个上绝缘部分以及一体地连接到上绝缘部分的四个下绝缘部分，并且这四个下绝缘部分可以每个具有以上关于图25B所示的下绝缘部分LS描述的结构。
为了制造图27所示的集成电路器件1100，可以使用图7A至17D所示的制造方图，并且可以使用参照以上对图25A和25B的制造方法的描述而改变的方法。
在一些示例实施方式中，图18至27所示的集成电路器件200、300、400、500、600、700、800、900、1000和1100的第二鳍状物分隔绝缘部分FS22、FS32、FS42、FS52、FS62、FS72、FS82、FS92、FS102和FS112中的至少一些可以具有与图3A所示的第二鳍状物分隔绝缘部分FS12A、图3B所示的第二鳍状物分隔绝缘部分FS12B、图4A和4B所示的第二鳍状物分隔绝缘部分FS12C或图5A和5B所示的第二鳍状物分隔绝缘部分FS12D的结构相同或相似的结构。在一些示例实施方式中，图22至27所示的集成电路器件200、300、400、500、600、700、800、900、1000和1100的第一鳍状物分隔绝缘部分FS61、FS71和FS81中的至少一些可以包括与图6B所示的第一鳍状物分隔绝缘部分FS11E的结构相同或相似的结构。
根据一个或更多个示例实施方式，如图1所示的布置在第一器件区RX1上的第一鳍状物分隔区FSA1和布置在第二器件区RX2上的第二鳍状物分隔区FSA2的构造可以通过组合图3A至27所示的各种构造而进行各种各样地修改。因此，可以根据第一器件区RX1和第二器件区RX2中的每个晶体管的沟道类型而提供最佳或改善的性能，并且可以提高集成电路器件的可靠性。
虽然已经参照发明构思的实施方式具体显示并描述了发明构思，但是将理解，可以在其中进行形式和细节上的各种改变而不背离所附权利要求的精神和范围。
本申请要求享有2018年4月10日向韩国知识产权局提交的韩国专利申请第10-2018-0041716号的权益，其公开通过引用全文合并于此。

Claims (20)

1.一种集成电路器件，包括：
衬底，包括第一器件区和与所述第一器件区隔开的第二器件区；
器件隔离区，在所述第一器件区与所述第二器件区之间；
第一鳍状物分隔绝缘部分，布置在所述第一器件区上并且在第一水平方向上具有第一宽度；
成对的第一鳍型有源区，在所述第一器件区中，所述成对的第一鳍型有源区包括彼此隔开的第一元件和第二元件且所述第一鳍状物分隔绝缘部分在所述第一元件与所述第二元件之间，所述第一元件和所述第二元件沿所述第一水平方向共线地延伸；
第二鳍状物分隔绝缘部分，在所述第一器件区、所述器件隔离区和所述第二器件区上沿第二水平方向延伸，并且在所述第一水平方向上具有小于所述第一宽度的第二宽度，所述第二水平方向交叉所述第一水平方向；以及
成对的第二鳍型有源区，在所述第二器件区中彼此隔开且其间具有所述第二鳍状物分隔绝缘部分，并且沿所述第一水平方向共线地延伸，
其中所述第一鳍状物分隔绝缘部分和所述第二鳍状物分隔绝缘部分彼此竖直地重叠。
2.根据权利要求1所述的集成电路器件，其中所述第一鳍状物分隔绝缘部分和所述第二鳍状物分隔绝缘部分在所述第一器件区上彼此接触。
3.根据权利要求1所述的集成电路器件，其中所述第一鳍状物分隔绝缘部分的最下表面在与所述第二鳍状物分隔绝缘部分的最下表面不同的竖直水平处。
4.根据权利要求1所述的集成电路器件，其中所述第一鳍状物分隔绝缘部分的最上表面在与所述第二鳍状物分隔绝缘部分的最上表面不同的竖直水平处。
5.根据权利要求1所述的集成电路器件，还包括：
栅极结构，在所述第一器件区、所述器件隔离区和所述第二器件区上沿所述第二水平方向延伸，
其中所述第二鳍状物分隔绝缘部分在所述第一器件区、所述器件隔离区和所述第二器件区上平行于所述栅极结构延伸。
6.根据权利要求5所述的集成电路器件，其中所述第一鳍状物分隔绝缘部分的最上表面在比所述成对的第一鳍型有源区的最上表面低的竖直水平处，以及
所述第二鳍状物分隔绝缘部分的最上表面在比所述栅极结构的最上表面高的竖直水平处。
7.根据权利要求1所述的集成电路器件，其中所述第二鳍状物分隔绝缘部分包括：
上绝缘部分，在所述第一器件区、所述器件隔离区和所述第二器件区上，所述上绝缘部分沿所述第二水平方向延伸；以及
下绝缘部分，从所述上绝缘部分朝所述衬底突出，并且布置在所述成对的第二鳍型有源区的所述第一元件和所述第二元件之间。
8.根据权利要求1所述的集成电路器件，其中所述第二鳍状物分隔绝缘部分被构造为在所述第一器件区上在所述成对的第一鳍型有源区之间延伸。
9.根据权利要求1所述的集成电路器件，其中所述第一鳍状物分隔绝缘部分包括第一绝缘膜，
所述第二鳍状物分隔绝缘部分包括第二绝缘膜，所述第二绝缘膜具有与所述第一绝缘膜不同的成分，以及
所述第一绝缘膜和所述第二绝缘膜在所述第一器件区中彼此接触。
10.一种集成电路器件，包括：
衬底，包括第一器件区和与所述第一器件区隔开的第二器件区；
器件隔离区，在所述第一器件区与所述第二器件区之间；
在所述第一器件区上的第一鳍状物分隔绝缘部分；
在所述第一器件区中的多对第一鳍型有源区，所述多对的每个包括第一元件和第二元件，所述第二元件与所述第一元件隔开且其间具有所述第一鳍状物分隔绝缘部分，所述第一元件沿第一水平方向与所述第二元件共线地延伸；
多个第二鳍状物分隔绝缘部分，在所述第一器件区、所述器件隔离区和所述第二器件区上沿第二水平方向延伸并且彼此间隔开，所述第二水平方向交叉所述第一水平方向；以及
在所述第二器件区中的多个第二鳍型有源区，所述多个第二鳍型有源区布置成沿交叉所述多个第二鳍状物分隔绝缘部分的方向延伸的直线，
其中所述第一鳍状物分隔绝缘部分和所述多个第二鳍状物分隔绝缘部分彼此竖直地重叠。
11.根据权利要求10所述的集成电路器件，其中所述多个第二鳍状物分隔绝缘部分的每个在所述第一水平方向上的宽度小于所述第一鳍状物分隔绝缘部分在所述第一水平方向上的宽度。
12.根据权利要求10所述的集成电路器件，其中所述第一鳍状物分隔绝缘部分包括第一侧壁和第二侧壁，所述第二侧壁在所述第一水平方向上与所述第一侧壁相反地面向，
其中所述多个第二鳍状物分隔绝缘部分之中的一个第二鳍状物分隔绝缘部分接触所述第一侧壁，并且所述多个第二鳍状物分隔绝缘部分中的另一个第二鳍状物分隔绝缘部分接触所述第二侧壁。
13.根据权利要求10所述的集成电路器件，其中所述多个第二鳍状物分隔绝缘部分的每个的竖直长度大于所述第一鳍状物分隔绝缘部分的竖直长度。
14.根据权利要求10所述的集成电路器件，还包括：
栅极结构，在所述第一器件区、所述器件隔离区和所述第二器件区上沿所述第二水平方向延伸；
第一绝缘间隔物，覆盖所述栅极结构的侧壁；以及
第二绝缘间隔物，覆盖所述多个第二鳍状物分隔绝缘部分的侧壁，
其中所述第二绝缘间隔物的竖直长度小于所述第一绝缘间隔物的竖直长度。
15.根据权利要求10所述的集成电路器件，其中所述第一器件区包括NMOS晶体管区，以及
所述第二器件区包括PMOS晶体管区。
16.一种集成电路器件，包括：
衬底，包括彼此间隔开的第一器件区和第二器件区；
在所述第一器件区上的第一鳍状物分隔绝缘部分；
在所述第一器件区中的成对的第一鳍型有源区，所述成对的第一鳍型有源区包括第一元件和第二元件，所述第二元件与所述第一元件隔开且其间具有所述第一鳍状物分隔绝缘部分，所述第一元件沿第一水平方向与所述第二元件共线地延伸；
器件隔离区；
多个第二鳍状物分隔绝缘部分，覆盖所述第一鳍状物分隔绝缘部分的上表面并且竖直地重叠所述第一鳍状物分隔绝缘部分，所述多个第二鳍状物分隔绝缘部分沿第二水平方向从所述第一器件区的上部经过所述器件隔离区延伸到所述第二器件区的上部，所述第二水平方向交叉所述第一水平方向；以及
在所述第二器件区中的多个第二鳍型有源区，所述多个第二鳍型有源区彼此隔开且其间具有所述多个第二鳍状物分隔绝缘部分，所述多个第二鳍型有源区沿所述第一水平方向共线地延伸。
17.根据权利要求16所述的集成电路器件，其中所述多个第二鳍状物分隔绝缘部分的最下表面在与所述第一鳍状物分隔绝缘部分的最下表面的竖直水平不同的竖直水平处。
18.根据权利要求16所述的集成电路器件，还包括：
栅极结构，在所述第一水平方向上与所述多个第二鳍状物分隔绝缘部分间隔开并且平行于所述多个第二鳍状物分隔绝缘部分延伸，
其中所述多个第二鳍状物分隔绝缘部分的最上表面在比所述栅极结构的最上表面高的竖直水平处，并且所述多个第二鳍状物分隔绝缘部分的最下表面在与所述第一鳍状物分隔绝缘部分的最下表面基本相同或比所述第一鳍状物分隔绝缘部分的最下表面低的竖直水平处。
19.根据权利要求18所述的集成电路器件，还包括虚设栅极结构，所述虚设栅极结构在所述第一器件区上覆盖所述第一鳍状物分隔绝缘部分，
其中所述虚设栅极结构一体地连接到在所述第一器件区上延伸的所述栅极结构。
20.根据权利要求16所述的集成电路器件，其中所述第一鳍状物分隔绝缘部分竖直地重叠至少三个第二鳍状物分隔绝缘部分。
CN201910103246.4A 2018-04-10 2019-02-01 集成电路器件 Active CN110364527B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180041716A KR102449898B1 (ko) 2018-04-10 2018-04-10 집적회로 소자
KR10-2018-0041716 2018-04-10

Publications (2)

Publication Number Publication Date
CN110364527A CN110364527A (zh) 2019-10-22
CN110364527B true CN110364527B (zh) 2023-10-03

Family

ID=68096102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910103246.4A Active CN110364527B (zh) 2018-04-10 2019-02-01 集成电路器件

Country Status (4)

Country Link
US (1) US10672890B2 (zh)
KR (1) KR102449898B1 (zh)
CN (1) CN110364527B (zh)
TW (1) TWI713224B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102563923B1 (ko) * 2018-04-10 2023-08-04 삼성전자 주식회사 집적회로 소자
KR102546305B1 (ko) * 2018-04-20 2023-06-21 삼성전자주식회사 집적회로 소자
KR102568057B1 (ko) * 2018-06-14 2023-08-17 삼성전자주식회사 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914206A (zh) * 2015-02-24 2016-08-31 三星电子株式会社 集成电路器件及其制造方法
CN105938833A (zh) * 2015-03-03 2016-09-14 三星电子株式会社 包括具有不同形状的鳍式有源区集成电路器件
CN105990232A (zh) * 2015-03-17 2016-10-05 三星电子株式会社 半导体器件和制造半导体器件的方法
CN106057872A (zh) * 2015-04-17 2016-10-26 三星电子株式会社 半导体器件及其制造方法
CN107170741A (zh) * 2016-03-07 2017-09-15 三星电子株式会社 集成电路器件及其制造方法
CN107871739A (zh) * 2016-09-22 2018-04-03 三星电子株式会社 集成电路器件

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311491A (ja) 2006-05-17 2007-11-29 Toshiba Corp 半導体集積回路
KR102013842B1 (ko) * 2013-02-08 2019-08-26 삼성전자주식회사 반도체 소자의 제조 방법
US9337190B2 (en) 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including dummy isolation gate structure and method of fabricating thereof
US9997617B2 (en) 2013-03-13 2018-06-12 Qualcomm Incorporated Metal oxide semiconductor (MOS) isolation schemes with continuous active areas separated by dummy gates and related methods
US9515172B2 (en) * 2014-01-28 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor devices having isolation insulating layers and methods of manufacturing the same
KR102202753B1 (ko) 2014-08-11 2021-01-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102245133B1 (ko) * 2014-10-13 2021-04-28 삼성전자 주식회사 이종 게이트 구조의 finFET를 구비한 반도체 소자 및 그 제조방법
KR102150942B1 (ko) 2014-12-01 2020-09-03 삼성전자주식회사 핀펫을 구비하는 반도체 장치
US9406676B2 (en) * 2014-12-29 2016-08-02 Globalfoundries Inc. Method for forming single diffusion breaks between finFET devices and the resulting devices
US9331074B1 (en) * 2015-01-30 2016-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US20160254180A1 (en) * 2015-02-27 2016-09-01 Globalfoundries Inc. Self aligned raised fin tip end sti to improve the fin end epi quality
US9613953B2 (en) 2015-03-24 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, semiconductor device layout, and method of manufacturing semiconductor device
KR102352155B1 (ko) * 2015-04-02 2022-01-17 삼성전자주식회사 반도체 소자 및 그 제조방법
KR102316247B1 (ko) * 2015-04-14 2021-10-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102317646B1 (ko) 2015-04-14 2021-10-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10269802B2 (en) * 2015-05-15 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9373624B1 (en) 2015-06-11 2016-06-21 International Business Machines Corporation FinFET devices including epitaxially grown device isolation regions, and a method of manufacturing same
KR102449901B1 (ko) * 2015-06-23 2022-09-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102314778B1 (ko) * 2015-08-21 2021-10-21 삼성전자주식회사 반도체 소자
US9887210B2 (en) 2015-08-28 2018-02-06 Samsung Electronics Co., Ltd. Semiconductor device
US9728642B2 (en) * 2015-11-04 2017-08-08 International Business Machines Corporation Retaining strain in finFET devices
US9412616B1 (en) 2015-11-16 2016-08-09 Globalfoundries Inc. Methods of forming single and double diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
US9773879B2 (en) * 2015-11-30 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
KR102592326B1 (ko) * 2016-06-20 2023-10-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN107808849B (zh) * 2016-09-08 2021-07-13 联华电子股份有限公司 半导体元件及其制作方法
KR102532497B1 (ko) * 2016-09-19 2023-05-17 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10103172B2 (en) * 2016-09-22 2018-10-16 Samsung Electronics Co., Ltd. Method for high performance standard cell design techniques in finFET based library using local layout effects (LLE)
KR102563923B1 (ko) * 2018-04-10 2023-08-04 삼성전자 주식회사 집적회로 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914206A (zh) * 2015-02-24 2016-08-31 三星电子株式会社 集成电路器件及其制造方法
CN105938833A (zh) * 2015-03-03 2016-09-14 三星电子株式会社 包括具有不同形状的鳍式有源区集成电路器件
CN105990232A (zh) * 2015-03-17 2016-10-05 三星电子株式会社 半导体器件和制造半导体器件的方法
CN106057872A (zh) * 2015-04-17 2016-10-26 三星电子株式会社 半导体器件及其制造方法
CN107170741A (zh) * 2016-03-07 2017-09-15 三星电子株式会社 集成电路器件及其制造方法
CN107871739A (zh) * 2016-09-22 2018-04-03 三星电子株式会社 集成电路器件

Also Published As

Publication number Publication date
US20190312130A1 (en) 2019-10-10
TW201944601A (zh) 2019-11-16
KR20190118420A (ko) 2019-10-18
US10672890B2 (en) 2020-06-02
CN110364527A (zh) 2019-10-22
KR102449898B1 (ko) 2022-09-30
TWI713224B (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN110364528B (zh) 集成电路器件
KR102476356B1 (ko) 집적회로 소자 및 그 제조 방법
CN110364562B (zh) 集成电路器件
CN110364527B (zh) 集成电路器件
US20210384192A1 (en) Integrated circuit devices and methods of manufacturing the same
TW202010097A (zh) 積體電路裝置
US20220085011A1 (en) Integrated circuit devices
US20220375934A1 (en) Integrated circuit device
US20220238689A1 (en) Integrated circuit device and method of manufacturing the same
KR20240056326A (ko) 집적회로 소자
US20240170370A1 (en) Integrated circuit device
US20240213249A1 (en) Integrated circuit device
US20240322004A1 (en) Method of manufacturing integrated circuit device
KR20240143659A (ko) 집적회로 소자의 제조 방법
KR20230012361A (ko) 집적회로 소자
TW202437500A (zh) 積體電路裝置
KR20240081137A (ko) 집적회로 소자
JP2024073393A (ja) 集積回路素子
KR20240143720A (ko) 집적회로 소자 및 이의 제조 방법
CN118693083A (zh) 集成电路装置
KR20240071836A (ko) 집적회로 소자
KR20240131795A (ko) 레이아웃 설계 방법 및 이를 이용한 집적회로 소자 제조 방법
KR20230086512A (ko) 집적회로 소자
JP2024102826A (ja) 集積回路素子
TW202238736A (zh) 半導體裝置及用於製作半導體裝置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant