CN110349964B - 三维存储器件及三维存储器件的制作方法 - Google Patents

Abstract

本申请实施例公开了一种三维存储器件及三维存储器件的制造方法，该三维存储器件包括：衬底；堆叠层，位于所述衬底上方；第一刻蚀孔，按照第一密度分布于所述堆叠层的第一区域内；其中，所述第一刻蚀孔，用于形成存储阵列的存储晶体管；第二刻蚀孔，按照第二密度分布于所述堆叠层的第二区域内；其中，所述第二密度不同于所述第一密度；第三刻蚀孔，按照第三密度分布于所述堆叠层的第三区域内；其中，所述第三区域，位于所述第一区域和所述第二区域之间；所述第三密度，位于所述第一密度和所述第二密度之间；所述第三刻蚀孔所产生的应力，用于过渡第一刻蚀孔所产生的应力和第二刻蚀孔所产生的应力。

Description

三维存储器件及三维存储器件的制作方法

技术领域

本申请实施例涉及半导体制造技术，涉及但不限于三维存储器件及三维存储器件的制作方法。

背景技术

受限于集成电路器件尺寸的限制，在对数据处理量的要求逐渐增大的发展方向下，三维存储器件(3D-NAND)的制造方案被广泛采纳。三维存储器件是由多个平面的存储器单元逐层堆叠形成的具有立体结构的器件，能够实现更大的存储容量。由于三维存储器件结构精密，在制造过程中容易产生缺陷，从而在使用时发生漏电，因此，需要改善三维存储器件的内部结构，来降低漏电发生的可能性。

发明内容

有鉴于此，本申请实施例提供一种三维存储器件及三维存储器件的制作方法。

本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种三维存储器件，该三维存储器件包括：

衬底；

堆叠层，位于所述衬底上方；

第一刻蚀孔，按照第一密度分布于所述堆叠层的第一区域内；其中，所述第一刻蚀孔，用于形成存储阵列的存储晶体管；

第二刻蚀孔，按照第二密度分布于所述堆叠层的第二区域内；其中，所述第二密度不同于所述第一密度；

第三刻蚀孔，按照第三密度分布于所述堆叠层的第三区域内；其中，所述第三区域，位于所述第一区域和所述第二区域之间；所述第三密度，位于所述第一密度和所述第二密度之间；所述第三刻蚀孔所产生的应力，用于过渡第一刻蚀孔第一刻蚀孔所产生的应力和第二刻蚀孔所产生的应力。

第二方面，本申请实施例提供一种三维存储器件的制作方法，该方法包括：

在半导体衬底上形成堆叠层；

在所述堆叠层的第一区域内，形成第一密度的第一刻蚀孔，其中，所述第一刻蚀孔，用于形成存储阵列的存储晶体管；

在所述堆叠层的第二区域内，形成第二密度的第二刻蚀孔，其中，所述第二密度不同于所述第一密度；

在所述堆叠层的第三区域内，形成第三密度的第三刻蚀孔，其中，所述第三区域，位于所述第一区域与第二区域之间；所述第三密度，位于所述第一密度和所述第二密度之间；所述第三刻蚀孔所产生的应力，用于过渡第一刻蚀孔所产生的应力和第二刻蚀孔所产生的应力。

本申请实施例中，通过在刻蚀孔密度发生较大改变的区域增加过渡区域，平衡两侧的应力差，从而减少在刻蚀过程中或形成刻蚀孔之后，在第一区域和第二区域之间较大的应用作用下，裂开或者刻蚀偏移导致刻蚀孔之间联通或者刻蚀孔与刻蚀槽之间联通，进而减少因这种联通导致的漏电现象。在本申请中，第一区域和第二区域中增加了孔密度位于两个区域之间的第三区域，该第三区域的孔密度可以减缓应力的变化梯度，从而减少刻蚀孔之间联通或者刻蚀孔与刻蚀槽之间联通的现象，进而减少产品使用时发生漏电。

附图说明

图1为本申请实施例中三维存储器件的部分结构示意图；

图2为本申请实施例中另一三维存储器件的部分结构示意图；

图3为本申请实施例中三维存储器件的截面结构示意图；

图4为本申请实施例中三维存储器件的制作方法的实现流程示意图；

图5A为一种三维存储器件的刻蚀区域示意图；

图5B为另一种三维存储器件的刻蚀区域的俯视图；

图6为本申请实施例中三维存储器件的刻蚀区域示意图。

具体实施方式

3D NAND(三维闪存存储器)是一种闪存类型，通过把存储单元堆叠在一起来解决2D或平面结构的闪存面积带来的限制。3D NAND具有多层堆叠的结构，是由交错分布的金属、半导体等材料构成的导电层和非金属绝缘层的图形化结构所形成的大规模集成电路。其主要特点是具有多层金属布线，而为了防止金属层间的短路，在层间淀积有非金属绝缘层来起到隔离作用。多层金属布线之间，还需要形成电通路，以及由垂直于堆叠的膜层的沟道孔形成存储阵列，从而形成三维立体的电路结构。

在制造过程中，形成具有层叠结构的器件时，需要通过刻蚀的手法在堆叠的膜层上形成深槽和深孔，并进一步在深槽和深孔中注入导电材料等而形成导电通路。由于在进行刻蚀的过程中，刻蚀的不同图形的分布区域会产生应力差，容易造成不同孔槽之间的短接，从而导致成品存储器件发生漏电。

对此，本申请提供一种方案来改善由于刻蚀不同的区域产生应力差而造成的不同的刻蚀孔之间或刻蚀孔与刻蚀槽之间的短接问题。

下面结合附图和实施例对本申请的技术方案进一步详细阐述。

本申请实施例提供一种三维存储器件，如图1所示，该三维存储器件包括：

衬底10；

堆叠层20，位于衬底上方；

第一刻蚀孔31，按照第一密度分布于堆叠层的第一区域41内；其中，第一刻蚀孔31，用于形成存储阵列的存储晶体管；

第二刻蚀孔32，按照第二密度分布于堆叠层的第二区域内42；其中，第二密度不同于第一密度；

第三刻蚀孔33，按照第三密度分布于堆叠层的第三区域43内；其中，第三区域，位于第一区域和第二区域之间；第三密度，位于第一密度和第二密度之间；第三刻蚀孔33所产生的应力，用于过渡第一刻蚀孔31所产生的应力和第二刻蚀孔32所产生的应力。

这里的衬底，可以由半导体材料制成，例如硅片。这里的第一刻蚀孔与第二刻蚀孔是分布在堆叠层不同区域内的刻蚀孔，上述密度是指刻蚀孔分布的密集程度。上述第二刻蚀孔与第一刻蚀孔的孔径可以是相同的，第二刻蚀孔的孔径也可以略大于第一刻蚀孔的孔径，可以根据实际需求来设定。

在三维存储器的制作过程中，需要采用刻蚀的方法从堆叠层的上方逐层去掉孔内的材料，形成孔洞。

刻蚀的方法包括：干法刻蚀和湿法刻蚀。

刻蚀可包括：

通过在覆盖有图形化的光刻胶的膜层表面进行腐蚀，去除光刻胶窗口处暴露的膜层，最终形成刻蚀孔或刻蚀槽等。干法刻蚀是通过等离子体轰击膜层表面，使膜层被腐蚀；湿法刻蚀则是采用具有腐蚀性的化学溶液，浸泡需要去除的膜层，使膜层被腐蚀。最终都是使膜层在一定图形范围内被去除，形成孔或槽。

由于在刻蚀的过程中，不同区域内刻蚀孔的密度不同，相邻区域会存在应力差，如果应力差过大，则会导致刻蚀发生偏移，造成不同刻蚀孔或刻蚀孔与其他刻蚀槽等区域的连接。

因此，这里在第一区域与第二区域之间加入了第三刻蚀孔所分布的第三区域。第三刻蚀孔的密度介于第一密度与第二密度之间，能够平衡两侧产生的应力，形成一个过渡的区域，从而减小不同区域之间交界处的应力差。

这里的第三刻蚀孔可以是均匀分布的，也可以通过由第一区域向第二区域的方向密度逐渐减小的方式来分布，从而使第一区域至第二区域的应力逐渐过渡。

如图2所示，本申请实施例提供的三维存储器件还包括：

至少一条刻蚀槽50，由堆叠层顶部向衬底的方向延伸；其中，至少一条刻蚀槽的长边所在方向平行于第一区域到第二区域的延伸方向；

至少一条刻蚀槽内填充有导电材料；导电材料作为存储阵列的存储晶体管的公共源级。这里的导电材料可以是金属，例如：铝或钴等。

三维存储器件的存储阵列中分布着许多存储晶体管，需要通过公共源级向这些存储晶体管的源极提供电压。

这里采用刻蚀的方法形成至少一条刻蚀槽，这些刻蚀槽可以平行分布在堆叠层上，并由堆叠层的顶部向衬底的方向延伸，上述刻蚀孔则分布在每两条刻蚀槽之间。

如果刻蚀孔相邻的两个区域中，孔的分布密度差异较大，就会使这两个区域的交界处存在较大的应力差，当刻蚀孔分布的区域附近形成刻蚀槽时，则刻蚀槽在跨越两个区域的位置就容易产生裂痕，使应力得到释放，从而使刻蚀槽与刻蚀孔连接起来。

而在本实施例中，通过第三区域的过渡，使不同区域之间的应力变化减小。在形成刻蚀槽的过程中，就能够尽可能避免产生裂痕，防止刻蚀槽与刻蚀孔的连接。

在一些实施例中，上述堆叠层包括：N个导电层和N个绝缘层；其中，导电层和绝缘层交替设置，N为不小于2的正整数；

N个导电层和N个绝缘层的面积从衬底向堆叠层顶部的方向依次减小；

第一区域位于堆叠层顶部的绝缘层或导电层以下的核心区域；

第二区域和第三区域位于核心区域外沿的阶梯区域。

图3为本申请实施例中三维存储器件的截面图，如图3所示，堆叠层20中的各导电层21和绝缘层22的面积由衬底向堆叠层顶部的方向逐渐减小，堆叠层顶部的导电层21或绝缘层22的面积最小，而靠近衬底的导电层21或绝缘层22的面积最大。因此，堆叠层的周边会形成阶梯状的阶梯区域23。堆叠层顶部的绝缘层或导电层以下的区域为堆叠层的核心区域24，用来形成存储器的存储阵列，上述第一刻蚀孔31位于这一核心区域23内。为了在核心区域23内容纳尽可能多的存储晶体管，第一刻蚀孔31的分布要尽可能密集；而第二刻蚀孔32可以在填充导电材料后起到将导电层与三维存储器的导线的连接作用，也可以在填充绝缘材料后形成支撑堆叠层的结构，因此，第二刻蚀孔32不需要过于密集；也就是说，第一密度大于第二密度。

在本申请实施例中，第三刻蚀孔33用于过渡第一区域与第二区域之间的应力差。这里的第一区域与上述核心区域24相同，为了不影响第一刻蚀孔31的分布，第三刻蚀孔33可以分布在上述阶梯区域23，并且可以与第二刻蚀孔32的结构相同，第三刻蚀孔33的第三密度则介于第一密度与第二密度之间。

在一些实施例中，第一刻蚀孔贯穿堆叠层；第一密度大于第二密度；第三密度小于第一密度，且第三密度大于第二密度；

第一刻蚀孔内包括：势垒层、存储层、隧穿层和沟道层；势垒层用于阻隔堆叠层与存储层；存储层用于从沟道层获取电荷；隧穿层用于阻隔存储层和沟道层；沟道层用于提供电荷；其中，当堆叠层提供获取电荷的电压时，沟道层中的电荷击穿隧穿层，向存储层提供电荷。

这里的势垒层、存储层、隧穿层和沟道层是构成存储晶体管的主要部分。第一刻蚀孔可以称为沟道孔，在堆叠层中的每一导电层与沟道孔中的结构形成一个存储晶体管，一个沟道孔在整个堆叠层中，则可以形成串联在一起的多个存储晶体管，通过共同的源、漏极来获得电信号；而每一导电层则为这些存储晶体管提供栅极电压信号。

在一些实施例中，上述第二刻蚀孔中填充有导电材料；第二刻蚀孔，用于连接堆叠层中的导电层与三维存储器的导线。

在一些实施例中，第三刻蚀孔中填充有导电材料；第三刻蚀孔，用于连接堆叠层中的导电层与三维存储器的导线。

第二刻蚀孔和第三刻蚀孔都位于上述阶梯区域中，而阶梯区域的刻蚀孔可以不用于形成存储晶体管。第二刻蚀孔中的可以填充导电材料，连接堆叠层中的一层导电层，从而将导电层的信号引出；而第三刻蚀孔也可以填充导电材料，实现与第二刻蚀孔相同的作用。

当然，本申请实施例中的第三刻蚀孔实现了平衡第一区域与第二区域的应力的作用，当每一导电层向外引出接线的刻蚀孔足够的情况下，也可在部分第二刻蚀孔和第三刻蚀孔中注入绝缘材料，可以起到一定的支撑作用。

本申请实施例提供一种三维存储器的制造方法，如图4所示，该方法包括：

步骤101、在半导体衬底上形成堆叠层；

步骤102、在堆叠层的第一区域内，形成第一密度的第一刻蚀孔，其中，第一刻蚀孔，用于形成存储阵列的存储晶体管；

步骤103、在堆叠层的第二区域内，形成第二密度的第二刻蚀孔，其中，第二密度不同于第一密度；

步骤104、在堆叠层的第三区域内，形成第三密度的第三刻蚀孔，其中，第三区域，位于第一区域与第二区域之间；第三密度，位于第一密度和第二密度之间；第三刻蚀孔所产生的应力，用于过渡第一刻蚀孔所产生的应力和第二刻蚀孔所产生的应力。

在上述过程中，第一刻蚀孔、第二刻蚀孔与第三刻蚀孔可以是同时形成的，也就是说，通过一次刻蚀制程，在堆叠层形成三种不同密度的刻蚀孔。这里的密度是指刻蚀孔分布的密集程度。上述三种不同密度的刻蚀孔也可以是分次分别刻蚀形成的。

上述第一刻蚀孔可以是分布在用于形成存储阵列的核心区域，第一刻蚀孔可以是沟道孔，用来形成存储阵列的存储晶体管。第二刻蚀孔和第三刻蚀孔则可以位于

由于第一密度与第二密度差异较大，形成刻蚀孔的过程中第一区域与第二区域之间会存在较大的应力差，而位于第一区域与第二区域之间的第三区域就可以过渡第一区域与第二区域之间的应力，从而防止刻蚀发生偏移，造成刻蚀孔之间或刻蚀孔与其他区域的异常连接。

在一些实施例中，上述方法还包括：

步骤105、在堆叠层形成至少一条刻蚀槽；其中，至少一条刻蚀槽由堆叠层顶部向衬底方向刻蚀形成；至少一条刻蚀槽的长边所在方向平行于从第一区域到第二区域的延伸方向；

步骤106、在至少一条刻蚀槽中填充导电材料，形成存储阵列的存储晶体管的公共源级。

上述过程中，可以先通过刻蚀的方法形成刻蚀孔，包括第一刻蚀孔、第二刻蚀孔和第三刻蚀孔，在通过刻蚀的方法形成刻蚀槽；也可以同时形成刻蚀孔和刻蚀槽。通过第三区域过渡第一区域与第二区域之间的应力，来避免刻蚀槽在不同区域的交界处出现裂痕，与附近的刻蚀孔连接。

在一些实施例中，上述堆叠层包括：N个导电层和N个绝缘层；其中，导电层和绝缘层交替设置，N为不小于2的正整数；

N个导电层和N个绝缘层的面积从衬底向堆叠层顶部的方向依次减小；

第一区域位于堆叠层顶部的绝缘层或导电层以下的核心区域；

第二区域和第三区域位于核心区域外沿的阶梯区域。

在一些实施例中，上述第一刻蚀孔贯穿堆叠层；第一密度大于第二密度；第三密度小于第一密度，且第三密度大于第二密度；方法还包括：

在第一刻蚀孔内依次形成势垒层、存储层、隧穿层和沟道层；势垒层用于阻隔堆叠层与存储层；存储层用于从沟道层获取电荷；隧穿层用于阻隔存储层和沟道层；沟道层用于提供电荷；其中，当堆叠层提供获取电荷的电压时，沟道层中的电荷击穿隧穿层，向存储层提供电荷。

在一些实施例中，上述方法还包括：

在第二刻蚀孔中填充导电材料；第二刻蚀孔，用于连接堆叠层中的导电层与三维存储器的导线；和/或，

在第三刻蚀孔中填充导电材料；第三刻蚀孔，用于连接堆叠层中的导电层与三维存储器的导线。

第二刻蚀孔和第三刻蚀孔都位于上述阶梯区域中，而阶梯区域的刻蚀孔都不用于形成存储晶体管。第二刻蚀孔中的可以填充导电材料，连接堆叠层中的一层导电层，从而将导电层的信号引出；而第三刻蚀孔也可以填充导电材料，实现与第二刻蚀孔相同的作用。当然，本申请实施例中的第三刻蚀孔实现了平衡第一区域与第二区域的应力的作用，当每一导电层向外引出接线的刻蚀孔足够的情况下，也可在部分第二刻蚀孔和第三刻蚀孔中注入绝缘材料，可以起到一定的支撑作用。

本申请实施例提供一种三维存储器件，图5A为一种三维存储器件的刻蚀区域的示意图。图5B是另一种三维存储器件的刻蚀区域的俯视图，通过扫描电子显微镜(SEM，scanning electron microscope)拍摄得到，与图5A中示出的位置相对应。如图5A所示，在三维存储器件的刻蚀区域分布有刻蚀孔210和刻蚀槽220，分布于核心区域的刻蚀孔为九排孔区域231的分布，在两条刻蚀槽之间，每一列交错分布着9个刻蚀孔，用来形成存储阵列。而阶梯区域的刻蚀孔则为四排孔区域232和三排孔区域233的分布。多条刻蚀槽则平行分布于刻蚀孔所在的区域之间，刻蚀槽与刻蚀孔之间存在较小的间距。

由于九排孔区域231与四排孔区域232之间刻蚀孔的密集程度差异较大，因此，在两个区域的交界处存在较大的应力差，在形成刻蚀槽220时，则容易在两个区域的交界处产生应力的释放，造成刻蚀槽220逐渐偏向刻蚀孔210，最终在异常点240处连在一起。形成刻蚀槽220后，会在刻蚀槽220中填充导电材料，由于刻蚀槽220与刻蚀孔210发生了连接，就会在填充导电材料后形成异常的短接，从而导致使用时发生漏电。

因此，本申请实施例采用如图6所示的结构，在核心区域的九排孔区域231与三排孔区域233之间加入七排孔至五排孔的过渡区域250，从而将应力差更大的区域逐渐缓慢过渡，从而减小局部应力差，避免刻蚀槽220与刻蚀孔210的连接，解决漏电问题。显然，改善后的异常点240处，刻蚀槽220向刻蚀孔偏移变小，刻蚀槽220没有与刻蚀孔210发生连接。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种三维存储器件，其特征在于，所述三维存储器件包括：

衬底；

堆叠层，位于所述衬底上方；

第一刻蚀孔，按照第一密度分布于所述堆叠层的第一区域内；其中，所述第一刻蚀孔，用于形成存储阵列的存储晶体管；

第二刻蚀孔，按照第二密度分布于所述堆叠层的第二区域内；其中，所述第二密度不同于所述第一密度；

第三刻蚀孔，按照第三密度分布于所述堆叠层的第三区域内；其中，所述第三区域，位于所述第一区域和所述第二区域之间，且分别与所述第一区域和第二区域相邻；所述第三密度，位于所述第一密度和所述第二密度之间；所述第三刻蚀孔所产生的应力，用于过渡第一刻蚀孔所产生的应力和第二刻蚀孔所产生的应力。

2.根据权利要求1所述的三维存储器件，其特征在于，所述三维存储器件还包括：

至少一条刻蚀槽，由所述堆叠层顶部所述衬底延伸；其中，所述至少一条刻蚀槽的长边所在方向平行于所述第一区域到所述第二区域的延伸方向；

所述至少一条刻蚀槽内填充有导电材料；所述导电材料作为所述存储阵列的存储晶体管的公共源级。

3.根据权利要求1所述的三维存储器件，其特征在于，所述堆叠层包括：N个导电层和N个绝缘层；其中，所述导电层和所述绝缘层交替设置，N为不小于2的正整数；

所述N个导电层和N个绝缘层的面积从所述衬底向所述堆叠层顶部的方向依次减小；

所述第一区域位于所述堆叠层顶部的绝缘层或导电层以下的核心区域；

所述第二区域和所述第三区域位于所述核心区域外沿的阶梯区域。

4.根据权利要求3所述的三维存储器件，其特征在于，所述第一刻蚀孔贯穿所述堆叠层；所述第一密度大于所述第二密度；所述第三密度小于所述第一密度，且所述第三密度大于所述第二密度；

所述第一刻蚀孔内包括：势垒层、存储层、隧穿层和沟道层；所述势垒层用于阻隔所述堆叠层与所述存储层；所述存储层用于从所述沟道层获取电荷；所述隧穿层用于阻隔所述存储层和所述沟道层；所述沟道层用于提供电荷；其中，当所述堆叠层提供获取电荷的电压时，所述沟道层中的电荷击穿所述隧穿层，向所述存储层提供电荷。

5.根据权利要求4所述的三维存储器件，其特征在于，所述第二刻蚀孔中填充有导电材料；所述第二刻蚀孔，用于连接所述堆叠层中的所述导电层与所述三维存储器的导线；和/或，

所述第三刻蚀孔中填充有导电材料；所述第三刻蚀孔，用于连接所述堆叠层中的所述导电层与所述三维存储器的导线。

6.一种三维存储器件的制作方法，其特征在于，所述方法包括：

在半导体衬底上形成堆叠层；

在所述堆叠层的第一区域内，形成第一密度的第一刻蚀孔，其中，所述第一刻蚀孔，用于形成存储阵列的存储晶体管；

在所述堆叠层的第二区域内，形成第二密度的第二刻蚀孔，其中，所述第二密度不同于所述第一密度；

在所述堆叠层的第三区域内，形成第三密度的第三刻蚀孔，其中，所述第三区域，位于所述第一区域与第二区域之间，且分别与所述第一区域和第二区域相邻；所述第三密度，位于所述第一密度和所述第二密度之间；所述第三刻蚀孔所产生的应力，用于过渡第一刻蚀孔所产生的应力和第二刻蚀孔所产生的应力。

7.根据权利要求6所述的制作方法，其特征在于，所述方法还包括：

在所述堆叠层形成至少一条刻蚀槽；其中，所述至少一条刻蚀槽由所述堆叠层顶部向所述衬底方向刻蚀形成；所述至少一条刻蚀槽的长边所在方向平行于从所述第一区域到所述第二区域的延伸方向；

在所述至少一条刻蚀槽中填充导电材料，形成所述存储阵列的存储晶体管的公共源级。

8.根据权利要求6所述的制作方法，其特征在于，所述堆叠层包括：N个导电层和N个绝缘层；其中，所述导电层和所述绝缘层交替设置，N为不小于2的正整数；

所述N个导电层和N个绝缘层的面积从所述衬底向所述堆叠层顶部的方向依次减小；

所述第一区域位于所述堆叠层顶部的绝缘层或导电层以下的核心区域；

所述第二区域和所述第三区域位于所述核心区域外沿的阶梯区域。

9.根据权利要求8所述的制作方法，其特征在于，所述第一刻蚀孔贯穿所述堆叠层；所述第一密度大于所述第二密度；所述第三密度小于所述第一密度，且所述第三密度大于所述第二密度；所述方法还包括：

在所述第一刻蚀孔内依次形成势垒层、存储层、隧穿层和沟道层；所述势垒层用于阻隔所述堆叠层与所述存储层；所述存储层用于从所述沟道层获取电荷；所述隧穿层用于阻隔所述存储层和所述沟道层；所述沟道层用于提供电荷；其中，当所述堆叠层提供获取电荷的电压时，所述沟道层中的电荷击穿所述隧穿层，向所述存储层提供电荷。

10.根据权利要求9所述的制作方法，其特征在于，所述方法还包括：

在所述第二刻蚀孔中填充导电材料；所述第二刻蚀孔，用于连接所述堆叠层中的所述导电层与所述三维存储器的导线；和/或，

在所述第三刻蚀孔中填充导电材料；所述第三刻蚀孔，用于连接所述堆叠层中的所述导电层与所述三维存储器的导线。

Images