Nothing Special   »   [go: up one dir, main page]

CN110047982B - 发光二极管、外延片及其制备方法 - Google Patents

发光二极管、外延片及其制备方法 Download PDF

Info

Publication number
CN110047982B
CN110047982B CN201910145355.2A CN201910145355A CN110047982B CN 110047982 B CN110047982 B CN 110047982B CN 201910145355 A CN201910145355 A CN 201910145355A CN 110047982 B CN110047982 B CN 110047982B
Authority
CN
China
Prior art keywords
layer
gallium nitride
thin film
nitride layer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910145355.2A
Other languages
English (en)
Other versions
CN110047982A (zh
Inventor
曹阳
乔楠
郭炳磊
吕蒙普
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boe Huacan Optoelectronics Suzhou Co ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201910145355.2A priority Critical patent/CN110047982B/zh
Publication of CN110047982A publication Critical patent/CN110047982A/zh
Application granted granted Critical
Publication of CN110047982B publication Critical patent/CN110047982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管、外延片及其制备方法,属于外延技术领域。该所述发光二极管外延片包括:衬底、以及依次层叠于所述衬底上的氮化镓缓冲层、未掺杂氮化镓层、N型掺杂氮化镓层、N型铝镓氮层、多量子阱层、电子阻挡层、P型掺杂氮化镓层和P型接触层;所述电子阻挡层包括氮化镓层和银薄膜层,所述银薄膜层位于所述氮化镓层与所述P型掺杂氮化镓层接触的表面,所述氮化镓层与所述银薄膜层接触的一面上分布有银镓金属化合物。通过包含氮化镓层和银薄膜层的电子阻挡层,一方面提升了电子阻挡的效果,另一方面保证了空穴的顺利通过。

Description

发光二极管、外延片及其制备方法
技术领域
本发明涉及外延技术领域,特别涉及一种发光二极管、外延片及其制备方法。
背景技术
目前,氮化镓(GaN)基发光二极管(Light Emitting Diode,LED)受到越来越多的关注和研究。外延片是GaN基LED的核心部分,外延片的结构包括:衬底、GaN缓冲层、未掺杂GaN层、N型掺杂GaN层、N型AlGaN层、多量子阱(Multiple Quantum Well,MQW)层、P型AlGaN层、P型掺杂GaN层和P型接触层。
当有电流通过时,N型掺杂GaN层中的电子和P型掺杂GaN层中的空穴进入MQW层,并且在MQW层中复合发光。而电子和空穴在MQW层外的其它层发生复合,则不会发光,称为非辐射复合。为了减少非辐射复合的发生,在上述外延片结构中设置有P型AlGaN层,P型AlGaN层的作用是阻挡N型掺杂GaN层中的电子从MQW层溢出,以增加MQW层中的发光复合。
但是,目前的外延片结构中的P型AlGaN层晶体质量通常较差,一方面不利于对电子的阻挡,另一方面也不利于空穴通过该P型AlGaN层进入MQW层。
发明内容
本发明实施例提供了一种发光二极管、外延片及其制备方法,以改善P型AlGaN层阻挡电子的效果,同时保证空穴的顺利通过。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管外延片,所述发光二极管外延片包括:衬底、以及依次层叠于所述衬底上的氮化镓缓冲层、未掺杂氮化镓层、N型掺杂氮化镓层、N型铝镓氮层、多量子阱层、电子阻挡层、P型掺杂氮化镓层和P型接触层;所述电子阻挡层包括氮化镓层和银薄膜层,所述银薄膜层位于所述氮化镓层与所述P型掺杂氮化镓层接触的表面,所述氮化镓层与所述银薄膜层接触的一面上分布有银镓金属化合物。
在本发明实施例的一种实现方式中,所述氮化镓层的厚度范围为50nm-150nm,所述银薄膜层的厚度范围为5-8nm。
在本发明实施例的一种实现方式中,所述氮化镓层中银的摩尔掺入量在0.1-0.3之间。
在本发明实施例的一种实现方式中,所述电子阻挡层还包括铝镓氮层,所述铝镓氮层位于所述氮化镓层和所述多量子阱层之间。
在本发明实施例的一种实现方式中,所述高温氮化铝子层、所述铝镓氮层的厚度范围为50nm-150nm。
另一方面,本发明实施例还提供了一种发光二极管,所述发光二极管包括如前任一项所述的发光二极管外延片。
另一方面,本发明实施例还提供了一种发光二极管外延片制备方法,所述方法包括:
在衬底上依次生长氮化镓缓冲层、未掺杂氮化镓层、N型掺杂氮化镓层、N型铝镓氮层和多量子阱层;
在所述多量子阱层上生长电子阻挡层,所述电子阻挡层包括氮化镓层和银薄膜层,所述银薄膜层位于所述氮化镓层的表面,所述氮化镓层与所述银薄膜层接触的一面上分布有银镓金属化合物;
在所述电子阻挡层的银薄膜层上依次生长P型掺杂氮化镓层和P型接触层。
在本发明实施例的一种实现方式中,所述氮化镓层的厚度范围为50nm-150nm,所述银薄膜层的厚度范围为5-8nm。
在本发明实施例的一种实现方式中,所述在所述多量子阱层上生长电子阻挡层,包括:
在金属有机化合物化学气相沉淀设备中生长温度范围为850℃-1080℃、生长压力范围为200Torr-500Torr的条件下,在所述多量子阱层上生长所述氮化镓层;
在物理气相沉积设备中工作温度范围为100-300℃、工作压力范围为1-5Pa、溅射功率范围为10-50W的条件下,采用溅射工艺在所述氮化镓层上溅射一层银,得到所述银薄膜层。
在本发明实施例的一种实现方式中,所述在所述多量子阱层上生长电子阻挡层,还包括:
在生长所述氮化镓层之前,在所述金属有机化合物化学气相沉淀设备中生长温度范围为850℃-1080℃、生长压力范围为200Torr-500Torr的条件下,在所述多量子阱层上生长所述铝镓氮层。
本发明实施例提供的技术方案带来的有益效果是:
本发明实施例中,多量子阱层和P型掺杂氮化镓层之间设置有电子阻挡层,该电子阻挡层包括氮化镓层和银薄膜层,银薄膜层位于氮化镓层与P型掺杂氮化镓层接触的表面,氮化镓层与银薄膜层接触的一面上分布有银镓金属化合物。其中,通过在氮化镓层的至少一个表面形成银薄膜层,银薄膜层与氮化镓层接触的面发生相互作用形成银镓金属化合物,从多量子阱层溢流出来的电子会被银镓金属化合物阻挡,避免电子进行P型掺杂氮化镓层与空穴复合,增加了进入到多量子阱层的空穴浓度;另外,银镓金属化合物由于局域态密度的影响,有利于提高生长在电子阻挡层和P型掺杂氮化镓层组合膜层的空穴浓度,提高P型掺杂氮化镓层空穴的有效注入,从而提升量子阱区载流子复合效率,提高了具有该外延片的发光二极管的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图;
图2是本发明实施例提供的另一种发光二极管外延片的结构示意图;
图3是本发明实施例提供的一种发光二极管外延片制备方法;
图4是本发明实施例提供的另一种发光二极管外延片制备方法。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图。参见图1,该发光二极管外延片可以包括:衬底100、以及依次层叠于衬底100上的GaN缓冲层101、未掺杂GaN层102、N型掺杂GaN层103、N型AlGaN层104、多量子阱层105、电子阻挡层106、P型掺杂GaN层107和P型接触层108。
其中,电子阻挡层106可以包括GaN层161和Ag薄膜层162,Ag薄膜层162位于GaN层161与P型掺杂GaN层107接触的表面,GaN层161与Ag薄膜层162接触的一面上分布有AgGa金属化合物。
在本发明实施例中,Ag薄膜层162是通过溅射工艺制作到GaN层161上的,由于溅射时溅射到GaN层161表面的Ag的温度较高,Ag会与GaN层161表面的GaN反应,形成前述AgGa金属化合物。AgGa金属化合物包括金属合金态的化合物,以及AgGaN化合物。
本发明实施例中,多量子阱层和P型掺杂GaN层之间设置有电子阻挡层,该电子阻挡层包括GaN层和Ag薄膜层,Ag薄膜层位于GaN层与P型掺杂GaN层接触的表面,GaN层与Ag薄膜层接触的一面上分布有AgGa金属化合物。其中,通过在GaN层的至少一个表面形成Ag薄膜层,Ag薄膜层与GaN层接触的面发生相互作用形成AgGa金属化合物,从多量子阱层溢流出来的电子会被掺AgGa金属化合物阻挡,避免电子进行P型掺杂GaN层与空穴复合,增加了进入到多量子阱层的空穴浓度;另外,AgGa金属化合物由于局域态密度的影响,有利于提高生长在电子阻挡层和P型掺杂GaN层组合膜层的空穴浓度,提高P型掺杂GaN层空穴的有效注入,从而提升量子阱区载流子复合效率,提高了具有该外延片的发光二极管的发光效率。
其中,局域态密度指具体位置电子波函数的分布,会影响原子核外电子分布,进而影响到化合物电荷分布。AgGa金属化合物电子态势偏低,所以俘获电子留下空穴,成为正电荷中心,使得进入电子阻挡层和P型掺杂GaN层组合膜层的空穴浓度变高。
在本发明实施例中,GaN层161的厚度范围可以为50nm-150nm,Ag薄膜层162的厚度范围可以为5-8nm。
在该实现方式中,通过设置一定厚度的GaN层161保证Ag在溅射过程中不会伤害到多量子阱层,但是,GaN层161的厚度也不能够过厚导致整个外延片厚度太大,影响器件的轻薄化。另外,通过溅射一定厚度的Ag薄膜实现对电子的阻挡,同时Ag薄膜厚度较小,处于透明状态,不影响整个器件的出光。
示例性地,GaN层161的厚度可以为100nm,Ag薄膜层162的厚度可以为5nm。
在本发明实施例中,GaN层161中Ag的摩尔掺入量在0.1-0.3之间。
这里,Ag的摩尔掺入量是指在整个GaN层161中Ag的摩尔量(摩尔)与GaN层161的体积(升)之比。Ag的摩尔掺入量与溅射工艺相关,如果溅射温度太低,则Ag的摩尔掺入量低,AgGa金属化合物较少,则不利于电子阻挡层的效果。但是,要想提高Ag的摩尔掺入量,则需要提高溅射温度等参数,另一方面对溅射设备要求较高,另一方面容易对已生长的膜层造成伤害。
图2是本发明实施例提供的另一种发光二极管外延片的结构示意图。参见图2,图2示出的发光二极管外延片的结构与图1示出的发光二极管外延片的结构的区别在于,该电子阻挡层106还包括AlGaN层163,AlGaN层163位于GaN层161和多量子阱层105之间。
在该实现方式中,在GaN层161和多量子阱层105之间设置AlGaN层163,通过设置该AlGaN层163能够进一步阻挡电子溢流。
在本发明实施例中,AlGaN层163的厚度范围可以为50nm-150nm。
在该实现方式中,通过设置一定厚度的AlGaN层163保证对电子的阻挡效果,但是,AlGaN层163的厚度也不能够过厚导致整个外延片厚度太大,影响器件的轻薄化。
示例性地,该AlGaN层163的厚度可以为50nm。
在本发明实施例中,AlGaN层163为P型掺杂ALGAN层,掺杂浓度在2×1017~2×1018cm-3之间。
在该实现方式中,通过设置一定掺杂浓度的AlGaN层163保证对电子的阻挡效果,但是,AlGaN层163的掺杂浓度也不能够过大进行影响空穴注入多量子阱层。
在该实现方式中,AlGaN层163中通过掺入三价元素(如硼)形成P型掺杂ALGAN层,在沿着AlGaN层163的生长方向,AlGaN层163中的P型掺杂浓度不变。
在本发明实施例中,衬底可以采用二氧化硅图形化蓝宝石衬底(PatternedSapphire Substrate,PSS)。
图3是本发明实施例一种发光二极管外延片制备方法的流程图。该方法用于制备图1所示的外延片,参见图3,该方法包括:
步骤201:在衬底上依次生长GaN缓冲层、未掺杂GaN层、N型掺杂GaN层、N型AlGaN层和多量子阱层。
在本发明实施例中,衬底可以采用二氧化硅PSS。
步骤202:在多量子阱层上生长电子阻挡层。
其中,电子阻挡层可以包括GaN层和Ag薄膜层,Ag薄膜层位于GaN层与P型掺杂GaN层接触的表面,GaN层与Ag薄膜层接触的一面上分布有AgGa金属化合物。
在本发明实施例中,Ag薄膜层是通过溅射工艺制作到GaN层上的,由于溅射时溅射到GaN层表面的Ag的温度较高,Ag会与GaN层表面的GaN反应,形成前述AgGa金属化合物。AgGa金属化合物包括金属合金态的化合物,以及AgGaN化合物。
在本发明实施例中,GaN层的厚度范围可以为50nm-150nm,Ag薄膜层的厚度范围可以为5-8nm。
在该实现方式中,通过设置一定厚度的GaN层保证Ag在溅射过程中不会伤害到多量子阱层,但是,GaN层的厚度也不能够过厚导致整个外延片厚度太大,影响器件的轻薄化。另外,通过溅射一定厚度的Ag薄膜实现对电子的阻挡,同时Ag薄膜厚度较小,处于透明状态,不影响整个器件的出光。
示例性地,GaN层的厚度可以为100nm,Ag薄膜层的厚度可以为5nm。
在本发明实施例中,GaN层中Ag的摩尔掺入量在0.1-0.3之间。
这里,Ag的摩尔掺入量是指在整个GaN层中Ag的摩尔量(摩尔)与GaN层的体积(升)之比。Ag的摩尔掺入量与溅射工艺相关,如果溅射温度太低,则Ag的摩尔掺入量低,AgGa金属化合物较少,则不利于电子阻挡层的效果。但是,要想提高Ag的摩尔掺入量,则需要提高溅射温度等参数,另一方面对溅射设备要求较高,另一方面容易对已生长的膜层造成伤害。
可选地,该电子阻挡层还可以包括AlGaN层,AlGaN层位于GaN层和多量子阱层之间。
在该实现方式中,在GaN层和多量子阱层之间设置AlGaN层,通过设置该AlGaN层能够进一步阻挡电子溢流。
在本发明实施例中,AlGaN层的厚度范围可以为50nm-150nm。
在该实现方式中,通过设置一定厚度的AlGaN层保证对电子的阻挡效果,但是,AlGaN层的厚度也不能够过厚导致整个外延片厚度太大,影响器件的轻薄化。
示例性地,该AlGaN层的厚度可以为50nm。
在本发明实施例中,AlGaN层为P型掺杂ALGAN层,掺杂浓度在2×1017~2×1018cm-3之间。
在该实现方式中,通过设置一定掺杂浓度的AlGaN层保证对电子的阻挡效果,但是,AlGaN层的掺杂浓度也不能够过大进行影响空穴注入多量子阱层。
在该实现方式中,AlGaN层中通过掺入三价元素(如硼)形成P型掺杂ALGAN层,在沿着AlGaN层的生长方向,AlGaN层中的P型掺杂浓度不变。
步骤203:在电子阻挡层上依次生长P型掺杂GaN层和P型接触层。
本发明实施例中,多量子阱层和P型掺杂GaN层之间设置有电子阻挡层,该电子阻挡层包括GaN层和Ag薄膜层,Ag薄膜层位于GaN层与P型掺杂GaN层接触的表面,GaN层与Ag薄膜层接触的一面上分布有AgGa金属化合物。其中,通过在GaN层的至少一个表面形成Ag薄膜层,Ag薄膜层与GaN层接触的面发生相互作用形成AgGa金属化合物,从多量子阱层溢流出来的电子会被掺AgGa金属化合物阻挡,避免电子进行P型掺杂GaN层与空穴复合,增加了进入到多量子阱层的空穴浓度;另外,AgGa金属化合物由于局域态密度的影响,有利于提高生长在电子阻挡层和P型掺杂GaN层组合膜层的空穴浓度,提高P型掺杂GaN层空穴的有效注入,从而提升量子阱区载流子复合效率,提高了具有该外延片的发光二极管的发光效率。
图4是本发明实施例另一种GaN基发光二极管外延片制备方法的流程图。该方法用于制备图1或图2所示的外延片,参见图4,该方法包括:
步骤301:在衬底上生长GaN缓冲层。
在本发明实施例中,衬底可以采用二氧化硅PSS。在生长缓冲层之前,该方法还可以包括:将衬底置于氢气气氛中退火处理8分钟,清洁衬底表面,温度可以在1000℃与1200℃之间;然后对衬底进行氮化处理。
在本发明实施例中,该步骤可以包括:将温度调整至400℃-600℃,生长15至35nm厚的GaN缓冲层,生长压力区间可以为400Torr-600Torr。
在缓冲层生长完成后,该方法还可以包括:对缓冲层进行退火处理,温度可以在1000℃-1200℃之间,时间可以在5分钟至10分钟之间,压力可以为400Torr-600Torr。
步骤302:在GaN缓冲层上生长未掺杂GaN层。
在本发明实施例中,该步骤可以包括:将温度调节至1000℃~1100℃,生长厚度在1至5.0微米的未掺杂GaN层,生长压力可以在100Torr至500Torr之间。
步骤303:在未掺杂GaN层上生长N型掺杂GaN层。
在未掺杂GaN层生长结束后,生长一层Si掺杂的N型掺杂GaN层,厚度可以在1.0~5.0微米之间,生长温度可以在1000℃~1200℃之间,压力可以在100Torr至500Torr之间,Si掺杂浓度可以在1018cm-3~1019cm-3之间。
步骤304:在N型掺杂GaN层上生长N型AlGaN层。
在N型掺杂GaN层生长结束后,生长N型AlGaN层,N型AlGaN层厚度可以在50nm-180nm之间,生长温度可以在800℃-1100℃之间,生长压力可以在300Torr至500Torr之间,Al摩尔掺入量可以为0-0.3。
步骤305:在N型AlGaN层上生长多量子阱层。
在N型AlGaN层生长结束后,生长多量子阱层,多量子阱层由3到15个周期的InxGa1-xN(0<x<1)和GaN超晶格结构组成,阱厚可以在3nm左右,生长温度的范围可以在720℃-829℃之间,压力范围可以在100Torr与500Torr之间;垒的厚度在9nm至20nm间,生长温度在850℃-959℃之间,生长压力在100Torr到500Torr之间。
步骤306:在多量子阱层上生长电子阻挡层。
在本发明实施例中,在多量子阱层上生长电子阻挡层,可以包括:
在金属有机化合物化学气相沉淀设备中生长温度范围为850℃-1080℃、生长压力范围为200Torr-500Torr的条件下,在多量子阱层上生长GaN层;
在物理气相沉积设备中工作温度范围为100-300℃、工作压力范围为1-5Pa、溅射功率范围为10-50W的条件下,采用溅射工艺在GaN层上溅射一层Ag,得到Ag薄膜层。
通过上述步骤生长得到的电子阻挡层包括GaN层和Ag薄膜层,Ag薄膜层位于GaN层与P型掺杂GaN层接触的表面,GaN层与Ag薄膜层接触的一面上分布有AgGa金属化合物。
在本发明实施例中,Ag薄膜层是通过溅射工艺制作到GaN层上的,由于溅射时溅射到GaN层表面的Ag的温度较高,Ag会与GaN层表面的GaN反应,形成前述AgGa金属化合物。AgGa金属化合物包括金属合金态的化合物,以及AgGaN化合物。
在本发明实施例中,GaN层的厚度范围可以为50nm-150nm,Ag薄膜层的厚度范围可以为5-8nm。
在该实现方式中,通过设置一定厚度的GaN层保证Ag在溅射过程中不会伤害到多量子阱层,但是,GaN层的厚度也不能够过厚导致整个外延片厚度太大,影响器件的轻薄化。另外,通过溅射一定厚度的Ag薄膜实现对电子的阻挡,同时Ag薄膜厚度较小,处于透明状态,不影响整个器件的出光。
示例性地,GaN层的厚度可以为100nm,Ag薄膜层的厚度可以为5nm。
在本发明实施例中,GaN层中Ag的摩尔掺入量在0.1-0.3之间。
这里,Ag的摩尔掺入量是指在整个GaN层中Ag的摩尔量(摩尔)与GaN层的体积(升)之比。Ag的摩尔掺入量与溅射工艺相关,如果溅射温度太低,则Ag的摩尔掺入量低,AgGa金属化合物较少,则不利于电子阻挡层的效果。但是,要想提高Ag的摩尔掺入量,则需要提高溅射温度等参数,另一方面对溅射设备要求较高,另一方面容易对已生长的膜层造成伤害。
可选地,在多量子阱层上生长电子阻挡层,还可以包括:
在生长GaN层之前,在金属有机化合物化学气相沉淀设备中生长温度范围为850℃-1080℃、生长压力范围为200Torr-500Torr的条件下,在多量子阱层上生长AlGaN层。
通过上述步骤生长得到的电子阻挡层还包括AlGaN层,AlGaN层位于GaN层和多量子阱层之间。
在该实现方式中,在GaN层和多量子阱层之间设置AlGaN层,通过设置该AlGaN层能够进一步阻挡电子溢流。
在本发明实施例中,AlGaN层的厚度范围可以为50nm-150nm。
在该实现方式中,通过设置一定厚度的AlGaN层保证对电子的阻挡效果,但是,AlGaN层的厚度也不能够过厚导致整个外延片厚度太大,影响器件的轻薄化。
示例性地,该AlGaN层的厚度可以为50nm。
在本发明实施例中,AlGaN层为P型掺杂ALGAN层,掺杂浓度在2×1017~2×1018cm-3之间。
在该实现方式中,通过设置一定掺杂浓度的AlGaN层保证对电子的阻挡效果,但是,AlGaN层的掺杂浓度也不能够过大进行影响空穴注入多量子阱层。
在该实现方式中,AlGaN层中通过掺入三价元素(如硼)形成P型掺杂ALGAN层,在沿着AlGaN层的生长方向,AlGaN层中的P型掺杂浓度不变。
步骤307:在电子阻挡层上生长P型掺杂GaN层。
在电子阻挡层生长完成后,在其上生长一层P型掺杂GaN层,厚度可以在100nm至800nm之间,生长温度可以在800℃-950℃之间,生长压力区间可以为200Torr-300Torr。
步骤308:在P型掺杂GaN层上生长P型接触层。
P型掺杂GaN层结束后,在P型掺杂GaN层上生长P型接触层,厚度可以为5nm至300nm之间,生长温度区间可以为800℃~950℃,生长压力区间可以为100Torr~300Torr。
生长结束后,将反应腔温度降低,在氮气气氛中退火处理,退火温度区间可以为650℃~850℃,退火处理5到15分钟,降至室温外延生长结束。
本发明实施例还提供了一种发光二极管,发光二极管包括如前的发光二极管外延片。
本发明实施例中,多量子阱层和P型掺杂GaN层之间设置有电子阻挡层,该电子阻挡层包括GaN层和Ag薄膜层,Ag薄膜层位于GaN层与P型掺杂GaN层接触的表面,GaN层与Ag薄膜层接触的一面上分布有AgGa金属化合物。其中,通过在GaN层的至少一个表面形成Ag薄膜层,Ag薄膜层与GaN层接触的面发生相互作用形成AgGa金属化合物,从多量子阱层溢流出来的电子会被掺AgGa金属化合物阻挡,避免电子进行P型掺杂GaN层与空穴复合,增加了进入到多量子阱层的空穴浓度;另外,AgGa金属化合物由于局域态密度的影响,有利于提高生长在电子阻挡层和P型掺杂GaN层组合膜层的空穴浓度,提高P型掺杂GaN层空穴的有效注入,从而提升量子阱区载流子复合效率,提高了具有该外延片的发光二极管的发光效率。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片,所述发光二极管外延片包括:衬底、以及依次层叠于所述衬底上的氮化镓缓冲层、未掺杂氮化镓层、N型掺杂氮化镓层、N型铝镓氮层、多量子阱层、电子阻挡层、P型掺杂氮化镓层和P型接触层;其特征在于,所述电子阻挡层包括氮化镓层和银薄膜层,所述银薄膜层位于所述氮化镓层与所述P型掺杂氮化镓层接触的表面,所述氮化镓层与所述银薄膜层接触的一面上分布有银镓金属化合物。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述氮化镓层的厚度范围为50nm-150nm,所述银薄膜层的厚度范围为5-8nm。
3.根据权利要求1所述的发光二极管外延片,其特征在于,所述氮化镓层中银的摩尔掺入量在0.1-0.3之间。
4.根据权利要求1-3任一项所述的发光二极管外延片,其特征在于,所述电子阻挡层还包括铝镓氮层,所述铝镓氮层位于所述氮化镓层和所述多量子阱层之间。
5.根据权利要求4所述的发光二极管外延片,其特征在于,所述铝镓氮层的厚度范围为50nm-150nm。
6.一种发光二极管,其特征在于,所述发光二极管包括如权利要求1-5任一项所述的发光二极管外延片。
7.一种发光二极管外延片制备方法,其特征在于,所述方法包括:
在衬底上依次生长氮化镓缓冲层、未掺杂氮化镓层、N型掺杂氮化镓层、N型铝镓氮层和多量子阱层;
在所述多量子阱层上生长电子阻挡层,所述电子阻挡层包括氮化镓层和银薄膜层,所述银薄膜层位于所述氮化镓层的表面,所述氮化镓层与所述银薄膜层接触的一面上分布有银镓金属化合物;
在所述电子阻挡层的银薄膜层上依次生长P型掺杂氮化镓层和P型接触层。
8.根据权利要求7所述的方法,其特征在于,所述氮化镓层的厚度范围为50nm-150nm,所述银薄膜层的厚度范围为5-8nm。
9.根据权利要求7或8所述的方法,其特征在于,所述在所述多量子阱层上生长电子阻挡层,包括:
在金属有机化合物化学气相沉淀设备中生长温度范围为850℃-1080℃、生长压力范围为200Torr-500Torr的条件下,在所述多量子阱层上生长所述氮化镓层;
在物理气相沉积设备中工作温度范围为100-300℃、工作压力范围为1-5Pa、溅射功率范围为10-50W的条件下,采用溅射工艺在所述氮化镓层上溅射一层银,得到所述银薄膜层。
10.根据权利要求9所述的方法,其特征在于,所述在所述多量子阱层上生长电子阻挡层,还包括:
在生长所述氮化镓层之前,在所述金属有机化合物化学气相沉淀设备中生长温度范围为850℃-1080℃、生长压力范围为200Torr-500Torr的条件下,在所述多量子阱层上生长铝镓氮层。
CN201910145355.2A 2019-02-27 2019-02-27 发光二极管、外延片及其制备方法 Active CN110047982B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910145355.2A CN110047982B (zh) 2019-02-27 2019-02-27 发光二极管、外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910145355.2A CN110047982B (zh) 2019-02-27 2019-02-27 发光二极管、外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN110047982A CN110047982A (zh) 2019-07-23
CN110047982B true CN110047982B (zh) 2020-07-07

Family

ID=67274225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910145355.2A Active CN110047982B (zh) 2019-02-27 2019-02-27 发光二极管、外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN110047982B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786749B (zh) * 2020-12-31 2024-02-13 华灿光电(浙江)有限公司 发光二极管外延片制备方法
CN112993097B (zh) * 2021-01-21 2022-09-13 华灿光电(苏州)有限公司 发光二极管外延片制备方法
CN113410354B (zh) * 2021-04-29 2023-03-24 华灿光电(浙江)有限公司 提高晶体质量的发光二极管外延片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164928A (ja) * 1998-11-25 2000-06-16 Toshiba Electronic Engineering Corp 半導体発光素子およびその製造方法
CN103681996A (zh) * 2013-10-17 2014-03-26 武汉光电工业技术研究院有限公司 一种紫外发光二极管及其制备方法
CN104993026A (zh) * 2015-05-19 2015-10-21 西安交通大学 一种单芯片颜色可调的GaN基LED结构的制备方法
CN108470803A (zh) * 2018-03-20 2018-08-31 华灿光电(浙江)有限公司 一种发光二极管的外延片及制作方法
CN108598224A (zh) * 2018-05-31 2018-09-28 华灿光电(浙江)有限公司 一种发光二极管外延片的制作方法及其发光二极管外延片
CN109346577A (zh) * 2018-09-30 2019-02-15 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736521B1 (ko) * 2004-06-09 2007-07-06 삼성전자주식회사 나노 결정 전기발광 소자 및 그의 제조방법
JP5197186B2 (ja) * 2008-06-30 2013-05-15 株式会社東芝 半導体発光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164928A (ja) * 1998-11-25 2000-06-16 Toshiba Electronic Engineering Corp 半導体発光素子およびその製造方法
CN103681996A (zh) * 2013-10-17 2014-03-26 武汉光电工业技术研究院有限公司 一种紫外发光二极管及其制备方法
CN104993026A (zh) * 2015-05-19 2015-10-21 西安交通大学 一种单芯片颜色可调的GaN基LED结构的制备方法
CN108470803A (zh) * 2018-03-20 2018-08-31 华灿光电(浙江)有限公司 一种发光二极管的外延片及制作方法
CN108598224A (zh) * 2018-05-31 2018-09-28 华灿光电(浙江)有限公司 一种发光二极管外延片的制作方法及其发光二极管外延片
CN109346577A (zh) * 2018-09-30 2019-02-15 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN110047982A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
CN106098882B (zh) 一种发光二极管外延片及其制备方法
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109802020B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109671813B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109524522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN110085708B (zh) 发光二极管、外延片及发光二极管外延片的制备方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN108461592A (zh) 一种发光二极管外延片及其制造方法
CN110047982B (zh) 发光二极管、外延片及其制备方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109786530B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN112885937B (zh) 垂直结构发光二极管芯片的p电极的制备方法
CN109545918B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN108987544B (zh) 一种发光二极管外延片及其制造方法
CN109904066B (zh) GaN基发光二极管外延片的制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109473516B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109545922B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109920890B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109346577B (zh) 一种氮化镓基发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 215600 CHENFENG highway, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee after: BOE Huacan Optoelectronics (Suzhou) Co.,Ltd.

Country or region after: China

Address before: 215600 CHENFENG highway, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee before: HC SEMITEK (SUZHOU) Co.,Ltd.

Country or region before: China