CN118784779A - 接口转换电路、信号处理方法、设备及芯片 - Google Patents

Abstract

本申请公开了接口转换电路、信号处理方法、设备及芯片，属于电子技术领域。接口转换电路接口包括存储单元、映射单元和误差检测单元，存储单元用于根据写地址信号写入由多媒体模块接口输出的第一图像信号，根据读地址信号读取第一图像信号，向映射单元输出第一图像信号；映射单元用于重排序接收到的第一图像信号的像素分量，得到满足显示模块接口的显示需求的第二图像信号，向显示模块接口发送第二图像信号；误差检测单元用于获取写地址信号和读地址信号，根据写地址信号和读地址信号调整存储单元的读写时序。误差检测单元纠正读写时序，避免存储单元爆满导致第一图像信号丢失，保证显示质量。

Description

接口转换电路、信号处理方法、设备及芯片

技术领域

本申请实施例涉及电子技术领域，特别涉及一种接口转换电路、信号处理方法、设备及芯片。

背景技术

在电子技术领域中，高清多媒体接口(High Definition Multimedia Interface，HDMI)是一种全数字化视频和声音发送接口，用于发送音频信号、视频信号或图像信号等多媒体信号。在一些情况下，HDMI可将图像信号发往显示(display)模块，通过display模块进行图像显示。由于HDMI和display模块存在时序不匹配的问题，如HDMI的输出的图像信号的时序为4像素(pixel)每时钟(clk)，而display模块所需的图像信号的时序为2pixel每clk，因此，亟需一种接口转换电路，以解决HDMI和display模块时序不匹配的问题。

发明内容

本申请提供了一种接口转换电路、信号处理方法、设备及芯片，可用于解决HDMI和display模块时序不匹配的问题。所述技术方案如下：

一方面，本申请提供了一种接口转换电路，所述接口转换电路包括存储单元、映射单元和误差检测单元，所述存储单元分别连接多媒体模块接口、所述映射单元和所述误差检测单元，所述映射单元还连接显示模块接口；

所述存储单元，用于接收所述多媒体模块接口输出的第一图像信号，根据写地址信号写入所述第一图像信号，根据读地址信号读取所述第一图像信号，向所述映射单元输出读取的所述第一图像信号；

所述映射单元，用于接收所述第一图像信号，重排序所述第一图像信号的像素分量，得到满足所述显示模块接口的显示需求的第二图像信号，向所述显示模块接口发送所述第二图像信号；

所述误差检测单元，用于获取所述写地址信号和所述读地址信号，确定所述写地址信号和所述读地址信号之间的第一差值，根据所述第一差值调整所述存储单元的读写时序。

在一种可能的实现方式中，所述接口转换电路还包括写控制单元，所述存储单元通过所述写控制单元与所述多媒体模块接口连接；

所述写控制单元的时钟域与所述多媒体模块接口的时钟域一致；

所述写控制单元，用于接收所述多媒体模块接口输出的第一图像信号和图像使能信号，根据所述图像使能信号确定所述写地址信号和写使能信号，向所述存储单元输出所述写地址信号、所述写使能信号和所述第一图像信号；

所述存储单元，用于接收所述写地址信号、所述写使能信号和所述第一图像信号，在所述写使能信号有效的情况下，按照所述写地址信号写入所述第一图像信号。

在一种可能的实现方式中，所述接口转换电路还包括读控制单元，所述存储单元通过所述读控制单元与所述映射单元连接；

所述读控制单元的时钟域与所述显示模块接口的时钟域一致；

所述读控制单元，用于获取所述接口转换电路的时钟域使能信号，得到读使能信号，在所述读使能信号有效的情况下，通过所述显示模块接口的时钟计数，根据计数结果确定所述读地址信号，向所述存储单元输出所述读使能信号和所述读地址信号；

所述存储单元，用于接收所述读使能信号和所述读地址信号，在所述读使能信号有效的情况下，按照所述读地址信号读取所述第一图像信号，将所述第一图像信号发往所述读控制单元；

所述读控制单元，用于接收所述第一图像信号，将所述第一图像信号发往所述映射单元。

在一种可能的实现方式中，所述读地址信号对应的时钟域与所述显示模块接口的时钟域一致，所述误差检测单元，用于根据所述第一差值检测所述显示模块接口的时钟域；根据检测结果调整所述显示模块接口的时钟域。

在一种可能的实现方式中，所述误差检测单元，用于在所述第一差值不小于所述存储单元的单元深度的情况下，确定所述检测结果指示所述显示模块接口的时钟域慢；

或者，在所述第一差值小于第一数值的情况下，确定所述检测结果指示所述显示模块接口的时钟域快。

在一种可能的实现方式中，所述接口转换电路还包括同步单元和时钟域转换单元，所述同步单元连接多媒体模块接口，所述同步单元还连接所述时钟域转换单元，所述时钟域转换单元连接所述映射单元：

所述同步单元，用于接收所述多媒体模块接口发送的输入时序信号，将所述输入时序信号发往所述时钟域转换单元，所述输入时序信号用于控制显示图像过程中的屏幕参数，所述输入时序信号位于所述多媒体模块接口的时钟域，所述同步单元的时钟域与所述多媒体模块接口的时钟域保持一致；

所述时钟域转换单元，用于接收所述输入时序信号，将所述输入时序信号进行转换得到输出时序信号，所述输出时序信号位于所述显示模块接口的时钟域，向所述映射单元发送所述输出时序信号；

所述映射单元，还用于接收所述输出时序信号，向所述显示模块接口发送所述输出时序信号，所述输出时序信号用于控制所述显示模块接口根据所述第二图像信号显示图像。

在一种可能的实现方式中，所述输入时序信号包括垂直同步信号，所述同步单元，还用于根据所述垂直同步信号控制所述同步单元的时钟域与所述多媒体模块接口的时钟域同步。

在一种可能的实现方式中，所述同步单元，用于使能配置信息更新信号，在所述垂直同步信号使能的情况下，确定所述同步单元的时钟域与所述多媒体模块接口的时钟域同步；

或者，使能所述配置信息更新信号，在所述垂直同步信号在参考时段内未使能的情况下，去使能所述配置信息更新信号，在所述配置信息更新信号基于所述垂直同步信号再次使能的情况下，确定所述同步单元的时钟域与所述多媒体模块接口的时钟域同步。

在一种可能的实现方式中，所述时钟域转换单元，用于获取水平分辨率信号和寄存器配置参数，将所述输入时序信号、所述寄存器配置参数和所述水平分辨率信号转换为所述输出时序信号，所述水平分辨率信号指示所述多媒体模块接口的时钟域的水平分辨率。

另一方面，提供了一种信号处理方法，所述方法包括：

接收多媒体模块接口输出的第一图像信号，根据写地址信号写入所述第一图像信号；

在所述第一图像信号存在读取需求的情况下，根据读地址信号读取所述第一图像信号；

重排序所述第一图像信号的像素分量，得到满足显示模块接口的显示需求的第二图像信号，向所述显示模块接口发送所述第二图像信号；

确定所述写地址信号和所述读地址信号之间的第一差值，根据所述第一差值调整读写时序。

在一种可能的实现方式中，所述接收多媒体模块接口输出的第一图像信号，根据写地址信号写入所述第一图像信号，包括：

接收所述多媒体模块接口输出的第一图像信号和图像使能信号，根据所述图像使能信号确定所述写地址信号和写使能信号；

在所述写使能信号有效的情况下，按照所述写地址信号写入所述第一图像信号。

在一种可能的实现方式中，所述根据读地址信号读取所述第一图像信号，包括：

获取时钟域使能信号，将所述时钟域使能信号确定为读使能信号；

在所述读使能信号有效的情况下，通过所述显示模块接口的时钟计数，根据计数结果确定所述读地址信号；

按照所述读地址信号读取所述第一图像信号。

在一种可能的实现方式中，所述根据所述第一差值调整读写时序，包括：

根据所述第一差值检测所述显示模块接口的时钟域；

根据检测结果调整所述显示模块接口的时钟域。

在一种可能的实现方式中，所述根据所述第一差值检测所述显示模块接口的时钟域，包括：

在所述第一差值不小于单元深度的情况下，确定所述检测结果指示所述显示模块接口的时钟域慢；

或者，在所述第一差值小于第一数值的情况下，确定所述检测结果指示所述显示模块接口的时钟域快。

在一种可能的实现方式中，所述方法还包括：

接收所述多媒体模块接口发送的输入时序信号，所述输入时序信号用于控制显示图像过程中的屏幕参数，所述输入时序信号位于所述多媒体模块接口的时钟域；

将所述输入时序信号进行转换得到输出时序信号，所述输出时序信号位于所述显示模块接口的时钟域；

向所述显示模块接口发送所述输出时序信号，所述输出时序信号用于控制所述显示模块接口根据所述第二图像信号显示图像。

在一种可能的实现方式中，所述输入时序信号包括垂直同步信号，所述接收所述多媒体模块接口发送的输入时序信号之前，还包括：

根据所述垂直同步信号与所述多媒体模块接口同步时钟域。

在一种可能的实现方式中，所述根据所述垂直同步信号与所述多媒体模块接口同步时钟域，包括：

使能配置信息更新信号，在所述垂直同步信号使能的情况下，确定与所述多媒体模块接口的时钟域同步；

或者，使能所述配置信息更新信号，在所述垂直同步信号在参考时段内未使能的情况下，去使能所述配置信息更新信号，在所述配置信息更新信号基于所述垂直同步信号再次使能的情况下，确定与所述多媒体模块接口的时钟域同步。

在一种可能的实现方式中，所述将所述输入时序信号进行转换得到输出时序信号，包括：

获取水平分辨率信号和寄存器配置参数，所述水平分辨率信号指示所述多媒体模块接口的时钟域的水平分辨率；

将所述输入时序信号、所述寄存器配置参数和所述水平分辨率信号转换为所述输出时序信号。

另一方面，提供了一种电子设备，所述电子设备包括多媒体模块接口、接口转换电路和显示模块接口，所述接口转换电路用于执行上述信号处理方法，将多媒体模块接口输出的第一图像信号转换为满足显示模块接口的显示需求的第二图像信号，并向显示模块接口发送第二图像信号。

另一方面，提供了一种芯片，芯片包括接口转换电路，接口转换电路连接多媒体模块接口和显示模块接口，接口转换电路用于执行上述信号处理方法，将多媒体模块接口输出的第一图像信号转换为满足显示模块接口的显示需求的第二图像信号，并向显示模块接口发送第二图像信号。

本申请提供的技术方案至少带来如下有益效果：

通过像素分量重排序，将多媒体模块接口输出的第一图像信号转换为显示模块接口所需的第二图像信号，以满足显示模块接口的显示需求，保证了多媒体模块接口和显示模块接口的时序匹配，显示图像更加准确。误差检测单元根据写地址信号和读地址信号，及时纠正存储单元的读写时序，避免存储单元出现爆满导致第一图像信号丢失的情况，避免第一图像信号丢失导致的播放卡顿或丢帧，保证显示质量。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种接口转换电路的结构示意图；

图2是本申请实施例提供的另一种接口转换电路的结构图；

图3是本申请实施例提供的一种像素重排序的示意图；

图4是本申请实施例提供的一种信号时序图；

图5是本申请实施例提供的另一种信号时序图；

图6是本申请实施例提供的一种信号选择的示意图；

图7是本申请实施例提供的一种状态变换的示意图；

图8是本申请实施例提供的一种信号处理方法的流程图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

在电子技术领域中，越来越多的应用场景涉及到HDMI的使用，通过HDMI可以传输音频信号、图像信号或视频信号，并支持高分辨率的内容。可选地，HDMI通常用于连接电视、投影仪、游戏主机和音箱功放等设备。在一种可能的实现方式中，视频源设备通过HDMI向显示(display)模块输入信号。其中，display模块用于处理视频图像等，偏向于视频处理，HDMI位于接收(receive，RX)，负责音视频传输，将音视频对应的信号在芯片内部送给display模块处理。

在一种可能的情况下，HDMI和display模块存在时序不匹配的问题，例如，HDMI支持传输的图像信号的时序为4pixel每clk，而display模块支持传输的图像信号的时序为2pixel每clk。可以理解为同等时间内，HDMI传输的图像信号多于display模块处理的图像信号，display模块处理速度慢，可能会造成图像信号的丢失。因此，HDMI在向display模块输入图像信号的过程中，会进行高pixel量到低pixel量的转换。本申请实施例提供了一种接口转换电路，用于连接HDMI和display模块。

图1为本申请实施例提供的接口转换电路的结构示意图，图1中的接口转换电路包括存储单元11、映射单元12和误差检测单元13，存储单元11分别连接多媒体模块接口、映射单元12和误差检测单元13，映射单元12连接显示模块接口。图1中的多媒体模块接口对应上述实施例的HDMI模块的接口，在一些情况下可称为HDMI_SUBSYS，显示模块接口对应上述实施例的display模块的接口，在一些情况下可称为DPU_SUBSYS。其中，显示模块接口指芯片内部的display模块的连线接口，而非用于限定显示模块接口属于物理显示的接口。

示例性地，多媒体模块接口可向存储单元11输入第一图像信号，存储单元11在接收到多媒体模块接口输出的第一图像信号后，可根据写地址信号写入第一图像信号，后续在要向显示模块接口输出信号的情况下，也即第一图像信号存在读取需求的情况下，可根据读地址信号读取第一图像信号，向映射单元12输出读取的第一图像信号。

其中，第一图像信号可以是任意用于显示图像的电信号，所显示的图像可以为静态图像，还可以是动态图像，例如为视频等，此种情况下，通过第一图像信号显示的为视频的每一帧图像，通过第一图像信号顺序显示多帧图像，以达到播放视频的效果。针对第一图像信号显示的图像为视频的单帧图像的情况，第一图像信号还可称为视频信号。

可选地，存储单元11可以是任意具有存储功能的单元，可以是SRAM(StaticRandom-Access Memory，静态随机存取存储器)。在一种可能的情况下，存储单元11采用的是伪双端口SRAM，伪双端口是指有两个读写端口，但是一个端口只能读，一个端口只能写，该存储单元11有两组数据线，一组是写数据线，一组是读数据线，同一时刻可以对存储单元11进行读和写两个操作。

图2为本申请实施例提供的另一种接口转换电路，图2中，接口转换电路还包括写控制单元14，存储单元11通过写控制单元14与多媒体模块接口连接，可选地，写控制单元14的时钟域与多媒体模块接口的时钟域一致，关于时钟域同步的效果可参见下述实施例在介绍同步单元16的过程中对于亚稳态问题的说明。

基于图2所示的连接关系，多媒体模块接口会将第一图像信号发往写控制单元14，第一图像信号对应图4中多媒体模块接口向写控制单元14发送的pvo_data(数据)_0/1/2/3，其中，pvo指示该第一图像信号是基于多媒体模块接口的时钟域发送的。在一种可能的情况下，多媒体模块接口还会向写控制单元14发送图像使能信号，该图像使能信号用于指示可以开始写入接收到的第一图像信号，图像使能信号在图4中表示为pvo_data_en_0/1/2/3。

可选地，写控制单元14在接收到多媒体模块接口输出的图像使能信号后，可根据图像使能信号确定写地址信号和写使能信号。以图像使能信号包括pvo_data_en_0信号、pvo_data_en_1信号、pvo_data_en_2信号和pvo_data_en_3信号为例，根据图像使能信号确定写地址信号和写使能信号的过程包括：对pvo_data_en_0信号、pvo_data_en_1信号、pvo_data_en_2信号和pvo_data_en_3信号取或，得到的取或结果即为寄存器pvo_data_en信号，写控制单元14可将寄存器pvo_data_en信号作为写使能信号。由于寄存器pvo_data_en信号是取或得到的，该寄存器pvo_data_en信号属于单bit(比特)的信号。写控制单元14在写使能信号有效时，通过多媒体模块接口的时钟进行计数获取pvo_addr作为写地址信号。在一些情况下，多媒体模块接口的时钟可称为hdmi_clk。

写控制单元14在确定写地址信号和写使能信号后，可向存储单元11输出写地址信号、写使能信号和第一图像信号。可选地，写控制单元14可以直接将第一图像信号发送给存储单元11，也可以对第一图像信号进行处理，以图2中第一图像信号包括pvo_data_0信号、pvo_data_1信号、pvo_data_2信号和pvo_data_3信号为例，写控制单元14可对pvo_data_0信号、pvo_data_1信号、pvo_data_2信号和pvo_data_3信号进行组包合并，得到的合并结果即为寄存器pvo_data信号，写控制单元14将寄存器pvo_data信号作为处理后的第一图像信号发往存储单元11。由于寄存器pvo_data信号为对多个信号组包合并得到的信号，该寄存器pvo_data信号属于多bit的信号。

存储单元11在接收到写地址信号、写使能信号和第一图像信号后，可在写使能信号有效的情况下，按照写地址信号写入第一图像信号。图2中，waddr对应写地址信号，wdata对应第一图像信号，w_en对应写使能信号，可选地，存储单元11根据写地址信号确定第一图像信号对应的内存空间，将接收的第一图像信号存储在所确定的内存空间中，实现向存储单元11中写入第一图像信号。

和写控制单元14类似，接口转换电路还包括读控制单元15，用于从存储单元11读出第一图像信号，参见图2，存储单元11通过读控制单元15与映射单元12连接，其中，读控制单元15的时钟域和显示模块接口的时钟域一致。可选地，读控制单元15获取接口转换电路的时钟域使能信号，得到读使能信号，在读使能信号有效的情况下，通过显示模块接口的时钟计数，根据计数结果确定读地址信号。

可选地，时钟域使能信号可以是图2中的时钟域转换单元17输出的时钟域使能信号，由于时钟域转换单元17用于将时钟域由多媒体模块接口的时钟域转换成显示模块接口的时钟域。因此读控制单元15获取的时钟域使能信号反映的是显示模块接口的时钟域，在一些情况下可如图2所示称为dpu_den，其中，dpu的作用和pvo的作用类似，用于指示该信号的时钟域为显示模块接口的时钟域。关于时钟域转换单元17的详细功能可参见下述实施例的相关描述，此处不再赘述。

读控制单元15在接收到时钟域使能信号后，将该时钟域使能信号作为存储单元11的读使能信号r_en，之后，在读使能信号有效时，通过显示模块接口的时钟，也即dpu_clk进行计数获取dpu_addr，将dpu_addr除以2作为读地址信号raddr。其中，除以2是由于显示模块接口的时钟为多媒体模块接口的时钟的两倍，因此，基于显示模块接口的时钟统计的dpu_addr是存储单元中采用的地址信号的两倍，通过除以2，将读地址信号调整为存储单元11可读取的格式。

读控制单元15在确定读地址信号和读使能信号后，向存储单元11发送读地址信号和读使能信号，存储单元11在接收到读使能信号和读地址信号后，在读使能信号有效的情况下，按照读地址信号读取第一图像信号，将第一图像信号发往读控制单元15。可选地，存储单元11可根据读地址信号查找确定待读取的第一图像信号所位于的存储空间，访问所确定的存储空间，将该存储空间内的第一图像信号读出，并发往读控制单元15，所发送的第一图像信号参见图2所示的rdata。其中，读出的第一图像信号rdata前的r用于和写入的第一图像信号wdata进行区分，旨在区分对第一图像信号的不同操作，不同操作例如是读和写，但实际上读出的第一图像信号rdata和写入的第一图像信号wdata的图像信号一致。

在一种可能的情况下，读控制单元15在接收到第一图像信号后，可将第一图像信号发往映射单元12。可选地，针对写控制单元14在传输第一图像信号的过程中会对第一图像信号进行处理，读控制单元15可在传输第一图像信号的过程中，对处理后的第一图像信号进行还原，例如，将组包合并得到的pvo_data分解为pvo_data_0/1/2/3，从而还原多媒体模块接口输出的第一图像信号，向映射单元12发送还原得到的第一图像信号。在一种可能的情况下，读控制单元15还会调整映射关系发往显示模块接口。

可选地，映射单元12在接收到第一图像信号后，可重排序第一图像信号的像素分量，得到满足显示模块接口的显示需求的第二图像信号，从而向显示模块接口发送所能处理的第二图像信号。由于多媒体模块接口输出的第一图像信号的格式是4pixel/clk，而显示模块接口支持接收的信号格式为2pixel/clk。因此，映射单元13会对第一图像信号的像素分量进行重排序。

图3为本申请实施例提供的一种重排序的效果示意图，图3中的pvo_data_0、pvo_data_1、pvo_data_2、pvo_data_3为第一图像信号，dpu_data_0和dpu_data_1为重排序后的第二图像信号，图3中pvo_data_3和dpu_data_0之间的连线旨在说明dpu_data_0和dpu_data_1是基于pvo_data_0、pvo_data_1、pvo_data_2、pvo_data_3处理得到。

由于第一图像信号的时序是4pixel/clk，第二图像信号的时序为2pixel/clk，也即单位时钟下输出的像素量降低，并且第一图像信号的像素量是第二图像信号的像素量的两倍，此种情况下，可将第一图像信号合并得到第二图像信号。图3中的v/r、y/g和u/b指示颜色分量，参见图3，第一图像信号包括三个颜色分量，合并两个第一图像信号的颜色分量得到第二图像信号，该第二图像信号包括六个颜色分量。通过4p转2p的跨时钟域处理，提高显示模块接口的接收时钟，为多媒体模块接口的2倍。

并且，映射单元13在重排序像素分量的过程中，还会调整颜色分量YCRCB/RGB，以使得第二图像信号的颜色分量也满足显示模块接口的显示需求。此外，上述重排序的为第一图像信号的颜色分量，但实际上第一图像信号的数据(data)未发生改变，也即第一图像信号和第二图像信号的data相同。

在一种可能的实现方式中，由于显示模块接口在根据第二图像信号刷新屏幕的过程中，还会参考屏幕参数，接口转换电路也会向显示模块接口提供刷新第二图像信号的过程中所需的屏幕参数。

参见图2，接口转换电路还包括同步单元16和时钟域转换单元17，同步单元16连接多媒体模块接口，同步单元16还连接时钟域转换单元17，时钟域转换单元17连接映射单元12。其中，同步单元16用于接收多媒体模块接口发送的输入时序信号，将输入时序信号发往时钟域转换单元17，输入时序信号用于控制显示图像过程中的屏幕参数，输入时序信号位于多媒体模块接口的时钟域。

示例性地，同步单元16的时钟域与多媒体模块接口的时钟域保持一致，通过统一同步单元16和多媒体模块接口的时钟域，以消除多比特传输带来的亚稳态问题。亚稳态问题是指传输的信号的电平在高电平和低电平之间振荡，导致接收端接收的信号的电平为介于高电平和低电平之间的第三稳定点，无法准确读出信号。此种情况下，可通过统一时钟域，保证多媒体模块接口输出输入时序信号时的频率和同步单元16接收输入时序信号时的频率同步，以避免输入时序信号的电平振荡，提高了输入时序信号的传输精确度。

因此，同步单元16在接收输入时序信号之前还会进行时钟域统一，例如输入时序信号包括vsync(Vertical Sync，垂直同步信号)，垂直同步信号用于标识已经完成了当前帧的所有行扫描，并准备开始下一帧的显示。可选地，同步单元16可根据垂直同步信号控制同步单元16与多媒体模块接口的时钟域同步。

可选地，同步单元16会参考配置信息更新信号，图2中接口转换电路还和配置模块连接，配置模块可向同步单元16发送寄存器配置参数，以对接口转换电路中的单元进行配置，寄存器配置参数例如图2中的vsw、hsw、hbp、fdelay、vdelay、hdelay、sw_hactive、sw_force_en、cfg_upd、ipvo_format和ipvo_type。其中，ipvo_format和ipvo_type用于指示多媒体模块接口发送的第一图像信号的格式和类型。cfg_upd为配置信息更新信号，用于指示配置是否有效，在cfg_upd使能的情况下，指示当前进行的配置有效，在cfg_upd未使能的情况下，指示当前进行的配置无效。其中，cfg_upd使能可以是拉高使能，例如，在cfg_upd拉高的情况下，cfg_upd使能，指示当前进行的配置有效，在cfg_upd拉低的情况下，cfg_upd未使能，指示当前进行的配置无效。cfg_upd使能也可以是拉低使能，例如，在cfg_upd拉低的情况下，cfg_upd使能，指示当前进行的配置有效，在cfg_upd拉高的情况下，cfg_upd未使能，指示当前进行的配置无效，本申请实施例对此不进行限定。

在一种可能的情况下，同步单元16使能配置信息更新信号，以表示当前可进行配置。可选地，配置同步单元16的过程可以由软件自定义控制，也可以由硬件保留默认配置。同步单元16在完成配置后，等待多媒体模块接口输出的垂直同步信号使能，在使能的情况下，完成寄存器同步。在一种可能的情况下，同步单元16可能一直等不到垂直同步信号使能，例如，垂直同步信号在参考时段内未使能，参考时段为基于经验和实施环境设置的任意时长。此种情况下，同步单元16可去使能配置信息更新信号，在配置信息更新信号基于垂直同步信号再次使能的情况下，确定同步单元16的时钟域与多媒体模块接口的时钟域同步。

示例性地，使能配置信息更新信号、使能垂直同步信号的过程和上述实施例中的使能cfg_upd的描述类似，可以是拉高使能，也可以是拉低使能。接下来以拉高使能为例，对上述同步过程进行举例说明。

同步单元16拉高配置信息更新信号，以表示当前可进行配置，并在完成配置后，等待多媒体模块接口输出的垂直同步信号拉高，在拉高的情况下，完成寄存器同步。如果垂直同步信号在参考时段内未拉高，同步单元16可拉低配置信息更新信号，在配置信息更新信号基于垂直同步信号再次拉高的情况下，确定同步单元16的时钟域与多媒体模块接口的时钟域同步。其中，再次拉高是指配置信息更新信号在由1变为0后，再次由0变为1。将配置更新信号或者垂直同步信号作为更新寄存器同步的开关，基于开关的变化确定时钟同步的精准时机，从而解决寄存器跨时钟同步造成的亚稳态。

可选地，上述同步过程由于会等待多个时钟进行垂直同步信号的使能或者配置信息更新信号的去使能，因此，上述同步时钟域的过程可视为静态配置。同步单元16也可以选择同步后的时钟，例如，利用同步后的显示模块接口的时钟去采样，或者，使用同步后的配置信息。

无论同步单元16基于何种方式将时钟域和多媒体模块接口的时钟域同步，均可基于同步后的时钟域，接收多媒体模块接口发送的输入时序信号，并将输入时序信号发往时钟域转换单元17，由时钟域转换单元17进行时钟域的转换，将输入时序信号转换得到输出时序信号，该输出时序信号位于显示模块接口的时钟域。参见图2，输入时序信号除了包括垂直同步信号，还包括场信号、行同步信号、类型信号和格式信号。其中，场信号对应图2中的pvo_field_0/1/2/3，用于控制显示模块接口显示的场数，表示一幅完整图像的开始和结束。类型信号对应图2中的pvo_type，格式信号对应图2中的pvo_format，行同步信号对应图2中的hsync，用于表示一行像素分量的起始和结束。

在一种可能的情况下，时钟域转换单元17还会获取水平分辨率信号和寄存器配置参数，将输入时序信号、寄存器配置参数和水平分辨率信号转换为输出时序信号，水平分辨率信号指示多媒体模块接口的时钟域的水平分辨率，寄存器配置参数为配置接口转换电路所采用的参数。转换得到的输出时序信号包括位于显示模块接口的时钟域的数据使能信号dpu_data_en，行同步信号dpu_hsync、垂直同步信号dpu_vsync，和场信号dpu_field。下文在举例说明信号转换的过程中，对于位于多媒体模块接口的时钟域的信号均采用pvo前缀，对于寄存器配置参数均采用sw作为前缀，对于位于显示模块接口的时钟域的信号采用dpu前缀。将输入时序信号转换为输出时序信号的过程还可以称为重造时序(timing)的过程。

在一种可能的实现方式中，可通过计数数出水平分辨率信号，参见图4所示的时序图，在pvo_hsync上升沿时刻计算器清0，在pvo_den上升沿时刻开始计数，直到pvo_den下降沿时刻停止计数。之后，当pvo_hsync再次到达上升沿时，进行下一列计数。图4中，src_In_upd在每次pvo_den的下降沿取反，每一次翻转代表一个htotal(水平总像素)。对src_In_upd延迟5拍后，取src_ln_upd的上升沿或者下降沿，此时，拉高寄存器dst_ln_upd_tgl。当dst_ln_upd_tgl＝1时，将读取的水平分辨率信号src_hactive同步到dpu时钟域，即为dpu_hactive。

对于输出时序信号包括的dpu_vsync，dpu_hsync，dpu_den和dpu_field timing，时钟域转换单元17在获取过程中会利用寄存器配置参数，寄存器配置参数包括sw_vsw(垂直同步信号)，sw_hsw(行同步信号)，sw_hbp(水平后肩脉冲信号)，sw_hdelay(水平延迟信号)，sw_vdelay(垂直延迟信号)，sw_fdelay(帧延迟信号)，sw_hactive(水平活动信号)，sw_force_en(强制使能信号)。

可选地，sw_vsw为dpu_vsync宽度，sw_hsync为dpu_hsync宽度，sw_hbp为dpu_hblack长度，sw_hdelay为相对于pvo_hsync的延迟量，sw_vsync为相对于pvo_vsync的延迟量，sw_fdelay为pvo_field的延迟量，sw_hactive为软件配置的hactive长度。sw_force_en为高时，指示使用软件配置的hactive长度，不使用输出的多媒体模块接口的时钟域的hactive量。接下来分别举例说明根据寄存器配置参数和输入时序信号确定输出时序信号的过程。

针对dpu_hsync，参见图5，时钟域转换单元17采用两拍同步后进入dpu时钟域，也即显示模块接口的时钟域，检查hdmi_hsync也即上述实施例中的pvo_hsync上升沿，获取dpu_hsync_pulse，通过计数器1，将脉冲dpu_hsync_pulse延迟sw_hsw，获取dpu_hsync_pulse_delay。通过计数器2将脉冲dpu_hsync_pulse_delay展宽为dpu_sync，在检测到dpu_hsync_pulse_delay为高时开始计数，并拉高dpu_hsync信号，直到计数为hbp，拉低dpu_hsync信号，得到dpu_hsync。在一种可能的情况下，采用的sw_hsw，sw_hbp根据实际hsync宽度，hblack宽度确定。

针对dpu_hactive，时钟域转换单元17将1bit的src_ln_upd信号同步5拍，在检测延迟后的src_ln_upd信号的上升沿或者下降沿即为src_ln_upd_pluse，在同步5拍之后，可视多媒体模块接口的时钟域的pvo_hactive为静态，此时同步打拍同步值dpu时钟域，且可通过配置寄存器选择是否使用寄存器配置的sw_hactive作为dpu_hactive。其中，pvo_hactive对应图6中的src_hactive，配置寄存器对应图6中的MUX2，MUX2在sw_force_en有效的情况下，开始根据src_hactive和sw_hactive选择作为dpu_hactive的dst_hactive，并将选择的dst_hactive输出，以完成hactive的时钟域转换。

针对dpu_den，当时钟域转换单元17检测到dpu_hsync下降沿时，通过计数器3进行计数，计数到hdelay(hdelay建议大于等于1/2htotal)，拉高dpu_den，再通过计数器4进行计数，计数到dst_hactive时，拉低dpu_den，完成一行的dpu_den生成。

针对dpu_vsync，由于视频的扫描方式有逐行扫描(progressive，P)和隔行扫描(interlace，I)两种，该两种模式下的vsync和hsync是有区别的。P模式是vsync和hsync是完全同步，上升沿对齐，而I模式是vsync和hsync是隔行上升沿对齐，隔行不对齐。所以时钟域转换单元17还会判断是P模式还是I模式，根据判断结果重造dpu_vsync。

在一种可能的情况下，在pvo_field有跳变时，可确定所采用的扫描方式为I模式，因为P模式下，pvo_field始终为0。可选地，由于根据pvo_field的跳变无法排除非标准图像信号的误导，因此，时钟域转换单元17还可以通过检测pvo_vsync和pvo_hsync的上升沿是否同步来判断扫描方式，检测到pvo_vsync和pvo_hsync的上升沿不同步，拉高此行interlace_valid信号，确定所采用的扫描方式为I模式。反之，拉低interlace_valid信号，确定所采用的扫描方式为P模式。示例性地，时钟域转换单元17在确定采用的扫描方式是P模式还是I模式后，可根据扫描方式采用对应的获取方式来获取dpu_vsync。

由于P模式是vsync和hsync是完全同步的情况，时钟域转换单元17可在判断出扫描方式为P模式的情况下，直接将重造的dpu_hsync作为dpu_vsync。针对I模式是vsync和hsycn是隔行上升沿对齐，隔行不对齐的情况，时钟域转换单元17在判断出扫描方式为I模式的情况下，可采用图7所示的方式，来获取dpu_vsync。

图7中的初始状态为IDLE状态，此状态下，时钟域转换单元17在检测到多媒体模块接口时钟域的pvo_vsync的上升沿，即为pvo_vsync_pluse时，调整进入VSYNC_DELAY状态。其中，VSYNC_DELAY状态用于产生dpu_vsync的延迟。进入VSYNC_DELAY时，计数器vsync_cnt开始计数，可选地，可利用写控制单元14作为计数器，读出vsync数，并将读出的vsync数送入时钟域转换单元17。当计数到vdelay时且interlace_valid为低时，跳转至HSYNC_RISE状态；当计数到vdelay时且interlace_valid为高时，跳转至INTERLACE状态。

可选地，HSYNC_RISE状态用于产生与dpu_hsync上升沿同步的dpu_vsync。当检测到dpu_vsync的上升沿拉高，也即图7中的dpu_hsync_pluse时，跳转至VSYNC_ADD状态。此时，dpu_sync拉高为1。

在一种可能的情况下，VSYNC_ADD状态下用于产生dpu_vsync的宽度，当计数器vsync_cnt计数到vdelay+vsw时，状态机跳转至初始IDLE状态，此时dpu_vsync拉低为0。计数器vsync_cnt在每个s_pvo_vsync上升沿时清零。

示例性地，INTERLACE状态下用于产生与dpu_hsync上升沿不同步的dpu_vsync，实现dpu_vsync的获取。在一种可能的情况下，时钟域转换单元17还会在INTERLACE状态下检测到dpu_hsync上升沿不为0，即不是dpu_hsync的上升沿时，跳转进入VSYNC_ADD状态。

示例性地，对于dpu_field，时钟域转换单元17可在pvo_field的基础上，在dpu时钟域内延迟fdelay个延迟实现获取。通过上述操作，时钟域转换单元17将多媒体模块接口显示图像过程中采用的屏幕参数转换为显示模块接口所支持的显示参数，得到输出时序信号，并向显示模块接口发送输出时序信号，以使显示模块接口可根据屏幕参数显示第二图像信号。

在一种可能的实现方式中，基于图2所示的时钟域转换单元17通过映射单元12和显示模块接口连接的情况，时钟域转换单元17可将输出时序信号发往映射单元12，映射单元12在接收到输出时序信号后，向显示模块接口发送输出时序信号。

可选地，由于显示模块接口是根据屏幕参数显示第二图像信号，也即显示模块接口是基于输出时序信号和第二图像信号进行图像显示。此种情况下，映射单元12可同步将输出时序信号和第二图像信号发往显示模块接口。例如图2所示，发送的第二图像信号为dpu_data_yg/ub/vr，输出时序信号为dpu_field、dpu_den、dpu_vsync、dpu_hsync。

在一种可能的实现方式中，接口转换电路除了基于上述单元进行第一图像信号和输入时序信号的转换，还会进行误差检测。例如图1和图2所示，接口转换电路包括误差检测单元13，该误差检测单元13用于获取写地址信号和读地址信号，确定写地址信号和读地址信号之间的第一差值，根据第一差值调整存储单元11的读写时序，以纠正非同源时钟域导致的jitter(振动)累积，修复jitter累积带来的pixel偏移，提高基于第二图像信号显示的图像质量。

可选地，误差检测单元13用于同步error(误差)检测，获取存储单元11两侧的读地址信号和写地址信号，例如图2所示，在写控制单元14通过地址线向存储单元11输入写地址信号的过程中，读取地址线上的写地址信号waddr，在读控制单元15通过地址线向存储单元11输入读地址信号的过程中，读取地址线上的读地址信号raddr。

在一种可能的情况下，由于读地址信号和写地址信号不在同一个时钟域，例如读地址信号位于的时钟域为显示模块接口的时钟域，而写地址信号的时钟域为多媒体模块接口的时钟域。因此，误差检测单元13会将读地址信号和写地址信号进行时钟域统一，例如将写地址信号同步到读地址信号所位于的显示模块接口的时钟域。可选地，误差检测单元13可采用格雷码同步，实现读地址信号和写地址信号的时钟域统一，误差检测单元13也可以采用其他多比特同步方式。

在统一时钟域后，误差检测单元13用写地址信号减去读地址信号得到第一差值，根据第一差值进行检测。例如，在第一差值不小于存储单元11的单元深度的情况下，确定检测结果指示显示模块接口的时钟域慢；或者，在第一差值小于第一数值的情况下，确定检测结果指示存储单元11的显示模块接口的时钟域快。

其中，第一差值可用waddr-raddr来表示。单元深度指示存储单元11的深度，用于反应存储单元11最多能存储的数据量大小，即存储单元11的存储容量，可用depth_sram来表示。第一数值可以是基于经验设置的0，也可以是任意能够判断存储单元11是否为空的数值。

由于waddr指示的是写入存储单元11的第一图像信号所位于的位置，raddr指示的是从存储单元11读出的第一图像信号所位于的位置，当waddr-raddr≥depth_sram，也即第一差值不小于单元深度时，说明写入存储单元11的第一图像信号大于等于从存储单元11读取的第一图像信号和单元深度，也即存储单元11全满，存在溢出风险。误差检测单元13基于此拉高hdmi2dpu_sync_error bit0，报sram overflow error(sram溢出错误)。

示例性地，当waddr-raddr≤0时，说明写入存储单元11的第一图像信号小于或等于从存储单元11读取的第一图像信号，存储单元11全空。此种情况下，误差检测单元13拉高hdmi2dpu_sync_error bit1，报sram underoverflow(溢流不足)error。

误差检测单元13在检测出问题后，可继续进行误差纠正，如果hdmi2dpu_sync_error bit0拉高，指示overflow(溢出)，说明从存储单元11读取第一图像信号的读速度慢，读取第一图像信号的速度低于写入第一图像信号的速度，写入存储单元11的第一图像信号未能及时读出，进而导致存储单元11出现overflow。

又由于从存储单元11读取第一图像信号的读速度由显示模块接口的clk控制，读速度慢也即是显示模块接口的时钟域慢。而时钟域慢的原因可能是配置显示模块接口的clk过程中，通过时钟域转换单元17制造的timing存在异常，制造的timing为显示模块接口所需的timing，用于配置显示模块接口的clk，在一些情况下制造timing也可称为重造timing。时钟域慢的原因也可能是用于配置clk的参考模块的质量出现问题，例如，虽然时钟域转换单元17制造的timing未存在异常，但是由于参考模块的质量较差，未能严格基于timing将显示模块接口的clk配置成2倍的多媒体模块接口的clk。无论是timing异常还是参考模块的质量出现问题，均可检测显示模块接口的clk是否为2倍的多媒体模块接口的clk，如果不是，通过调整寄存器配置参数中的sw_vsw，sw_hsw，sw_hbp等参数，调整显示模块接口的时钟域。

针对hdmi2dpu_sync_error bit1拉高，underflow(下溢)的情况，误差检测单元13确定显示模块接口端的读速度快，和读速度慢的原因类似，读速度快也即是显示模块接口的时钟域快，误差检测单元13可检测显示模块接口的clk是否为2倍的多媒体模块接口的clk，如果不是，可调整sw_vsw，sw_hsw，sw_hbp等参数，以降低显示模块接口的时钟域，实现误差修复，清除error。

在一种可能的情况下，上述误差修复过程可以由误差检测单元13执行，也可以由其他模块执行，例如图2所示，误差检测单元13向配置模块发送hdmi2dpu_sync_error，hdmi2dpu_sync_error包括上述实施例中的hdmi2dpu_sync_error bit1和hdmi2dpu_sync_error bit0。由配置模块根据hdmi2dpu_sync_error对接口转换电路的配置参数进行检测和修复。并在修复完成后，拉高hdmi2dpu_sync_clr，以指示误差已成功修复，清除上报的error。

需要说明的是，上述举例旨在说明接口转换电路包括的各个单元的交互过程，而非用于限定接口转换电路中的各个单元的形状、配置位置以及名称等。在一些情况下，图2中的同步单元16可称为HDMI_SYNC，时钟域转换单元17可称为RETIMG，映射单元12可称为MAPPING，写控制单元14可称为MEM_WR_CTRL，存储单元11可称为SRAM，读控制单元15可称为MEM_RD_CTRL，误差检测单元13可称为SYNC_ERR_DETE。并且，和使能cfg_upd的描述类似，上述实施例中所描述的拉高或拉低信号，旨在说明使能或去使能的一种可选方式，而非用于限定使能或去使能的方式。例如上述实施例中的拉高hdmi2dpu_sync_error bit0，旨在说明使能hdmi2dpu_sync_error bit0的一种可选方式，在一些情况下，也可通过拉低hdmi2dpu_sync_error bit0来使能hdmi2dpu_sync_error bit0。

综上所述，本申请实施例提供的接口转换电路，通过像素分量重排序，将多媒体模块接口输出的4pixel的第一图像信号转换为显示模块接口所需的2pixel的第二图像信号，以满足显示模块接口的显示需求，保证了多媒体模块接口和显示模块接口的时序匹配，显示图像更加准确。误差检测单元13根据写地址信号和读地址信号，判断存储单元11是否存在频偏累积导致的单元全满或单元空，及时纠正读写，每行进行频偏纠正，避免了存储单元11出现爆满的情况，避免像素分量丢失导致的播放卡顿或丢帧，保证显示质量。考虑到非标准视频格式，基于不同的扫描方式可采用不同方式重造dpu_vsync，灵活度高，通用度广。

本申请实施例还提供了一种信号处理方法，该信号处理方法可由图1或图2所示的接口转换电路执行，该方法的流程图如图8所示，包括步骤801-步骤804。

在步骤801中，接收多媒体模块接口输出的第一图像信号，根据写地址信号写入第一图像信号。

在一种可能的情况下，接口转换电路接收并写入第一图像信号的过程包括：接收多媒体模块接口输出的第一图像信号和图像使能信号，根据图像使能信号确定写地址信号和写使能信号；在写使能信号有效的情况下，按照写地址信号写入第一图像信号。

示例性地，接口转换电路包括存储单元、映射单元和误差检测单元，存储单元分别连接多媒体模块接口、映射单元和误差检测单元，映射单元连接显示模块接口。关于接口转换电路的结构描述可参见图1和图2所示的接口转换电路的结构描述，此处不再重复说明。基于接口转换电路包括存储单元的情况，接口转换电路可通过存储单元接收并写入第一图像信号。

示例性地，接口转换电路还包括写控制单元，存储单元通过写控制单元与多媒体模块接口连接，此种情况下，上述写入第一图像信号的过程包括但不限于：通过写控制单元接收多媒体模块接口输出的第一图像信号和图像使能信号，根据图像使能信号确定写地址信号和写使能信号，向存储单元输出写地址信号、写使能信号和第一图像信号；通过存储单元接收写地址信号、写使能信号和第一图像信号，在写使能信号有效的情况下，按照写地址信号写入第一图像信号。

其中，写控制单元的时钟域与多媒体模块接口的时钟域一致，通过时钟域一致，消除了第一图像信号和图像使能信号从多媒体模块接口传输到写控制单元的跨模块传输带来的亚稳态问题，保证了信号传输的精确度。关于通过写控制单元向存储单元写入第一图像信号的详细内容，可参见图2所示的实施例中，写控制单元14向存储单元11写入第一图像信号的详细内容，此处不再重复说明。

在步骤802中，在第一图像信号存在读取需求的情况下，根据读地址信号读取第一图像信号。

示例性地，关于第一图像信号存在读取需求的描述可参见上述图2所示的实施例中从存储单元11读取第一图像信号的描述。在一种可能的情况下，读取第一图像信号的过程包括：获取时钟域使能信号，将时钟域使能信号确定为读使能信号；在读使能信号有效的情况下，通过显示模块接口的时钟计数，根据计数结果确定读地址信号；按照读地址信号读取第一图像信号。

在一种可能的实现方式中，接口转换电路还包括读控制单元，存储单元通过读控制单元与映射单元连接，读控制单元的时钟域与显示模块接口的时钟域一致。接口转换电路可通过读控制单元从存储单元读出第一图像信号，读取过程包括但不限于：通过读控制单元获取接口转换电路的时钟域使能信号，得到读使能信号，在读使能信号有效的情况下，通过显示模块接口的时钟计数，根据计数结果确定读地址信号，向存储单元输出读使能信号和读地址信号；通过存储单元接收读使能信号和读地址信号，在读使能信号有效的情况下，按照读地址信号读取第一图像信号，将第一图像信号发往读控制单元；通过读控制单元接收第一图像信号。可选地，读控制单元和存储单元的交互过程可参见上述图2所示的实施例中读控制单元15和存储单元11的交互过程，此处暂不再赘述。

在步骤803中，重排序第一图像信号的像素分量，得到满足显示模块接口的显示需求的第二图像信号，向显示模块接口发送第二图像信号。

在一种可能的实现方式中，接口转换电路可通过映射单元重排序像素分量，例如，通过映射单元接收第一图像信号，重排序第一图像信号的像素分量，得到满足显示模块接口的显示需求的第二图像信号，向显示模块接口发送第二图像信号。基于步骤802中接口转换电路通过读控制单元从存储单元读取第一图像信号的情况，可通过读控制单元将第一图像信号发往映射单元，以使映射单元获取第一图像信号，并对第一图像信号进行像素分量重排序。

示例性地，映射单元对第一图像信号进行像素分量重排序得到第二图像信号的过程，可参见上述图2所示的实施例中映射单元12对第一图像信号进行像素分量重排序得到第二图像信号的过程，此处不再重复说明。在一种可能的情况下，由于显示模块接口在根据第二图像信号进行扫描显示的过程，还会参考屏幕参数，因此，接口交换电路也可以向显示模块接口提供屏幕参数，以控制扫描显示第二图像信号的过程。

可选地，接口转换电路接收多媒体模块接口发送的输入时序信号，输入时序信号用于控制显示图像过程中的屏幕参数，输入时序信号位于多媒体模块接口的时钟域；将输入时序信号进行转换得到输出时序信号，输出时序信号位于显示模块接口的时钟域；向显示模块接口发送输出时序信号，输出时序信号用于控制显示模块接口根据第二图像信号显示图像。

在一种可能的实现方式中，接口转换电路还包括同步单元和时钟域转换单元，同步单元连接多媒体模块接口，同步单元还连接时钟域转换单元，时钟域转换单元连接映射单元，同步单元的时钟域与多媒体模块接口的时钟域保持一致，则同步单元、时钟域转换单元和映射单元的交互过程包括但不限于：通过同步单元接收多媒体模块接口发送的输入时序信号，将输入时序信号发往时钟域转换单元；通过时钟域转换单元接收输入时序信号，将输入时序信号进行转换得到输出时序信号，向映射单元发送输出时序信号；通过映射单元接收输出时序信号，向显示模块接口发送输出时序信号。

和接收第一图像信号的过程类似，接口转换电路在接收输入时序信号之前也会同步时钟域，示例性地，可根据垂直同步信号与多媒体模块接口同步时钟域。针对输入时序信号包括垂直同步信号的情况，同步过程包括但不限于：使能配置信息更新信号，在垂直同步信号使能的情况下，确定与多媒体模块接口的时钟域同步，或者，使能配置信息更新信号，在垂直同步信号在参考时段内未使能的情况下，去使能配置信息更新信号，在配置信息更新信号基于垂直同步信号再次使能的情况下，确定与多媒体模块接口的时钟域同步。

可选地，针对上述实施例中通过同步单元接收输入时序信号的情况，上述时钟域同步过程可以是保持同步单元和多媒体模块接口的时钟同步，接下来以拉高使能为例，举例说明同步单元同步时钟域的情况，通过同步单元拉高配置信息更新信号，在垂直同步信号拉高的情况下，确定同步单元的时钟域与多媒体模块接口的时钟域同步；或者，拉高配置信息更新信号，在垂直同步信号在参考时段内未拉高的情况下，拉低配置信息更新信号，在配置信息更新信号基于垂直同步信号再次拉高的情况下，确定同步单元的时钟域与多媒体模块接口的时钟域同步。

关于同步单元根据垂直同步信号同步时钟域的过程和图2所示的同步单元16根据垂直同步信号同步时钟域的过程类似。并且，同步单元在同步时钟域后，可接收多媒体接收发送的输入时序信号，并将接收到的输入时序信号传输给时钟域转换单元，上述接收输入时序信号和发送输入时序信号的过程和图2所示的同步单元16接收输入时序信号向时钟域转换单元17发送输入时序信号的过程类似，可参见图2的相关描述，此处不再重复说明。

时钟域转换单元在接收到输入时序信号后，可对输入时序信号的时钟域进行转换。示例性地，时钟域转换单元获取水平分辨率信号和寄存器配置参数，水平分辨率信号指示多媒体模块接口的时钟域的水平分辨率；将输入时序信号、寄存器配置参数和水平分辨率信号转换为输出时序信号。关于时钟域转换单元转换输入时序信号得到输出时序信号的描述，可参见图2所示的实施例中的时钟域转换单元17转换输入时序信号得到输出时序信号的描述，此处不再赘述。

可选地，映射单元在接收输出时序信号后，可向显示模块接口发送输出时序信号。例如，将输出时序信号和第二图像信号同步发送到显示模块接口。其中，输出时序信号和第二图像信号可利用不同的数据线进行传输。

在步骤804中，确定写地址信号和读地址信号之间的第一差值，根据第一差值调整读写时序。

在一种可能的情况下，接口转换电路可通过误差检测单元调整读写时序，例如，通过误差检测单元获取写地址信号和读地址信号，确定写地址信号和读地址信号之间的第一差值，根据第一差值调整存储单元的读写时序。

示例性地，由于读地址信号对应的时钟域和显示模块接口的时钟域一致，因此，误差检测单元可根据第一差值检测显示模块接口的时钟域；根据检测结果调整显示模块接口的时钟域。调整过程包括但不限于：在第一差值不小于单元深度的情况下，确定检测结果指示显示模块接口的时钟域慢；或者，在第一差值小于第一数值的情况下，确定检测结果指示显示模块接口的时钟域快。

其中，显示模块接口的时钟域用于控制存储单元的读速度，读速度是指显示模块接口从存储单元读取第一图像信号的速度，单元深度是指存储单元的深度，即存储单元的存储容量。关于根据误差检测单元调整存储单元的读写时序的详细过程可参见上述图2所示的实施例中根据误差检测单元13调整存储单元的读写时序的详细过程，此处不再重复说明。

综上所述，本申请实施例提供的信号处理方法，通过像素分量重排序，将多媒体模块接口输出的4pixel的第一图像信号转换为显示模块接口所需的2pixel的第二图像信号，以满足显示模块接口的显示需求，保证了多媒体模块接口和显示模块接口的时序匹配，显示图像更加准确。根据写地址信号和读地址信号，判断存储单元是否存在频偏累积导致的单元全满或单元空，及时纠正读写，每行都会进行频偏纠正，避免了存储单元出现爆满导致像素分量丢失的情况，有效降低像素分量丢失导致的播放卡顿或丢帧，保证显示质量。考虑到非标准视频格式，基于不同的扫描方式可采用不同方式重造dpu_vsync，灵活度高，通用度广。

本申请实施例提供了一种电子设备，电子设备包括多媒体模块接口、图1或图2所示的接口转换电路和显示模块接口，接口转换电路用于执行图8所示的信号处理方法。

示例性地，电子设备可以是任意具有显示功能的设备，可以是任意终端。可选地，终端可以是任何一种可与用户通过键盘、触摸板、触摸屏、遥控器、语音交互或手写设备等一种或多种方式进行人机交互的电子产品，例如PC(Personal Computer，个人计算机)、手机、智能手机、PDA(Personal Digital Assistant，个人数字助手)、可穿戴设备、PPC(Pocket PC，掌上电脑)、平板电脑、智能车机、智能电视等。

本申请实施例还提供了一种芯片，芯片包括接口转换电路，接口转换电路连接多媒体模块接口和显示模块接口，接口转换电路用于执行图8所示的信号处理方法。

需要说明的是，本申请所涉及的信息(包括但不限于用户设备信息、用户个人信息等)、数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)以及信号，均为经用户授权或者经过各方充分授权的，且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准。例如，本申请中涉及到的第一图像信号都是在充分授权的情况下获取的。

应当理解的是，在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (18)

1.一种接口转换电路，其特征在于，所述接口转换电路包括存储单元、映射单元和误差检测单元，所述存储单元分别连接多媒体模块接口、所述映射单元和所述误差检测单元，所述映射单元还连接显示模块接口；

所述存储单元，用于接收所述多媒体模块接口输出的第一图像信号，根据写地址信号写入所述第一图像信号，根据读地址信号读取所述第一图像信号，向所述映射单元输出读取的所述第一图像信号；

所述映射单元，用于接收所述第一图像信号，重排序所述第一图像信号的像素分量，得到满足所述显示模块接口的显示需求的第二图像信号，向所述显示模块接口发送所述第二图像信号；

所述误差检测单元，用于获取所述写地址信号和所述读地址信号，确定所述写地址信号和所述读地址信号之间的第一差值，根据所述第一差值调整所述存储单元的读写时序。

2.根据权利要求1所述的接口转换电路，其特征在于，所述接口转换电路还包括写控制单元，所述存储单元通过所述写控制单元与所述多媒体模块接口连接；

所述写控制单元的时钟域与所述多媒体模块接口的时钟域一致；

所述写控制单元，用于接收所述多媒体模块接口输出的第一图像信号和图像使能信号，根据所述图像使能信号确定所述写地址信号和写使能信号，向所述存储单元输出所述写地址信号、所述写使能信号和所述第一图像信号；

所述存储单元，用于接收所述写地址信号、所述写使能信号和所述第一图像信号，在所述写使能信号有效的情况下，按照所述写地址信号写入所述第一图像信号。

3.根据权利要求1所述的接口转换电路，其特征在于，所述接口转换电路还包括读控制单元，所述存储单元通过所述读控制单元与所述映射单元连接；

所述读控制单元的时钟域与所述显示模块接口的时钟域一致；

所述读控制单元，用于获取所述接口转换电路的时钟域使能信号，得到读使能信号，在所述读使能信号有效的情况下，通过所述显示模块接口的时钟计数，根据计数结果确定所述读地址信号，向所述存储单元输出所述读使能信号和所述读地址信号；

所述存储单元，用于接收所述读使能信号和所述读地址信号，在所述读使能信号有效的情况下，按照所述读地址信号读取所述第一图像信号，将所述第一图像信号发往所述读控制单元；

所述读控制单元，用于接收所述第一图像信号，将所述第一图像信号发往所述映射单元。

4.根据权利要求1-3任一所述的接口转换电路，其特征在于，所述读地址信号对应的时钟域与所述显示模块接口的时钟域一致，所述误差检测单元，用于根据所述第一差值检测所述显示模块接口的时钟域；根据检测结果调整所述显示模块接口的时钟域。

5.根据权利要求1-3任一所述的接口转换电路，其特征在于，所述接口转换电路还包括同步单元和时钟域转换单元，所述同步单元连接多媒体模块接口，所述同步单元还连接所述时钟域转换单元，所述时钟域转换单元连接所述映射单元：

所述同步单元，用于接收所述多媒体模块接口发送的输入时序信号，将所述输入时序信号发往所述时钟域转换单元，所述输入时序信号用于控制显示图像过程中的屏幕参数，所述输入时序信号位于所述多媒体模块接口的时钟域，所述同步单元的时钟域与所述多媒体模块接口的时钟域保持一致；

所述时钟域转换单元，用于接收所述输入时序信号，将所述输入时序信号进行转换得到输出时序信号，所述输出时序信号位于所述显示模块接口的时钟域，向所述映射单元发送所述输出时序信号；

所述映射单元，还用于接收所述输出时序信号，向所述显示模块接口发送所述输出时序信号，所述输出时序信号用于控制所述显示模块接口根据所述第二图像信号显示图像。

6.根据权利要求5所述的接口转换电路，其特征在于，所述输入时序信号包括垂直同步信号，所述同步单元，还用于根据所述垂直同步信号控制所述同步单元的时钟域与所述多媒体模块接口的时钟域同步。

7.根据权利要求6所述的接口转换电路，其特征在于，所述同步单元，用于使能配置信息更新信号，在所述垂直同步信号使能的情况下，确定所述同步单元的时钟域与所述多媒体模块接口的时钟域同步；

或者，使能所述配置信息更新信号，在所述垂直同步信号在参考时段内未使能的情况下，去使能所述配置信息更新信号，在所述配置信息更新信号基于所述垂直同步信号再次使能的情况下，确定所述同步单元的时钟域与所述多媒体模块接口的时钟域同步。

8.根据权利要求5所述的接口转换电路，其特征在于，所述时钟域转换单元，用于获取水平分辨率信号和寄存器配置参数，将所述输入时序信号、所述寄存器配置参数和所述水平分辨率信号转换为所述输出时序信号，所述水平分辨率信号指示所述多媒体模块接口的时钟域的水平分辨率。

9.一种信号处理方法，其特征在于，所述方法包括：

接收多媒体模块接口输出的第一图像信号，根据写地址信号写入所述第一图像信号；

在所述第一图像信号存在读取需求的情况下，根据读地址信号读取所述第一图像信号；

重排序所述第一图像信号的像素分量，得到满足显示模块接口的显示需求的第二图像信号，向所述显示模块接口发送所述第二图像信号；

确定所述写地址信号和所述读地址信号之间的第一差值，根据所述第一差值调整读写时序。

10.根据权利要求9所述的方法，其特征在于，所述接收多媒体模块接口输出的第一图像信号，根据写地址信号写入所述第一图像信号，包括：

接收所述多媒体模块接口输出的第一图像信号和图像使能信号，根据所述图像使能信号确定所述写地址信号和写使能信号；

在所述写使能信号有效的情况下，按照所述写地址信号写入所述第一图像信号。

11.根据权利要求9所述的方法，其特征在于，所述根据读地址信号读取所述第一图像信号，包括：

获取时钟域使能信号，将所述时钟域使能信号确定为读使能信号；

在所述读使能信号有效的情况下，通过所述显示模块接口的时钟计数，根据计数结果确定所述读地址信号；

按照所述读地址信号读取所述第一图像信号。

12.根据权利要求9-11任一所述的方法，其特征在于，所述根据所述第一差值调整读写时序，包括：

根据所述第一差值检测所述显示模块接口的时钟域；

根据检测结果调整所述显示模块接口的时钟域。

13.根据权利要求9-11任一所述的方法，其特征在于，所述方法还包括：

接收所述多媒体模块接口发送的输入时序信号，所述输入时序信号用于控制显示图像过程中的屏幕参数，所述输入时序信号位于所述多媒体模块接口的时钟域；

将所述输入时序信号进行转换得到输出时序信号，所述输出时序信号位于所述显示模块接口的时钟域；

向所述显示模块接口发送所述输出时序信号，所述输出时序信号用于控制所述显示模块接口根据所述第二图像信号显示图像。

14.根据权利要求13所述的方法，其特征在于，所述输入时序信号包括垂直同步信号，所述接收所述多媒体模块接口发送的输入时序信号之前，还包括：

根据所述垂直同步信号与所述多媒体模块接口同步时钟域。

15.根据权利要求14所述的方法，其特征在于，所述根据所述垂直同步信号与所述多媒体模块接口同步时钟域，包括：

使能配置信息更新信号，在所述垂直同步信号使能的情况下，确定与所述多媒体模块接口的时钟域同步；

或者，使能所述配置信息更新信号，在所述垂直同步信号在参考时段内未使能的情况下，去使能所述配置信息更新信号，在所述配置信息更新信号基于所述垂直同步信号再次使能的情况下，确定与所述多媒体模块接口的时钟域同步。

16.根据权利要求13所述的方法，其特征在于，所述将所述输入时序信号进行转换得到输出时序信号，包括：

获取水平分辨率信号和寄存器配置参数，所述水平分辨率信号指示所述多媒体模块接口的时钟域的水平分辨率；

将所述输入时序信号、所述寄存器配置参数和所述水平分辨率信号转换为所述输出时序信号。

17.一种电子设备，其特征在于，包括多媒体模块接口、接口转换电路和显示模块接口，所述接口转换电路用于执行如权利要求9至16任一所述的信号处理方法。

18.一种芯片，其特征在于，所述芯片包括接口转换电路，所述接口转换电路连接多媒体模块接口和显示模块接口，所述接口转换电路用于执行如权利要求9至16任一所述的信号处理方法。