CN117881177A - 半导体结构及其形成方法 - Google Patents

Abstract

本公开实施例提供一种半导体结构及其形成方法，所述方法包括：提供有源区和分别位于所述有源区沿第一方向两侧的第一台阶区域和第二台阶区域；所述第一台阶区域和所述第二台阶区域包括沿所述第一方向间隔排布的多个第一台阶结构，且任意两个所述第一台阶结构在第三方向上的尺寸不同；沿第二方向对所述多个第一台阶结构进行多次刻蚀，于每一所述第一台阶结构中形成沿所述第三方向依次堆叠的多个第二台阶结构；沿所述第三方向从下至上，所述第一台阶结构中的所述第二台阶结构在所述第一方向上的尺寸依次减小；所述第一方向与所述第二方向相交，且平行于所述有源区所在平面，所述第三方向垂直于所述有源区所在的平面。

Description

半导体结构及其形成方法

技术领域

本公开涉及半导体技术领域，涉及但不限于一种半导体结构及其形成方法。

背景技术

目前，通常采用台阶(Staircase)结构辅助实现三维半导体器件的堆叠(stacking)结构，以提高半导体器件的集成度。然而，对于堆叠的三维半导体器件来说，无论是位线(Bit Line，BL)台阶结构还是字线(Word Line，WL)台阶结构均面临较大的耦合问题。

发明内容

有鉴于此，本公开实施例提供一种半导体结构及其形成方法。

第一方面，本公开实施例提供一种半导体结构的形成方法，所述方法包括：

提供有源区和分别位于所述有源区沿第一方向两侧的第一台阶区域和第二台阶区域；所述第一台阶区域和所述第二台阶区域包括沿所述第一方向间隔排布的多个第一台阶结构，且任意两个所述第一台阶结构在第三方向上的尺寸不同；

沿第二方向对所述多个第一台阶结构进行多次刻蚀，于每一所述第一台阶结构中形成沿所述第三方向依次堆叠的多个第二台阶结构；沿所述第三方向从下至上，所述第一台阶结构中的所述第二台阶结构在所述第一方向上的尺寸依次减小；

所述第一方向与所述第二方向相交，且平行于所述有源区所在平面，所述第三方向垂直于所述有源区所在的平面。

在一些实施例中，提供有源区和分别位于所述有源区沿第一方向两侧的第一台阶区域和第二台阶区域，包括：

提供叠层结构；所述叠层结构包括分别位于所述有源区沿第一方向两侧的所述第一台阶区域和所述第二台阶区域；所述第一台阶区域和所述第二台阶区域包括沿所述第一方向间隔排布的M个初始台阶结构；

沿所述第一方向对所述M个初始台阶结构进行M-1次刻蚀，形成M个第一台阶结构；其中，所述第一台阶结构在第三方向上的尺寸依次增大或减小；第i次刻蚀暴露出i个所述初始台阶结构，i＝1、2…、M-1。

在一些实施例中，所述叠层结构沿所述第三方向上的投影区域为梳齿形；所述第一台阶区域中位于每一第一台阶结构的连接端部的第二台阶结构沿所述第三方向上的投影区域互连，且与所述有源区连接；所述第二台阶区域中位于每一第一台阶结构的连接端部的第二台阶结构沿所述第三方向上的投影区域互连，且与所述有源区连接；所述提供叠层结构，包括：

提供初始叠层结构，所述初始叠层结构位于所述有源区沿所述第一方向的两侧；

在所述有源区的表面形成保护层；

刻蚀所述初始叠层结构，以形成所述初始台阶结构、以及位于相邻两个所述初始台阶结构之间且位于所述初始台阶结构与有源区之间的U型隔离凹槽。

在一些实施例中，在形成所述M个第一台阶结构之前，所述方法还包括：

在所述U型隔离凹槽中形成隔离结构。

在一些实施例中，沿所述第一方向对所述M个初始台阶结构进行多次刻蚀，形成所述M个第一台阶结构，包括：

所述M个初始台阶结构、所述隔离结构和所述保护层的表面形成第一光刻胶层；

通过所述第一光刻胶层对所述初始台阶结构和所述隔离结构进行M-1次刻蚀，形成所述M个第一台阶结构和刻蚀后的隔离结构；

其中，在第i次刻蚀之前，对第i-1次刻蚀过程中使用的所述第一光刻胶层沿所述第一方向进行修剪，以使得第i次刻蚀过程中的所述第一光刻胶层至少暴露出所述第一台阶结构中的前i个初始台阶结构。

在一些实施例中，通过所述第一光刻胶层对部分所述初始台阶结构进行M-1次刻蚀，形成所述M个第一台阶结构，包括：

通过所述第一光刻胶层，沿所述第一方向依次对所述初始台阶结构中的第i个初始台阶结构进行M-i次刻蚀，形成所述M个第一台阶结构；i＝1、2…、M-1。

在一些实施例中，所述第二台阶结构通过以下步骤形成：

在所述M个第一台阶结构、所述保护层和所述刻蚀后的隔离结构表面形成具有预设图案第二光刻胶层；所述预设图案包括沿第一方向依次排列的多个子图案；

通过所述第二光刻胶层对部分所述第一台阶结构和部分所述刻蚀后的隔离结构进行N-1次刻蚀，形成所述第二台阶结构和剩余的隔离结构；

其中，在第j次刻蚀之前，对第j-1次刻蚀过程中使用的所述第二光刻胶层进行修剪，以使得第j次刻蚀过程中的所述第二光刻胶层中的子图案在所述第一方向上的尺寸大于第j-1次刻蚀过程中使用的所述第二光刻胶层中的子图案在所述第一方向上的尺寸，且使得第j次刻蚀过程中的所述第二光刻胶层沿所述第二方向至少暴露出每一所述第一台阶结构中远离所述连接端部的前j个部分；j＝1、2…、N。

在一些实施例中，所述第一台阶结构包括沿所述第二方向从右至左依次排列的j个部分，通过所述第二光刻胶层对所述第一台阶结构进行N-1次刻蚀，形成所述第二台阶结构，包括：

沿所述第二方向依次对远离所述连接端部的第j个部分进行N-j次刻蚀，形成所述第二台阶结构。

在一些实施例中，在形成所述第二台阶结构之后，所述方法还包括：

依次去除所述第二光刻胶层和所述保护层。

在一些实施例中，在去除所述保护层之后，所述方法还包括：

在所述第二台阶结构、所述剩余的隔离结构和所述有源区的表面形成介质层；

刻蚀所述介质层，形成M*N个刻蚀孔；其中，每一所述刻蚀孔暴露出一个所述第二台阶结构；

在所述刻蚀孔中形成导电柱。

第二方面，本公开实施例提供一种半导体结构，所述半导体结构包括：

沿第一方向排列的第一台阶区域、第二台阶区域、以及位于所述第一台阶区域和所述第二台阶区域之间的有源区；

所述第一台阶区域和所述第二台阶区域包括多个沿所述第一方向依次排布的第一台阶结构、且所述第一台阶结构均与所述有源区连接；任意两个所述第一台阶结构在第三方向上的尺寸不同；

每一所述第一台阶结构包括沿所述第三方向依次堆叠的多个第二台阶结构；

其中，沿所述第三方向从下至上，所述第二台阶结构在所述第一方向上的尺寸依次减小；所述第一方向平行于所述有源区所在平面，所述第三方向垂直于所述有源区所在的平面。

在一些实施例中，每一所述第一台阶结构包括沿所述第三方向依次堆叠的N个第二台阶结构；

沿所述第一方向第i个所述第一台阶结构包括第(i-1)*N+1个第二台阶结构至第i*N个第二台阶结构；每一所述第二台阶结构在所述第三方向上具有预设尺寸；

沿所述第一方向第i个所述第一台阶结构的顶面与沿所述第一方向第(i-1)个所述第一台阶结构的顶面在所述第三方向上的尺寸之差为N倍的所述预设尺寸；其中，i＝1、2…、M。

在一些实施例中，所述第一台阶结构沿所述第三方向上的投影区域为梳齿形；所述第一台阶区域中每一第一台阶结构的连接端部的第二台阶结构沿所述第三方向上的投影区域互连，且与所述有源区连接；所述第二台阶区域中每一第一台阶结构的连接端部的第二台阶结构沿所述第三方向上的投影区域互连，且与所述有源区连接。

在一些实施例中，沿所述第三方向从下至上第j个所述第二台阶结构在第二方向的尺寸与第(j+1)个所述第二台阶结构在所述第二方向的尺寸相同或者不同；

所述第二方向平行于所述有源区所在平面、且与所述第一方向相交。

在一些实施例中，所述半导体结构还包括隔离结构；

所述隔离结构位于相邻的所述第一台阶结构之间、以及所述第一台阶结构与所述有源区之间。

在一些实施例中，所述半导体结构还包括介质层和导电柱；

所述介质层位于所述第一台阶结构、所述隔离结构和所述有源区的表面；

所述导电柱位于所述介质层中、且位于每一所述第二台阶结构的表面。

本公开实施例提供的半导体结构及其形成方法，由于形成的第二台阶结构沿第三方向从下至上，在第一方向上的尺寸依次减小，从而可以使沿第三方向从下至上，相邻的第二台阶结构之间的有效面积逐渐减小，进而可以降低沿第三方向相邻的第二台阶结构之间的耦合作用，提升半导体结构的性能。

附图说明

在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。

图1为本公开实施例提供的半导体结构形成方法的流程示意图；

图2a～2n为本公开实施例提供的半导体结构形成过程中的结构示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

在介绍本公开实施例之前，先定义一下以下实施例可能用到的描述立体结构的三个方向，以笛卡尔坐标系为例，三个方向可以包括X轴、Y轴和Z轴方向。有源区可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义与有源区顶表面和底表面的相交(例如垂直)的方向为第三方向。在有源区的顶表面和底表面(即有源区所在的平面)方向上，定义两彼此相交(例如彼此垂直)的方向，例如可以定义第一台阶结构排列的方向为第一方向，基于第二方向和第一方向可以确定有源区的平面方向。本公开实施例中，第一方向、第二方向和第三方向可以两两相互垂直，例如可以定义第一方向为X轴方向，定义第二方向为Y轴方向，定义第三方向为Z轴方向。在其它实施例中，第一方向、第二方向和第三方向也可以不垂直。

本公开实施例提供一种半导体结构的形成方法，图1为本公开实施例提供的半导体结构形成方法的流程示意图，如图1所示，半导体结构的形成方法包括以下步骤：

步骤S101，提供有源区和分别位于有源区沿第一方向两侧的第一台阶区域和第二台阶区域；第一台阶区域和第二台阶区域包括沿第一方向间隔排布的多个第一台阶结构，且任意两个第一台阶结构在第三方向上的尺寸不同。

在一些实施例中，有源区中形成有包括晶体管结构和电容器结构等的存储单元阵列，位于第一台阶区域和第二台阶区域中的第一台阶结构均与有源区连接。第一台阶结构用于形成与存储单元阵列连接的字线台阶或者位线台阶。本公开实施例中，第一台阶区域和第二台阶区域的面积大小可以相等。在其它实施例中，第一台阶区域和第二台阶区域的面积也可以不等。

本公开实施例中，位于第一台阶区域和第二台阶区域中的第一台阶结构的数量相等。在其他实施例中，第一台阶区域和第二台阶区域中的第一台阶结构的数量可以不相等。需要说明的是，第一台阶结构的数量可以根据半导体结构中存储单元的堆叠层数确定，第一台阶结构的数量可以是任意大于1的整数，例如，可以为2个、3个或者更多。

在一些实施例中，沿第一方向，第一台阶结构在第三方向的尺寸依次增大或依次减小。在其他实施例中，第一台阶结构在第三方向的尺寸也可以是以任意的排布规律排布的，例如，沿第一方向，第一台阶结构在第三方向的尺寸先增大后减小再增大。

本公开实施例中，第一台阶结构包括沿第三方向交替排列的导电层和绝缘层；导电层的材料可以是钴(Co)、钛(Ti)、钽(Ta)、镍(Ni)、钨(W)、铂(Pt)以及钯(Pd)中的任意一种金属材料，也可以是掺杂的多晶硅、掺杂的硅、氧化铟镓锌等中任意一种半导体材料；绝缘层的材料可以是氧化硅、氮氧化硅。绝缘层用于隔离沿第三方向相邻的导电层，防止漏电。

第一台阶结构中的每一导电层可以与有源区中的一列(或者一行)字线结构(或者栅极结构)连接，形成字线台阶。或者，第一台阶结构中的每一导电层可以与有源区中的一行(或者一列)位线结构连接，形成位线台阶。

本公开实施例中，第一台阶结构位于有源区两侧的第一台阶区域和第二台阶区域中，因此，可以使得与每一第一台阶结构连接的导电柱及与导电柱连接的布线分别设置在有源区两侧。

另外，由于任意两个相邻的第一台阶结构在第三方向上的尺寸不相等，因此，可以使得且任意相邻的两组导电柱在第三方向上连接的高度不同，从而可以降低导电柱及布线密度，简化了半导体结构的导电柱及布线设置。

步骤S102，沿第二方向对多个第一台阶结构进行多次刻蚀，于每一第一台阶结构中形成沿第三方向依次堆叠的多个第二台阶结构；沿第三方向从下至上，第一台阶结构中的第二台阶结构在第一方向上的尺寸依次减小。

在一些实施例中，第一台阶结构包括沿第二方向从右至左依次排列的j个部分，沿第二方向对多个第一台阶结构进行多次刻蚀，包括：沿第二方向从右至左依次对第j个部分进行N-j次刻蚀，形成第二台阶结构。其中，j＝1、2…N；N为每一第一台阶结构中形成的第二台阶结构的个数。

例如，当j等于3时，第一台阶结构包括沿第二方向从右至左依次排列的3个部分，沿第二方向从右至左的第1个部分进行了2次刻蚀，对沿第二方向从右至左的第2个部分进行了1次刻蚀，形成第二台阶结构。其中，沿第三方向从下至上，第一台阶结构中的第3个第二台阶结构在第一方向上的尺寸小于第2个第二台阶结构在第一方向上的尺寸；第一台阶结构中的第2个第二台阶结构在第一方向上的尺寸小于第1个第二台阶结构在第一方向上的尺寸。

本公开实施例提供的半导体结构的形成方法，由于形成的第二台阶结构沿第三方向从下至上，在第一方向上的尺寸依次减小，从而可以使沿第三方向从下至上，相邻的第二台阶结构之间的有效面积逐渐减小，进而可以降低沿第三方向相邻的第二台阶结构之间的耦合作用，且能保证第一台阶结构的稳固性，提升半导体结构的性能。

另外，由于M个第一台阶结构是间隔排布的，因此，可以减小形成的台阶结构整体在第三方向的投影面积，从而可以降低台阶结构之间的耦合作用，进而减少信号串扰，提升半导体结构的性能。

图2a～2n为本公开实施例提供的半导体结构形成过程中的结构示意图，下面结合图2a～2n对本公开实施例提供的半导体结构的形成过程进行详细的说明。

首先，可以参考图2a～2j，执行步骤S101，提供有源区和分别位于有源区沿第一方向两侧的第一台阶区域和第二台阶区域；第一台阶区域和第二台阶区域包括沿第一方向间隔排布的多个第一台阶结构，且任意两个第一台阶结构在第三方向上的尺寸不同。

在一些实施例中，步骤S101可以包括以下步骤：提供叠层结构；叠层结构包括分别位于有源区沿第一方向两侧的第一台阶区域和第二台阶区域；第一台阶区域和第二台阶区域包括沿第一方向间隔排布的M个初始台阶结构；沿第一方向对M个初始台阶结构进行M-1次刻蚀，形成M个第一台阶结构；其中，第一台阶结构在第三方向上的尺寸依次增大或减小；第i次刻蚀暴露出i个初始台阶结构，i＝1、2…、M-1。

本公开实施例中，提供叠层结构可以通过以下步骤形成：

提供初始叠层结构，初始叠层结构位于有源区沿第一方向的两侧；在有源区的表面形成保护层；刻蚀初始叠层结构，以形成初始台阶结构、以及位于相邻两个初始台阶结构之间且位于初始台阶结构与有源区之间的U型隔离凹槽。

本公开实施例中，初始叠层结构可以用于形成字线台阶或者位线台阶。

如图2a所示，初始叠层结构11位于有源区10沿X轴方向的两侧，且与有源区10中的字线结构101(或者栅极结构)连接；初始叠层结构11包括在Z轴方向上依次堆叠的多个台阶110，台阶110包括绝缘层112和位于绝缘层112表面的导电层111。台阶110在Z轴方向上具有预设尺寸L1。

如图2b所示，初始叠层结构11还可以与有源区10中的位线结构102连接。

本公开实施例以字线台阶为例，说明半导体结构的具体过程。

在一些实施例中，初始叠层结构11中导电层111和绝缘层112(或者台阶110)的层数可以根据的半导体结构中存储单元的层数来设置，位于同一层的字线结构101可以通过一个导电层111将其信号引出。本公开实施例中，以有源区10中字线结构101的层数为18层为例进行说明。

请继续参考图2a和图2c所示，在有源区10的表面沉积介质材料形成保护层12；采用干法刻蚀技术刻蚀初始叠层结构11，形成叠层结构13。实施时，在初始叠层结构11的表面形成具有预设图案的掩膜层(未示出)，其中，预设图案暴露出部分初始叠层结构11，通过掩膜层，刻蚀去除暴露出的部分初始叠层结构11，以将预设图案转移至初始叠层结构11中，形成叠层结构13。叠层结构13沿Z轴方向上的投影区域为梳齿形。

本公开实施例中，介质材料可以是任意一种适合的惰性材料，例如，光刻胶、硬掩膜材料。保护层12用于在后续形成字线台阶的过程中保护有源区10不被刻蚀损伤。

本公开实施例中，叠层结构13包括6个沿X轴方向排列的初始台阶结构14和位于相邻两个初始台阶结构14之间、且位于初始台阶结构14与有源区10之间的U型隔离凹槽15a。有源区10将叠层结构13划分为沿X轴方向排列的第一台阶区域A和第二台阶区域B，第一台阶区域A和第二台阶区域B均包括沿X轴方向间隔排列的3个初始台阶结构14，即本公开实施例中的M＝6。

需要说明的是，由于本公开实施例中，以有源区10中字线结构101的层数为18层为例进行说明，且本公开实施例中的初始台阶结构的总个数为M个，因此，后续每一初始台阶结构需要形成N(N为18/M)个小的台阶结构(对应后续形成的第二台阶结构)，以将每一层字线结构101电引出。由于M为6，因此N为3。

本公开实施例中，位于第一台阶区域A中的3个初始台阶结构14的连接端部c相互连接，位于第二台阶区域B中的3个初始台阶结构14的连接端部c相互连接，且每一初始台阶结构14通过连接端部c与有源区10(即字线结构101)连接。

在一些实施例中，在形成M个初始台阶结构之后，半导体结构的形成方法还包括：在U型隔离凹槽中形成隔离结构。

如图2c和图2d所示，在U型隔离凹槽15a中沉积隔离材料，形成隔离结构15。隔离材料可以是任意一种绝缘材料，例如为氧化硅或者氮氧化硅。隔离结构15可以隔离相邻的初始台阶结构14，防止台阶结构之间的漏电。

需要说明的是，本公开实施例中的隔离结构还形成于U型隔离凹槽之外，本公开中仅示出了位于U型隔离凹槽中的隔离结构，未示出U型隔离凹槽之外的隔离结构。

在一些实施例中，沿第一方向对M个初始台阶结构进行多次刻蚀，形成M个第一台阶结构，包括：在M个初始台阶结构、隔离结构和保护层的表面形成第一光刻胶层；通过第一光刻胶层对初始台阶结构和隔离结构进行M-1次刻蚀，形成M个第一台阶结构和刻蚀后的隔离结构；其中，在第i次刻蚀之前，对第i-1次刻蚀过程中使用的第一光刻胶层沿第一方向进行修剪，以使得第i次刻蚀过程中的第一光刻胶层至少暴露出第一台阶结构中的前i个初始台阶结构。

本公开实施例中，第一台阶区域A和第二台阶区域B均包括3个初始台阶结构14(即M＝6)，因此，共需要进行5次刻蚀，才能形成6个第一台阶结构。

首先，参考图2e和图2f，进行第1次纵向刻蚀过程，在初始台阶结构14、隔离结构15和保护层12的表面形成第一光刻胶层17a。第一光刻胶层17a位于不同区域的表面可以位于同一平面或不同平面，第一光刻胶层17a的厚度满足多次纵向刻蚀过程。第一光刻胶层17a暴露出沿X轴方向的第1个初始台阶结构14和第1个隔离结构15，对暴露出的初始台阶结构14、隔离结构15和阻挡层16进行第1次刻蚀，形成第一刻蚀结构14a。其中，第一刻蚀结构14a包括第1次刻蚀后的初始台阶结构和第1次刻蚀后的隔离结构。其中，第1次纵向刻蚀的刻蚀深度为3*L1(即N个台阶)。

接下来，参考图2g，进行第2次纵向刻蚀过程，在第2次纵向刻蚀之前，对第1次纵向刻蚀过程中使用的第一光刻胶层17a沿X轴方向进行修剪，形成第一光刻胶层17b；使得第2次纵向刻蚀过程中的第一光刻胶层17b暴露出第一刻蚀结构14a，以及X轴方向的第2个初始台阶结构14和第2个隔离结构15；对暴露出的第一刻蚀结构14a、初始台阶结构14、隔离结构15进行第2次纵向刻蚀；形成第二刻蚀结构14b。其中，第二刻蚀结构14b包括位于第2次刻蚀后的2个初始台阶结构和第2次刻蚀后的2个隔离结构。本开始实施例中，第2次纵向刻蚀的刻蚀深度为3*L1(即N个台阶)。

以此类推，参考图2h至图2j，依次进行第3次、第4次和第5次纵向刻蚀过程，对每一次纵向刻蚀过程中使用的第一光刻胶层17沿X轴方向进行修剪，以使得第i次纵向刻蚀过程中的第一光刻胶层至少暴露出第一台阶结构中沿X轴方向的前i个初始台阶结构和隔离结构；例如，第5次(如图2j所示)纵向刻蚀过程中的第一光刻胶层17至少暴露出第一台阶结构中沿X轴方向的前5个初始台阶结构和前5个隔离结构(即第4次刻蚀后的4个初始台阶结构和4个隔离结构，以及沿X轴方向的第5个初始台阶结构和第5个隔离结构)。本公开实施例中，第3次、第4次和第5次的纵向刻蚀过程与上述第1次和第2次纵向刻蚀的过程类似，此处不再赘述。

本公开实施例中，沿X轴方向依次对初始台阶结构中的第i个初始台阶结构进行6-i次纵向刻蚀，形成如图2j所示的6个第一台阶结构18和刻蚀后的隔离结构19；例如，沿X轴方向对初始台阶结构中的第1个初始台阶结构进行5次刻蚀；沿X轴方向对初始台阶结构中的第5个初始台阶结构进行1次刻蚀。

需要说明的是，本公开实施例中，每次纵向刻蚀的刻蚀深度为3*L1(即N个台阶)，且第一光刻胶层依次暴露前i个初始台阶结构，形成的第一台阶结构18沿X轴方向依次增大。在其他实施例中，第一光刻胶层可以不依次暴露前i个初始台阶结构，即初始台阶结构暴露的顺序可以是乱序的，保证前一次暴露的初始台阶结构在下一次暴露出即可，例如，依次暴露有源区两侧的初始台阶结构，形成的第一台阶结构18沿X轴方向先增大后减小。

本公开实施例提供的半导体结构的形成方法，通过刻蚀叠层结构中的初始台阶结构，在第一台阶区域和第二台阶区域形成沿第一方向间隔排布的M个第一台阶结构。由于M个第一台阶结构是间隔排布的，因此，可以减小形成的台阶结构整体在第三方向的投影面积，从而可以降低台阶结构之间的耦合作用，进而减少信号串扰，提升半导体结构的性能。

在一些实施例中，在形成第一台阶结构之后，半导体结构的形成方法还包括：去除第一光刻胶层17。本公开实施例中，可以通过湿法(例如，采用浓硫酸、氢氟酸、浓硝酸等强酸刻蚀)或者干法刻蚀技术去除第一光刻胶层17。

接下来，可以参考图2k～2n，执行步骤S102，沿第二方向对多个第一台阶结构进行多次刻蚀，于每一第一台阶结构中形成沿第三方向依次堆叠的多个第二台阶结构；沿第三方向从下至上，第一台阶结构中的第二台阶结构在第一方向上的尺寸依次减小。

在一些实施例中，第二台阶结构可以通过以下步骤形成：在M个第一台阶结构、保护层和刻蚀后的隔离结构表面形成具有预设图案第二光刻胶层；预设图案包括沿第一方向依次排列的多个子图案；通过第二光刻胶层对部分第一台阶结构和部分刻蚀后的隔离结构进行N-1次刻蚀，形成第二台阶结构和剩余的隔离结构。

其中，在第j次刻蚀之前，对第j-1次刻蚀过程中使用的第二光刻胶层进行修剪，以使得第j次刻蚀过程中的第二光刻胶层中的子图案在第一方向上的尺寸大于第j-1次刻蚀过程中使用的第二光刻胶层中的子图案在第一方向上的尺寸，且使得第j次刻蚀过程中的第二光刻胶层沿第二方向至少暴露出每一第一台阶结构中远离连接端部的前j个部分；j＝1、2…、N。

参考图2k，第一台阶结构18包括沿Y轴方向从右至左依次排列的3个部分，分别为d、e、f(如图2k中虚线划分的部分)，因此，共需要进行2次刻蚀，才能形成对应于每一第一台阶结构中的3个第二台阶结构。本公开实施例中，位于第一台阶区域A和位于第二台阶区域B中的3个部分沿Y轴方向的尺寸相等，例如，位于第一台阶区域A和位于第二台阶区域B中的部分d沿Y轴方向的尺寸相等，位于第一台阶区域A和位于第二台阶区域B中的部分e沿Y轴方向的尺寸相等。

在其他实施例中，位于第一台阶区域A中的部分d与位于第二台阶区域B中的部分d沿Y轴方向的尺寸也可以不相等；位于第一台阶区域A中的部分d与位于第二台阶区域B中的部分d沿Y轴方向的尺寸也可以不相等，如此，可以使得后续形成的导电柱在X轴方向错位分布。

首先，请继续参考图2j和图2k，进行第1次横向刻蚀过程，在6个第一台阶结构18、保护层12和部分刻蚀后的隔离结构19表面形成具有预设图案第二光刻胶层20a；预设图案包括沿X轴方向依次排列的多个子图案E；子图案E暴露远离连接端部的第一部分d和部分刻蚀后的隔离结构19；对子图案E暴露出的第一部分d和部分刻蚀后的隔离结构19进行第1次横向刻蚀，形成第一子台阶结构18a和第一子隔离结构19a。其中，第1次横向刻蚀的刻蚀深度为L1(即1个台阶)。

需要说明的是，本公开实施例中，第二光刻胶层20a未暴露出有源区10和第一台阶结构之间的部分刻蚀后的隔离结构19。在其他实施例中，第二光刻胶层也可以暴露出有源区和第一台阶结构之间的部分刻蚀后的隔离结构19。

接下来，参考图2l，进行第2次横向刻蚀过程，在第2次横向刻蚀之前，对第1次横向刻蚀过程中使用的第二光刻胶层20a沿Y轴方向中靠近连接端部方向修剪，形成具有预设图案第二光刻胶层20b；预设图案包括沿X轴方向依次排列的多个子图案F，且子图案F在X轴方向的尺寸大于子图案E在X轴方向的尺寸；子图案F暴露第一子台阶结构18a、第一子隔离结构19a和第二部分e；对子图案F暴露出的第一子台阶结构18a、第一子隔离结构19a和第二部分e进行第2次横向刻蚀，并去除第二光刻胶层20b，形成第二台阶结构181和剩余的隔离结构191。其中，第2次横向刻蚀的刻蚀深度为L1(即1个台阶)。

本公开实施例中，位于第一台阶区域A中每一个第一台阶结构18沿Z轴方向自下而上第j个第二台阶结构181，与位于第二台阶区域B中每一个第一台阶结构18沿Z轴方向自下而上第j个第二台阶结构181在Y轴方向上的尺寸相等。例如，位于第一台阶区域A中每一个第一台阶结构18沿Z轴方向自下而上第2个第二台阶结构181与位于第二台阶区域B中每一个第一台阶结构18沿Z轴方向自下而上第2个第二台阶结构181在Y轴方向上的尺寸相等(即位于第一台阶区域A和位于第二台阶区域B中的部分e相等)。

在其他实施例中，位于第一台阶区域A中每一个第一台阶结构18沿Z轴方向自下而上第j个第二台阶结构181，与位于第二台阶区域B中每一个第一台阶结构18沿Z轴方向自下而上第j个第二台阶结构181在Y轴方向上的尺寸也可以不同。

本公开实施例中，沿Z轴方向自下而上，每一第一台阶结构18中的第二台阶结构181在X轴方向上的尺寸依次减小、且在Y轴方向上的尺寸相同(即部分d、部分e和部分f在Y轴方向上的尺寸相同)。

在其它实施例中，沿Z轴方向自下而上，每一第一台阶结构18中的第二台阶结构181在Y轴方向上的尺寸可以不同。

本公开实施例中，沿第三方向从下至上，第一台阶结构中的第二台阶结构在第一方向上的尺寸依次减小，从而可以使沿第三方向从下至上，第二台阶结构之间的有效面积逐渐减小，进而可以降低沿第三方向相邻的第二台阶结构之间的耦合作用，提升半导体结构的性能。

如图2m所示，在形成第二台阶结构181之后，半导体结构的形成方法还包括：去除保护层12。

本公开实施例中，可以通过湿法(例如，采用浓硫酸、氢氟酸、浓硝酸等强酸刻蚀)或者干法刻蚀技术去除第二光刻胶层20b和保护层12。

请继续参考图2m，在去除保护层12之后，半导体结构的形成方法还包括：在第二台阶结构181、剩余的隔离结构191和有源区10的表面沉积介质层材料形成介质层22；刻蚀介质层22，形成M*N个刻蚀孔(未示出)；其中，每一刻蚀孔暴露出一个第二台阶结构181；在刻蚀孔中填充导电材料形成导电柱21。

需要注意的是，位于沿X轴方向上的同一列刻蚀孔(导电柱21)的尺寸相同，沿Y轴方向位于同一行刻蚀孔(导电柱21)的尺寸不同，即沿Y轴方向位于同一行刻蚀孔(导电柱21)的尺寸依次增大。

在其他实施例中，沿Y轴方向位于同一行刻蚀孔(导电柱21)的尺寸也可以相同(如图2n所示)。

本公开实施例中，介质层材料可以是任意一种绝缘材料，例如为氧化硅或者氮氧化硅。导电材料可以是任意一种适合的金属材料，例如可以是钨、钴、铜等。

本公开实施例中，在有源区两侧的第一台阶区域和第二台阶区域形成了台阶结构，且任意两个第一台阶结构在第三方向上的尺寸不相等，因此，使得任意相邻的两组布线在第三方向上连接的高度不同，从而可以降低布线的密度，进而简化了半导体结构的布线设置。

本公开实施例还提供一种半导体结构，通过上述实施例中半导体结构的形成方法形成，请继续参考图2m和图2n，半导体结构包括：沿X轴方向排列的第一台阶区域A、第二台阶区域B、以及位于第一台阶区域A和第二台阶区域B之间的有源区10。

在一些实施例中，有源区中形成有字线结构、位线结构和栅极结构等，第一台阶区域A和第二台阶区域B与有源区10连接。

请继续参考2m和图2n，第一台阶区域A和第二台阶区域B与有源区10中的字线结构101连接，在其他实施例中，第一台阶区域A和第二台阶区域B与有源区10中的位线结构连接。

请继续参考2m和图2n，第一台阶区域A和第二台阶区域B的面积大小可以相等。在其它实施例中，第一台阶区域和第二台阶区域的面积也可以不等。

请继续参考2m和图2n，第一台阶区域A和第二台阶区域B包括M(例如M为6)个沿X轴方向依次排布的第一台阶结构18、且第一台阶结构18均与有源区10连接；任意两个第一台阶结构18在Z轴方向上的尺寸不同。例如，沿X轴方向，第一台阶结构18在Z轴方向上的尺寸依次增大；在其他实施例中，沿X轴方向，第一台阶结构18在Z轴方向上的尺寸依次减小，或者先增大后减小。

本公开实施例中，第一台阶结构位于有源区两侧的第一台阶区域和第二台阶区域中，且任意两个第一台阶结构在第三方向上的尺寸不相等。因此，可以使与第一台阶结构连接的一组布线设置在有源区两侧且任意两组布线在第三方向上连接的高度不同，从而可以降低布线的密度，进而简化了半导体结构的布线设置。

本公开实施例中，第一台阶结构18包括在Z轴方向上依次堆叠的台阶(未示出)，每一台阶包括在Z轴方向上依次排列的一层导电层(未示出)和一层绝缘层(未示出)。绝缘层用于隔离沿第三方向相邻的导电层，防止漏电。

在一些实施例中，请继续参考2m和图2n，每一第一台阶结构包括沿Z轴方向依次堆叠的多个第二台阶结构181；其中，沿Z轴方向从下至上，第二台阶结构181在X轴方向上的尺寸依次减小。

本公开实施例中，沿第三方向从下至上，第一台阶结构中的第二台阶结构在第一方向上的尺寸依次减小，从而可以使沿第三方向从下至上，第二台阶结构之间的有效面积逐渐减小，进而可以降低沿第三方向相邻的第二台阶结构之间的耦合作用，提升半导体结构的性能。

在一些实施例中，请继续参考2m和图2n，每一第一台阶结构18包括沿Z轴方向依次堆叠的N(例如N为3)个第二台阶结构181；沿X轴方向第i个第一台阶结构包括第(i-1)*N+1(例如N为3)个第二台阶结构至第i*N(例如N为3)个第二台阶结构；每一第二台阶结构在Z轴方向上具有预设尺寸(即一个台阶的厚度)；沿X轴方向第i个第一台阶结构的顶面与沿X轴方向第(i-1)个第一台阶结构的顶面在Z轴方向上的尺寸之差为N倍的预设尺寸；其中，i＝1、2…、M。

在一些实施例中，请继续参考2m和图2n，第一台阶结构18沿Z轴方向上的投影区域为梳齿形；第一台阶区域A中每一第一台阶结构18的连接端部c的第二台阶结构181沿Z轴方向上的投影区域互连，且与有源区10连接；第二台阶区域B中每一第一台阶结构18的连接端部c的第二台阶结构181沿Z轴方向上的投影区域互连，且与有源区10连接。

本公开实施例中，请继续参考图2m和图2n，沿Z轴方向从下至上第j个第二台阶结构181在Y轴方向的尺寸与第(j+1)个第二台阶结构181在Y轴方向的尺寸相同。例如，沿Z轴方向从下至上第2个第二台阶结构181在Y轴方向的尺寸与第3个第二台阶结构181在Y轴方向的尺寸相同(即对应上述实施例中部分d和部分e的尺寸相同)；在其他实施例中，沿Z轴方向从下至上第j个第二台阶结构181在Y轴方向的尺寸与第(j+1)个第二台阶结构181在Y轴方向的尺寸也可以不同。

本公开实施例中，请继续参考图2m和图2n，位于第一台阶区域A中沿Z轴方向从下至上第j个第二台阶结构在Y轴方向的尺寸与位于第二台阶区域B中第j个第二台阶结构在Y轴方向的尺寸相同。例如，位于第一台阶区域A中沿Z轴方向从下至上第1个第二台阶结构在Y轴方向的尺寸等于位于第二台阶区域B中第1个第二台阶结构在Y轴方向的尺寸(即对应上述实施例中位于第一台阶区域A和第二台阶区域B中的部分d尺寸相同)。在其他实施例中，位于第一台阶区域A中沿Z轴方向从下至上第j个第二台阶结构在Y轴方向的尺寸与位于第二台阶区域B中第j个第二台阶结构在Y轴方向的尺寸可以不同。

在一些实施例中，请继续参考2m和图2n，半导体结构还包括隔离结构(对应上述实施例中剩余的隔离结构191)；隔离结构位于相邻的第一台阶结构18之间、以及第一台阶结构18与有源区10之间。隔离结构可以隔离相邻的第一台阶结构18，防止台阶结构之间的漏电。

在一些实施例中，请继续参考2m和图2n，半导体结构还包括介质层22和导电柱21；介质层22位于第一台阶结构18、隔离结构和有源区10的表面；导电柱21位于介质层22中、且位于每一第二台阶结构181的表面。

本公开实施例中，沿Y轴方向位于同一行导电柱21的尺寸不同，即沿Y轴方向位于同一行导电柱21的尺寸依次增大(如图2m所示)，或者，位于沿X轴方向上的同一列导电柱21的尺寸相同，沿Y轴方向位于同一行导电柱21的尺寸相同(如图2n所示)。

本公开实施例提供半导体结构，第一台阶区域和第二台阶区域均包括沿第一方向间隔排布的M个第一台阶结构。由于M个第一台阶结构是间隔排布的，因此，可以减小形成的台阶结构整体在第三方向的投影面积，从而可以降低台阶结构之间的耦合作用，进而减少信号串扰，提升半导体结构的性能。

另外，由于第一台阶结构包括N个第二台阶结构，且沿第三方向从下至上，第一台阶结构中的第二台阶结构在第一方向上的尺寸依次减小，从而可以使沿第三方向从下至上，第二台阶结构之间的有效面积逐渐减小，进而可以降低沿第三方向相邻的第二台阶结构之间的耦合作用，提升半导体结构的性能。

在本公开所提供的几个实施例中，应该理解到，所揭露的结构和方法，可以通过非目标的方式实现。以上所描述的结构实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。

本公开所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。

以上，仅为本公开的一些实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，所述方法包括：

提供有源区和分别位于所述有源区沿第一方向两侧的第一台阶区域和第二台阶区域；所述第一台阶区域和所述第二台阶区域包括沿所述第一方向间隔排布的多个第一台阶结构，且任意两个所述第一台阶结构在第三方向上的尺寸不同；

沿第二方向对所述多个第一台阶结构进行多次刻蚀，于每一所述第一台阶结构中形成沿所述第三方向依次堆叠的多个第二台阶结构；沿所述第三方向从下至上，所述第一台阶结构中的所述第二台阶结构在所述第一方向上的尺寸依次减小；

所述第一方向与所述第二方向相交，且平行于所述有源区所在平面，所述第三方向垂直于所述有源区所在的平面。

2.根据权利要求1所述的方法，其特征在于，提供有源区和分别位于所述有源区沿第一方向两侧的第一台阶区域和第二台阶区域，包括：

提供叠层结构；所述叠层结构包括分别位于所述有源区沿第一方向两侧的所述第一台阶区域和所述第二台阶区域；所述第一台阶区域和所述第二台阶区域包括沿所述第一方向间隔排布的M个初始台阶结构；

沿所述第一方向对所述M个初始台阶结构进行M-1次刻蚀，形成M个第一台阶结构；其中，所述第一台阶结构在第三方向上的尺寸依次增大或减小；第i次刻蚀暴露出i个所述初始台阶结构，i＝1、2…、M-1。

3.根据权利要求2所述的方法，其特征在于，所述叠层结构沿所述第三方向上的投影区域为梳齿形；所述第一台阶区域中位于每一第一台阶结构的连接端部的第二台阶结构沿所述第三方向上的投影区域互连，且与所述有源区连接；所述第二台阶区域中位于每一第一台阶结构的连接端部的第二台阶结构沿所述第三方向上的投影区域互连，且与所述有源区连接；所述提供叠层结构，包括：

提供初始叠层结构，所述初始叠层结构位于所述有源区沿所述第一方向的两侧；

在所述有源区的表面形成保护层；

刻蚀所述初始叠层结构，以形成所述初始台阶结构、以及位于相邻两个所述初始台阶结构之间且位于所述初始台阶结构与有源区之间的U型隔离凹槽。

4.根据权利要求3所述的方法，其特征在于，在形成所述M个第一台阶结构之前，所述方法还包括：

在所述U型隔离凹槽中形成隔离结构。

5.根据权利要求4所述的方法，其特征在于，沿所述第一方向对所述M个初始台阶结构进行多次刻蚀，形成所述M个第一台阶结构，包括：

在所述M个初始台阶结构、所述隔离结构和所述保护层的表面形成第一光刻胶层；

通过所述第一光刻胶层对所述初始台阶结构和所述隔离结构进行M-1次刻蚀，形成所述M个第一台阶结构和刻蚀后的隔离结构；

其中，在第i次刻蚀之前，对第i-1次刻蚀过程中使用的所述第一光刻胶层沿所述第一方向进行修剪，以使得第i次刻蚀过程中的所述第一光刻胶层至少暴露出所述第一台阶结构中的前i个初始台阶结构。

6.根据权利要求5所述的方法，其特征在于，通过所述第一光刻胶层对部分所述初始台阶结构进行M-1次刻蚀，形成所述M个第一台阶结构，包括：

通过所述第一光刻胶层，沿所述第一方向依次对所述初始台阶结构中的第i个初始台阶结构进行M-i次刻蚀，形成所述M个第一台阶结构；i＝1、2…、M-1。

7.根据权利要求5或6所述的方法，其特征在于，所述第二台阶结构通过以下步骤形成：

在所述M个第一台阶结构、所述保护层和所述刻蚀后的隔离结构表面形成具有预设图案第二光刻胶层；所述预设图案包括沿第一方向依次排列的多个子图案；

通过所述第二光刻胶层对部分所述第一台阶结构和部分所述刻蚀后的隔离结构进行N-1次刻蚀，形成所述第二台阶结构和剩余的隔离结构；

其中，在第j次刻蚀之前，对第j-1次刻蚀过程中使用的所述第二光刻胶层进行修剪，以使得第j次刻蚀过程中的所述第二光刻胶层中的子图案在所述第一方向上的尺寸大于第j-1次刻蚀过程中使用的所述第二光刻胶层中的子图案在所述第一方向上的尺寸，且使得第j次刻蚀过程中的所述第二光刻胶层沿所述第二方向至少暴露出每一所述第一台阶结构中远离所述连接端部的前j个部分；j＝1、2…、N。

8.根据权利要求7所述的方法，其特征在于，所述第一台阶结构包括沿所述第二方向从右至左依次排列的j个部分，通过所述第二光刻胶层对所述第一台阶结构进行N-1次刻蚀，形成所述第二台阶结构，包括：

沿所述第二方向依次对远离所述连接端部的第j个部分进行N-j次刻蚀，形成所述第二台阶结构。

9.根据权利要求8所述的方法，其特征在于，在形成所述第二台阶结构之后，所述方法还包括：

依次去除所述第二光刻胶层和所述保护层。

10.根据权利要求9所述的方法，其特征在于，在去除所述保护层之后，所述方法还包括：

在所述第二台阶结构、所述剩余的隔离结构和所述有源区的表面形成介质层；

刻蚀所述介质层，形成M*N个刻蚀孔；其中，每一所述刻蚀孔暴露出一个所述第二台阶结构；

在所述刻蚀孔中形成导电柱。

11.一种半导体结构，其特征在于，包括：沿第一方向排列的第一台阶区域、第二台阶区域、以及位于所述第一台阶区域和所述第二台阶区域之间的有源区；

所述第一台阶区域和所述第二台阶区域包括多个沿所述第一方向依次排布的第一台阶结构、且所述第一台阶结构均与所述有源区连接；任意两个所述第一台阶结构在第三方向上的尺寸不同；

每一所述第一台阶结构包括沿所述第三方向依次堆叠的多个第二台阶结构；

其中，沿所述第三方向从下至上，所述第二台阶结构在所述第一方向上的尺寸依次减小；所述第一方向平行于所述有源区所在平面，所述第三方向垂直于所述有源区所在的平面。

12.根据权利要求11所述的半导体结构，其特征在于，每一所述第一台阶结构包括沿所述第三方向依次堆叠的N个第二台阶结构；

沿所述第一方向第i个所述第一台阶结构包括第(i-1)*N+1个第二台阶结构至第i*N个第二台阶结构；每一所述第二台阶结构在所述第三方向上具有预设尺寸；

沿所述第一方向第i个所述第一台阶结构的顶面与沿所述第一方向第(i-1)个所述第一台阶结构的顶面在所述第三方向上的尺寸之差为N倍的所述预设尺寸；其中，i＝1、2…、M。

13.根据权利要求12所述的半导体结构，其特征在于，所述第一台阶结构沿所述第三方向上的投影区域为梳齿形；所述第一台阶区域中每一第一台阶结构的连接端部的第二台阶结构沿所述第三方向上的投影区域互连，且与所述有源区连接；所述第二台阶区域中每一第一台阶结构的连接端部的第二台阶结构沿所述第三方向上的投影区域互连，且与所述有源区连接。

14.根据权利要求13所述的半导体结构，其特征在于，沿所述第三方向从下至上第j个所述第二台阶结构在第二方向的尺寸与第(j+1)个所述第二台阶结构在所述第二方向的尺寸相同或者不同；

所述第二方向平行于所述有源区所在平面、且与所述第一方向相交。

15.根据权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括隔离结构；

所述隔离结构位于相邻的所述第一台阶结构之间、以及所述第一台阶结构与所述有源区之间。

16.根据权利要求15所述的半导体结构，其特征在于，所述半导体结构还包括介质层和导电柱；

所述介质层位于所述第一台阶结构、所述隔离结构和所述有源区的表面；

所述导电柱位于所述介质层中、且位于每一所述第二台阶结构的表面。