CN117441346A - 固体摄像装置、摄像装置及测距摄像装置 - Google Patents

Abstract

固体摄像装置具备像素电路(3)、检测选择电路(450)和AD变换电路(26)，像素电路(3)输出与相互不同的增益或灵敏度对应的多个像素信号；检测选择电路(450)通过将多个像素信号中的1个或多个像素信号与基准值进行比较，生成指示多个像素信号中包含的像素信号的选择的信号选择信号(407)，检测选择电路(450)具有保持多个像素信号的采样保持电路(412)，基于信号选择信号(407)，从保持在采样保持电路(412)中的多个像素信号中选择某一个像素信号，检测选择电路(450)配置在对被选择的像素信号进行AD变换的AD变换电路(26)的前级。

Description

固体摄像装置、摄像装置及测距摄像装置

技术领域

本公开涉及固体摄像装置、摄像装置及测距摄像装置。

背景技术

专利文献1公开了固体摄像装置的宽动态范围化的方法。

现有技术文献

专利文献

专利文献1：日本特许第3976754号公报

发明内容

发明要解决的课题

在以往技术的专利文献1中公开的固体摄像装置从对多个像素信号进行AD变换后的多个数字信号中有选择地读取1个数字信号。由于包含多个像素信号的AD变换，所以有难以改善高速化和低功率化的问题。

所以，本公开提供改善高速化和低功率化、同时扩大动态范围的固体摄像装置、摄像装置及测距摄像装置。

用来解决课题的手段

为了解决上述课题，有关本公开的一技术方案的固体摄像装置具备：像素电路、检测选择电路以及AD变换电路，上述像素电路输出与相互不同的增益或灵敏度对应的多个像素信号，上述检测选择电路通过对上述多个像素信号中的1个或多个像素信号与基准值进行比较，生成指示上述多个像素信号中包含的像素信号的选择的信号选择信号，上述检测选择电路具有保持上述多个像素信号的采样保持电路，基于上述信号选择信号，从保持在上述采样保持电路中的上述多个像素信号中选择某一个像素信号，上述检测选择电路配置在对被选择的像素信号进行AD变换的上述AD变换电路的前级。

此外，有关本公开的一技术方案的摄像装置具备：有关上述一技术方案的固体摄像装置，拍摄被摄体；摄像光学系统，从上述被摄体向上述固体摄像装置引导入射光；以及信号处理部，对来自上述固体摄像装置的输出信号进行处理。

此外，有关本公开的一技术方案的测距摄像装置具备：有关上述一技术方案的固体摄像装置，对光源部进行驱动控制而向对象物照射脉冲光，拍摄来自上述对象物的反射光；摄像光学系统，从上述对象物向上述固体摄像装置引导上述反射光；以及信号处理部，对来自上述固体摄像装置的输出信号进行处理。

发明效果

根据本公开的固体摄像装置、摄像装置及测距摄像装置，能够改善高速化和低功率化，扩大动态范围。

附图说明

图1是表示包括有关实施方式1的像素电路和列检测选择电路的固体摄像装置的构成例的框图。

图2是表示有关实施方式1的像素电路的电路例的图。

图3是表示包括有关实施方式1的像素电路和采样保持电路SH10在内的主要部分的电路例的图。

图4是表示有关实施方式1的像素电路的电路例的图。

图5是表示包括有关实施方式1的像素电路和采样保持电路SH10在内的主要部分的电路例的图。

图6A是表示包括由选择电路和第1检测电路构成的检测选择电路的构成例的框图。

图6B是第1检测电路的动作说明图。

图6C是表示选择电路的变形例的图。

图7是表示包括由选择电路和第2检测电路构成的检测选择电路的构成例的框图。

图8是表示第1检测电路和第2检测电路中的开关电路SW15、SW16的构成例的框图。

图9是表示有关选择电路的采样保持电路SH430的构成例的图。

图10是表示有关实施方式1的像素电路与1个检测选择电路的接合例的图。

图11是表示有关实施方式1的像素电路与两个检测选择电路的接合例的图。

图12是表示参照信号生成部和电压比较器的构成例的框图。

图13A是表示WDR的像素内的实施方法的概要的图。

图13B是表示WDR的像素内的实施方法的概要的图。

图14A是决定WDR的HCG和MCG的边界部处的合成比率的流程图。

图14B是决定WDR的MCG和LCG的边界部处的合成比率的流程图。

图14C是表示WDR的HCG、MCG、LCG的合成比率的实施方法的概要的图。

图15是表示实施方式1的从像素电路向采样保持电路SH412的读出以及从采样保持电路SH412的读出定时的图。

图16是表示实施方式1的从像素电路向采样保持电路SH10的读出定时的图。

图17是图16的定时的继续，是表示实施方式1的从采样保持电路SH10向采样保持电路SH412的读出及从采样保持电路SH412的读出定时的图。

图18是表示有关以往例的垂直信号线和ADC的定时的图。

图19是表示有关实施方式1的垂直信号线和ADC的定时的图。

图20是表示像素阵列部内的有效区域和OB区域的图。

图21是表示像素阵列部内的有效区域和OB区域的图。

图22是表示有关实施方式1的像素阵列部和列检测选择电路的构成例的框图。

图23A是表示有关实施方式1的像素阵列部的构成例的框图。

图23B是表示有关实施方式1的固体摄像装置的作为层叠型图像传感器的构成例的图。

图24A是表示有关实施方式1的像素阵列部和列检测选择电路的构成例的框图。

图24B是表示有关实施方式1的固体摄像装置的作为层叠型图像传感器的构成例的图。

图25是表示进行使用3帧的WDR合成的信号处理部的构成例的图。

图26是表示列检测选择电路按各色独立地选择信号的情况下的构成例的图。

图27是表示列检测选择电路以拜耳单位以各色的最大的信号为优先选择增益的构成例的图。

图28是表示WDR的基准值REF1、REF2的滞后的例子的图。

图29是表示包括有关实施方式2的像素电路和列检测选择电路的固体摄像装置的构成例的框图。

图30是表示有关实施方式2的像素电路与1个检测选择电路的接合例的图。

图31是表示有关实施方式2的像素电路与两个检测选择电路的接合例的图。

图32是表示有关实施方式2的垂直信号线和ADC的定时的图。

图33A是表示有关实施方式2的像素阵列部的构成例的框图。

图33B是表示有关实施方式2的固体摄像装置的作为层叠型图像传感器的构成例的图。

图34A是表示有关实施方式2的像素阵列部的构成例的框图。

图34B是表示有关实施方式2的固体摄像装置的作为层叠型图像传感器的构成例的图。

图35是表示有关实施方式2的低功耗的构成例的框图。

图36是表示搭载了有关实施方式3的摄像装置的相机系统的例子的图。

图37是表示搭载了有关实施方式3的测距摄像装置的测距系统的例子的图。

具体实施方式

(作为本公开的基础的认识)

本申请发明人们关于在背景技术栏中记载的固体摄像装置发现会发生以下的课题。

专利文献1所公开的固体摄像装置进行对像素信号进行AD变换并将数字信号的全部读出的冗余性的读取，从多个信号中有选择地读取1个信号。因此，存在包括AD变换器在内的前级中难以改善高速化和低功率化的问题。

具体而言，在AD变换电路中，由于对多个信号全部进行信号处理，所以难以改善高速化和低功率化。此外，对于像素阵列部中的高速化也难以改善。

此外，对于多个像素信号的全部，需要等待垂直信号线的收敛，从该观点也难以改善高速化和低功率化。特别是，随着像素尺寸或像素数量的增加，垂直信号线的寄生电阻及电容增大，收敛性成为重要的课题。

因此，可以考虑如下的构成：将像素阵列部的垂直信号线按每多个行或按最小单位的每1行(每1个像素)进行分割，使垂直信号线的收敛时间为最小限度，并且，在从像素电路输出的阶段，从多个信号中有选择地读出1个像素信号或两个像素信号。

由此，能够进一步实现收敛时间的高速化，能够实现包括像素阵列部及AD变换电路在内的模拟处理和数字处理的全部区域中的高速化和低功率化，进而实现动态范围的扩大。

所以，在本公开中，提供能够改善高速化和低功率化，并扩大动态范围的固体摄像装置、摄像装置及测距摄像装置。

以下，参照附图说明有关用来实施本公开的形态的固体摄像装置、摄像装置及测距摄像装置。

如在以上的概要中说明那样，有关本公开的一技术方案的固体摄像装置具备像素电路、检测选择电路以及AD变换电路，上述像素电路输出与相互不同的增益或灵敏度对应的多个像素信号，上述检测选择电路通过对上述多个像素信号中的1个或多个像素信号与基准值进行比较，生成指示上述多个像素信号中包含的像素信号的选择的信号选择信号，上述检测选择电路具有保持上述多个像素信号的采样保持电路，基于上述信号选择信号，从保持在上述采样保持电路中的上述多个像素信号中选择某一个像素信号，上述检测选择电路配置在对被选择的像素信号进行AD变换的上述AD变换电路的前级。另外，增益是指在像素电路内从原来的信号电荷向像素信号的电压值的变换中的变换比。此外，灵敏度是指相对于作为基准的单位受光量或单位曝光时间的、在像素电路中产生的信号电荷量或像素信号的电压值的大小。

由此，不进行将多个信号全部读出的冗余性的读取，而进行从多个像素信号中读出至少1个像素信号的选择读取，所以能提供包括AD变换电路在内的后级中的模拟处理及数字处理中的高速化和低功率化。例如，如果N个像素信号成为1个像素信号，则高速化成为N倍，或功率成为1/N倍。进而，动态范围能够维持与有多个像素信号时等同。

这里，也可以是，具备：第1半导体芯片，具有包括多个上述像素电路及垂直信号线的像素阵列；以及第2半导体芯片，具有上述检测选择电路，被层叠在上述第1半导体芯片上，上述像素阵列及上述垂直信号线被分割为多个，针对被分割的上述像素阵列的每一个，具备上述检测选择电路。

由此，检测选择电路在AD变换电路的前级配置有多个，不进行对多个像素信号全部进行AD变换并读出的冗余性的动作，而从多个像素信号中对至少1个像素信号进行AD变换并读出，所以能够提供包括AD变换电路在内的后级中的模拟处理及数字处理中的高速化和低功率化。进而，通过将像素阵列部或与像素阵列对应的采样保持电路的垂直信号线在垂直方向上分割为多个，提高垂直信号线的收敛性，能提供高速化。例如，如果将垂直信号线在垂直方向上进行M分割，则能够使垂直信号线的收敛时间高速化为1/M倍。例如，如果多个N信号成为1个信号，则模拟处理或数字处理的高速化成为N倍，或功率成为1/N倍。特别是，垂直信号线的像素信号的收敛次数成为1/N倍，高速化成为N倍。进而，动态范围能够维持与有多个像素信号时等同。

这里，也可以是，上述多个像素信号包括低照度用的第1像素信号、中照度用的第2像素信号、高照度用的第3像素信号，上述固体摄像装置还具备合成电路，该合成电路基于被选择的像素信号，通过插补处理求出未被选择的像素信号，并将被选择的像素信号与通过插补处理求出的其他的像素信号进行合成，上述检测选择电路中的上述基准值包括第1基准值及第2基准值，上述第1基准值包括与上述第2像素信号的电平对应的值，上述第2像素信号的电平对应于上述第1像素信号的饱和电平的紧前的边界部的电平，上述第2基准值对应于上述第2像素信号的饱和电平的紧前的边界部的电平。以下，有时将低照度用的第1像素信号记作HCG(High Conversion Gain：高转换增益)信号，或简单记作HCG。同样，有时将中照度用的第2像素信号记作MCG(Middle Conversion Gain：中转换增益)信号，或简单记作MCG。有时将高照度用的第3像素信号记作LCG(Low Conversion Gain：低转换增益)信号，或简单记作LCG。

由此，在进行宽动态范围功能(WDR功能)合成时的、从多个像素信号中选择至少1个像素信号时，能够仅根据MCG信号来决定。因此，不需要等待从像素电路读出LCG信号，所以能够将采样保持电路的LCG的采样保持用电容元件去除，能够减小布局面积。进而，在检测选择电路中由于进行仅LCG的比较动作，所以能够使电路缩小化，能够削减布局面积。

这里，也可以是，上述第1基准值包括与上述第1像素信号的饱和电平的紧前的边界部的电平对应的值。

由此，在进行宽动态范围功能(WDR功能)合成时的、从多个像素信号中选择至少1个像素信号时，能够根据HCG信号和MCG信号来决定。因此，不需要等待从像素电路读出LCG信号，所以能够将采样保持电路的LCG的采样保持用电容元件去除，能够削减布局面积。

这里，也可以是，具有保持上述采样保持电路的上述多个像素信号的多个采样保持元件，上述检测选择电路在由上述信号选择信号指示的像素信号处于包含上述基准值的规定范围内的情况下，将由上述信号选择信号指示的像素信号和其他的像素信号以α比(1－α)的合成比率(α是0以上且1以下的实数)进行混合，将混合后的信号作为由上述信号选择信号指示的像素信号来输出，上述α根据由上述信号选择信号指示的像素信号的电平与上述基准值的差分来设定，与上述多个像素信号对应的上述多个采样保持元件的电容比是上述多个像素信号的在上述像素电路内从原来的信号电荷变换为电压值的增益的反比。

由此，能够缓和进行宽动态范围功能(WDR功能)合成时的HCG与MCG的边界部以及MCG与LCG的边界部各自中的SN的急剧的变化。

这里，也可以是，上述采样保持电路与上述多个像素信号的每一个对应地具备复位成分用和信号成分用的两个采样保持用电容元件，上述检测选择电路将从信号成分减去复位成分而得到的像素信号电平与上述基准值进行比较。

由此，通过进行模拟CDS，能够将消除了像素电路的偏差的像素信号电平与基准值进行比较。

这里，也可以是，上述基准值根据上述AD变换电路中的AD变换的增益来设定。AD变换的增益也可以根据输入到AD变换电路中的RAMP信号的倾斜的大小来调整。

由此，在通过AE(自动曝光)控制使模拟增益或数字增益可变了时，也能够将宽动态范围中的各帧进行合成。

这里，也可以是，具有：参照信号生成部，同时生成与上述多个像素信号对应的多个RAMP信号；以及选择开关，选择上述多个RAMP信号中的1个并输出到上述AD变换电路，上述选择开关根据由上述检测电路生成的上述信号选择信号，选择上述多个RAMP信号中的1个。

由此，在RAMP信号为1个像素信号时，以时间序列生成HCG、MCG、LCG的3次RAMP信号，所以不能高速化。或者，如果是相同的增益，则发生噪声的恶化及精度的劣化。根据本技术方案，由于将RAMP信号的3个信号同时生成并各自设定模拟增益，所以能够兼顾高速化和噪声降低。

这里，也可以是，上述检测选择电路对于滤色器的排列的单位所包含的像素，生成相同的信号选择信号。

由此，以滤色器的排列的单位、例如由4色构成的拜耳排列的单位成为相同的增益。因此，能够消除因在各色中增益不同时有可能发生的各色的线性偏差而发生的着色。

这里，也可以是，上述检测选择电路具有：检测电路，生成上述信号选择信号；以及选择电路，具有上述采样保持电路，基于上述信号选择信号，从保持在上述采样保持电路中的上述多个像素信号中选择某一个像素信号。

由此，由于选择电路具有采样保持电路，所以能够更容易且灵活地控制对像素信号进行采样的动作、保持的时间及选择并输出的动作。

这里，也可以是，按每个上述像素电路具备多组上述选择电路和上述检测电路之组，一个组的检测电路和其他组的选择电路在时间上并行地动作。

由此，在由一方的检测电路进行信号检测的期间中，能够由另一方的选择电路进行选择输出。这样，能够在时间上并行地进行动作，能够实现高速化。

这里，也可以是，上述检测选择电路具备比较器，上述比较器的输入的一端被输入来自像素电路的上述第2像素信号的复位成分，从而实施自动调零，接着，上述比较器的输入的一端被输入来自像素电路的上述第2像素信号的信号成分，上述比较器的输入的另一端被输入上述第1基准值或上述第2基准值，上述检测选择电路对于上述第2像素信号与上述第1基准值的比较动作以及上述第2像素信号与上述第2基准值的比较动作，用多个上述比较器并行地执行或用1个上述比较器依次执行。

由此，通过实施自动调零而进行模拟CDS，将噪声消除而正确地取出信号成分，并且在读出第2像素信号(MCG)的期间中能够检测至少1个像素信号，所以能够同时处理读出和检测，能够实现高速化。进而，由于还能够削减LCG的电容，所以能够减小布局面积。此外，在分时地进行比较时，由于比较器是1个，所以能够进一步减小布局面积。

这里，也可以是，上述检测选择电路生成指示两个像素信号的选择的信号选择信号。

由此，能够选择HCG和MCG的两帧或者MCG和LCG的两帧。能够由信号处理部数字性地缓和在将宽动态范围中的各帧进行合成时发生的帧的边界部处的SN的急剧的变化。

这里，也可以是，上述检测选择电路将所选择的像素信号经由垂直信号线输出到上述AD变换电路，上述检测选择电路生成与上述信号选择信号相同意思的增益选择信号，在从上述检测选择电路向上述AD变换电路的上述增益选择信号的传送和从上述检测选择电路向上述AD变换电路的上述像素信号的传送中，分时地兼用上述垂直信号线。

由此，能够减少上述增益选择信号的布线数量，能够抑制布局面积。此外，能够在向AD变换电路供给像素信号之前选择好RAMP信号。

这里，也可以是，上述第1基准值及上述第2基准值根据前帧的信号选择信号被调整为拥有如下滞后特性：使与前帧的信号选择信号所指示的像素信号具有相同的增益或灵敏度的像素信号在当前帧中容易被选择。

由此，在进行宽动态范围功能(WDR功能)合成时的HCG与MCG的边界部或者MCG与LCG的边界部，能够缓和在像素的信号电平是接近于基准值的值的情况下因噪声的叠加等而发生误判定所引起的帧间的急剧的SN的变化。

这里，也可以是，根据包含上述第1基准值的第1范围内的上述第2像素信号或上述第1像素信号的数字信号电平，决定信号处理部中的噪声降低比率，实施上述第1像素信号和上述第2像素信号的数字性的噪声降低，根据包含上述第2基准值的第2范围内的上述第2像素信号的数字信号电平，决定信号处理部中的噪声降低比率，实施上述第2像素信号和上述第3像素信号的数字性的噪声降低。

由此，在进行宽动态范围功能(WDR功能)合成时，通过实施数字性的噪声降低，能够缓和HCG与MCG、MCG与LCG的边界部处的SN的急剧的变化。

这里，也可以是，上述像素电路具有用于输出上述多个像素信号的第1放大晶体管，上述检测选择电路具有输出上述信号选择信号所指示的像素信号的第2放大晶体管，上述第2放大晶体管的面积比上述第1放大晶体管的面积大。

由此，能够降低从选择电路经由第2放大晶体管读出信号时发生的设备噪声。

这里，也可以是，来自上述检测选择电路的垂直信号线配置在电源的布线层或接地电位(GND)的布线层上。

由此，对于来自逻辑芯片的数字电路及模拟电路的噪声起到作为电磁屏蔽的效果，能够去除向垂直信号线的噪声的叠加。

这里，也可以是，具备：第1半导体芯片，具有包括多个上述像素电路及垂直信号线的像素阵列；以及第2半导体芯片，具有上述检测选择电路，被层叠在上述第1半导体芯片上，上述垂直信号线按上述像素阵列的垂直方向的每1行被分割，按每个上述像素电路具备上述检测选择电路。

由此，能够进一步实现垂直信号线的收敛时间的高速化，进而能够不损害动态范围而实现包括AD变换电路的模拟处理和数字处理的高速化和低功率化。

此外，有关本公开的一技术方案的摄像装置具备：有关上述各技术方案的固体摄像装置，拍摄被摄体；摄像光学系统，从上述被摄体向上述固体摄像装置引导入射光；以及信号处理部，对来自上述固体摄像装置的输出信号进行处理。

由此，能够得到与上述固体摄像装置同样的效果。

此外，有关本公开的一技术方案的测距摄像装置具备：有关上述各技术方案的固体摄像装置，对光源部进行驱动控制而向对象物照射脉冲光，将来自上述对象物的反射光摄像；摄像光学系统，从上述对象物向上述固体摄像装置引导上述反射光；以及信号处理部，对来自上述固体摄像装置的输出信号进行处理。

由此，能够得到与上述固体摄像装置同样的效果。

以下，参照附图说明有关用来实施本公开的形态的固体摄像装置。

(实施方式1)

首先，对有关本实施方式的固体摄像装置的构成例进行说明。在实施方式1中，详细地说在图1的构成例中将检测选择电路450配置在列AD电路的前级的构成例。

[固体摄像装置100的构成例]

图1是表示有关实施方式1的固体摄像装置100的构成例的框图。

固体摄像装置100具备像素阵列部1、水平扫描电路12、垂直扫描电路14、垂直信号线30A、垂直信号线19B、定时控制部20、AD变换电路26、参照信号生成部22、第1检测电路401、第2检测电路402、增益基准信号生成部40、输出电路28以及信号处理部70、信号处理部90。此外，固体摄像装置100具备从外部接受主时钟信号的输入的MCLK端子、用来在与外部之间收发命令或数据的DATA端子、用来向外部发送影像数据的D1端子等，除此以外还具备被供给电源电压、接地电压的端子类。

像素阵列部1具有以矩阵状配置的多个像素电路3a或像素电路3b。以下，在不将像素电路3a和像素电路3b区分的情况下记作像素电路3。多个像素电路3在图1中配置为n行m列。各像素电路3a包括光电二极管(PD)、电荷积蓄部(FD0)、将由上述光电二极管产生的信号电荷转送给上述电荷积蓄部(FD0)的转送晶体管(TG)、输出与上述电荷积蓄部(FD0)的信号电荷对应的像素信号的放大晶体管(放大晶体管SF1)、以及将上述电荷积蓄部(FD0)复位的复位晶体管(RS)。

水平扫描电路12通过将多个列AD电路25内的存储器256按顺序扫描，将进行AD变换后的像素信号经由水平信号线输出到信号处理部70及80。该扫描可以与列AD电路25的排列顺序相同。

垂直扫描电路14将按像素阵列部1内的像素电路3的每行设置的水平扫描线群(也称作行控制线群)15以行单位进行扫描。由此，垂直扫描电路14以行单位选择像素电路3，从属于所选择的行的像素电路3向m条垂直信号线19同时输出像素信号。水平扫描线群15设有与像素电路3的行相同数量。

在图1中，对于像素电路3a或像素电路3b设置n个水平扫描线群15(V1，V2，…，Vn)，分别包括复位控制线φRS、积蓄电荷用转送控制线φTG、选择控制线φSEL_RS。

此外，对于采样保持电路SH10和采样保持电路SH412，设置n个水平扫描线群16(VSH1，VSH2，…，VSHn)，分别包括采样保持开关控制信号φSH、读出选择开关元件控制信号φSE、选择控制线φSEL_GS、φSEL_DET、各开关元件控制信号φSW。

检测选择电路450配置在AD变换电路26的前级的像素阵列部1之间。

垂直信号线30A设置于像素阵列部1内的像素芯片或逻辑芯片。从像素电路3a或像素电路3b的放大晶体管SF1输出的、或从采样保持电路SH10的放大晶体管SF2输出的多个像素信号经由垂直信号线30A输入到检测选择电路450。并且，基于从增益基准信号生成部40供给的基准值(REF1，REF2，REF3)，从多个像素信号中选择至少1个像素信号。并且，所选择的信号从放大晶体管SF30经由选择晶体管SEL_DET连接到垂直信号线19B。这样，将从由像素电路3a或像素电路3b输出的多个像素信号中选择的至少1个像素信号传播到列AD电路25。

此外，多个垂直信号线19A、垂直信号线19B在图1中由垂直信号线(H1，…，Hm)这m条构成。多个ADC输入线由ADC输入线(ADIN1，…，ADINm)这m条构成。

定时控制部20通过生成各种控制信号群，对固体摄像装置100的整体进行控制。各种控制信号群中包括控制信号群CN0、CN1、CN2、CN4、CN5、CN8、计数器时钟信号CK0、CK1。例如，定时控制部20经由端子接受主时钟MCLK，生成各种内部时钟并对水平扫描电路12及垂直扫描电路14等进行控制。

增益基准信号生成部40受控制信号CN0和计数器时钟信号CK1控制，生成第1基准值和第2基准值。例如，如果通过DA电路等提高分辨率，则也能够应对滞后特性等的需要精度的特性。

AD变换电路26具备按每列设置的列AD电路25。各列AD电路25对作为检测选择电路450的输出的来自垂直信号线19B的像素信号进行AD变换。

列AD电路25分别具备电压比较器252、计数器部254及存储器256。

电压比较器252将作为检测选择电路450的输出的来自垂直信号线19B的模拟的像素信号与由参照信号生成部22生成的包含斜坡波形(即三角波)的参照信号RAMP进行比较，例如在前者比后者大时将表示比较结果的输出信号反转。

计数器部254将从参照信号RAMP中的三角波的变化开始到电压比较器252的输出信号反转为止的时间进行计数。由于到反转为止的时间根据模拟像素信号的值来决定，所以计数值为被数字化的像素信号的值。

存储器256保持计数器部254的计数值即数字的像素信号。

参照信号生成部22生成包含三角波的参照信号RAMP，向各列AD电路25内的电压比较器252的正输入端子输出参照信号RAMP。

输出电路28将数字的像素信号输出到影像数据端子D1。

信号处理部90具有帧存储器97和控制部96，具备对于向检测选择电路450供给的基准值(REF1、REF2、REF3)的前帧和当前帧的基准值具有滞后的功能。信号处理部90将从检测选择电路450供给的前帧的增益基准信号403存储到帧存储器97中。控制部96基于该信息，运算当前帧的基准值，进行对第1检测电路401或第2检测电路402供给滞后选择信号404而反映到当前帧中的控制。

信号处理部70基于所选择的像素信号，通过插补处理求出未被选择的像素信号，将所选择的像素信号与通过插补处理求出的其他像素信号进行合成。

由此，通过多个像素信号被减少为至少1个像素信号，实现包括AD变换电路在内的后级的高速化及低功耗化，并且在信号处理部70中也实现高速化和低功率化，动态范围能够维持与有多个像素信号时等同。

另外，有时将垂直扫描电路14、参照信号生成部22、增益基准信号生成部40一起称作驱动部。有时将AD变换电路26、水平扫描电路12一起称作控制部。

由此，检测选择电路450配置在AD变换电路26的前级，不进行将多个信号全部读出的冗余性的读取，而进行从多个像素信号中读出至少1个像素信号的选择读取，所以提供了包括AD变换电路26在内的后级中的模拟处理及数字处理中的高速化和低功率化。例如，如果N个像素信号成为1个像素信号，则高速化成为N倍，或功率成为1/N倍。同时，动态范围能够维持与有多个像素信号时等同。

[像素构成(横型OFD)的构成例]

图1、图29的固体摄像装置100中作为像素电路3而具备以矩阵状配置在像素阵列部1中的多个图2的像素电路3a。该构成适合于卷帘快门方式。

同样，固体摄像装置100也可以具备与图3的像素电路3a连接的采样保持电路SH10。该构成适合于全局快门方式。

像素信号中有复位成分和信号成分的至少两种。

首先，对横型OFD的构成例进行说明。横型OFD的构成例表示在横向上具备积蓄电路的构成。

像素电路3a具备光电二极管PD、转送晶体管TG、电荷积蓄部FD0、转送晶体管TG、放大晶体管SF1、复位晶体管RS及第1增益控制晶体管GC1。此外，在图2的卷帘快门方式中具备选择晶体管SEL_RS，在图3的全局快门方式中不具备选择晶体管SEL_RS。进而，从电荷的移动的观点出发，在横向上追加了第1积蓄电容元件C1、第1增益控制晶体管GC1、第2积蓄电容元件C2及第2增益控制晶体管GC2的位置。

光电二极管PD是将入射光变换为信号电荷的光电变换元件。

电荷积蓄部FD0例如形成为浮动扩散层，保持由光电二极管PD产生的信号电荷。在图2及图3中，将电荷积蓄部FD0的积蓄电容元件设为C0。

放大晶体管SF1将与电荷积蓄部FD0的信号电荷对应的像素信号经由选择晶体管SEL_RS向垂直信号线30A输出。

选择晶体管SEL_RS是选择是否输出从放大晶体管SF1向垂直信号线30A的像素信号的开关元件。

复位晶体管RS通过第1增益控制晶体管GC1及第2增益控制晶体管GC2的控制，能够进行3种复位。即，复位晶体管RS能够进行电荷积蓄部FD0、第1电荷积蓄部FD1及第2电荷积蓄部FD2的复位。

在转送晶体管TG为导通状态下在电荷积蓄部FD0中溢出的电荷如图2及图3的虚线的箭头线A那样被传送到第1积蓄电容元件C1中并被保持。

第1增益控制晶体管GC1是对电荷积蓄部FD0与第1积蓄电容元件C1的连接进行控制的晶体管。第1增益控制晶体管GC1作为开关元件而取导通状态及截止状态。

在曝光时从光电二极管PD溢出的信号电荷如图2及图3的虚线的箭头线B那样被传送到第2积蓄电容元件C2并被保持。这里，在光电二极管PD与第2积蓄电容元件C2之间有溢流元件OF，使从光电二极管PD溢出的信号电荷不经由转送晶体管TG传送到第1积蓄电容元件C1，而经由溢流元件OF传送到第2积蓄电容元件C2。

进而，从第2积蓄电容元件C2溢出的信号电荷经由第2增益控制晶体管GC2和复位晶体管RS排出到电源。

此外，如虚线的箭头线B表示那样，从光电二极管PD溢出的信号电荷不穿过电荷积蓄部FD0而被积蓄在第2积蓄电容元件C2中，所以能够降低电荷积蓄部FD0中的暗电流成分的影响。此外，因为有溢流元件OF，所以能够控制溢流的电平，能够对电荷的沟道的深度进行控制，能够降低在表面层产生的暗电流成分的影响。

第2增益控制晶体管GC2是对第1积蓄电容元件C1与第2积蓄电容元件C2的连接进行控制的增益控制用的晶体管。第2增益控制晶体管GC2作为开关元件而取导通状态及截止状态。

为了保持从光电二极管PD溢出的信号电荷，将开关元件和积蓄电容元件作为1组，设有溢流用的积蓄电路。第1级积蓄电路是第1增益控制晶体管GC1和第1积蓄电容元件C1之组。第2级积蓄电路是第2增益控制晶体管GC2和第2积蓄电容元件C2之组。

这样，通过第1构成例，能够兼顾动态范围的扩大和SN改善。

在卷帘快门方式中，如图2那样，将像素电路3a的多个像素信号按每行进行滚动读出，经由垂直信号线30A向检测选择电路450供给多个像素信号。

在全局快门方式中，也能够如图3那样具备与像素电路3a连接的采样保持电路SH10。特别适合于全局快门方式，用于将全部像素同时曝光，接着将全部像素的信号同时读出到采样保持电路SH10中，接着保持像素信号直到按每行进行滚动读出。此时，也将采样保持电路SH10的多个像素信号按每行进行滚动读出，经由垂直信号线30A对检测选择电路450供给多个像素信号。

由此，关于作为第1像素信号的HCG、作为第2像素信号的MCG、作为第3像素信号的LCG，在由WDR合成电路76将低照度用的上述HCG、中照度用的上述MCG和高照度用的上述LCG的各3个帧进行合成时，由于各帧同时曝光，所以不发生帧间的模糊及着色。

关于采样保持电路SH10的详细情况在后面叙述。

[像素构成(纵型OFD)的构成例]

接着，对纵型OFD的构成例进行说明。纵型OFD的构成例表示在纵向上连接两级上述的横型OFD积蓄电路的构成。

图1、图29的固体摄像装置100中作为像素电路3而具备以矩阵状配置在像素阵列部1中的多个图4的像素电路3b。该构成适合于卷帘快门方式。

同样，固体摄像装置100也可以具备与图5的像素电路3b连接的采样保持电路SH10。该构成适合于全局快门方式。

像素信号中有复位成分和信号成分的至少两种。

图4的纵型OFD的构成例与图2的横型OFD的构成例相比，像素电路3b不同。采样保持电路SH10相同。以下，以不同的点为中心进行说明。

像素电路3b具备光电二极管PD、转送晶体管TG、电荷积蓄部FD0、转送晶体管TG、放大晶体管SF1、复位晶体管RS、第1积蓄电容元件C1、第1增益控制晶体管GC1、第2积蓄电容元件C2及第2增益控制晶体管GC2。此外，在图4的卷帘快门方式中具备选择晶体管SEL_RS，在图5的全局快门方式中不具备选择晶体管SEL_RS。

光电二极管PD是将入射光变换为信号电荷的光电变换元件。在曝光时从光电二极管PD溢出的信号电荷如图4及图5的虚线的箭头线D那样，被传送到第1积蓄电容元件C1并被保持。进而，在第1积蓄电容元件C1中溢出的信号电荷被传送到第2积蓄电容元件C2并被保持。

电荷积蓄部FD0例如形成为浮动扩散层，保持由光电二极管PD产生的信号电荷。在图4及图5中，将电荷积蓄部FD0的积蓄电容元件设为C0。

放大晶体管SF1将与电荷积蓄部FD0的信号电荷对应的像素信号经由选择晶体管SEL_RS向垂直信号线30A输出。

复位晶体管RS将电荷积蓄部FD0复位。具体而言，复位晶体管RS通过第1增益控制晶体管GC1及第2增益控制晶体管GC2的控制，能够进行3种复位。即，复位晶体管RS能够进行电荷积蓄部FD0、第1电荷积蓄部FD1及第2电荷积蓄部FD2的复位。

第1积蓄电容元件C1保持从光电二极管PD溢出的信号电荷。例如，第1积蓄电容元件C1在曝光时，将从光电二极管PD溢出的信号电荷经由转送晶体管TG及第1增益控制晶体管GC1积蓄。

第1增益控制晶体管GC1是对电荷积蓄部FD0与第1积蓄电容元件C1的连接进行控制的晶体管。第1增益控制晶体管GC1作为开关元件而取导通状态及截止状态。另外，转送晶体管TG及第1增益控制晶体管GC1的栅极电压在曝光时也可以不是完全的截止状态，也可以设定为，能够将从光电二极管PD溢出的信号电荷从转送晶体管TG经由电荷积蓄部FD0及第1增益控制晶体管GC1传送给第1积蓄电容元件C1。

第2积蓄电容元件C2保持从第1积蓄电容元件C1溢出的信号电荷。例如，第2积蓄电容元件C2将从第1积蓄电容元件C1溢出的信号电荷经由第2增益控制晶体管GC2积蓄。

第2增益控制晶体管GC2是对第1积蓄电容元件C1与第2积蓄电容元件C2的连接进行控制的增益控制用的晶体管。第2增益控制晶体管GC2作为开关元件取导通状态及截止状态。另外，第2增益控制晶体管GC2的栅极电压在曝光时也可以不是完全的截止状态，也可以设定为，能够将从第1积蓄电容元件C1溢出的信号电荷经由第2增益控制晶体管GC2传送给第2积蓄电容元件C2。

这样，通过第2构成例，能够兼顾动态范围的扩大和SN改善。

在卷帘快门方式中，如图4那样，将像素电路3b的多个像素信号按每行进行滚动读出，经由垂直信号线30A对检测选择电路450供给多个像素信号。

在全局快门方式中，也可以如图5那样具备与像素电路3b连接的采样保持电路SH10。特别适合于全局快门方式，用于将全部像素同时曝光，接着将全部像素的信号同时读出到采样保持电路SH10，接着保持像素信号直到按每行进行滚动读出。此时，也将采样保持电路SH10的多个像素信号按每行进行滚动读出，经由垂直信号线30A对检测选择电路450供给多个像素信号。

由此，关于作为第1像素信号的HCG、作为第2像素信号的MCG、作为第3像素信号的LCG，在由WDR合成电路76将低照度用的上述HCG、中照度用的上述MCG和高照度用的上述LCG的各3个帧进行合成时，由于各帧同时曝光，所以不发生帧间的模糊及着色。

关于采样保持电路SH10的详细情况在后面叙述。

[采样保持电路的构成例]

对采样保持电路SH10的一例进行说明。

与像素电路3a或像素电路3b一对一地设置采样保持电路SH10。主要在全局快门方式中，适合于将像素电路3a或像素电路3b的多个像素信号以全部像素同时转送。

在采样保持电路SH10中，像素电路3a或像素电路3b的放大晶体管SF1的输出经由垂直信号线30B、进而经由采样保持用开关元件(SH20、SH21、SH22、SH23、SH24、SH25)连接于采样保持用电容元件(C20、C21、C22、C23、C24、C25)，设置输出选择用开关元件(SE26、SE27、SE28、SE29、SE30、SE31)而对放大晶体管SF2的栅极输入。放大晶体管SF2的输出经由选择晶体管SEL_GS连接于垂直信号线30A。

采样保持用开关元件SH(SH20、SH21、SH22、SH23、SH24、SH25)是根据采样保持开关控制信号φSH而进行导通及截止的开关晶体管。采样保持用开关元件SH(SH20、SH21、SH22、SH23、SH24、SH25)在采样保持开关控制信号φSH为OFF时，在采样保持用电容元件C中保持像素信号。即，向采样保持用电容元件C保持像素信号时的地址选择根据采样保持开关控制信号φSH来进行。

读出选择开关元件SE(SE26、SE27、SE28、SE29、SE30、SE31)是根据读出选择开关元件控制信号φSE而进行导通及截止的开关晶体管。读出选择开关元件SE(SE26、SE27、SE28、SE29、SE30、SE31)在读出选择开关元件控制信号φSE为ON时，将保持在采样保持用电容元件C中的像素信号对放大晶体管SF2的栅极输入。即，从采样保持用电容元件C读出像素信号时的地址选择根据读出选择开关元件控制信号φSE来进行。

选择晶体管SEL_GS是根据选择控制信号φSEL_GS而进行导通及截止的开关晶体管。选择晶体管SEL_GS在选择控制信号φSEL_GS为高电平时，将放大晶体管SF2的源极与垂直信号线30A电连接。

这里，在采样保持用电容元件(C20)中保持HCG的复位成分的信号。另一方面，在采样保持用电容元件(C21)中保持HCG的信号成分的信号。

在采样保持用电容(C22)中保持MCG的复位成分的信号。另一方面，在采样保持用电容(C23)中保持MCG的信号成分的信号。

在采样保持用电容(C24)中保持LCG的复位成分的信号。另一方面，在采样保持用电容(C25)中保持LCG的信号成分的信号。

并且，由于通过AD变换电路的CDS从信号成分减去复位成分，所以放大晶体管SF1、放大晶体管SF2等的电路偏差被消除。

[检测选择电路的构成例]

对检测选择电路450的一例进行说明。

检测选择电路450由选择电路400、以及第1检测电路401或第2检测电路402构成，上述选择电路400具有保持多个像素信号的采样保持电路SH412，从多个像素信号选择信号，上述第1检测电路401或第2检测电路402从多个像素信号中检测至少1个像素信号。

首先，来自像素电路3a或像素电路3b、或者采样保持电路SH10的多个像素信号被保持在采样保持电路SH412中。

首先，对采样保持电路SH412的一例进行说明。

在采样保持电路SH电路SH412中，像素电路3a或像素电路3b的放大晶体管SF1的输出、或采样保持电路SH10的放大晶体管SF2的输出将开关元件SW0设为ON，经由垂直信号线30A，并经由采样保持用开关元件(SH1、SH2、SH3、SH4、SH5、SH6)连接于采样保持用电容元件(C30、C31、C32、C33、C34、C35)，并且，经由读出选择开关元件(SE7、SE8、SE9、SE10、SE11、SE12)被输入到放大晶体管SF30的栅极。放大晶体管SF30的输出经由选择晶体管SEL_DET连接于垂直信号线19B。

采样保持用开关元件(SH1、SH2、SH3、SH4、SH5、SH6)是根据采样保持开关控制信号φSH而进行导通及截止的开关晶体管。采样保持用开关元件SH在采样保持开关控制信号φSH为OFF时，在采样保持用电容元件(C30、C31、C32、C33、C34、C35)中保持像素信号。即，向采样保持用电容元件(C30、C31、C32、C33、C34、C35)保持像素信号时的地址选择根据采样保持开关控制信号φSH来进行。

读出选择开关元件(SE7、SE8、SE9、SE10、SE11、SE12)是根据读出选择开关元件控制信号φSE而进行导通及截止的开关晶体管。读出选择开关元件SE在读出选择开关元件控制信号φSE为ON时，将保持在采样保持用电容元件(C30、C31、C32、C33、C34、C35)中的像素信号对放大晶体管SF30的栅极输入。即，从采样保持用电容元件(C30、C31、C32、C33、C34、C35)读出像素信号时的地址选择根据读出选择开关元件控制信号φSE来进行。

选择晶体管SEL_DET是根据选择控制信号φSEL_DET进行导通及截止的开关晶体管。选择晶体管SEL_DET在选择控制信号φSEL_DET为高电平时，将放大晶体管SF30的源极与垂直信号线19B电连接。

这里，在采样保持用电容元件(C30)中保持HCG的复位成分的信号。另一方面，在采样保持用电容元件(C31)中保持HCG的信号成分的信号。

在采样保持用电容(C32)中保持MCG的复位成分的信号。另一方面，在采样保持用电容(C33)中保持MCG的信号成分的信号。

在采样保持用电容(C34)中保持LCG的复位成分的信号。另一方面，在采样保持用电容(C35)中保持LCG的信号成分的信号。

接着，在第1检测电路401及第2检测电路402中，对从采样保持电路SH412的第2像素信号即MCG的信号成分(C33)减去复位成分(C32)所得的值和HCG与MCG的边界部的第1基准值REF1、MCG与LCG的边界部的第2基准值REF2进行比较判定。由此，对于像素信号属于HCG、MCG、LCG中的哪一个增益进行信号检测，并向选择电路400发送信号选择信号407(φSE、φSH、φSW)。

接着，在选择电路400中，基于该信号选择信号407(φSE、φSH、φSW)，对读出选择开关元件控制信号φSE进行控制。例如，如果是HCG，则使读出选择开关元件SE7导通，将复位成分经由放大晶体管SF30和选择晶体管SEL_DET输出到垂直信号线19B，同样，使读出选择开关元件SE8导通，将信号成分输出到垂直信号线19B。

并且，由于通过AD变换电路的CDS从信号成分减去复位成分，所以放大晶体管SF1、放大晶体管SF2、放大晶体管SF30等的电路偏差被消除。

由此，不进行将多个信号全部读出的冗余性的读取，而进行从多个像素信号中读出至少1个像素信号的选择读取，所以提供了包括AD变换器在内的后级中的高速化和低功率化。

[第1检测电路的构成例]

图6A所示的第1检测电路401具备比较器411和比较器419。图6B是第1检测电路的动作说明图。

对于比较器411的输入的一端，经由开关电路SW15输入第1基准值(REF1)，对于另一端，首先输入作为第2像素信号的MCG信号的复位成分而实施自动调零(使SW0、SH3、SW13、SW17、SW18导通)，接着输入作为第2像素信号的MCG信号的复位成分(使SW0、SH4、SW14导通)，进行模拟CDS并进行比较。

同时，对于比较器419的输入的一端，经由开关电路SW16输入第2基准值(REF2)，对于另一端，首先输入作为第2像素信号的MCG信号的复位成分而实施自动调零(使SW0、SH3、SW13、SW17、SW18导通)，接着输入作为上述第2像素信号的MCG信号的信号成分(使SW0、SH4、SW14导通)，进行模拟CDS并进行比较。

在第2像素信号(MCG信号)比第1基准值(REF1)小的情况下，比较器411的输出为L，比较器419的输出为H。因此，闩锁电路414的输出为H，闩锁电路415的输出为L，闩锁电路416的输出为L。对于选择电路400，作为信号选择信号407(φSE、φSH、φSW)而发送并选择作为闩锁电路414的输出信号的SE7、SE8的H信号。换言之，信号选择信号407(φSE、φSH、φSW)对选择电路400指示应选择保持在采样保持电路SH内的第1像素信号(HCG)。

在第2像素信号(MCG信号)是第1基准值(REF1)与第2基准值(REF2)之间的情况下，比较器411的输出为H，比较器419的输出为H。因此，闩锁电路414的输出为L，闩锁电路415的输出为H，闩锁电路416的输出为L。对于选择电路400，作为信号选择信号407(φSE、φSH、φSW)而发送并选择作为闩锁电路415的输出信号的SE9、SE10的H信号。换言之，信号选择信号407(φSE、φSH、φSW)对选择电路400指示应选择保持在采样保持电路SH内的第2像素信号(MCG)。

在第2像素信号(MCG信号)比第2基准值(REF2)大的情况下，比较器411的输出为H，比较器419的输出为L。因此，闩锁电路414的输出为L，闩锁电路415的输出为L，闩锁电路416的输出为H。对于选择电路400，作为信号选择信号407(φSE、φSH、φSW)而发送并选择作为闩锁电路416的输出信号的SE11、SE12的H信号。换言之，信号选择信号407(φSE、φSH、φSW)对选择电路400指示应选择保持在采样保持电路SH内的第3像素信号(LCG)。

此外，信号选择信号407(φSE、φSH、φSW)作为增益选择信号403还被发送到列AD电路25的电压比较器252。详细情况后述。

由此，能够使用作为第2像素信号的MCG信号的信号来检测1个像素信号，所以能够使检测速度高速化。

此外，在检测两个信号时，为HCG和MCG，或者MCG和LCG。因此，选择控制电路410中作为信号选择信号407(φSE、φSH、φSW)而向MCG的SE9、SE10总是发送并选择H信号。关于HCG和LCG，基于上述的比较结果。

此外，将从第1检测电路401发送给AD变换电路26的增益选择信号403与来自选择电路400的垂直信号线19B兼用，也能够在发送所选择的像素信号之前将上述增益选择信号403发送给AD变换电路26。

由此，在进行宽动态范围功能(WDR功能)合成时的、从多个像素信号中选择至少1个像素信号时，能够仅根据MCG信号来决定。因此，不需要等待从像素电路3读出LCG信号，所以能够将采样保持电路SH412的LCG的采样保持用电容元件(C34、C35)去除，能够减小布局面积。进而，在上述检测电路(401、402)中由于进行仅LCG的比较动作，所以能够使电路缩小化，能够削减布局面积。

另外，也可以以同样的电路构成，作为第1基准值(REF3)而使用作为第1像素信号的HCG信号，作为第2基准值(REF2)而使用作为第2像素信号的MCG信号的两个信号，来检测1个像素信号。

由此，在进行宽动态范围功能(WDR功能)合成时的、从多个像素信号中选择至少1个像素信号时，能够根据HCG信号和MCG信号来决定。因此，不需要等待从像素电路3读出LCG信号，所以能够将采样保持电路SH412的LCG的采样保持用电容元件(C34、C35)去除，能够削减布局面积。

此外，在由第1检测电路401检测两个信号时，检测HCG和MCG的两帧或MCG和LCG的两帧。因此，只要由选择控制电路410总是选择MCG，关于HCG和LCG基于上述的比较结果即可。

由此，能够由信号处理部70数字性地缓和在将宽动态范围中的各帧合成时发生的帧的边界部处的SN的急剧的变化。数字性的缓和方法是与通过上述的基于WDR的合成比率的混合(blend)来进行的方法基本上同样的考虑方式。

此外，在将增益选择信号403和垂直信号线19B兼用时，能够减少增益选择信号403的布线数量，能够抑制布局面积。

[第2检测电路的构成例]

图7所示的第2检测电路402的比较器减少为1个，具备比较器421和闩锁电路423。第2检测电路402在比较器421的输入的一端，在时间上连续地切换输入第1基准值(REF1)和第2基准值(REF2)。

在另一端，在时间上首先输入作为第2像素信号的MCG信号的复位成分而实施自动调零(使SW0、SH3、SW13、SW17导通)，接着输入作为上述第2像素信号的MCG信号的信号成分(使SW0、SH4、SW14导通)，进行模拟CDS并进行比较。

在像素信号是第1像素信号(HCG)时，当输入了第1基准值(REF1)时，比较器421的输出为L，闩锁电路423的输出为H，INV电路424的输出为L。接着，当输入了第2基准值(REF2)时，闩锁电路426和闩锁电路428复位，比较器421的输出保持L，闩锁电路423的输出保持H，AND425的输出为L。因此，闩锁电路426的输出为L，闩锁电路423的输出为H，闩锁电路428的输出为L。对于选择电路400，作为信号选择信号407(φSE、φSH、φSW)而发送并选择作为闩锁电路423的输出信号的SE7、SE8的H信号。

在像素信号是第2像素信号(MCG)时，当输入了第1基准值(REF1)时，比较器421的输出为H，闩锁电路423的输出为L，INV电路424的输出为H。接着，当输入了第2基准值(REF2)时，闩锁电路426和闩锁电路428复位，比较器421的输出为L，闩锁电路423的输出保持L，AND425的输出为H。因此，闩锁电路426的输出为L，闩锁电路423的输出为L，闩锁电路428的输出为H。对于选择电路400，作为信号选择信号407(φSE、φSH、φSW)而发送并选择作为闩锁电路428的输出信号的SE9、SE10的H信号。

在像素信号是第3像素信号(LCG)时，当输入了第1基准值(REF1)时，比较器421的输出为H，闩锁电路423的输出为L，INV电路424的输出为H。接着，当输入了第2基准值(REF2)时，闩锁电路426和闩锁电路428复位，比较器421的输出保持H，闩锁电路423的输出保持L，AND425的输出为L。因此，闩锁电路426的输出为H，闩锁电路423的输出为L，闩锁电路428的输出为L。对于选择电路400，作为信号选择信号407(φSE、φSH、φSW)而发送并选择作为闩锁电路426的输出信号的SE11、SE12的H信号。

此外，信号选择信号407(φSE、φSH、φSW)作为增益选择信号403也被发送到列AD电路25的电压比较器252。详细情况后述。

由此，能够使用作为第2像素信号的MCG信号来检测1个像素信号，所以能够使检测速度高速化。

由此，在进行宽动态范围功能(WDR功能)合成时的从多个像素信号中选择至少1个像素信号时，能够仅根据MCG信号来决定。因此，不需要等待从像素电路3读出LCG信号，所以能够将采样保持电路SH412的LCG的采样保持用电容元件(C34、C35)去除，能够减小布局面积。进而，在上述检测电路(401、402)中，由于进行仅LCG的比较动作，所以能够使电路缩小化，能够削减布局面积。

此外，在检测两个信号时，与上述[第2检测电路的构成例]是同样的。

[检测选择电路的高速化的构成例]

对检测选择电路450的高速化的构成例进行说明。如上述那样，说明了由选择电路400和检测电路401构成的检测选择电路450的构成例和定时，以下对其高速化进行说明。

在上述的方法中，将多个像素信号保持在采样保持电路SH412中，使用利用该像素信号由检测电路401检测并由选择控制电路410选择的信号选择信号407(φSE)，由选择电路400按每行进行读出动作。因此，“保持多个像素信号的动作”、“检测至少1个像素信号的动作”以及“读出选择信号的动作”在时间上串联。因此，成为时间增加的原因。

作为对策，检测选择电路450在图10及图30中是1个，但如图11及图31所示有设置两个以上的多个的构成例，是并行地进行“保持多个像素信号的动作”、“检测至少1个像素信号的动作”和“读出被选择的像素信号的动作”而进行高速化的方法。

首先，某行的多个像素信号经由开关元件SW0从垂直信号线30A向多个中的第1个检测选择电路450输入，在输入后断开。并且，下一行的多个像素信号经由开关元件SW0从垂直信号线30A向多个中的第2个检测选择电路450输入，在输入后断开。并且，根据需要，经由开关元件SW0向第3个检测选择电路450输入，在输入后断开。

对于这些多个输入信号，各检测选择电路450并行地进行“保持多个像素信号的动作”、“检测至少1个像素信号的动作”和“读出被选择的像素信号的动作”，从被选择的像素信号经由放大晶体管SF30和开关元件SEL_DET输出到垂直信号线19B。通过这样的控制，能够实现高速化。

此时，向多个检测选择电路450输入像素信号的开关元件SW0排他性地进行接通/断开。

由此，在由一方的第1检测电路401或第2检测电路402进行检测的期间，能够由另一方的选择电路400进行选择输出，所以能够实现检测选择电路450中的高速化。

[列AD电路的构成例]

使用图12对列AD电路25的构成例进行说明。

在对列AD电路25供给作为参照信号的RAMP信号的参照信号生成部22中，同时生成拥有与HCG、MCG、LCG对应的模拟增益的各个RAMP信号(RAMP1、RAMP2、RAMP3)。

各个RAMP信号具备分别经由选择开关(SW260、SW261、SW262)被供给至电压比较器252的结构，根据来自第1检测电路401或第2检测电路402的增益选择信号403，选择选择开关元件(SW260、SW261、262)并供给至电压比较器252。

例如，在RAMP信号线是1个的情况下，以时间序列生成HCG、MCG、LCG的3次RAMP信号，所以不能高速化。或者，如果是相同的增益，则发生噪声的恶化或精度的劣化。相对于此，参照信号生成部22同时生成RAMP信号的3个信号并分别设定模拟增益，所以能够兼顾高速化和噪声降低。

[动态范围的扩大]

本实施方式的特征在于，将WDR进行合成的高照度曝光、中照度曝光、高照度曝光的3帧的曝光控制在全局快门方式、卷帘快门方式中在完全相同的定时被曝光，使用完全相同的像素，所以不再发生伪色、着色及模糊。

低照度区域中的帧(低照度曝光)的像素信号的像素内增益被设定得高(HCG)，中照度区域的帧(中照度曝光)中的像素信号的像素内增益被设定为中等(MCG)，高照度区域的帧(高照度曝光)中的像素信号的像素内增益被设定得低(LCG)，进行低照度下的噪声改善和高照度下的动态范围扩大。

图13A表示WDR的像素内的合成方法的概要。图25是表示进行使用3帧的WDR合成的信号处理部的构成例的图。作为WDR，图13A的低照度曝光以HCG设定而为Q0的信号电荷，中照度曝光以MCG设定而为(Q0+Q1)的信号电荷，高照度曝光以LCG设定而为(Q0+Q1+Q2)的信号电荷，来合成WDR。图13A的(1)(2)(3)(4)的横轴表示照度与曝光时间的积、一定时间的照度或一定照度下的曝光时间。(1)的纵轴表示电荷积蓄水平。(2)的纵轴表示像素部的信号电位。(3)的纵轴表示AD变换后的值。(4)的纵轴表示SN电平。

构成信号处理部70的WDR合成电路76的详细情况是图13A的(3)、图13A的(4)。低照度曝光和中照度曝光的边界的“照度·曝光时间”对应于(1)的电荷Q0即将饱和之前的电荷Q0′，对应于(2)的像素部的信号电位FDH。中照度曝光和高照度曝光的边界的“照度·曝光时间”对应于(1)的电荷Q0+Q1即将饱和之前的电荷Q0+Q1′，对应于(2)的像素部的信号电位FDM。此外，作为最大的高照度曝光的“照度·曝光时间”对应于(1)的电荷Q0+Q1+Q2即将饱和之前的电荷Q0+Q1+Q2′，对应于(2)的像素部的信号电位FDL。

由此，将第1低照度帧的像素信号(低照度曝光)、第2中照度帧的像素信号(中照度曝光)和第3高照度帧的像素信号(高照度曝光)合成，实现宽动态范围功能(WDR功能)，即，动态范围被扩大。

图25的信号处理部70具备存储器77、插补电路71及WDR合成电路76。

存储器77存储作为预先测定的数据的与照度·曝光时间对应的HCG信号、MCG信号、LCG信号的像素值的增益比或灵敏度比。例如，存储器77存储图13A的(3)所示的Gain1、Gain2。Gain1是MCG信号与HCG信号的增益比。Gain2是LCG信号与HCG信号的增益比。另外，LCG信号与MCG信号的增益比既可以由Gain2/Gain1求出，也可以存储预先测定的值。由此，只要HCG信号、MCG信号及LCG信号中的1个值被确定，另两个值就能够使用上述的增益比通过插补处理分别求出。另外，存储器77也可以代替增益比而存储灵敏度比。

插补电路71基于HCG信号、MCG信号及LCG信号这3个像素信号中的由选择电路400选择的1个像素信号，通过插补处理分别求出未被选择的两个像素信号的像素值。没有被选择电路400选择的两个像素信号的像素值由插补电路71通过插补处理求出，被输入到WDR合成电路76中。这里所述的插补处理是插补或推测的意思。

在WDR合成电路76中，基于由选择电路400选择的像素信号和通过插补电路71的插补处理求出的两个像素信号，根据存储器77的增益比或灵敏度比的数据进行合成，以使3个像素信号成为线性(linear)。

例如，在选择了图13B的单点划线框内的由HCG信号包围的像素信号的像素值PH的情况下，MCG信号和LCG信号根据存储器77的增益比或灵敏度比通过插补处理来求出。

同样，在选择了图13B的单点划线框内的由MCG信号包围的像素信号的像素值PM的情况下，HCG信号和LCG信号根据存储器77的增益比或灵敏度比通过插补处理来求出。

同样，在选择了图13B的单点划线框内的由LCG信号包围的像素信号的像素值PL的情况下，HCG信号和MCG信号根据存储器77的增益比或灵敏度比通过插补处理来求出。

同样，插补电路71也能够基于HCG信号、MCG信号及LCG信号这3个像素信号中的由选择电路400选择的两个像素信号，通过插补处理分别求出未被选择的1个像素信号的像素值。

这样，信号处理部70能够得到HCG信号的像素值PH、MCG信号的像素值PM、LCG信号的像素值PL中的1个作为由选择电路400选择的信号。此外，在信号处理部70中，可由插补电路71通过插补得到HCG信号的像素值PH、MCG信号的像素值PM、LCG信号的像素值PL中的两个。信号处理部70通过进行合成以使这样得到的3个像素值成为线性(linear)，能够与图13A的(1)的混合后的电荷对应地得到图13A的(3)的线性(linear)的数字像素信号。

另外，在低照度曝光与中照度曝光的边界或中照度曝光与高照度曝光的边界，优选的是尽可能抑制边界附近的被摄体的SN急剧地变化。

[关于第1基准值、第2基准值]

参照图13A对第1基准值、第2基准值进行说明。

在将由作为第1像素信号的HCG(低照度曝光)、作为第2像素信号的MCG(中照度曝光)、作为第3像素信号的LCG(高照度曝光)构成的3帧合成时，第1检测电路401或第2检测电路402的第1基准值(REF1、REF3)是第1像素信号HCG(低照度曝光)与上述第2像素信号MCG(中照度曝光)的边界的值。第1检测电路401或第2检测电路402的第2基准值(REF2)是第2像素信号MCG(中照度曝光)与上述第3像素信号LCG(高照度曝光)的边界的值。

(i)对第1各基准值(REF1、REF2)的设定方法进行说明。

设低照度曝光与中照度曝光的边界的“照度·曝光时间”为REF1′，设中照度曝光与高照度曝光的边界的“照度·曝光时间”为REF2′。它们在(2)的像素部的信号电位下对应于LCG的REF1和REF2。LCG的信号电位REF1由“A点”表示，对应于(1)的第1像素信号的电荷Q0即将饱和之前的电荷Q0′。LCG的信号电位REF2由“B点”表示，对应于(1)的第2像素信号的电荷QQ0+Q1即将饱和之前的电荷Q0+Q1′。

·作为第1像素信号的HCG(低照度曝光)时是“LCG的信号电位<LCG的REF1”时。

·作为第2像素信号的MCG(中照度曝光)时是“LCG的REF1<LCG的信号电位<LCG的REF2”时。

·作为第3像素信号的LCG(高照度曝光)时是“LCG的REF2<LCG的信号电位”时。

(ii)对第2各基准值(REF3、REF2)的设定方法进行说明。

设低照度曝光与中照度曝光的边界的“照度·曝光时间”为REF1′，设中照度曝光与高照度曝光的边界的“照度·曝光时间”为REF2′。它们在(2)的像素部的信号电位下对应于LCG的REF3和REF2。HCG的信号电位REF3由“C点”表示，对应于(1)的第1像素信号的电荷Q0即将饱和之前的电荷Q0′。LCG的信号电位REF2由“B点”表示，对应于(1)的第2像素信号的电荷Q0+Q1即将饱和之前的电荷Q0+Q1′。

·作为第1像素信号的HCG(低照度曝光)时是“HCG的信号电位<HCG的REF3”时。

·作为第2像素信号的MCG(中照度曝光)时是“HCG的REF3<HCG的信号电位”且“LCG的信号电位<LCG的REF2”时。

·作为第3像素信号的LCG(高照度曝光)时是“LCG的REF2<LCG的信号电位”时。

由此，将第1低照度帧的像素信号(低照度曝光)、第2中照度帧的像素信号(中照度曝光)和第3高照度帧的像素信号(高照度曝光)进行合成，实现宽动态范围功能(WDR功能)，即动态范围被扩大。

[关于基准值的滞后功能]

对图13A所示的各基准值REF1、REF2、REF3的时间上的滞后功能进行说明。在图28中对使用基准值REF1、REF2的情况进行说明，但关于使用基准值REF3、REF2的情况，考虑方式也是同样的。

图28表示在MCG的信号中叠加了干扰噪声的情况下的例子。此外，相反还可以考虑在基准值中叠加了干扰噪声的情况。

各基准值REF1、REF2是低照度曝光的帧(HCG)、中照度曝光的帧(MCG)、高照度曝光的帧(LCG)的边界值。因此，在基准值REF1及REF2在时间上总为一定的情况下，如图所示，在第2帧、第N帧中，通过稍稍的干扰噪声及散粒噪声等向MCG信号的叠加，信号电平变高(信号A)。或者，有可能变低(信号B)而发生误判定。即，虽然正确地应判定为MCG，但被误判定为HCG或LCG。此时，尽管是相同的被摄体，但切换为某一个增益，因边界部中的SN变化的影响，有可能成为按每个帧而SN不同的图像。

因此，当前帧的各基准值REF1、REF2在相同增益的情况下，优选构成为作为与前帧不同的电压而拥有滞后。例如，如图所示，如果前帧是第1帧或第N－1帧，则如果在当前帧的第2帧或第N帧中，拥有第1基准值的REF1M为比REF1稍低的电压(信号B)、第2基准值的REF2P为比REF2稍高的电压(信号A)那样的时间上的滞后，则不再有误判定。即，正确地应判定为MCG的部分，即使有外来噪声也被正确地判定为LCG。

在图8中，使从增益基准信号生成部40供给的电压拥有第1基准值REF1、REF1P、REF1M以及第2基准值REF2、REF2P、REF2M并供给到第1检测电路401或第2检测电路402的开关电路SW15、开关电路SW16，并由后述的滞后选择信号404选择最优的基准值。

在信号处理部90中，全部像素的至少前帧的增益信息经由增益选择信号403被存储在帧存储器97中。基于该信息，由控制部96进行下述那样的信号处理的流程，选择当前帧的最优的基准值。该信息作为当前帧的增益信息经由滞后选择信号404被供给到第1检测电路401或第2检测电路402。

接着，说明控制部96中的信号处理的流程。基本的时间上的滞后可以采用使当前帧的相同增益的信号范围比前帧的信号范围大的结构。

首先，对HCG与MCG的边界的REF1进行说明。如果前帧是HCG，则在当前帧中设为比REF1稍高的电压REF1P。如果前帧是MCG，则在当前帧中设为比REF1稍低的电压REF1M。

接着，对MCG与LCG的边界的REF2进行说明。如果前帧是MCG，则在当前帧中设为比REF2稍高的电压REF2P。如果前帧是LCG，则在当前帧中设为比REF2稍低的电压REF2M。

此外，基于该全部像素的前帧的帧存储器97由控制部96进行了上述控制的信号经由列AD电路25，通过滞后选择信号404选择各像素的开关电路SW15(SW15A、SW15B、SW15C)、开关电路SW16(SW16A、SW16B、SW16C)，能够具有滞后。

由此，在进行宽动态范围功能(WDR功能)合成时的HCG与MCG、MCG与LCG的边界部，能够缓和在像素的信号电平是与基准值接近的值的情况下因为噪声的叠加等而发生误判定所引起的帧间的急剧的SN的变化。

[关于以滤色器的排列的单位的信号选择]

关于以滤色器的排列的单位的信号选择，以作为代表性的拜耳排列的4色(R·Gr·B·Gb)为例进行说明。

首先，假设为具有各基准值(REF1、REF2、REF3)与模拟增益或数字增益联动而变化的功能的构成。

由此，即使在各色通过E控制而模拟增益或数字增益可变时，也能够将宽动态范围中的各帧进行合成。这特别是，当在被摄体的色温度变化时白平衡变化了时，在各色中调整增益的情况下需要的功能。

接着，使用图13A，对第1基准值REF1、第2基准值REF2和滤色器的关系进行说明。

首先，例如在拜耳排列的情况下，在4色(RvGr·B·Gb)中灵敏度不同，Gr或Gb的灵敏度最大，B及R的灵敏度较低。因此，Gr或Gb的各基准值REF1′和REF2′比B及R低。与此联动地，各色的各基准值REF1、REF2、REF3的电压电平变化。

WDR的合成方法有两种。

(i)第1个是在拜耳排列的情况下使用由图27的粗框表示的4色(R·Gr·B·Gb)的最大信号的增益进行3帧的合成的样式。

在此情况下，检测选择电路450有4色(R·Gr·B·Gb)的量，匹配于该最大的信号电平高的颜色。例如，如果该最大的信号电平高的颜色Gr中被检测为LCG，则其他的3色(R·B·Gb)也同样设为LCG。例如，如果在该最大的信号电平高的颜色R中被检测为MCG，则其他的3色(Gr·B·Gb)也同样设为MCG。

由此，以滤色器的排列的单位、例如由4色构成的拜耳排列的单位，成为相同的增益，不会因为在各色中增益不同时有可能发生的各色的线性偏差而发生着色，通过AE控制，在各色的增益变化了的情况下，也总是在图13A的(4)SN电平下使用4色(R·Gr·B·Gb)的最大的信号电平，边界部处的基准值REF1′及基准值REF2′联动地变化。由于WDR的边界部的前后的各色的增益(HCG、MCG、LCG)相同，所以不发生因各色的线性偏差带来的着色。

(ii)第2个是在拜耳排列的情况下对于图26所示的4色(R·Gr·B·Gb)的信号分别使用单独的增益进行3帧的单独合成的样式。通过AE动作，即使在各色的增益变化的情况下，也总是在图13A的(4)SN电平下，4色(R·Gr·B·Gb)的边界部处的基准值REF1′及基准值REF2′独立地变化。在此情况下，检测选择电路450有4色(R·Gr·B·Gb)的量，分别在其各自的信号电平下被检测为HCG、MCG、LCG。

由此，作为WDR的优点，能够使各色的基准值REF1′及基准值REF2′最大化，所以SN会良好。

[关于曝光时间]

关于光电二极管PD、第1积蓄电容元件C1、第2积蓄电容元件C2的电荷的积蓄，分别在希望的曝光期间中持续曝光，电荷量是Q0、Q1、Q2。

(i)在卷帘快门方式中，对于全部像素按被选择的每行进行扫描并进行快门操作，开始曝光，各个曝光期间相同，所以曝光时间是T_Q0＝T_Q1＝T_Q2。接着，从光电二极管的电荷的读出是向检测选择电路450中的采样保持电路SH412的采样保持用电容元件(C30、C31、C32、C33、C34、C35)，按每行进行扫描而对被选择的行进行。然后，按每行以滚动方式读出被选择的像素信号。

(ii)在全局快门方式中，对全部像素同时进行全局复位，开始曝光，各个曝光期间相同，所以曝光时间是T_Q0＝T_Q1＝T_Q2。接着，从光电二极管的电荷的读出是向采样保持用电容元件(C20、C21、C22、C23、C24、C25)，全部像素同时进行。然后，按每行以滚动方式将采样保持用电容元件(C20、C21、C22、C23、C24、C25)的信号电荷读出。

接着，该信号电荷的读出是向检测选择电路450中的采样保持电路SH412的采样保持用电容元件(C30、C31、C32、C33、C34、C35)，按每行进行扫描而对被选择的行进行。然后，按每行以滚动方式读出被选择的像素信号。

由此，作为第1像素信号的HCG、作为第2像素信号的MCG、作为第3像素信号的LCG在由WDR合成电路76将低照度用的上述HCG、中照度用的上述MCG和高照度用的上述LCG的各3个帧进行合成时，由于各帧是同时曝光，所以不发生帧间的模糊或着色。

[关于WDR的边界部的混合(blend)]

在从多个像素信号中选择了1个像素信号的情况下，如图13A的(4)的SN电平所示，在HCG与MCG的边界、MCG与LCG的边界处，SN有较大的变化。因此，即使是相同的被摄体，也有可能根据选择了哪个增益而SN感呈现出变化。

作为其对策，从HCG与MCG的边界的紧前起将HCG与MCG的信号混合(blend)，将该混合(blend)后的信号作为1个像素信号来选择，从而缓和边界部处的SN感。通过同样的方法，能够缓和MCG与LCG的边界部处的SN感。

在图9中，表示了选择电路400所具备的保持采样保持电路SH412的各增益的信号的采样保持电路SH430设有多个采样保持元件(SH、C、SE)的组的构成。该例中表示，其不是仅对应于HCG的复位成分，而对于全部增益的信号成分和复位成分的6个组具有采样保持电路SH430。并且，采样保持电路SH430与构成采样保持电路SH412的采样保持开关元件(SH)、采样保持用电容元件(C)、读出选择开关元件(SE)相比，作为例子而具备各4倍的组。

此外，关于采样保持用电容元件(C)，HCG(C30、C31)、MCG(C32、C33)和LCG(C34、C35)的比率被设定为电荷积蓄部(FD0)中的增益(FD变换增益(μV/ele))的反比。这是因为，采样保持用电容元件的电荷由ΔQ＝C×ΔV给出，各增益的信号电压ΔV由FD变换增益比决定，所以只要将电容值C设定为FD变换增益比的反比，电荷Q就成为等同，能够不依赖于HCG、MCG、LCG的增益而相等地混合。

首先，使用图14A，对WDR中的HCG与MCG中的混合(blend)比率进行说明。首先，在<S1>中，将HCG与MCG的边界部的基准值(电压)例如改变为VREF1A、VREF1、VREF1B，对MCG的电压进行监视并闩锁。在<S2>中，根据MCG的电压，决定混合(blend)的合成比率。在<S3>中，基于上述的比率，由具备采样保持电路SH430的采样保持电路SH412将HCG和MCG的电荷进行混合。

接着，使用图14B对WDR中的MCG与LCG的混合(blend)比率进行说明。首先，在<S1>中，将MCG与LCG的边界部的基准值(电压)例如改变为VREF2A、VREF2、VREF2B，对MCG的电压进行监视并闩锁。在<S2>中，根据MCG的电压，决定混合(blend)的合成比率。在<S3>中，基于上述的比率，由具备采样保持电路SH430的采样保持电路SH412将MCG和LCG的电荷进行混合。

接着，对HCG和MCG中的混合(blend)方法进行说明。使用图13A的(2)及(4)和图14C进行说明。

例如，如果是图13A的(2)及(4)、图14C的作为比HCG与MCG的边界部REF1′(REF1)低的信号电平的REF1A′(REF1A)，则对于信号成分能够将HCG的C100+C101+C102+C103混合，并且不将MCG的电荷混合，从而以合成比率HCG:MCG＝4:0进行混合。同样，如果是比边界部REF1′(REF1)稍低的信号电平，则对于信号成分能够将HCG的C100+C101+C102及MCG的C100的电荷混合，从而以合成比率HCG:MCG＝3:1进行混合。同样，如果是HCG与MCG的边界部REF1′(REF1)，则对于信号成分通过将HCG的C100+C101及MCG的C100+C101的电荷混合，从而能够以合成比率HCG:MCG＝2:2进行混合。同样，如果是比边界部REF1′(REF1)稍高的信号电平，则对于信号成分能够将HCG的C100及MCG的C100+C101+C102的电荷混合，从而以合成比率HCG:MCG＝1:3进行混合。同样，如果是作为比HCG与MCG的边界部REF1′(REF1)高的信号电平的REF1B′(REF1B)(Q0大致为饱和电平)，则对于信号成分能够不将HCG的电荷混合，并且将MCG的C100+C101+C102+C103的电荷混合，从而以合成比率HCG:MCG＝0:4进行混合。

接着，对MCG和LCG中的混合(blend)方法进行说明。使用图13A的(2)及(4)和图14C进行说明。

例如，如果是图13A的(2)及(4)、图14C的作为比MCG与LCG的边界部REF2′(REF2)低的信号电平的REF2A′(REF2A)，则对于信号成分能够不将MCG的C100+C101+C102+C103、以及MCG的电荷混合，以合成比率MCG:LCG＝4:0进行混合。同样，如果是比边界部REF1′(REF1)稍低的信号电平，则对于信号成分能够将MCG的C100+C101+C102及LCG的C100的电荷混合，从而以合成比率MCG:LCG＝3:1进行混合。同样，如果是MCG与LCG的边界部REF2′(REF2)，则对于信号成分通过将MCG的C100+C101及LCG的C100+C101的电荷混合，能够以合成比率MCG:LCG＝2:2进行混合。同样，如果是比边界部REF2′(REF2)稍高的信号电平，则对于信号成分能够将MCG的C100及LCG的C100+C101+C102的电荷混合，从而以合成比率MCG:LCG＝1:3进行混合。同样，如果是作为比MCG与LCG的边界部REF2′(REF2)高的信号电平的REF2B′(REF2B)(Q0+Q1大致为饱和电平)，则对于信号成分，能够不将MCG的电荷混合并将LCG的C100+C101+C102+C103的电荷混合，从而以合成比率MCG:LCG＝0:4进行混合。

由此，在进行宽动态范围功能(WDR功能)合成时，通过在HCG与MCG的边界部及MCG与LCG的边界部处将信号平缓地进行混合(blend)，并将该混合(blend)后的信号作为像素信号来选择，能够缓和边界部处的SN感。同样，复位成分也以同样的比率混合。

[关于WDR的边界部的噪声降低]

在从多个像素信号中选择了1个像素信号的情况下，如图13A的(4)的SN电平所示，在HCG与MCG的边界及MCG与LCG的边界中，SN有较大的变化。因此，根据选择了哪个增益，SN感呈现较大的变化。

作为其对策，根据图13A的(3)的第1基准值(REF1、REF3)前后的各MCG或HCG的数字信号电平，决定信号处理部中的噪声降低比率，实施HCG和MCG的噪声降低。

同样，根据图13A的(3)的第2基准值(REF2)前后的MCG的数字信号电平，决定信号处理部中的噪声降低比率，实施MCG和LCG的噪声降低。

由此，在进行宽动态范围功能(WDR功能)合成时，通过实施数字性的噪声降低，能够缓和HCG与MCG的边界部及MCG与LCG的边界部处的SN的急剧的变化。

[读出动作例]

接着，在图1的像素电路3的固体摄像装置100中，对HCG(High Conversion Gain)读出动作进行说明。HCG读出动作在信号电荷的积蓄中仅使用电荷积蓄部FD0来提高放大晶体管SF1的变换增益。所以，HCG动作是高灵敏度的摄像动作，适合于低照度的环境下的摄像。

在HCG读出动作中的CDS(相关双采样)中，在读出模拟像素信号的kTC噪声之后，读出信号电平。在CDS中，取kTC噪声与信号电平的差分。

[关于时间图的说明(RS)]

使用图15说明对于图2的横型OFD的像素电路3a将多个像素信号按每行使用卷帘快门方式读出，对于图6A和图7的检测选择电路450中的选择电路400选择了至少1个像素信号的情况下的信号读出动作的定时例。这里，在图15中选择两个像素信号(时刻t115～t119和时刻t119～123)，但也可以选择1个像素信号。

首先，在时刻t100，将光电二极管PD、FD0、GC1、GC2复位，等待曝光开始。接着，在时刻t101，进行快门动作，曝光开始。在时刻t102，曝光时间结束。

接着，在(1)时刻t102，使RS和GC1导通，将FD0复位，进入MCG的复位成分的读出期间。此时，一边将来自像素电路3的复位成分直接输入，一边实施自动调零(SW0、SH3、SW13、SW17、SW18为导通)。接着，在(2)时刻t104，使GC1截止，进入HCG的复位成分的读出期间。接着，在(3)时刻t106，使TG导通，将积蓄在光电二极管中的信号电荷通过转送信号(TG)转送给FD0，进入HCG的信号成分(Q0)的读出期间。接着，在(4)时刻t108，使TG和GC1导通，将在FD0溢出的信号电荷通过GC1转送给积蓄电容C1，进入MCG的信号成分(Q0+Q1)的读出期间。此时，比较器411和比较器419的各输入的一端上直接输入来自像素电路3的MCG的信号成分(SW0、SH4、SW14为导通)，同时，比较器411和比较器419的各输入的另一端上被输入基准值(REF1)和基准值(REF2)(SW15、SW16为导通)。在第1检测电路401中，由多个比较器411和比较器419在时间上同时输入而进行比较(时刻t109A)，或者，在第2检测电路402中，由单一的比较器421在时间上连续地输入并进行比较(各时刻t109A、t109B)。接着，在(5)时刻t110，使TG、GC1和GC2导通，将积蓄电容C2的电荷通过GC2转送给FD0，进入LCG的信号成分(Q0+Q1+Q2)的读出期间。接着，在(6)时刻t112，使RS、GC1和GC2导通，进入LCG的复位成分的读出期间。

这样，在各时刻t103、t105、t107、t109、t111、t113，通过将采样保持开关元件(各SH3、SH1、SH2、SH4、SH6、SH5)的控制信号φSH设为ON，将采样保持用电容元件(各C32、C30、C31、C33、C35、C34)连接到垂直信号线30A。结果，像素电路3a的输出信号保持在采样保持用电容元件(各C32、C30、C31、C33、C35、C34)中。

这里，读出选择开关元件φSE总是截止的状态。

并且，比较结果被闩锁，经由选择控制电路410被发送至选择电路400，从多个像素信号(在该例中是3个信号)中选择1个信号或两个信号。

另外，也可以在上述(6)之后转移到检测选择电路450的动作。关于动作和定时，针对第1检测电路401的动作的说明如[第1检测电路的构成例]中记载，针对第2检测电路402的动作的说明如[第2检测电路的构成例]中记载。

接着，对从采样保持电路SH412的信号读出进行说明。这里，SEA、SEC表示对于复位成分，SE7、SE9、SE11的被选择的某一个的读出选择开关元件控制信号φSE。SEB、SED表示对于信号成分的SE8、SE10、SE12的被选择的某一个的读出选择开关元件控制信号φSE。由此，根据读出选择开关元件控制信号φSE来选择复位成分的采样保持用电容元件C30、C32、C34。同样，根据读出选择开关元件控制信号φSE来选择信号成分的采样保持用电容元件C31、C33、C35。

另外，这里表示选择了两个像素信号的例子，但在选择1个像素信号的情况下在时刻t119完成，将t119至t123省去。

首先，通过将读出选择开关元件SEA的控制信号φSE在(21)时刻t115设为ON，将被选择的像素信号的第1个信号的保持在采样保持用电容元件中的复位成分经由放大晶体管SF30读出并转送，通过将读出选择开关元件SEB的控制信号φSE在(22)时刻t117设为ON，将被选择的像素信号的第1个信号的保持在采样保持用电容元件中的信号成分经由放大晶体管SF30读出并转送。

接着，通过将读出选择开关元件SEA的控制信号φSE在(23)时刻t119设为ON，将被选择的像素信号的第2个信号的保持在采样保持用电容元件中的复位成分经由放大晶体管SF30读出并转送，通过将读出选择开关元件SEB的控制信号φSE在(24)时刻t121设为ON，将被选择的像素信号的第2个信号的保持在采样保持用电容元件中的信号成分经由放大晶体管SF30读出并转送。

这里，在时刻t116、t118、t120、t122，也可以将积蓄在放大晶体管SF30的栅极部的寄生电容中的电荷，用开关元件SW21进行放电。

另外，这里关于从采样保持用电容元件的信号的读出顺序，各增益的读出顺序没有特别决定，任何读出顺序都可以。优选的是，由于进行CDS，所以可以按每个增益设为复位成分和信号成分的顺序。

另外，这里在多个像素信号中，1个像素信号表示HCG、MCG、LCG中的某一个。两个信号表示HCG和MCG或MCG和LCG的某组。

并且，通过AD变换电路的CDS，从信号成分减去复位成分，所以各偏差被消除。

由此，通过进行自动调零而进行模拟CDS，能够与将采样保持用电容元件(C)的偏差消除后的像素信号电平进行比较判定。

这样，在本时间图中，在从像素电路3读出MCG的复位成分和信号成分的期间，检测至少1个信号，通过对读出和检测同时进行处理，能够进行高速化。此外，作为比较动作，不使用保持在采样保持电路SH412中的信号而直接使用像素电路3的像素信号，所以没有因开关元件的导通/截止等产生的噪声的影响，能够精度良好地进行比较动作。进而，还能够削减LCG的电容，所以能够减小布局面积。在分时地进行比较时，由于比较器421是1个，所以能够进一步减小布局面积。

[关于时间图的说明(混合模式)]

如在上述[关于WDR的边界部的混合(blend)]中记载的那样，在进行宽动态范围功能(WDR功能)合成时，通过在HCG与MCG的边界部以及MCG与LCG的边界部进行HCG与MCG的混合(blend)、MCG与LCG的混合(blend)，能够缓和SN变化。

使用图15对信号读出动作的定时例进行说明。

图15的时刻t100到t115与[关于时间图的说明(RS)]是同样的，所以省略。

接着，对从采样保持电路SH412的信号读出进行说明。这里，SEA、SEC表示对于复位成分的SE7、SE9、SE11的被选择的某一个的读出选择开关元件控制信号φSE。SEB、SED表示对于信号成分的SE8、SE10、SE12的被选择的某一个的读出选择开关元件控制信号φSE。由此，根据读出选择开关元件控制信号φSE来选择复位成分的采样保持用电容元件C30、C32、C34。同样，根据读出选择开关元件控制信号φSE来选择信号成分的采样保持用电容元件C31、C33、C35。

另外，这里表示选择了两个像素信号的例子，但由于在实施混合(blend)时选择1个信号，所以在时刻t119完成，将t119至t123省去。

这是因为，如果将HCG与MCG进行混合(blend)，则选择混合后的1个信号，如果将MCG与LCG进行混合(blend)，则选择混合后的1个信号，如果选择LCG，则不被混合而是1个信号。

首先，基于在(21)时刻t115中决定的合成比率，通过将读出选择开关元件SEA的控制信号φSE设为ON而进行混合(blend)，将被选择的像素信号的第1个信号的保持在采样保持用电容元件中的复位成分经由放大晶体管SF30读出并转送。接着，基于在(22)时刻t117决定的合成比率，通过将读出选择开关元件SEB的控制信号φSE设为ON而进行混合(blend)，将被选择的像素信号的第1个信号的保持在采样保持用电容元件中的信号成分经由放大晶体管SF30读出并转送。

[关于时间图的说明(GS)]

使用图16和图17说明以下的情况下的信号读出动作的定时例：对于图3的将横型OFD的像素电路3a和采样保持电路SH10一对一地以层叠型具备的结构，首先，从像素电路3a向采样保持电路SH10，将多个像素信号以全部像素同时读出的全局快门方式读出，或按每行使用卷帘快门方式读出，接着，从采样保持电路SH10按每行使用卷帘快门方式读出，由图6A和图7的检测选择电路450选择至少1个信号。这里，在图16及图17中选择了两个信号(时刻t222～226和时刻t226～230)，但也可以选择1个信号。

这里，图16和图17的时刻t215～t222是相同的定时。

首先，在时刻t200将光电二极管PD、FD0、GC1、GC2复位，等待曝光开始。接着，在时刻t201，进行快门动作，曝光开始。在时刻t102，曝光时间结束。

接着，在(1)时刻t202，使RS和GC1导通，将FD0复位，进入MCG的复位成分的读出期间。接着，在(2)时刻t204，使GC1截止，进入HCG的复位成分的读出期间。接着，在(3)时刻t206，使TG导通，将积蓄在光电二极管中的信号电荷通过转送信号(TG)转送给FD0，进入HCG的信号成分(Q0)的读出期间。接着，在(4)时刻t208，使TG和GC1导通，将在FD0溢出的信号电荷通过GC1转送给积蓄电容C1，进入MCG的信号成分(Q0+Q1)的读出期间。接着，在(5)时刻t210，使TG、GC1和GC2导通，将积蓄电容C2的电荷通过GC2转送给FD0，进入LCG的信号成分(Q0+Q1+Q2)的读出期间。接着，在(6)时刻t212，使RS、GC1和GC2导通，进入LCG的复位成分的读出期间。

这样，在各时刻t203、t205、t207、t209、t211、t213，通过将采样保持电路SH10的采样保持开关元件(各SH22、SH20、SH21、SH23、SH25、SH24)的控制信号φSH设为ON，将采样保持用电容元件(各C22、C20、C21、C23、C25、C24)与垂直信号线30B连接。结果，像素电路3a的输出信号保持在采样保持用电容元件(各C22、C20、C21、C23、C25、C24)中。

这里，读出选择开关元件φSE总是截止的状态。

接着，对从采样保持电路SH10的信号读出进行说明。这里，通过将选择控制线φSEL_GS设为导通，放大晶体管SF2的输出经由选择晶体管SEL_GS与垂直信号线30A连接。

首先，通过将读出选择开关元件SE26的控制信号φSE在(11)时刻t216设为ON，将被选择的HCG的像素信号的复位成分(采样保持用电容元件C30)经由放大晶体管SF2读出并转送。通过将读出选择开关元件SE27的控制信号φSE在(12)时刻t217设为ON，将被选择的HCG的像素信号的信号成分(采样保持用电容元件C31)经由放大晶体管SF2读出并转送。

接着，通过将读出选择开关元件SE28的控制信号φSE在(13)时刻t218设为ON，将MCG的像素信号的复位成分(采样保持用电容元件C32)经由放大晶体管SF2读出并转送。此时，一边将来自像素电路3的复位成分直接输入，一边实施自动调零(SW0、SH3、SW13、SW17、SW18为导通)。通过将读出选择开关元件SE29的控制信号φSE在(14)时刻t219设为ON，将MCG的像素信号的信号成分(采样保持用电容元件C33)经由放大晶体管SF2读出并转送。此时，比较器411和比较器419的各输入的一端上直接输入来自像素电路3的MCG的信号成分(SW0、SH4、SW14为导通)，同时，比较器411和比较器419的各输入的另一端上被输入基准值(REF1)和基准值(REF2)(SW15、SW16为导通)。在第1检测电路401中，在多个比较器411和比较器419中在时间上同时输入并进行比较(时刻t219A)，或者，在第2检测电路402中，在单一的比较器421中在时间上连续地输入而进行比较(各时刻t219A、t219B)。

接着，通过将读出选择开关元件SE30的控制信号φSE在(15)时刻t220设为ON，将MCG的像素信号的复位成分(采样保持用电容元件C34)经由放大晶体管SF30读出并转送，通过将读出选择开关元件SE31的控制信号φSE在(16)时刻t221设为ON，将MCG的像素信号的信号成分(采样保持用电容元件C35)经由放大晶体管SF2读出并转送。

即，与上述的采样保持电路SH10的读出选择开关元件控制信号φSE成为ON的各时刻t216、t217、t218、t219、t220、t221同时，通过将采样保持电路SH412的采样保持开关元件(各SH20、SH31、SH32、SH33、SH34、SH35)的控制信号φSH设为ON，将采样保持用电容元件(各C30、C31、C32、C33、C34、C35)与垂直信号线30A连接。结果，采样保持电路SH10的输出信号保持在采样保持用电容元件(各C30、C31、C32、C33、C34、C35)中。

这里，读出选择开关元件φSE总是截止的状态。

这里，在本时间图中，在读出来自像素电路3的MCG的复位成分和信号成分的期间，检测至少1个信号，通过将读出和检测同时进行处理，能够实现高速化。并且，比较结果被闩锁，经由选择控制电路410被发送至选择电路400，从多个像素信号(在该例中是3个信号)选择1个信号或两个信号。

另外，也可以不将读出和检测同时进行处理，而在上述(16)之后转移到检测选择电路450的动作。关于动作和定时，对于第1检测电路401的动作的说明如[第1检测电路的构成例]中记载，或者对于第2检测电路402的动作的说明如[第2检测电路的构成例]中记载。

接着，对从采样保持电路SH412的信号读出进行说明。对此，与[关于时间图的说明1]是同样的，所以省略。

[关于时间图的说明(实施方式1的效果)]

对第1实施方式中的由检测选择电路450进行的信号读出动作的定时例进行说明。这里，对从多个像素信号中选择1个信号时的定时进行说明。

(i)在图18中表示以往例(根据专利文献1的推测)中的信号读出动作的定时例。具体而言，表示垂直信号线30A的收敛时间和AD变换电路26的处理时间。其作为例子，是卷帘快门方式下的从像素电路3a的信号的读出定时，在全局快门方式下的从采样保持电路SH10的信号的读出定时中，只是从采样保持用电容元件的读出顺序变化，基本的考虑方式没有变化。

首先，对于MCG的复位成分，垂直信号线30A的收敛时间需要从时刻t300到t301，接着，列AD电路25的处理时间需要从时刻t301到t302。

接着，对于HCG的复位成分，垂直信号线30A的收敛时间需要从t302到t303，接着，列AD电路25的处理时间需要从时刻t303到t304。

接着，对于HCG的信号成分，垂直信号线30A的收敛时间需要从t304到t305，接着，列AD电路25的处理时间需要从时刻t305到t306。

接着，对于MCG的信号成分，垂直信号线30A的收敛时间需要从t306到t307，接着，列AD电路25的处理时间需要从t307到t308。

接着，对于LCG的信号成分，垂直信号线30A的收敛时间需要从t308到t309，接着，列AD电路25的处理时间需要从t309到t310。

接着，对于LCG的复位成分，垂直信号线30A的收敛时间需要从t310到t311，接着，列AD电路25的处理时间需要从t311到t312。

(ii)在图19中表示实施方式1的信号读出动作的定时例。具体而言，表示垂直信号线30A的收敛时间和AD变换电路26的处理时间。

首先，对于MCG的复位成分，垂直信号线30A的收敛时间需要从t320到t321，像素信号被保持在采样保持电路SH412中。

接着，对于HCG的复位成分，垂直信号线30A的收敛时间需要从t321到t322，像素信号被保持在采样保持电路SH412中。

接着，对于HCG的信号成分，垂直信号线30A的收敛时间需要从t320到t321，像素信号被保持在采样保持电路SH412中。

接着，对于MCG的信号成分，垂直信号线30A的收敛时间需要从t323到t324，像素信号被保持在采样保持电路SH412中。

接着，对于LCG的信号成分，垂直信号线30A的收敛时间需要从t324到t325，像素信号被保持在采样保持电路SH412中。

接着，对于LCG的复位成分，垂直信号线30A的收敛时间需要从t325到t326，像素信号被保持在采样保持电路SH412中。

接着，用于由检测选择电路450从多个像素信号中选择1个信号的动作时间需要从t326到t327。

接着，对于该被选择的1个信号的复位成分，列AD电路25的处理时间需要从t327到t328。

接着，对于该被选择的1个信号的信号成分，列AD电路25的处理时间需要从t328到t329。

这里，为了容易理解地表示，用实线表示了选择HCG的信号时的收敛时间和ADC时间，用虚线表示了选择MCG及LCG时的收敛时间和ADC时间。

由此，检测选择电路450配置在AD变换电路26的前级，不进行将多个信号全部读出的冗余性的读取，而进行从3个信号中读出1个信号的选择读取，所以垂直信号线30A的收敛时间的次数没有变化，但提供了包括AD变换电路26在内的后级中的模拟处理及数字处理中的高速化和低功率化。例如，如果作为多个的3个信号成为1个信号，则高速化成为3倍，或功率成为1/3倍。这里，由于有复位成分和信号成分，所以从6次成为了两次。

[OB钳位的实施例]

此外，使用图20、图21对OB钳位进行说明。

像素阵列部1由OB区域6和有效区域7构成。在OB区域6中，配置有与被遮光的有效区域7相同的像素电路3。在实施方式1或实施方式2中，OB区域6的多个像素信号也被输入到检测选择电路450中。

这里，在OB区域中，信号电平较小，总会被选择HCG的增益。因此，对于OB区域6的多个像素信号，需要预先按每个区域将HCG、MCG、LCG用的信号固定并选择。

并且，使用该OB区域6的HCG、MCG、LCG用的信号，对有效区域7的HCG、MCG、LCG用的信号进行OB钳位而使用。

在图20中，使用与OB区域6的垂直方向的被分割的LCG的信号(A10)、MCG的信号(A11)、HCG的信号(A12)对应的采样保持电路SH412的像素信号，对有效区域7的多个像素信号进行OB钳位。

在图21中，使用与OB区域6的水平方向的被分割的LCG的信号(A20)、MCG的信号(A21)、HCG的信号(A22)对应的采样保持电路SH412的像素信号，对有效区域7的多个像素信号进行OB钳位。

由此，能够通过OB钳位来消除依赖于采样保持电路SH412的布局及驱动的固定成分。

[基于像素电路与检测选择电路的层叠BSI的构成例]

说明实施方式1和实施方式2中的基于像素电路与检测选择电路的层叠BSI的构成例。

图1、图22、图23A、图23B、图24A、图24B是表示将实施方式1的固体摄像装置构成为层叠背面照射型图像传感器的例子的图。该图的固体摄像装置包括被贴合的第1半导体芯片和第2半导体芯片或多个半导体芯片。第1半导体芯片和第2半导体芯片在各自的布线层侧的面被相互贴合。图中的Pix表示像素电路3，SH表示采样保持电路SH10。

第1半导体芯片在该图中被记作像素芯片，包括作为背面照射型CMOS图像传感器的固体摄像装置100的主要部分。该第1半导体芯片具备各像素电路3的光电二极管PD。

第2半导体芯片在该图中被记作逻辑芯片A、逻辑芯片B，包括例如信号处理部70等的主要的模拟电路、逻辑电路。该第2半导体芯片可以具备列检测选择电路、采样保持电路SH10。

在这样的固体摄像装置100中，作为层叠BSI型CIS可以在像素芯片上搭载像素电路3，在逻辑芯片上搭载上述列检测选择电路27。即，在像素芯片中，按每个像素电路3搭载PD，在逻辑芯片中能够构成列检测选择电路27，像素信号能够直接读出到列检测选择电路27中，所以逻辑芯片仅由模拟电路、逻辑电路构成，容易集成化且能够减小布局面积。进而，对于来自像素阵列部1的多个像素信号，由列检测选择电路27至少选择最优的1个信号。由此，能够减少垂直信号线30A中的收敛的像素信号数量、进行AD变换的像素信号数量，所以能够削减收敛时间、信号处理所需要的时间、功率，能够实现高速化、低功率化。像素芯片和逻辑芯片具体而言也可以设置图10、图11中记载的接合A、B。

图1、图22是表示实施方式1的固体摄像装置的作为图像传感器构成的例子的图(不是层叠型)。在此情况下，不是做成层叠型，而是搭载像素阵列部1、列检测选择电路27和AD变换电路26。对于来自像素阵列部1的多个像素信号，由列检测选择电路27至少选择最优的1个信号，并由AD变换电路26进行AD变换。由此，不用进行层叠化，进行AD变换的像素信号减少，所以能够削减信号处理所需要的时间、功率，能够实现高速化、低功率化。

图1、图23A、图23B是表示将实施方式1的固体摄像装置构成为层叠背面照射型图像传感器的例子的图。做成层叠BSI型CIS，搭载像素芯片的各像素电路3，在逻辑芯片上搭载列检测选择电路27和AD变换电路26。逻辑芯片仅由模拟电路、逻辑电路构成，容易集成化，能够减小布局面积。对于来自像素阵列部1的多个像素信号，由列检测选择电路27至少选择最优的1个信号，并由AD变换电路26进行AD变换。由此，进行AD变换的像素信号减少，所以能够削减信号处理所需要的时间、功率，能够实现高速化、低功率化。

图1、图24A、图24B是表示将实施方式1的固体摄像装置构成为层叠背面照射型图像传感器的例子的图。做成层叠BSI型CIS，搭载像素芯片的各像素，在逻辑芯片中与每个像素电路3对应地搭载全局快门方式的采样保持电路SH10。在像素芯片或逻辑芯片中搭载列检测选择电路27和AD变换电路26。在逻辑芯片中，能够按每个采样保持电路SH10构成采样保持开关元件SH和读出选择开关元件SE，将与像素电路3对应的采样保持电路10直接接合，所以能够将像素信号高速地读出到采样保持电路10。另外，采样保持用电容元件C如果在搭载面积上有制约，则也可以分割搭载到像素芯片和逻辑芯片中。来自采样保持电路SH10的多个像素信号按每行以滚动方式被读出，由列检测选择电路27至少选择最优的1个信号，并由AD变换电路26进行AD变换。由于进行AD变换的像素信号减少，所以能够削减信号处理所需要的时间、功率，能够实现高速化、低功率化。

关于像素芯片与逻辑芯片的接合，在图10中，像素芯片的各个像素阵列部1的垂直信号线30A经由接合A输入到检测选择电路450中，输出与垂直信号线19B连接，输入到列AD电路25中。

关于像素芯片与逻辑芯片的接合，在图11中，像素芯片的各个像素阵列部1的垂直信号线30A经由接合A、B输入到两个检测选择电路450中，输出与垂直信号线19B连接，输入到列AD电路25中。在一方的检测选择电路450的第1检测电路401进行检测的期间，由另一方的选择电路进行信号选择，按每行以滚动方式读出，能够实现高速化。

[补充说明]

另外，在图6A的采样保持电路SH412中，采样保持开关元件(各SH1～SH6)的输出端连接于采样保持电容元件(各C30～C35)及读出选择开关元件(各SE7～SE12)。此外，采样保持开关元件(各SH1～SH6)的输出端经由读出选择开关元件(各SE7～SE12)连接于放大晶体管SF30的栅极的节点。采样保持电路SH412也可以为以下的构成。

即，也可以如图6C的采样保持电路SH412的构成那样，将读出选择开关元件(各SE7～SE12)去除，做成将采样保持开关元件(各SH1～SH6)的两端中的一端连接于放大晶体管SF30的栅极的节点，将采样保持开关元件(各SH1～SH6)的另一端连接于采样保持电容元件(各C30～C35)的构成。结果，图6C的采样保持开关元件(各SH1～SH6)兼具备图6A的采样保持开关元件(各SH1～SH6)的功能和读出选择开关元件(SE7～SE12)的功能。

此时，在检测选择电路450的动作及定时图中，只要将读出选择开关元件控制信号φSE(各SE7～SE12)的定时替换为采样保持开关控制信号φSH(各SH1～SH6)的定时即可。并且，在采样保持电容元件(各C30～C35)的信号的读出时，开关元件SW0需要截止。此时，与采样保持电容元件(各C30～C35)的电容值相比，处于浮动状态的布线的寄生电容值是能够忽视的水平，不会对采样保持电容元件(各C30～C35)的保持电压带来影响。

根据本构成，有由元件数量的减少带来的面积减少以及由控制信号的减少带来的控制信号的简单化的优点。

另外，垂直信号线19B以往被搭载于像素芯片而不易受到噪声的影响，但根据本实施方式，其在逻辑芯片的模拟电路中穿过，所以有可能容易受到噪声的影响。因此，在逻辑芯片中，也可以在垂直信号线19B的布线层的上层、下层配置电源或GND的布线层，来发挥电磁屏蔽的作用。由此，对于来自逻辑芯片的数字电路、模拟电路的噪声，发挥作为电磁屏蔽的效果，能够消除噪声向垂直信号线19B的叠加。

另外，检测选择电路450的放大晶体管SF30具有设备噪声(热噪声、1/f噪声、RTS噪声)等，为了抑制这些噪声，使晶体管面积尽可能大对于设备噪声的减小是有效的，优选的是使其比像素电路3的放大晶体管SF1大。由此，能够减小从选择电路400经由放大晶体管SF30读出信号时产生的设备噪声。

另外，采样保持电路SH10的放大晶体管SF2具有设备噪声(热噪声、1/f噪声、RTS噪声)等，为了抑制这些噪声，使晶体管面积尽可能大对于设备噪声的减小是有效的，优选的是使其比像素电路3a或像素电路3b的放大晶体管SF1的放大晶体管SF1大。

另外，关于以滤色器的排列的单位的信号选择，以作为代表性的拜耳排列的4色(R·Gr·B·Gb)为例进行了说明，但滤色器也可以是互补色等，排列也可以与4像素单位不同。

另外，采样保持电容由MIM电容、MOS电容等构成，需要低泄漏特性、高密度电容特性，在基板接触部优选设置用来抑制寄生灵敏度的遮光层。

另外，在本实施方式的像素电路3a(横型OFD)、像素电路3b(纵型OFD)中，设为光电二极管PD由1个元件构成，积蓄电容元件由3个元件构成，电荷积蓄部由3个元件构成，生成HCG、MCG、LCG的3个信号进行说明，但各个元件数量只要具备这以上的元件，也可以生成3个信号以上的多个信号而扩大动态范围。

另外，例如在像素电路3a、像素电路3b中具备拥有不同的灵敏度的多个光电二极管PD，通过进一步增加积蓄电容元件数量，通过将它们的信号电荷进行合成，能够进一步增加像素信号数量。由此，能够使WDR用的帧数量增加，进而扩大动态范围。

另外，电流源I0通过仅在将像素电路3a、像素电路3b的像素信号读出到采样保持电路SH10中时接通，能够削减功耗。

另外，从多个像素信号中选择至少1个像素信号的检测选择电路450的技术在全局快门方式中不仅作为摄影装置，也能够作为TOF(Time OF Flight)方式的测距装置展开。当然，除了全局快门方式以外也能够扩展到卷帘快门方式。由此，能够搭载到拍摄被摄体的摄像装置、测距摄像装置。

(实施方式2)

首先，对有关本实施方式的固体摄像装置的构成例进行说明。在实施方式2中，在图29的构成例中，将像素阵列部1的垂直信号线30A在垂直方向上分割为多个，在各自中设置检测选择电路450，配置在列AD电路25的前级。

另外，在图29中，以像素阵列部1搭载在像素芯片上、检测选择电路450搭载在逻辑芯片A或逻辑芯片B上为例。在图29中，记载为将像素阵列部1在垂直方向上分割，但实际上像素电路3以等间距配置，没有被物理地分割，本图是将电连接关系容易理解地表现的图。

以下，以与实施方式1不同的点为中心进行说明。

[固体摄像装置100的构成例]

图29是表示有关实施方式1的固体摄像装置100的构成例的框图。

以与实施方式1不同的点为中心进行说明。

像素阵列部1具有以矩阵状配置的多个像素电路3a或像素电路3b。多个像素电路3在图1中配置为n行m列。但是，像素阵列部1与实施方式1不同，将垂直信号线30A在垂直方向上分割为多个，寄生电阻、寄生电容被大幅地减小，使收敛时间高速化。例如，如果将垂直信号线30A在垂直方向上进行M分割，则垂直信号线30A的收敛时间成为1/M倍。

检测选择电路450以与将上述的垂直信号线30A在垂直方向上分割的像素阵列部1对应的方式在逻辑芯片中配置有多个(配置在AD变换电路26的前级)。

垂直信号线30A设置于像素阵列部1内的像素芯片，从像素电路3a或像素电路3b的放大晶体管SF1输出的多个像素信号经由垂直信号线30A被输入到逻辑芯片的检测选择电路450中。接着，基于从增益基准信号生成部40供给的基准值(REF1、REF2、REF3)，从多个像素信号中选择至少1个像素信号。并且，所选择的信号从放大晶体管SF30经由选择晶体管SEL_DET连接到垂直信号线19B。这样，将从像素电路3a或像素电路3b输出的多个像素信号中选择的至少1个像素信号传播到列AD电路25。这里，在以往的实施方式中，垂直信号线19B需要与多个像素信号对应的多次的收敛时间，但根据实施方式2，由于成为被选择的至少1个像素信号，所以能够大幅地缩短收敛时间。

信号处理部90具有帧存储器97和控制部96，具备对于向检测选择电路450供给的基准值(REF1、REF2、REF3)的前帧和当前帧的基准值具有滞后的功能，构成为，基于从检测选择电路450供给的前帧的增益选择信号403运算当前帧的基准值，进行对检测选择电路450供给滞后选择信号404而反映到当前帧中的控制。

信号处理部70基于被选择的像素信号通过插补处理求出未被选择的像素信号，将被选择的像素信号与通过插补处理求出的其他像素信号进行合成。

由此，检测选择电路450与像素阵列部1对应地被层叠化而在AD变换电路26的前级配置有多个，不进行将多个信号全部读出的冗余性的读取，而进行从多个信号中读出至少1个像素信号的选择读取，所以能提供包括AD变换电路26的后级中的模拟处理及数字处理中的高速化和低功率化。进而，通过将像素阵列部1的垂直信号线30A在垂直方向上分割为多个，垂直信号线30A的收敛性提高，提供像素阵列部中的高速化。例如，如果N个像素信号成为1个像素信号，则垂直信号线19B和模拟处理、数字处理的高速化成为N倍，或功率成为1/N倍。进而，垂直信号线30A的收敛性在垂直方向上被M分割为多个而高速性成为M倍，如果使分割数M增加，则垂直信号线的收敛时间大致成为能够忽视的程度。

由此，能够实现像素阵列部、模拟处理部、数字处理部中的全部区域中的高速化。同时，动态范围能够维持与有多个像素信号时等同。

另外，在作为适合于全局快门方式的构成的图3和图5中，如图34B所示，采样保持电路SH10处于逻辑芯片A中，所以垂直信号线30A不是在像素阵列部1中、而是在采样保持电路SH10的阵列部中在垂直方向上被分割。并且，与各自对应地设置检测选择电路450，与上述同样实现高速化。

[关于时间图的说明(实施方式2的效果)]

对实施方式2中的由检测选择电路450进行的信号读出动作的定时例进行说明。这里，对从多个像素信号中选择1个像素信号时的定时进行说明。

在图32中表示实施方式2的信号读出动作的定时例。具体而言，表示垂直信号线30A的收敛时间和AD变换电路26的处理时间。

这里，如图30所示，将像素阵列部1的垂直信号线30A在垂直方向上进行4分割，在各自中设置检测选择电路450。因此，垂直信号线30A的寄生电阻、电容成为实施方式1的1/4倍，收敛时间成为1/4倍。进而，如在[检测选择电路的高速化的构成例]中记载那样，如图31所示具备多个检测选择电路450，检测选择电路450中所需要的时间为零。

首先，对于MCG的复位成分，垂直信号线30A的收敛时间需要从时刻t340到t341，像素信号被保持在采样保持电路SH412中。

接着，对于HCG的复位成分，垂直信号线30A的收敛时间需要从时刻t341到t342，像素信号被保持在采样保持电路SH412中。

接着，对于HCG的信号成分，垂直信号线30A的收敛时间需要从时刻t342到t343，像素信号被保持在采样保持电路SH412中。

接着，对于MCG的信号成分，垂直信号线30A的收敛时间需要从时刻t343到t344，像素信号被保持在采样保持电路SH412中。

接着，对于LCG的信号成分，垂直信号线30A的收敛时间需要从时刻t344到t345，像素信号被保持在采样保持电路SH412中。

接着，对于LCG的复位成分，垂直信号线30A的收敛时间需要从时刻t345到t346，像素信号被保持在采样保持电路SH412中。

接着，用来由检测选择电路450从多个像素信号中选择1个像素信号的动作时间如上述那样不需要。

接着，对于该被选择的1个像素信号的复位号成分，垂直信号线30A的收敛时间需要从时刻t346到t347。

接着，对于该被选择的1个像素信号的复位号成分，垂直信号线30A的收敛时间需要从时刻t347到t348。

接着，对于该被选择的1个像素信号的复位成分，列AD电路25的处理时间需要从时刻t348到t349。

接着，对于该被选择的1个像素信号的信号成分，列AD电路25的处理时间需要从时刻t349到t350。

这里，为了容易理解地表示，用实线表示选择了HCG时的收敛时间和ADC时间，用虚线表示选择了MCG及LCG时的收敛时间和ADC时间。

由此，垂直信号线30A的收敛时间的次数不变化，但垂直信号线30A的布线长度成为1/4倍，各收敛时间成为1/4倍，所以合计能够实现1/4倍的高速化。此外，对各列AD电路25的处理时间而言，通过从HCG、MCG、LCG的3个信号成为1个像素信号，如果将信号成分和复位成分加在一起则能够从6次减少为两次，所以能够实现1/3倍的高速化。进而，包括列AD电路25的后级中的模拟处理及数字处理也能够实现1/3倍的高速化。

进而，也可以采用以下构成：将像素阵列部1的垂直信号线30A按每1行进行分割，按每1个像素设置选择电路400、以及第1检测电路401或第2检测电路402，使垂直信号线30A的收敛时间成为最小限度，接着，在从像素电路3输出的阶段，从多个像素信号中有选择地读出1个信号或两个信号。

由此，能够实现像素阵列部、模拟处理部、数字处理部中的全部区域中的高速化。同时，动态范围能够维持与有多个像素信号时等同。

[关于低功耗化]

使用图35对实施方式2中的低功耗化进行说明。以将像素阵列部1的垂直信号线30A在垂直方向上进行4分割的情况为例，表示(a)垂直地址的时间依赖性、(b)检测选择电路450的常时接通(ON)的情况下的动作例、(c)检测选择电路450仅在对相应于像素阵列部1的多个像素信号进行处理的期间接通的情况下的动作例。(a)的实线表示每行的读出定时。

由此，通过(c)的动作，不需要将检测选择电路450常时接通，能够实现低功耗。另外，能够以卷帘快门方式和全局快门方式双方实施。

[基于像素电路和检测选择电路的层叠BSI的构成例]

说明实施方式1和实施方式2的基于像素电路和检测选择电路的层叠BSI的构成例。

图29、图33A、图33B、图34A、图34B是表示将实施方式2的固体摄像装置构成为层叠背面照射型图像传感器的例子的图。该图的固体摄像装置包括被贴合的第1半导体芯片和第2半导体芯片或多个半导体芯片。第1半导体芯片和第2半导体芯片在各自的布线层侧的面被相互贴合。图中的Pix表示像素电路3，SH表示采样保持电路SH10。

第1半导体芯片在该图中被记作像素芯片，包括作为背面照射型CMOS图像传感器的固体摄像装置100的主要部分。该第1半导体芯片具备各像素电路3的光电二极管PD。

第2半导体芯片在该图中被记作逻辑芯片A、逻辑芯片B，包括例如信号处理部70等的主要的模拟电路、逻辑电路。该第2半导体芯片能够具备列检测选择电路、采样保持电路SH10。

在这样的固体摄像装置100中，作为层叠BSI型CIS能够在像素芯片上搭载像素电路3，在逻辑芯片上搭载上述列检测选择电路27。即，可以在像素芯片中按每个像素电路3搭载PD，在逻辑芯片中构成列检测选择电路27，能够将像素信号直接读出到列检测选择电路27中，所以特别在实施方式2中将像素阵列部1的垂直信号线30A在垂直方向上分割为多个，所以能够将垂直信号线30A的寄生电阻、寄生电容大幅地减小，能够使收敛时间高速化。进而，对于来自像素阵列部1的多个像素信号，由列检测选择电路27选择至少最优的1个像素信号。由此，能够减少在垂直信号线30A中收敛的像素信号数量、进行AD变换的像素信号数量，所以能够削减收敛时间及信号处理所需要的时间、功率，能够实现高速化及低功率化。像素芯片和逻辑芯片具体而言也可以设置图30、图31中记载的接合A、B。

图29、图33A、图33B、图34A、图34B是表示将实施方式2的固体摄像装置构成为层叠背面照射型图像传感器的例子的图。做成层叠BSI型CIS，搭载像素芯片的各像素，将像素阵列部1的垂直信号线30A在垂直方向上分割为多个，以与分割后的像素阵列部1对应的方式在逻辑芯片上搭载列检测选择电路27。并且，在像素芯片或逻辑芯片上搭载AD变换电路26。

图29、图34A、图34B是表示将实施方式2的固体摄像装置构成为层叠背面照射型图像传感器的例子的图。做成层叠BSI型CIS，搭载像素芯片的各像素，将像素阵列部1的垂直信号线30A在垂直方向上分割为多个，以与分割后的像素阵列部1对应的方式在逻辑芯片B上搭载列检测选择电路27，在像素阵列部1与列检测选择电路27之间的逻辑芯片A上搭载采样保持电路10。并且，在像素芯片、逻辑芯片A或逻辑芯片B上搭载AD变换电路26。

可以在像素芯片中按每个像素电路3搭载PD，在逻辑芯片中构成列检测选择电路27，如图29所示，将像素阵列部1的垂直信号线30A在垂直方向上分割为多个，所以垂直信号线30A的寄生电阻、寄生电容由于其长度物理性地变短而能够大幅地减小。因此，例如如图30、图31所示，如果将垂直信号线30A在垂直方向上4分割为多个，则像素信号的读出时间能够将收敛时间缩短到1/4倍。进而，由于能够将该像素信号直接读出到检测选择电路450，所以对于来自像素阵列部1的多个像素信号，由列检测选择电路27选择至少最优的1个像素信号。

因此，以往在多个像素信号的情况下，需要垂直信号线19B的多次的收敛时间，AD变换电路26中的进行AD变换的信号处理所需要的时间需要多次，但根据实施方式2，通过将多个像素信号选择为至少1个像素信号，垂直信号线19B的收敛时间减少为至少1次，AD变换电路26中的进行AD变换的信号处理所需要的时间也能够减少为至少1次。因此，能够实现高速化及低功率化。

关于像素芯片与逻辑芯片的接合，在图29中，像素芯片的分割后的各个像素阵列部1的垂直信号线30A经由接合A被输入到检测选择电路450，输出连接于垂直信号线19B，输入到列AD电路25中。

关于像素芯片与逻辑芯片的接合，在图30中，像素芯片的分割后的各个像素阵列部1的垂直信号线30A经由接合A、B被输入到两个检测选择电路450中，输出连接于垂直信号线19B，输入到列AD电路25中。在一方的检测选择电路450的第1检测电路401检测的期间，由另一方的选择电路进行信号选择而按每行以滚动方式读出，能够实现高速化。

(实施方式3A)

图36是表示应用了实施方式1至2的固体摄像装置100的摄像装置200的构成例的图。该图的摄像装置是相机系统，具备固体摄像装置100、包括透镜的摄像光学系统202、信号处理部203、驱动电路204及系统控制部205。

在摄像装置200中，使用实施方式1至2的固体摄像装置100。

此外，驱动电路204从系统控制部205接受与驱动模式相应的控制信号，向固体摄像装置100供给驱动模式信号。在被供给了驱动模式信号的固体摄像装置100中，产生与驱动模式信号对应的驱动脉冲，供给到固体摄像装置100内的各块。

此外，信号处理部203接受从固体摄像装置100输出的图像信号，对该图像信号进行各种信号处理。

这样，本实施方式的摄像装置具备上述的固体摄像装置100、向固体摄像装置100引导来自被摄体的入射光的摄像光学系统202、以及对来自固体摄像装置100的输出信号进行处理的信号处理部203。

(实施方式3B)

图37是表示有关实施方式3B的测距摄像装置300的构成例的框图。测距的对象物是190。

测距摄像装置300具备光源驱动器150、光源部160、光学透镜170、信号处理电路180和固体摄像装置100。

在测距摄像装置300中，使用实施方式1至2的固体摄像装置100。

光源驱动器150按照指示从固体摄像装置100的发光的信号，向光源部160供给驱动信号。

光源部160按照光源驱动器150的驱动信号，产生测距用的脉冲光。

透镜170是用于将与来自光源部160的脉冲光对应的对象物190的反射脉冲光聚光的透镜。

信号处理电路180基于从固体摄像装置100接受到的信号，通过运算求出到对象物190的距离。

固体摄像装置100对于对象物190，在背景光下从光源部160照射近红外光。来自对象物190的反射光经由光学透镜170向像素阵列部10入射。向像素阵列部1入射的反射光被成像，该被成像的光学图像被变换为像素信号。固体摄像装置100的输出由信号处理电路180变换为距离数据，根据用途也被变换为可视的距离图像或亮度图像。

工业实用性

本公开涉及固体摄像装置以及将固体摄像装置用作摄像设备的摄影装置、测距摄像装置，例如适合于摄像机、数字相机及测距系统等。

标号说明

26AD变换电路

3、3a、3b像素电路

450 检测选择电路

400 选择电路

401第1检测电路

402第2检测电路

411、419、421比较器

19B垂直信号线

30A 垂直信号线

70 信号处理部

76 WDR合成电路

C0积蓄电容元件

C1第1积蓄电容元件

C2第2积蓄电容元件

GC1第1增益控制晶体管

GC2第2增益控制晶体管

FD0、FD1、FD2电荷积蓄部

OF溢流元件

PD光电二极管

RS复位晶体管

SF1第1放大晶体管

SF2第2放大晶体管

SH10、SH412、SH430采样保持电路

TG转送晶体管

Claims (20)

1.一种固体摄像装置，其中，具备：

像素电路；

检测选择电路；以及

AD变换电路，

上述像素电路输出与相互不同的增益或灵敏度对应的多个像素信号，

上述检测选择电路通过将上述多个像素信号中的1个或多个像素信号与基准值进行比较，生成指示上述多个像素信号中包含的像素信号的选择的信号选择信号，

上述检测选择电路具有保持上述多个像素信号的采样保持电路，基于上述信号选择信号，从保持在上述采样保持电路中的上述多个像素信号中选择某一个像素信号，

上述检测选择电路配置在对被选择的像素信号进行AD变换的上述AD变换电路的前级。

2.如权利要求1所述的固体摄像装置，其中，具备：

第1半导体芯片，具有包括多个上述像素电路及垂直信号线的像素阵列；以及

第2半导体芯片，具有上述检测选择电路，层叠在上述第1半导体芯片上，

上述像素阵列及上述垂直信号线被分割为多个，

针对被分割的上述像素阵列的每一个，具备上述检测选择电路。

3.如权利要求1所述的固体摄像装置，其中，

上述多个像素信号包括低照度用的第1像素信号、中照度用的第2像素信号、高照度用的第3像素信号，

上述固体摄像装置还具备合成电路，该合成电路基于被选择的像素信号，通过插补处理求出未被选择的像素信号，并将被选择的像素信号与通过插补处理求出的其他的像素信号进行合成，

上述检测选择电路中的上述基准值包括第1基准值及第2基准值，

上述第1基准值包含与上述第1像素信号的饱和电平的紧前的边界部的电平对应的上述第2像素信号的电平所对应的值，

上述第2基准值对应于上述第2像素信号的饱和电平的紧前的边界部的电平。

4.如权利要求3所述的固体摄像装置，其中，

上述第1基准值包含与上述第1像素信号的饱和电平的紧前的边界部的电平对应的值。

5.如权利要求1～4中任一项所述的固体摄像装置，其中，

具有保持上述采样保持电路的上述多个像素信号的多个采样保持元件，

上述检测选择电路在由上述信号选择信号指示的像素信号处于包含上述基准值的规定范围内的情况下，将由上述信号选择信号指示的像素信号和其他的像素信号以α比(1－α)的合成比率进行混合，将混合后的信号作为由上述信号选择信号指示的像素信号来输出，其中α是0以上且1以下的实数，

上述α根据由上述信号选择信号指示的像素信号的电平与上述基准值的差分来决定，

与上述多个像素信号对应的上述多个采样保持元件的电容比是上述多个像素信号的在上述像素电路内从原来的信号电荷变换为电压值的增益的反比。

6.如权利要求1～4中任一项所述的固体摄像装置，其中，

上述采样保持电路，与上述多个像素信号的每一个对应地具备复位成分用和信号成分用的两个采样保持用电容元件，

上述检测选择电路将从信号成分减去复位成分而得到的像素信号电平与上述基准值进行比较。

7.如权利要求1～4中任一项所述的固体摄像装置，其中，

上述基准值根据上述AD变换电路中的AD变换的增益来决定。

8.如权利要求1～4中任一项所述的固体摄像装置，其中，具有：

参照信号生成部，同时生成与上述多个像素信号对应的多个RAMP信号；以及

选择开关，选择上述多个RAMP信号中的1个并向上述AD变换电路输出，

上述选择开关根据上述信号选择信号，选择上述多个RAMP信号中的1个。

9.如权利要求1～4中任一项所述的固体摄像装置，其中，

上述检测选择电路针对滤色器的排列的单位所包含的像素，生成相同的信号选择信号。

10.如权利要求1～4中任一项所述的固体摄像装置，其中，

上述检测选择电路具有：

检测电路，生成上述信号选择信号；以及

选择电路，具有上述采样保持电路，基于上述信号选择信号，从保持在上述采样保持电路中的上述多个像素信号中选择某一个像素信号。

11.如权利要求10所述的固体摄像装置，其中，

按每个上述像素电路具备多个上述选择电路和上述检测电路之组，

一个组的检测电路和其他组的选择电路在时间上并行地动作。

12.如权利要求3或4所述的固体摄像装置，其中，

上述检测选择电路具备比较器，

上述比较器的输入的一端被输入来自像素电路的上述第2像素信号的复位成分而实施自动调零，

接着，上述比较器的输入的一端被输入来自像素电路的上述第2像素信号的信号成分，

上述比较器的输入的另一端被输入上述第1基准值或上述第2基准值，

上述检测选择电路对于上述第2像素信号与上述第1基准值的比较动作、以及上述第2像素信号与上述第2基准值的比较动作，用多个上述比较器并行地执行或用1个上述比较器依次执行。

13.如权利要求1～4中任一项所述的固体摄像装置，其中，

上述检测选择电路生成指示两个像素信号的选择的信号选择信号。

14.如权利要求1～4中任一项所述的固体摄像装置，其中，

上述检测选择电路将所选择的像素信号经由垂直信号线输出到上述AD变换电路，

上述检测选择电路生成与上述信号选择信号相同意思的增益选择信号，

在从上述检测选择电路向上述AD变换电路的上述增益选择信号的传送和从上述检测选择电路向上述AD变换电路的上述像素信号的传送中，分时地兼用上述垂直信号线。

15.如权利要求3或4所述的固体摄像装置，其中，

上述第1基准值及上述第2基准值根据前帧的信号选择信号被调整为拥有如下的滞后特性：使与前帧的信号选择信号所指示的像素信号具有相同的增益或灵敏度的像素信号在当前帧中容易被选择。

16.如权利要求1～4中任一项所述的固体摄像装置，其中，

上述像素电路具有用于输出上述多个像素信号的第1放大晶体管，

上述检测选择电路具有输出上述信号选择信号所指示的像素信号的第2放大晶体管，

上述第2放大晶体管的面积比上述第1放大晶体管的面积大。

17.如权利要求1～4中任一项所述的固体摄像装置，其中，

来自上述检测选择电路的垂直信号线配置在电源的布线层或接地电位的布线层上。

18.如权利要求1～4中任一项所述的固体摄像装置，其中，具备：

第1半导体芯片，具有包括多个上述像素电路及垂直信号线的像素阵列；以及

第2半导体芯片，具有上述检测选择电路，层叠在上述第1半导体芯片上，

上述垂直信号线按上述像素阵列的垂直方向的每一行被分割，

按每个上述像素电路具备上述检测选择电路。

19.一种摄像装置，其中，具备：

权利要求1～4中任一项所述的固体摄像装置，拍摄被摄体；

摄像光学系统，从上述被摄体向上述固体摄像装置引导入射光；以及

信号处理部，对来自上述固体摄像装置的输出信号进行处理。

20.一种测距摄像装置，其中，具备：

权利要求1～4中任一项所述的固体摄像装置，对光源部进行驱动控制而向对象物照射脉冲光，拍摄来自上述对象物的反射光；

摄像光学系统，从上述对象物向上述固体摄像装置引导上述反射光；以及

信号处理部，对来自上述固体摄像装置的输出信号进行处理。