CN117394972B - 传输时延的确定方法、系统及处理芯片 - Google Patents
传输时延的确定方法、系统及处理芯片 Download PDFInfo
- Publication number
- CN117394972B CN117394972B CN202311381735.9A CN202311381735A CN117394972B CN 117394972 B CN117394972 B CN 117394972B CN 202311381735 A CN202311381735 A CN 202311381735A CN 117394972 B CN117394972 B CN 117394972B
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- clock device
- timing signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 110
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000012545 processing Methods 0.000 title claims abstract description 32
- 238000005259 measurement Methods 0.000 claims abstract description 166
- 230000000737 periodic effect Effects 0.000 claims abstract description 16
- 230000008054 signal transmission Effects 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 18
- 238000004891 communication Methods 0.000 description 5
- 238000004590 computer program Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请提供的传输时延的确定方法、系统及处理芯片,该方法包括:第一时钟设备向第二时钟设备发送第一计时信号和第一测量信号,并确定发送第一测量信号的第一时间;其中,第一计时信号为第一时钟设备生成的用于指示时间的周期信号;第一时钟设备接收第二时钟设备返回的第二测量信号和第二计时信号;其中,第二测量信号为第二时钟设备在检测到第一测量信号后,检测到第一计时信号时所发出的第一测量信号;第一时钟设备确定第二时间;其中,第二时间用于指示确定接收到第二测量信号和第二计时信号的时间;根据第一时间和第二时间,确定传输时延。上述方法,无需提前获知设备间的传输距离,适用范围较广。
Description
技术领域
本申请涉及电子技术领域,尤其涉及一种传输时延的确定方法、系统及处理芯片。
背景技术
目前,多个设备之间的时钟同步有利于确保设备之间数据传输、任务下发等处理的准确性。在进行时钟同步时,通常需要准确获取设备之间的数据传输时延,对设备中的计时信号所指示的时间进行调整,进而确保不同设备的计时信号同步。
因此,如何获取设备之间的传输时延是一个亟需解决的问题。
发明内容
本申请提供的传输时延的确定方法、系统及处理芯片,用以确定两个时钟设备之间的传输时延。
第一方面,本申请提供一种传输时延的确定方法,所述方法包括:
第一时钟设备向第二时钟设备发送第一计时信号和第一测量信号,并确定发送所述第一测量信号的第一时间;其中,所述第一计时信号为所述第一时钟设备生成的用于指示时间的周期信号;
所述第二时钟设备向第一时钟设备发送第二测量信号和第二计时信号;其中,所述第二测量信号为所述第二时钟设备在检测到所述第一测量信号后,检测到所述第一计时信号时所发出的第一测量信号;所述第二计时信号为所述第二时钟设备检测到所述第一测量信号后所检测到的第一计时信号;
所述第一时钟设备确定第二时间;其中,所述第二时间用于指示确定接收到所述第二测量信号和所述第二计时信号的时间;
所述第一时钟设备根据所述第一时间和所述第二时间,确定传输时延;其中,所述传输时延用于表征所述第一时钟设备和所述第二时钟设备之间的信号传输耗时。
第二方面,本申请提供一种时序同步方法,所述方法包括:
第一时钟设备向第二时钟设备发送传输时延,其中,所述传输时延为根据第一方面所述的方法所确定的;
所述第二时钟设备根据所述传输时延,对所述第二时钟设备所生成的第三计时信号进行时钟同步处理,得到第五计时信号;其中,所述第三计时信号为所述第二时钟设备生成的原本用于指示时间的周期信号。
第三方面,本申请提供一种时钟系统,所述系统中包括多个时钟设备;所述多个时钟设备中至少存在两个时钟设备之间两两相互连接;相互连接的两个时钟设备中的一个时钟设备可执行如第一方面所述的方法中的第一时钟设备所执行的步骤,所述相互连接的两个时钟设备中的另一时钟设备可执行如第一方面中任一项所述的方法中的第二时钟设备所执行的步骤。
第四方面,本申请提供一种处理器芯片,所述处理器芯片用于执行如第一方面所述的方法;或者,所述处理器芯片用于执行如第二方面所述的方法。
第五方面,本申请提供一种时钟设备,包括:处理器,以及与所述处理器通信连接的存储器;
所述存储器存储计算机执行指令;
所述处理器执行所述存储器存储的计算机执行指令,以实现如第一方面中所述的方法或者,执行所述存储器存储的计算机执行指令,以实现如第二方面中所述的方法。
第六方面,本申请提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,所述计算机执行指令被处理器执行时用于实现如第一方面中所述的方法;或者,所述计算机执行指令被处理器执行时用于实现如第二方面中所述的方法。
第七方面,本申请提供一种计算机程序产品,计算机程序产品包括计算机程序,该计算机程序被处理器执行时实现如第一方面中所述的方法;或者,该计算机程序被处理器执行时实现如第二方面中所述的方法。
本申请提供的传输时延的确定方法、系统及处理芯片,该方法包括:第一时钟设备向第二时钟设备发送第一计时信号和第一测量信号,并确定发送所述第一测量信号的第一时间;其中,所述第一计时信号为所述第一时钟设备生成的用于指示时间的周期信号;第二时钟设备向第一时钟设备发送第二测量信号和第二计时信号;其中,所述第二测量信号为所述第二时钟设备在检测到所述第一测量信号后,检测到所述第一计时信号时所发出的第一测量信号;所述第二计时信号为所述第二时钟设备检测到所述第一测量信号后所检测到的第一计时信号;确定第二时间;其中,所述第二时间用于指示确定接收到所述第二测量信号和所述第二计时信号的时间;第一时钟设备根据所述第一时间和所述第二时间,确定传输时延;其中,所述传输时延用于表征所述第一时钟设备和所述第二时钟设备之间的信号传输耗时。本实施例中的方法,对时钟设备的处理能力的要求较低,实现起来较为简单。且上述传输时延的确定方法,无需提前获知设备间的传输距离,适用范围较广。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的一种传输时延的确定方法的流程示意图;
图2为本申请实施例提供的又一种传输时延的确定方法的流程示意图;
图3为本申请实施例提供的一种信号编码方式的示例图;
图4为本申请实施例提供的一种信号变化示意图;
图5为本申请实施例提供的一种时序同步方法的流程示意图;
图6为本申请实施例提供的一种信号调整示意图;
图7为本申请实施例提供的一种测量信号传输示意图;
图8为本申请实施例提供的一种时钟系统的结构示意图;
图9为本申请实施例中提供的又一种时钟系统的结构示意图;
图10为本申请实施例中提供的一种时钟设备的结构示意图。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
目前,不同设备之间的计时信号在经过一定时段的时钟频率偏移之后,通常会出现计时信号不同步的现象,即使经过了准确的时钟信息同步处理,在一段时间之后,各设备之间仍会存在时钟差异。如何及时确定设备之间的信号传输时延,是一个亟需解决的问题。
相关技术中,通常采用主从结构进行时钟同步。即,主从时钟设备采用同一计时信号计时。主时钟设备通过自身所配置的计时信号(即,主时钟设备的计时基准)接口,将计时信号发送至与主时钟设备连接的从时钟设备。在从时钟设备接收到上述计时信号之后,需要根据主时钟设备和从时钟设备之间已知的物理路径上的传输时延,以及所接收到的计时信号,对从时钟设备本地的时间信息进行维护补偿。由于主从设备采用了是同一计时信号,进而可以避免二者之间的时钟频率差异所导致的时钟不同步的现象。但上述方案需要确保主从时钟设备之间的物理传输时延固定且已知,并且,当主时钟设备连接多个从时钟设备时,主时钟设备与各时钟设备之间的物理传输时延也需要固定,进而导致时钟系统之间无法进行灵活的主从设备切换。当主时钟设备发生故障时,其余从时钟设备之间也无法完成时钟同步。
在另一种可能的实现方式中,主时钟设备和从时钟设备各自采用不同的计时信号进行计时,并通过周期性地测量主从时钟设备之间的时延,并将主时钟设备的时间信息周期性地发送至从时钟设备,以便时钟设备对自身的计时信号进行纠正,完成时钟同步。然而上述方式中主从时钟设备的时钟同步通常基于网络通路传输信息而非物理传输,网络通路质量的好还直接影响到主从时钟设备之间的时钟同步的准确性,在网络通路堵塞的情况下,时钟同步的准确性较差。
本申请中,在确定两个设备之间的传输时延时,可以由第一时钟设备基于物理连接通路,向第二时钟设备发送第一时钟设备所产生的第一计时信号以及第一测量信号,并记录发送第一测量信号的第一时间。之后,由第二时钟设备在其接收到的第一计时信号的触发下,向第一时钟设备反馈其接收到的第一测量信号(即,上述第二测量信号),并反馈其接收到的第一计时信号(即,第二计时信号)。第一时钟设备在接收第二测量信号之后,在其接收到的第二计时信号的触发下,确定当前的第二时间。之后,再根据第一时间和第二时间,确定传输时延,上述方式避免了需要提前已知物理传输时延进行时钟同步处理的缺陷,并且也可以避免基于网络传输信息所导致的容易造成信息传输丢失的问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本申请的实施例进行描述。
图1为本申请实施例提供的一种传输时延的确定方法的流程示意图,如图1所示,该方法包括以下步骤:
S101、第一时钟设备向第二时钟设备发送第一计时信号和第一测量信号,并确定发送第一测量信号的第一时间;其中,第一计时信号为第一时钟设备生成的用于指示时间的周期信号。
示例性地,其中,第一时钟设备随着时间的推移,生成用于指示时间的周期性的第一计时信号。例如,在实际应用中,第一时钟设备确定每经过N个时钟周期时,都会控制第一计时信号从低电平状态切换至高电平状态,当再次经过1个时钟周期之后,会控制第一计时信号从高电平状态切换至低电平状态,进而第一计时信号每次处于高电平状态时,都会进行一个时间信息的计数,确定该高电平状态的第一计时信号所对应的实际时间。
本实施例中的第一测量信号可以理解为用于指示进行传输时延测量的信号。当第一时钟设备需要确定与第二时钟设备之间的传输时延时,第一时钟设备可以向第二时钟设备发送自身计时所依赖的第一计时信号,以及第一测量信号至第二时钟设备。并且,在发送第一测量信号的同时,记录发送第一测量信号的第一时间。需要说明的是,此时的第一时间为基于第一时钟设备自身的第一计时信号所指示的时间所确定的。
S102、第二时钟设备向第一时钟设备发送第二测量信号和第二计时信号;其中,第二测量信号为第二时钟设备在检测到第一测量信号后,检测到第一计时信号时所发出的第一测量信号;第二计时信号为第二时钟设备检测到第一测量信号后所检测到的第一计时信号。
示例性地,在第二时钟设备接收到第一时钟设备所发送的第一测量信号之后,若第二时钟设备再次检测到第一时钟设备发送的第一计时信号,则第二时钟设备会将接收到的第一测量信号作为第二测量信号返回至第一时钟设备。并且,在第二时钟设备反馈第一测量信号时,也会将第二时钟设备在检测到第一测量信号之后所检测到的第一计时信号作为第二计时信号发送至第一时钟设备。
S103、第一时钟设备确定第二时间;其中,第二时间用于指示确定接收到第二测量信号和第二计时信号的时间。
示例性地,由于第二时钟设备在发送第二测量信号和第二计时信号时,首先会反馈第二测量信号,之后,才会将检测到第一测量信号之后所检测到的第一计时信号作为第二计时信号发出,因此,当第一时钟设备接收到上述第二测量信号和第二计时信号之后,会记录接收到第二计时信号的时间为第二时间。
S104、第一时钟设备根据第一时间和第二时间,确定传输时延;其中,传输时延用于表征第一时钟设备和第二时钟设备之间的信号传输耗时。
示例性地,在第一时钟设备确定处第一时间和第二时间之后,可以结合第一时间和爹时间确定第一时钟设备和第二时钟设备之间的传输时延。
具体地,在一个实施例中,由于第一时间和第二时间之间所间隔的时间为第一时钟设备和第二时钟设备进行信号传输往返一次的时间,进而可以将第二时间和第一时间的差值的一半作为两个设备之间的传输时延。
可以理解的是,本实施例中,通过在两个时钟设备之间传输测量信号以及计时信号的方式,确定两个时钟设备之间的传输时延。并且在测量两个设备之间的传输时延时,第二时钟设备在检测到第一时钟设备发送的第一测量信号之后,会等待到再次检测到第一计时信号之后,才会将接收到的第一测量信号作为第二测量信号反馈至第一时钟设备,进而,通过上述设计可以减少对第二时钟设备的处理能力的要求。同样地,第二时钟设备在反馈第二测量信号时,也会将接收到的第一计时信号作为第二计时信号反馈至第一时钟设备,以便在第一时钟设备检测到反馈的第二反馈信号之后,若再次检测到第二计时信号,则会进行第二时间的计时处理。相比于在时钟设备接收到测量信号之后,立刻进行测量信号的反馈或者计时处理的方式,本实施例中的方法,对时钟设备的处理能力的要求较低,实现起来较为简单。且上述传输时延的确定方法,无需提前获知或者固定设备间的传输距离,适用范围较广。
图2为本申请实施例提供的又一种传输时延的确定方法的流程示意图,如图2所示,该方法包括以下步骤:
S201、第一时钟设备对第一计时信号和第一测量信号进行编码处理,得到处理后的信号;其中,处理后的信号用于指示第一计时信号和第一测量信号;第一计时信号为第一时钟设备生成的用于指示时间的周期信号。
示例性地,本实施例中所提供的方法的执行主体为第一时钟设备。并且,本实施例中的第一时钟设备具有第一端口。
需要说明的是,为了避免第一时钟设备中的需要用于传输信号的端口较多的问题,本实施例中,第一时钟设备会将需要发送的第一计时信号和第一测量信号进行编码之后,得到一个处理后的信号,即,将原本可以通过两个信号传输端口分别传输的第一计时信号和第一测量信号,编码至同一个端口处进行信号的传输。
举例来说,在进行编码时,处理信号中,可以根据不同的电平变化频率来表征两个不同的信号,例如,1001可以表征第一计时信号,1101可以用于表征第一测量信号,其中,1表征高电平,0表征低电平。需要说明的是,本实施例中对于编码方式不做具体限制。
一个示例中,处理后的信号中具有第一脉冲宽度的子信号用于指示第一计时信号;处理后的信号中具有第二脉冲宽度的子信号用于指示第一测量信号。
示例性地,本实施例中,在对第一计时信号和第一测量信号进行编码时,在处理信号中可以采用不同的脉冲宽度来表征上述两个信号。
举例来说,图3为本申请实施例提供的一种信号编码方式的示例图。如图3所示,图中包括有时钟信号、第一计时信号、第一测量信号以及编码后的信号。其中,第一计时信号随着时钟信号的不断产生,周期性地进行计时,即周期性地将低电平切换为高电平。在某一时刻下,当仅检测到第一计时信号时,则对应地在第一计时信号之后的下一个时钟周期处产生一个与第一计时信号具有相同脉冲宽度的信号。某一时刻下,若同时检测到第一计时信号和第一测量信号,则在检测到上述两个信号之后的生成一个脉冲宽度大于原本第一计时信号的脉冲宽度的信号。
可以理解的是,本实施例中采用不同的脉冲宽度在同一个信号中表征两个不同的信号,可以降低信号编码的复杂性,以及后续时钟设备信号识别的复杂性,以便及时获取到信号传输的传输时延。
S202、第一时钟设备基于第一端口,向第二时钟设备发送处理后的信号。其中,第一计时信号为第一时钟设备生成的用于指示时间的周期信号。
示例性地,在第一时钟设备获取到处理后的信号之后,可以将处理后的信号通过第一端口发送至第二时钟设备。
可以理解的是,本实施例中,通过对第一计时信号和第一测量信号进行编码处理,以便第一计时信号和第一测量信号可以采用同一个信号端口发出,进而有利于减少时钟设备的需要设计的端口数量。
需要说明的是,本实施例中所提供的第一时钟设备发送第一计时信号和第一测量信号的方法,也可以应用于第二时钟设备,即,第二时钟设备也可以采用上述编码方式,向第一时钟设备反馈第二测量信号和第二计时信号,进而减少第二时钟设备所需要的端口数量。
S203、第二时钟设备向第一时钟设备发送第二测量信号和第二计时信号。
S204、第一时钟设备确定第二时间;确定第二时间;其中,第二测量信号为第二时钟设备在检测到第一测量信号后,检测到第一计时信号时所发出的第一测量信号;第二计时信号为第二时钟设备检测到第一测量信号后所检测到的第一计时信号。
示例性地,步骤S203-S204可以参见步骤S102以及步骤S103,此处不再赘述。
S205、第一时钟设备确定第一取值;其中,第一取值为发送第一测量信号时,第一测量信号与位于第一测量信号之前的第一计时信号之间间隔的时钟周期的数量;时钟周期为第一时钟设备和第二时钟设备各自所对应的时钟信号所对应的周期。第一时钟设备用于周期性的确定第一计时信号的每一个信号周期的周期结束时间;第一时间为发送第一测量信号时第一计时信号所处的信号周期的周期结束时间;第二时间为接收第二计时信号时第一计时信号所处的信号周期的周期结束时间。
示例性地,本实施例中的第一时钟设备不仅可以根据所接收到的时钟信号,周期性地产生第一计时信号,同时,还会根据第一计时信号周期性地确定出第一计时信号所对应的时间信息,即第一计时信号所对应的信号周期结束时的结束时间。例如,当第一计时信号高电平有效时,则可以将第一计时信号从高电平切换至低电平的时间确定为其所处的信号周期所对应的周期结束时间。
进而,当第一时钟设备发送第一测量信号时,可以将发送第一测量信号时所对应的第一计时信号所处的信号周期的周期结束时间作为第一时间。同样地,第二时间可以理解为第一时钟设备检测到第二测量信号后,又检测到第二计时信号时,所对应的第一计时信号所对应的信号周期的周期结束时间。
在确定传输时延时,第一时间和第二时间仅代表了其所对应的第一计时信号所处的周期所对应的时间信息。
由于第一测量信号发送的时间并不一定和第一计时信号同步,因此,需要确定发送第一测量信号时所对应的第一取值。其中,第一取值可以用于表征发送第一测量信号的时间和发送第一测量信号的前一个第一计时信号之间的所间隔的时钟周期数量。
S206、第一时钟设备确定第二取值;其中,第二取值为接收第二计时信号时,第二计时信号与位于第二计时信号之前的第一计时信号之间间隔的时钟周期的数量。
同样地,本实施例中,进一步还需要确定接收到第二计时信号时,与该时刻下第一时钟设备所产生的第一计时信号之间的间隔的信号周期。
S207、第一时钟设备根据第一取值、第二取值、第一时间、第二时间、第一计时信号的信号周期对应的时长以及第三取值,确定传输时延;第三取值为第一计时信号的周期时长和时钟信号的时钟周期时长二者相除后的结果。
示例性地,在确定出上述信息之后,第一时钟设备可以根据上述信息,确定出二者之间的传输时延。具体的,可以根据第一取值,确定出第一时间所指示的时间信息是否为发出第一测量信号的准确时间。
举例来说,如图4所示,图4为本申请实施例提供的一种信号变化示意图。图中,第一时钟设备的时钟端,用于接收时钟信号。第一时钟设备的时间信息,为上述实施例中所提及的第一时钟设备周期性确定的第一计时信号的周期结束时间,图中,一个第一计时信号所对应的时间信息为16,随着时间的递增,时间信息的取值也会逐步随着第一计时信号递增(例如,图中的时间信息从48变化至144)。计数信号为第一时钟设备用于记录两个第一计时信号之间所间隔的时钟周期的个数随时间的变化的信号。图中,第一计时信号所对应的周期为4个时钟周期,即为时钟信号所对应的周期的4倍,进而,计数信号从1-4发送周期性的变化。
在确定传输时延时,第一时间和第二时间仅代表了其所对应的第一计时信号所处的周期所对应的时间信息,如图4所示,第一时间为图中的T1=48,第二时间为图中的T2=128。
由于第一测量信号发送的时间并不一定和第一计时信号同步,因此,也需要确定发送第一测量信号时所对应的第一取值。其中,第一取值可以用于表征发送第一测量信号的时间和发送第一测量信号的前一个第一计时信号之间的所间隔的时钟周期数量。例如,如图4所示,发送第一测量信号与第一计时信号对齐,并且由于第一计时信号的周期为4个时钟周期,则表征第一测量信号和前一第一计时信号之间的时钟周期也为4,则可以将4作为第一取值。同样地,根据图4可以确定出接收到第二计时信号时和该信号所对应的前一第一计时信号之间所间隔为两个时钟周期,则第二取值为2。
图4中,由于第一时间T1=48记录的时间为与其对应的第一计时信号从高电平切换至低电平的结束时间,而第一取值为4,与第一计时信号的时钟周期相同,则表征第一计时信号第一测量信号与第一计时信号对齐,可以确定第一时间T1=48,为第一测量信号发送的准确时间。
图4中,第二时间T2=128记录的时间为与其对应的第一计时信号从高电平切换至低电平的结束时间,而第二取值为2,小于第一计时信号的时钟周期,则表征第二时间T2=128所记录的时间大于第二计时信号的实际接收到的时间。
进而,第一时钟设备首先可以确定出第二时间和第一时间二者的差值。之后,再根据差值和第一计时信号的时钟周期对应的时长,确定出第一时间和第二时间之间间隔了多少个第一计时信号的信号周期。并且,根据第二取值,确定出第二时间大于第二计时信号的实际接收到的时间,因此,实际的时钟周期间隔数量为上述基于第一时间、第二时间以及第一计时信号的时钟周期的时长所确定的周期数减1后的取值。之后,确定出实际间隔的周期数之后,可以根据周期数、第一计时信号所对应的时钟周期的数量(即,第三取值,例如,图4中为4)以及第二取值,确定出实际发送第一测量信号和实际接收到第一计时信号之间所间隔的时钟周期的数量,进而将时钟周期数量的一半作为传输时延。
即,通过以下公式得到得到图4中的信号传输时延为9个时钟周期。
并且,图4中还可以用于表征传输时延确定过程中两个时钟设备之间的信号流转示意图。其中,第一时钟设备侧的第一计时信号和第一测量信号为第一时钟设备内部所产生的。第一时钟设备的第一端口输出的信号(即,图中编码信号1)为基于第一计时信号和第一测量信号编码处理后所得到的处理信号。
在经过一段的时延之后,第二时钟设备的接收端接收到第一时钟设备的第一端口输出的处理后的信号(即,图中的编码信号2),对编码信号2进行解码,并识别出其中的所包含的第一计时信号和第一测量信号,即图中第二时钟设备中所对应的第二计时信号和第二测量信号。之后,第二时钟设备对第二计时信号和第二测量信号进行编码处理,得到编码信号(即,图中的编码信号3),其中,编码信号中同样用不同的脉冲宽度来表征第二计时信号和第二测量信号。之后,由第二时钟设备的发送端将编码信号3发送至第一时钟设备的第二端口。
第一时钟设备的第二端口在经过一定的时延之后,会接收到第二时钟设备发送的编码信号3。图中,用编码信号4指示第一时钟设备接收到的编码信号。并且,第一时钟设备会在检测到一个宽脉冲信号和与宽脉冲信号相连接的窄脉冲信号之后,会将在脉冲信号后一个时间周期记为第二时间。其中,信号1为对编码信号4进行解码所得到的第二计时信号,信号2为对编码信号4进行解码所得到的第二测量信号。此时,所对应的时间信息为T2=128,所对应的第二取值为2。
可以理解的是,本实施例中,当根据第二时间和第一时间,确定传输时延时,可以根据第一时间、第二时间、第一计时信号所对应的时钟周期数、第一取值和第二取值,确定出以时钟周期为单位的传输时延,进而方便第一时钟设备对第一计时信号或者第二时钟设备对生成的计时信号进行信号补偿,以确保第一时钟设备和第二时钟设备各自所产生的计时信号同步。
需要说明的是,上述图4中的第一计时信号和第一测量信号二者之间时钟对齐仅为举例描述,实际应用中也可以不对齐。
在一种可能的实现方式中,还包括如下步骤:第二时钟设备向第一时钟设备发送第三计时信号和第三测量信号,并确定发送第三测量信号的第三时间;其中,第三计时信号为第二时钟设备生成的原本用于指示时间的周期信号;第一时钟设备向第一时钟设备发送第四测量信号和第四计时信号;其中,第四测量信号为第一时钟设备在检测到第三测量信号后,检测到第三计时信号时所发出的第三测量信号;第四计时信号为第一时钟设备检测到第三测量信号后所检测到的第三计时信号;第二时钟设备确定第四时间;其中,第四时间用于指示确定接收到第四测量信号和第四计时信号的时间;第二时钟设备根据第三时间和第四时间,确定传输损耗;其中,传输损耗用于表征第一时钟设备和第二时钟设备之间的信号传输耗时。
示例性地,在上述实施例中,第一时钟设备可以通过向第二时钟设备发送第一计时信号和第一测量信号的方式,由第一时钟设备确定其与第二时钟设备之间的传输时延。进一步地,本实施例在上述实施例的基础上,进一步地第二时钟设备也可以作为主时钟设备,第一时钟设备也可以作为从时钟设备,由第二时钟设备向第一时钟设备发送第三计时信号以及第三测量信号,并确定发送第三测量信号的时间,之后,由第一时钟设备在接收到第三测量信号之后,若确定接收到了第三计时信号(即,第三计时信号的有效电平段),则将接收到的第三测量信号确定为第四测量信号发送至第二时钟设备。并且,第一时钟设备发送第四测量信号时,还会将在第四测量信号之后检测到的第三计时信号作为第四计时信号发送至第二时钟设备。之后,第二时钟设备基于确定接收到第四测量信号和第四计时信号的第四时间,以及发送第三测量信号的第三时间,确定两个设备之间传输信号的传输损耗,即信号传输耗时。此处具体原理与第一时钟设备确定传输时延的原理类似,此处不再赘述。
可以理解的是,本实施例中,第一时钟设备和第二时钟设备均可以作为主时钟设备触发确定两个时钟设备之间的传输损耗,使得第一时钟设备和第二时钟设备之间可以更加灵活的进行传输时延的确定,即,并非只能依赖单独的一个时钟设备触发传输损耗确定的过程。
图5为本申请实施例提供的一种时序同步方法的流程示意图,如图5所示,该方法包括:
S501、第一时钟设备向第二时钟设备发送传输时延,其中,传输时延为根据上述实施例中所提供的方法所确定的。
S502、第二时钟设备根据传输时延,对第二时钟设备所生成的第三计时信号进行时钟同步处理,得到第五计时信号;其中,第三计时信号为第二时钟设备生成的原本用于指示时间的周期信号。
示例性地,当第一时钟设备确定出传输时延之后,可以将传输时延发送至第二时钟设备以便第二时钟设备可以根据接收到的传输时延,对第二时钟设备自身确定时间信息所依赖的第三计时信号进行信号补偿处理,以便补偿得到的第五计时信号和第一时钟设备计时所依赖的第一计时信号时钟同步。
可以理解的是,本实施例中,第一时钟设备在确定出传输时延之后,可以通过向第二时钟设备发送传输时延的方式,由第二时钟设备完成两个设备之间的时钟同步,以实现当第一时钟设备和多个第二时钟设备进行时钟同步处理的场景下,通过多个第二时钟设备进行信号补偿处理后和第一时钟设备同步。
需要说明的是,在实际应用中可以由第一时钟设备基于传输时延将第一计时信号向后移动,进而实现计时信号同步的效果。或者,也可以由第二时钟设备基于传输时延,将第三计时信号向前移动,进而实现计时信号同步的效果。
在一种可能的实现方式中,第二时钟设备根据传输时延,对第二时钟设备所生成的第三计时信号进行时钟同步处理,得到第五计时信号,包括:
第二时钟设备确定第一计时信号的周期时长和第一时钟设备的时钟信号的时钟周期时长二者相除后的结果为第三取值;
第二时钟设备确定传输时延和第三取值二者取余的结果为求余结果;
第二时钟设备确定第三取值和求余结果的差值,并根据差值,对第三计时信号进行时钟同步处理,得到第五计时信号。
示例性地,本实施例中,第三计时信号为第二时钟设备中周期性地进行计时的周期信号,且第三计时信号和第一计时信号的信号周期相同。当第二时钟设备接收到第一时钟设备发送的传输时延之后,首先可以确定第一计时信号所对应的时钟周期数量(即,上述第三取值),也就是说一个第一计时信号的周期时长是时钟信号周期时长的多少倍。
在确定出第三取值之后,第二时钟设备可以对传输时延(以时钟周期为计量单位的传输时延)和第三取值进行求余处理,确定出求余结果,并将第一计时信号所对应的第三取值和求余结果的差值,作为第三计时信号需要进行偏移的时钟周期的数量。进而,在第二时钟设备得到上述差值之后,可以根据差值的数量将第三计时信号向后平移该数量所对应的时钟周期所对应的时间长度。
举例来说,以计时信号所对应的时钟周期数量等于4为例进行说明。图6为本申请实施例提供的一种信号调整示意图。如图6所示,图中包括时钟信号,第一时钟设备所对应的第一计时信号、第二时钟设备所生成的第三计时信号、第二时钟设备中的第三计时信号的时钟间隔数量的计数信号以及平移后的第三计时信号,其中,计数信号用于对相邻两个第三计时信号之间所间隔的时钟周期进行周期计数,当第三计时信号的周期为4个时钟周期时,此时,计数信号则从1到4周期性的变化。当传输时延为6个时钟周期、且第一计时信号的时钟周期数量为4时,此时,根据上述处理方式,需要将第三计时信号相后平移2个时钟周期,进而到平移后的第三计时信号,且平移后的第三计时信号和第一计时信号对齐。
可以理解的是,通过上述计时信号的调整方式,可以减少计时信号的移动量,提高计时信号同步的效率,有利于降低时钟设备处理难度。
图7为本申请实施例提供的一种测量信号传输示意图。如图7所示,图中箭头用于表征测量信号传输路径,在第一时间T1时刻下,当第一时钟设备产生一个第一测量信号之后,在经过一个时钟周期之后,会将第一测量信号和第一计时信号从第一时钟设备端口发送至第二时钟设备的端口。第二时钟设备在接收第一测量信号时,会经过一定的路径传输损耗、第二时钟设备的信号采样损耗时间之后,才会完整的检测到第一测量信号。在第二时钟设备检测到第一测量信号之后,当第二时钟设备再次检测到一个完整的第一计时信号和一个完整的时钟周期之后,再等1个时钟周期才会将第二测量信号以及第二计时信号从第二时钟设备的端口发出。
在第一时钟设备的端口接收返回的第二测量信号和第二计时信号,经过一定的采样耗时后,需要等待一个计时周期和一个时钟周期之后,将此时的时间记作第二时间T2。之后,将T1和T2差值的一半作为传输时延。其中,一个计时周期可以理解为计时信号的时间周期。需要说明的是,本实施例中,第一时钟设备发送信号所等待的1个时钟周期,以及第二时钟设备侧所等待的1个时钟周期+1个计时周期,以及传输至端口发送需要等待的1个时钟周期,仅为举例说明,在实际应用中可以根据实际情况进行调整。
此外,本申请实施例还提供一种时钟系统,系统中包括多个时钟设备;多个时钟设备中至少存在两个时钟设备之间两两相互连接;相互连接的两个时钟设备中的一个时钟设备可执行上述任一实施例中的第一时钟设备所执行的步骤,相互连接的两个时钟设备中的另一时钟设备可执行上述任一实施例的第二时钟设备所执行的步骤。
需要说明的是,在本申请实施例所提供的时钟系统可以包括多个时钟设备。在多个时钟设备中至少存在有两个时钟设备之间两两相互连接,进而,相互连接的两个时钟设备可以根据上述实施例中所提供的方法进行传输时延处理,以及时钟同步处理。即根据上述实施例中所提供的方法可知,相互连接的两个时钟设备都可以作为主时钟设备,触发确定传输时延的流程。
此外,在相互连接的两个时钟设备之间执行上述时延确定方法时,两个时钟设备中的主时钟设备可以基于一个端口向两个时钟设备中的从时钟设备发送需要发送的计时信号和测量信号,进而从设备可以基于上述实施例中的方式,向主时钟设备的另一个端口反馈需要发送的计时信号和测量信号。
或者,相互连接的两个时钟设备中,一个时钟设备用于基于两个端口向与时钟设备连接的另一时钟设备分别发送待发送的计时信号和待发送的测量信号,并基于另外两个端口分别接收另一时钟设备分别发送的待发送的计时信号和待发送的测量信号。即,在相互连接的两个时钟设备中,时钟设备在需要发送计时信号和测量信号时,也可以通过两个端口分别向外发送上述两个信号,即,一个端口传输计时信号,一个端口传输测量信号。即,相互连接的两个时钟设备中主时钟设备可以基于两个端口分别向外发送计时信号和测量信号,且相互连接的两个时钟设备中的从时钟设备也可以基于两个端口向外发送其自身所需要发送的计时信号和测量信号,进而主时钟设备可以基于其本身的所具有的另外两个端口接收从时钟设备发送的计时信号和测量信号。
举例来说,图8为本申请实施例提供的一种时钟系统的结构示意图。在时钟系统中包括4时钟设备;4个时钟设备中的任意两个时钟设备之间两两相互连接;相互连接的两个时钟设备中的任一时钟设备用于执行上述任一实施例中的方法。且,时钟设备之间发送计时信号和测量信号采用同一端口进行信号发送。从图中,可以看出,每一时钟设备可以设置6个端口,6个端口中有3个用于信号输出的端口,分别连接至其余3个时钟设备各自所对应的信号接收端口,用于传输时钟设备需要发送的计时信号和测量信号。6个端口中有3个用于接收信号的端口,即用于接收与其连接的其余3个时钟设备需要发送的计时信号和测量信号。进而,通过上述连接方式,各时钟设备都可以作为主时钟设备触发执行上述传输时延确定的流程,有利于提高传输时延确定的灵活性,避免了时钟系统中仅有一个时钟设备可作为主时钟设备时,若其发生故障,则剩余时钟设备之间也无法实现时钟同步的问题。
举例来说,如下为本实施例提供的一种传输时延确定的具体过程。相互连接的两个时钟设备中,主时钟设备可以先从时钟设备发送自身所对应的第一计时信号,并向从时钟设备发送与第一计时信号对齐的第一测量信号。例如,如图3所示的第一计时信号,以及与第一计时信号对齐的第一测量信号。需要说明的是,在实际应用中,第一计时信号和第一测量信号二者也可以不对齐。并且,在实际应用中为了节省信号传输端口,可以采用图3中所示的编码方式,将第一计时信号和第一测量信号编码为携带上述两个信号信息的编码后的信号。并且,在主时钟设备发送第一测量信号时,还需要记录下发送第一测量信号的时间T1。
从时钟设备若确定在接收到上述第一测量信号之后,成功检测到第一计时信号的一个有效电平段,则将当前接收到的第一测量信号作为第二测量信号,成功检测到的第一计时信号作为第二计时信号反馈至主时钟设备。
主设备在接收到上述第二计时信号之后,若确定检测到了第二计时信号的有效电平段,则将此刻的时间确定为T2。之后,主时钟设备可以将T2和T1二者之间差值的一半确定为主时钟设备和从时钟设备之间的传输时延。
以图4所示的示意图为例,图中第一计时信号的时钟周期是时钟信号的周期的4倍,且每间隔一个第一计时信号所对应的时钟周期相应地时间信息会累积增加16。并且,在相邻两个第一计时信号的时钟周期之间,计数信号还会实时记录两个时钟周期所经历的时钟信号的周期数量。从图中可以看出T1=48,T2=128。且,由于上述T1、T2并非为精准的时刻信息,通过上述实施例图4处的描述,可以计算得到二者之间的传输时延为9个时钟信号所对应的周期,此处不再赘述。且图4中可以看出主时钟设备发送的第一计时信号经过9个时钟信号所对应的周期之后,被从时钟设备识别到。
并且,主时钟设备确定出传输时延之后,还会将传输时延发送至从时钟设备,以便从时钟设备基于传输时延对自身的计时信号进行调整。并且,由于从时钟设备中的计时信号为周期性地信号,为了方便对计时信号进行调整,则在调整时,可以将传输时延指示的计时信号所对应的时钟周期数量与计时信号的时钟周期数量进行求余处理,并将计时信号所对应的时钟周期数量和上述求余结果求差之后的结果,作为需要移动的周期数量,以便减少需要移动的周期数量。具体地可以参见图6处的描述。
本申请实施例中提供一种处理器芯片,以便基于处理器芯片执行上述实施例中所提供的方法。
图9为本申请实施例提供的又一种时钟系统的结构示意图,在该时钟系统中,可以存在有多个芯片,下面的实施例中展示了一个包含4个芯片(chip)的时钟系统。芯片间各通过两根step_check信号互连,方向相反。这意味着时钟同步系统中的每个芯片都可以作为主设备,与其它芯片进行时钟同步。其中,箭头方向可以表征信号传输方向。且,芯片与芯片之间在传输信号时,为了节省端口数量,将计时信号与测量信号编码到单根信号线step_check上,并且,可以基于图3中所示的脉宽增倍的方式进行编码。
后续在得到传输时延之后,就需要将主设备的计时信号延后(正向补偿)或者将从设备的计时信号提前(负向补偿),以达成主设备的计时信号与从设备的计时信号在任意时刻是对齐的目的。
因为主设备与各个从设备之间的传输时延可以不相同,所以一般在主设备侧进行负向偏差补偿。
又因为计时信号是周期性的时间计时信号,故不需要对计时信号使用完整的传输时延数值进行补偿,只需要计算出在每个计时信号所对应的周期内,应该补偿的偏差补偿,进而极大地减少了物理实现的难度和资源消耗。具体地,可以结合图6中所示的方式确定偏差补偿值,此处不再赘述。
本申请实施例所提供的方法,发挥物理直连系统的优势,可以精确地在多个设备中实现计时信号的对齐与同步;并且具有灵活的主从时钟设备连接关系,可以随意指定主设备,解决了物理直连系统灵活性及健壮性相对较差的问题;比起参考时钟系统,实现较为简单,无需复杂的软件流程。
本申请实施例中提供一种处理器芯片,以便基于处理器芯片执行上述实施例中所提供的方法。
本申请提供一种时钟设备,以及与处理器通信连接的存储器;
存储器存储计算机执行指令;
处理器执行存储器存储的计算机执行指令,以实现如上述实施例中任一项的方法。
图10为本申请实施例中提供的一种时钟设备的结构示意图,如图10所示,该时钟设备包括:
处理器(processor)291,时钟设备还包括了存储器(memory)292;还可以包括通信接口(Communication Interface)293和总线294。其中,处理器291、存储器292、通信接口293、可以通过总线294完成相互间的通信。通信接口293可以用于信息传输。处理器291可以调用存储器292中的逻辑指令,以执行上述实施例的方法。
此外,上述的存储器292中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。
存储器292作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序,如本申请实施例中的方法对应的程序指令/模块。处理器291通过运行存储在存储器292中的软件程序、指令以及模块,从而执行功能应用以及数据处理,即实现上述方法实施例中的方法。
存储器292可包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序;存储数据区可存储根据终端设备的使用所创建的数据等。此外,存储器292可以包括高速随机存取存储器,还可以包括非易失性存储器。
本申请提供一种计算机可读存储介质,计算机可读存储介质中存储有计算机执行指令,计算机执行指令被处理器执行时用于实现任一项的方法。
本申请提供一种计算机程序产品,计算机程序产品包括计算机程序,该计算机程序被处理器执行时实现任一项的方法。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (9)
1.一种传输时延的确定方法,其特征在于,所述方法包括:
第一时钟设备向第二时钟设备发送第一计时信号和第一测量信号,并确定发送所述第一测量信号的第一时间;其中,所述第一计时信号为所述第一时钟设备生成的用于指示时间的周期信号;
所述第二时钟设备向第一时钟设备发送第二测量信号和第二计时信号;其中,所述第二测量信号为所述第二时钟设备在检测到所述第一测量信号后,检测到所述第一计时信号时所发出的第一测量信号;所述第二计时信号为所述第二时钟设备检测到所述第一测量信号后所检测到的第一计时信号;
所述第一时钟设备确定第二时间;其中,所述第二时间用于指示确定接收到所述第二测量信号和所述第二计时信号的时间;
所述第一时钟设备根据所述第一时间和所述第二时间,确定传输时延;其中,所述传输时延用于表征所述第一时钟设备和所述第二时钟设备之间的信号传输耗时;
所述第一时钟设备用于周期性的确定所述第一计时信号的每一个信号周期的周期结束时间;所述第一时间为发送所述第一测量信号时第一计时信号所处的信号周期的周期结束时间;所述第二时间为接收第二计时信号时第一计时信号所处的信号周期的周期结束时间;
所述第一时钟设备根据所述第一时间和所述第二时间,确定传输时延,包括:
所述第一时钟设备确定第一取值;其中,所述第一取值为发送第一测量信号时,所述第一测量信号与位于所述第一测量信号之前的第一计时信号之间间隔的时钟周期的数量;所述时钟周期为所述第一时钟设备和所述第二时钟设备各自所对应的时钟信号所对应的周期;
所述第一时钟设备确定第二取值;其中,所述第二取值为接收第二计时信号时,所述第二计时信号与位于所述第二计时信号之前的第一计时信号之间间隔的时钟周期的数量;
所述第一时钟设备根据所述第一取值、所述第二取值、所述第一时间、所述第二时间、第一计时信号的信号周期对应的时长以及第三取值,确定所述传输时延;所述第三取值为所述第一计时信号的周期时长和所述时钟信号的时钟周期时长二者相除后的结果。
2.根据权利要求1所述的方法,其特征在于,所述第一时钟设备具有第一端口;第一时钟设备向第二时钟设备发送第一计时信号和第一测量信号,包括:
所述第一时钟设备对所述第一计时信号和所述第一测量信号进行编码处理,得到处理后的信号;其中,所述处理后的信号用于指示所述第一计时信号和所述第一测量信号;
所述第一时钟设备基于所述第一端口,向所述第二时钟设备发送所述处理后的信号。
3.根据权利要求2所述的方法,其特征在于,所述处理后的信号中具有第一脉冲宽度的子信号用于指示第一计时信号;所述处理后的信号中具有第二脉冲宽度的子信号用于指示第一测量信号。
4.根据权利要求1所述的方法,其特征在于,所述方法还包括:
所述第二时钟设备向所述第一时钟设备发送第三计时信号和第三测量信号,并确定发送所述第三测量信号的第三时间;其中,所述第三计时信号为所述第二时钟设备生成的原本用于指示时间的周期信号;
所述第一时钟设备向第一时钟设备发送第四测量信号和第四计时信号;其中,所述第四测量信号为所述第一时钟设备在检测到所述第三测量信号后,检测到所述第三计时信号时所发出的第三测量信号;所述第四计时信号为所述第一时钟设备检测到所述第三测量信号后所检测到的第三计时信号;
所述第二时钟设备确定第四时间;其中,所述第四时间用于指示确定接收到所述第四测量信号和所述第四计时信号的时间;
所述第二时钟设备根据所述第三时间和所述第四时间,确定传输损耗;其中,所述传输损耗用于表征所述第一时钟设备和所述第二时钟设备之间的信号传输耗时。
5.一种时序同步方法,其特征在于,所述方法包括:
第一时钟设备向第二时钟设备发送传输时延,其中,所述传输时延为根据权利要求1-4中任一项所述的方法所确定的;
所述第二时钟设备根据所述传输时延,对所述第二时钟设备所生成的第三计时信号进行时钟同步处理,得到第五计时信号;其中,所述第三计时信号为所述第二时钟设备生成的原本用于指示时间的周期信号。
6.根据权利要求5所述的方法,其特征在于,所述第二时钟设备根据所述传输时延,对所述第二时钟设备所生成的第三计时信号进行时钟同步处理,得到第五计时信号,包括:
所述第二时钟设备确定所述第一计时信号的周期时长和第一时钟设备的时钟信号的时钟周期时长二者相除后的结果为第三取值;
所述第二时钟设备确定所述传输时延和所述第三取值二者取余的结果为求余结果;
所述第二时钟设备确定所述第三取值和所述求余结果的差值,并根据所述差值,对所述第三计时信号进行时钟同步处理,得到第五计时信号。
7.一种时钟系统,其特征在于,所述系统中包括多个时钟设备;所述多个时钟设备中至少存在两个时钟设备之间两两相互连接;相互连接的两个时钟设备中的一个时钟设备可执行如权利要求1-6中任一项所述的方法中的第一时钟设备所执行的步骤,所述相互连接的两个时钟设备中的另一时钟设备可执行如权利要求1-6中任一项所述的方法中的第二时钟设备所执行的步骤。
8.根据权利要求7所述的时钟系统,其特征在于,所述相互连接的两个时钟设备中,一个时钟设备用于基于一个端口向与所述时钟设备连接的另一时钟设备发送对需要发送的计时信号和测量信号进行编码处理所得到的处理后的信号,并基于另一个端口接收与所述另一时钟设备对需要发送的计时信号和测量信号进行编码处理所得到的处理后的信号。
9.一种处理器芯片,其特征在于,所述处理器芯片用于执行如权利要求1-6中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311381735.9A CN117394972B (zh) | 2023-10-23 | 2023-10-23 | 传输时延的确定方法、系统及处理芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311381735.9A CN117394972B (zh) | 2023-10-23 | 2023-10-23 | 传输时延的确定方法、系统及处理芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117394972A CN117394972A (zh) | 2024-01-12 |
CN117394972B true CN117394972B (zh) | 2024-05-24 |
Family
ID=89466221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311381735.9A Active CN117394972B (zh) | 2023-10-23 | 2023-10-23 | 传输时延的确定方法、系统及处理芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117394972B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106937305A (zh) * | 2015-12-30 | 2017-07-07 | 华为技术有限公司 | 时延管理方法、传输网设备及通信系统 |
CN110557826A (zh) * | 2019-09-20 | 2019-12-10 | 北京邮电大学 | 一种时钟同步方法及装置 |
CN113055113A (zh) * | 2019-12-26 | 2021-06-29 | 中兴通讯股份有限公司 | 时钟时间同步方法、装置、设备和存储介质 |
CN113572560A (zh) * | 2021-09-22 | 2021-10-29 | 浙江国利信安科技有限公司 | 用于确定时钟同步精度的方法、电子设备和存储介质 |
CN116243145A (zh) * | 2023-02-22 | 2023-06-09 | 上海精积微半导体技术有限公司 | 获取测试信号的时延的测量装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1596220B1 (en) * | 2004-05-13 | 2008-11-05 | Mitsubishi Electric Information Technology Centre Europe B.V. | Determination of time-difference of arrival and angle of arrival |
CN111385047B (zh) * | 2018-12-28 | 2023-05-05 | 中兴通讯股份有限公司 | 一种时间同步方法及电子设备 |
-
2023
- 2023-10-23 CN CN202311381735.9A patent/CN117394972B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106937305A (zh) * | 2015-12-30 | 2017-07-07 | 华为技术有限公司 | 时延管理方法、传输网设备及通信系统 |
CN110557826A (zh) * | 2019-09-20 | 2019-12-10 | 北京邮电大学 | 一种时钟同步方法及装置 |
CN113055113A (zh) * | 2019-12-26 | 2021-06-29 | 中兴通讯股份有限公司 | 时钟时间同步方法、装置、设备和存储介质 |
CN113572560A (zh) * | 2021-09-22 | 2021-10-29 | 浙江国利信安科技有限公司 | 用于确定时钟同步精度的方法、电子设备和存储介质 |
CN116243145A (zh) * | 2023-02-22 | 2023-06-09 | 上海精积微半导体技术有限公司 | 获取测试信号的时延的测量装置 |
Also Published As
Publication number | Publication date |
---|---|
CN117394972A (zh) | 2024-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7447237B2 (en) | Radio access network system, radio communication method, synchronous server and node | |
US8689035B2 (en) | Communication system, communication interface, and synchronization method | |
CN108809617B (zh) | 一种时延补偿方法及终端 | |
JP2007174680A (ja) | 通信リンク上の非対称な遅延によって生じる不正確な時間的同期の補正方法 | |
EP3675398A1 (en) | Check code processing method, electronic device, and storage medium | |
KR101717407B1 (ko) | 링형 동기 네트워크 시스템 및 타임 슬레이브국 | |
CN101719858B (zh) | Can控制器的位时序的同步处理方法 | |
CN117394972B (zh) | 传输时延的确定方法、系统及处理芯片 | |
CN108206683B (zh) | 一种动态补偿脉冲电路 | |
CN102710359B (zh) | 一种基于ieee1588的精确时钟频率同步方法及装置 | |
CN111082887A (zh) | 一种信号传输延时补偿的系统、方法、装置、设备及介质 | |
EP3127360A1 (en) | User equipment and access node and respective methods | |
EP4050836A1 (en) | Time synchronization and broadcast setting methods, chip, electronic device, and storage medium | |
US20150103668A1 (en) | Low overhead and highly robust flow control apparatus and method | |
EP3889622B1 (en) | Delay measurement of a cable | |
CN112640355B (zh) | 一种mac装置及时间点估算方法 | |
CN117560758B (zh) | 时间同步修正方法、装置、设备及存储介质 | |
US11855800B1 (en) | One-line synchronous interface | |
JP2013168884A (ja) | 時刻同期システム、時刻送信装置、時刻受信装置、時刻同期方法およびプログラム | |
CN111278058B (zh) | 一种随机接入信号的冲突协调方法、装置及存储介质 | |
CN113541776B (zh) | 用于实现光纤检测及时钟同步的方法和相关设备 | |
JP2024130680A (ja) | 通信装置 | |
JP2000258563A (ja) | 伝送遅延時間測定装置 | |
CN117630862A (zh) | 一种dtof直方图数据处理方法及系统 | |
CN117997463A (zh) | 时间同步测试方法、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |