CN116895636A - 封装基板及其制法 - Google Patents
封装基板及其制法 Download PDFInfo
- Publication number
- CN116895636A CN116895636A CN202311162198.9A CN202311162198A CN116895636A CN 116895636 A CN116895636 A CN 116895636A CN 202311162198 A CN202311162198 A CN 202311162198A CN 116895636 A CN116895636 A CN 116895636A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- circuit
- circuit structure
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 155
- 239000004020 conductor Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims 2
- 238000004806 packaging method and process Methods 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- SZUVGFMDDVSKSI-WIFOCOSTSA-N (1s,2s,3s,5r)-1-(carboxymethyl)-3,5-bis[(4-phenoxyphenyl)methyl-propylcarbamoyl]cyclopentane-1,2-dicarboxylic acid Chemical compound O=C([C@@H]1[C@@H]([C@](CC(O)=O)([C@H](C(=O)N(CCC)CC=2C=CC(OC=3C=CC=CC=3)=CC=2)C1)C(O)=O)C(O)=O)N(CCC)CC(C=C1)=CC=C1OC1=CC=CC=C1 SZUVGFMDDVSKSI-WIFOCOSTSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229940126543 compound 14 Drugs 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提出一种封装基板及其制法。封装基板包括于一包含第一介电层的线路结构的其中一侧上增设厚度较小的第二介电层，以避免该线路结构于两侧之间的应力的差异变化过大，因而能避免该封装基板发生翘曲的问题。
Description
技术领域
本发明涉及一种半导体封装工艺，尤其涉及一种可防止于工艺中翘曲的封装基板及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则朝高性能、高功能、高速化的研发方向。
目前应用于芯片封装领域的技术繁多，例如芯片尺寸构装（Chip Scale Package，简称CSP）、芯片直接贴附封装（Direct Chip Attached，简称DCA）或多芯片模块封装（Multi-Chip Module，简称MCM）等倒装芯片型态的封装模块，亦或将芯片立体堆叠化整合为三维集成电路(3D IC)芯片堆叠技术等。
图1为现有3D IC芯片堆叠的半导体封装件1的剖面示意图。如图1所示，该半导体封装件1的制法先提供一硅中介板（Through Silicon interposer，简称TSI）10，该硅中介板10具有相对的置晶侧10a与转接侧10b及连通该置晶侧10a与转接侧10b的多个导电硅穿孔（Through-silicon via，简称TSV）100，且该置晶侧10a上具有一电性连接多个导电硅穿孔100的线路重布层（Redistribution layer，简称RDL）12；接着，将一半导体芯片11以其电极垫110借由多个焊锡凸块111电性结合至该线路重布层12上，并于该半导体芯片11与该硅中介板10之间填充底胶(underfill)112以包覆多个焊锡凸块111，再形成一封装胶体14于该硅中介板10上以包覆该半导体芯片11与底胶112；之后，将一封装基板1a以其焊垫160借由多个C4规格的导电凸块16电性结合于该导电硅穿孔100上，并于该硅中介板10与该封装基板1a之间填充另一底胶17以包覆多个导电凸块16；最后，于该封装基板1a底侧接置多个焊球19以外接一电路板（图略）。
但是，现有半导体封装件1中，该封装基板1a为具有核心层及介电层的有机材质，其与该硅中介板10的热膨胀系数（Coefficient of Thermal Expansion，简称CTE）不匹配(mismatch)，因而容易发生热应力不均匀的情况，致使该封装基板1a于热循环(thermalcycle)时会大幅翘曲（warpage），以致于发生植球状况不佳（即该焊球19掉落）、焊球19不沾锡（non-wetting）或该封装基板1a裂开等可靠度问题。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺陷，本发明的目的在于提供一种封装基板及其制法，可至少部分地解决现有技术的问题。
本发明的封装基板包括：线路结构，具有相对的第一侧与第二侧，且该线路结构包含至少一第一介电层及设于该第一介电层上的线路层；第二介电层，形成于该线路结构的第二侧上，且该第二介电层的厚度小于该第一介电层的厚度；以及导电体，嵌埋于该第二介电层中以电性连接该线路结构的第一侧的线路层。
本发明还提供一种封装基板的制法，包括：于一承载件的相对两侧分别形成一无核心层式线路结构，其中，该线路结构具有相对的第一侧与第二侧，以令该线路结构以其第一侧设于该承载件上，且该线路结构包含至少一第一介电层及设于该第一介电层上的线路层；移除该承载件，以获取多个该线路结构；将多个该线路结构以其第二侧分别设于一支撑件的相对两侧，使每个该线路结构的第一侧朝外；于每个该线路结构的第一侧上形成一第二介电层，以形成线路板体；移除该支撑件，以获取多个该线路板体；以及于该第二介电层中形成导电体，且该导电体电性连接该线路层。
前述的封装基板及其制法中，该线路结构的第一侧的线路层嵌埋于该第一侧的第一介电层中。
前述的封装基板及其制法中，该线路结构的第一侧的线路层凹入该第一侧的第一介电层的表面，以形成凹槽，使该导电体延伸至该凹槽中。
前述的封装基板及其制法中，该第一介电层与第二介电层的组成材质相同。
前述的封装基板及其制法中，还包括于该第二介电层上形成绝缘保护层，且该绝缘保护层形成有外露该导电体的开孔，使导电元件形成于该开孔中以结合该导电体。
由上可知，本发明的封装基板及其制法，主要借由该封装基板的各分层（即该第一介电层与该第二介电层）的厚度不同，以利于分散应力而避免该线路结构于第一侧与第二侧之间的应力的差异变化过大，因而能避免该封装基板发生翘曲的问题，故相较于现有技术，当该封装基板经多道环境温度变化的工艺后，能有效避免该封装基板发生形变与翘曲的情况，以避免该导电元件发生脱离或碎裂等问题。
附图说明
图1为现有半导体封装件的制法的剖视示意图。
图2A至图2H为本发明的封装基板的制法的剖面示意图。
附图标记如下：
1 半导体封装件
1a 封装基板
10 硅中介板
10a 置晶侧
10b 转接侧
100 导电硅穿孔
11 半导体芯片
110 电极垫
111 焊锡凸块
112,17 底胶
12 线路重布层
14 封装胶体
16 导电凸块
160 焊垫
19 焊球
2 封装基板
2a 线路板体
21 线路结构
21a 第一侧
21b 第二侧
210 凹槽
211,213 线路层
212 第一介电层
22 第二介电层
220 盲孔
23 导电元件
24 绝缘保护层
240 开孔
25 导电体
8 支撑件
81,92 剥离层
9 承载件
90 板体
91 金属层
R 深度
d1,d2 厚度
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附附图所示出的结构、比例、大小等，均仅用以配合说明书所公开的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2H为本发明的封装基板2的制法的剖面示意图。
如图2A所示，提供一承载件9，以于该承载件9的相对两侧上分别对称形成一线路结构21。
于本实施例中，该承载件9为暂时性载板，其可为相对两侧具有金属层91的板材。例如，于一如热解式薄膜(Thermal release film)的板体90的表面上配置剥离层92，并于该剥离层92上形成金属层91，以于该金属层91上形成该线路结构21。
再者，每个该线路结构21为无核心层式(coreless)，其定义有相对的第一侧21a及第二侧21b，且该线路结构21以其第一侧21a结合于该金属层91上。
另外，该线路结构21包含多个第一介电层212及多个形成于每个该第一介电层212上的线路层211，以令该线路结构21的部分线路层211外露于该第二侧21b的第一介电层212。例如，该线路层211采用线路重布层（Redistribution layer，简称RDL）规格，且形成该第一介电层212的材质如聚对二唑苯（Polybenzoxazole，简称PBO）、聚酰亚胺（Polyimide，简称PI）、具玻纤的预浸材（Prepreg，简称PP）或其它介电材。
另外，采用增层法(build-up process)以电镀金属（如铜材）或其它方式制作该线路层211。应可理解地，利用增层法，多个线路结构21可依需求设计该第一介电层212的层数，以制作所需层数的线路层211。
如图2B所示，借由该剥离层92分开该承载件9，且外露出该金属层91。例如，将贴合有该承载件9的线路结构21加热烘烤至热解式薄膜（该板体90）的解离温度，即可将该板体90的相对两侧的线路结构21拆离分开。
如图2C所示，于一支撑件8的相对两侧上分别对称结合该线路结构21。接着，如图2D所示，移除该金属层91。
于本实施例中，该支撑件8为热解式薄膜，且该线路结构21以其第二侧21b压合于该支撑件8上，使该线路结构21的第一侧21a朝外。例如，该线路结构21以其第二侧21b借由剥离层81压合于该支撑件8上，其中，该剥离层81如介电层，且该剥离层81包覆该第二侧21b的线路层211，使该第二侧21b的线路层211嵌埋于该剥离层81中，且该线路结构21的第一侧21a的线路层211朝外。
再者，以蚀刻方式移除该金属层91，因而会略蚀刻该线路结构21的第一侧21a的线路层211，以令于该线路结构21的第一侧21a的线路层213会凹入该线路结构21的第一侧21a的第一介电层212，使该线路结构21的第一侧21a的第一介电层212形成有一外露该线路层213的凹槽210。例如，该凹槽210的深度R约小于0.5微米。
如图2E所示，于每个该线路结构21的第一侧21a的第一介电层212上分别形成一第二介电层22，以形成线路板体2a。
于本实施例中，该第二介电层22采用如激光方式形成有多个盲孔220，以令该线路板体2a的第一侧21a的线路层213外露多个盲孔220。
再者，该第二介电层22（低玻纤含量）的厚度d2小于该第一介电层212（高玻纤含量）的厚度d1，以利于形成该盲孔220。
另外，形成该第二介电层22的材质如聚对二唑苯（Polybenzoxazole，简称PBO）、聚酰亚胺（Polyimide，简称PI）、具玻纤的预浸材（Prepreg，简称PP）或其它等介电材。应可理解地，该第一介电层212与第二介电层22的组成材质可相同或相异。
如图2F所示，加热该支撑件8，使该支撑件8借由该剥离层81以与该线路板体2a分开。
如图2G所示，于该线路板体2a的第一侧21a与第二侧21b上分别形成一如防焊材的绝缘保护层24。
于本实施例中，每个该绝缘保护层24均具有多个外露出该线路层211,213的开孔240，且该线路板体2a的第一侧21a上的开孔240连通该盲孔220。
如图2H所示，于该第二介电层22的盲孔220与该线路结构21的凹槽210中形成导电体25，以令该导电体25电性连接该线路结构21的第一侧21a的线路层213。
于本实施例中，该导电体25为如铜凸块的金属凸块，以借由该导电体25未填入该开孔240中而有利该导电体25结合多个如焊锡凸块的导电元件23。同理地，该封装基板2的第二侧21b上亦可于其开孔240中的线路层211上形成如焊球的导电元件23，使该导电元件23电性连接该线路层211。应可理解地，基于该第二侧21b的线路层211设于该第一介电层212上，故该第一侧21a的开孔240的深度大于该第二侧21b的开孔240的深度。
另外，于后续工艺中，该封装基板2可借由该导电元件23接置至少一电子元件或电路板。例如，该电子元件为有源元件、无源元件或其二者组合，其中，该有源元件例如为半导体芯片，且该无源元件例如为电阻、电容或电感。较佳地，该线路板体2a的第一侧21a与第二侧21b的绝缘保护层24的厚度相等，且相较于第二侧21b的开孔240，该第一侧21a的开孔240的数量更多与密度更高，以令该第一侧21a的导电元件23接置该电子元件，而该第二侧21b的导电元件23接置该电路板。
因此，本发明的制法主要借由热解式薄膜作为该承载件9与支撑件8，以于该热解式薄膜的相对两侧分别配置相关结构，以利于量产，其较一般现有暂时性载板可节省制作成本70%。
再者，该线路结构21形成深度R极浅的凹槽210，以利于该导电体25的信号传输速度，且该线路结构21的第一侧20a的第一介电层212中嵌埋厚度较薄的线路层213，故借由该凹槽210嵌卡该导电体25以强化该导电体25的结合力，使该封装基板2的可靠度提高，因而有利于量产。
另外，该封装基板2的各分层（即该第一介电层212与该第二介电层22）的厚度d1,d2不同，以利于分散应力而避免该线路结构21于第一侧21a与第二侧21b之间的应力的差异变化过大，因而能避免该封装基板2发生翘曲的问题，故相较于现有技术，当该封装基板2经多道环境温度变化的工艺后，能有效避免该封装基板2发生形变与翘曲的情况，以避免该导电元件23发生脱离或碎裂等问题。
换言之，借由热解式薄膜、增层法及剥离层81,92等方式，以优化本发明的制法，使本发明的制法能克服翘曲的问题，且能微小化该凹槽210的深度R。
另外，该线路结构21的第一侧20a形成厚度较薄的线路层213有利于降低该导电元件23相较于该绝缘保护层24的凸出高度，以利于薄化的需求。
本发明亦提供一种封装基板2，包括：一无核心层式线路结构21、第二介电层22以及一导电体25。
所述的线路结构21具有相对的第一侧21a与第二侧21b，其中，该线路结构21包含至少一第一介电层212及设于该第一介电层212上的线路层211,213。
所述的第二介电层22形成于该线路结构21的第二侧21b上，其中，该第二介电层22的厚度d2小于该第一介电层212的厚度d1。
所述的导电体25嵌埋于该第二介电层22中以电性连接该线路结构21的第一侧21a的线路层213。
于一实施例中，该线路结构21的第一侧21a的线路层213嵌埋于该第一侧21a的第一介电层212中。
于一实施例中，该线路结构21的第一侧21a的线路层213凹入该第一侧21a的第一介电层212的表面，以形成凹槽210，使该导电体25延伸至该凹槽210中。
于一实施例中，该第一介电层212与第二介电层22的组成材质相同。
于一实施例中，所述的封装基板2还包括一结合至该第二介电层22的绝缘保护层24，且该绝缘保护层24形成有外露该导电体25的开孔240，使导电元件23形成于该开孔240中以结合该导电体25。
综上所述，本发明的封装基板及其制法，借由热解式薄膜、增层法及剥离层等方式，以优化本发明的制法，使本发明的制法能克服翘曲的问题。
另外，该线路结构的第一侧形成厚度较薄的线路层有利于降低该导电元件相较于该绝缘保护层的凸出高度，以利于薄化的需求。
上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (10)
1.一种封装基板，包括：
线路结构，具有相对的第一侧与第二侧，且该线路结构包含至少一第一介电层及设于该第一介电层上的线路层；
第二介电层，形成于该线路结构的第二侧上，且该第二介电层的厚度小于该第一介电层的厚度；以及
导电体，嵌埋于该第二介电层中以电性连接该线路结构的第一侧的线路层。
2.如权利要求1所述的封装基板，其中，该线路结构的第一侧的线路层嵌埋于该第一侧的第一介电层中。
3.如权利要求1所述的封装基板，其中，该线路结构的第一侧的线路层凹入该第一侧的第一介电层的表面，以形成凹槽，使该导电体延伸至该凹槽中。
4.如权利要求1所述的封装基板，其中，该第一介电层与第二介电层的组成材质相同。
5.如权利要求1所述的封装基板，其中，该封装基板还包括结合至该第二介电层的绝缘保护层，且该绝缘保护层形成有外露该导电体的开孔，使导电元件形成于该开孔中以结合该导电体。
6.一种封装基板的制法，包括：
于一承载件的相对两侧分别形成一无核心层式线路结构，其中，该线路结构具有相对的第一侧与第二侧，以令该线路结构以其第一侧设于该承载件上，且该线路结构包含至少一第一介电层及设于该第一介电层上的线路层；
移除该承载件，以获取多个该线路结构；
将多个该线路结构以其第二侧分别设于一支撑件的相对两侧，使每个该线路结构的第一侧朝外；
于每个该线路结构的第一侧上形成一第二介电层，以形成线路板体；
移除该支撑件，以获取多个该线路板体；以及
于该第二介电层中形成导电体，且令该导电体电性连接该线路层。
7.如权利要求6所述的封装基板的制法，其中，该线路结构的第一侧的线路层嵌埋于该第一侧的第一介电层中。
8.如权利要求6所述的封装基板的制法，其中，该线路结构的第一侧的线路层凹入该第一侧的第一介电层的表面，以形成凹槽，使该导电体延伸至该凹槽中。
9.如权利要求6所述的封装基板的制法，其中，该第一介电层与第二介电层的组成材质相同。
10.如权利要求6所述的封装基板的制法，其中，该制法还包括于该第二介电层上形成绝缘保护层，且该绝缘保护层形成有外露该导电体的开孔，使导电元件形成于该开孔中以结合该导电体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311162198.9A CN116895636B (zh) | 2023-09-11 | 2023-09-11 | 封装基板及其制法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311162198.9A CN116895636B (zh) | 2023-09-11 | 2023-09-11 | 封装基板及其制法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116895636A true CN116895636A (zh) | 2023-10-17 |
| CN116895636B CN116895636B (zh) | 2024-01-12 |
Family
ID=88315282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311162198.9A Active CN116895636B (zh) | 2023-09-11 | 2023-09-11 | 封装基板及其制法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116895636B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118039493A (zh) * | 2024-04-12 | 2024-05-14 | 芯爱科技(南京)有限公司 | 封装基板的制法 |
| CN118676109A (zh) * | 2024-08-21 | 2024-09-20 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200926378A (en) * | 2007-12-05 | 2009-06-16 | Phoenix Prec Technology Corp | Package substrate having electrical connecting structure and semiconductor package structure thereof |
| TW201041469A (en) * | 2009-05-12 | 2010-11-16 | Phoenix Prec Technology Corp | Coreless packaging substrate, carrier thereof, and method for manufacturing the same |
| TW201106455A (en) * | 2009-08-05 | 2011-02-16 | Unimicron Technology Corp | Package substrate and fabrication method thereof |
| US20120222894A1 (en) * | 2011-03-04 | 2012-09-06 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing wiring substrates |
| CN102867807A (zh) * | 2011-07-08 | 2013-01-09 | 欣兴电子股份有限公司 | 无核心层的封装基板及其制造方法 |
| TW201831062A (zh) * | 2016-09-30 | 2018-08-16 | 日商新光電氣工業股份有限公司 | 添加載體基材的佈線基板和製造添加載體基材的佈線基板的方法 |
-
2023
- 2023-09-11 CN CN202311162198.9A patent/CN116895636B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200926378A (en) * | 2007-12-05 | 2009-06-16 | Phoenix Prec Technology Corp | Package substrate having electrical connecting structure and semiconductor package structure thereof |
| TW201041469A (en) * | 2009-05-12 | 2010-11-16 | Phoenix Prec Technology Corp | Coreless packaging substrate, carrier thereof, and method for manufacturing the same |
| TW201106455A (en) * | 2009-08-05 | 2011-02-16 | Unimicron Technology Corp | Package substrate and fabrication method thereof |
| US20120222894A1 (en) * | 2011-03-04 | 2012-09-06 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing wiring substrates |
| CN102867807A (zh) * | 2011-07-08 | 2013-01-09 | 欣兴电子股份有限公司 | 无核心层的封装基板及其制造方法 |
| TW201831062A (zh) * | 2016-09-30 | 2018-08-16 | 日商新光電氣工業股份有限公司 | 添加載體基材的佈線基板和製造添加載體基材的佈線基板的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118039493A (zh) * | 2024-04-12 | 2024-05-14 | 芯爱科技(南京)有限公司 | 封装基板的制法 |
| CN118676109A (zh) * | 2024-08-21 | 2024-09-20 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116895636B (zh) | 2024-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10867897B2 (en) | PoP device | |
| TWI476888B (zh) | 嵌埋穿孔中介層之封裝基板及其製法 | |
| US8709865B2 (en) | Fabrication method of packaging substrate having through-holed interposer embedded therein | |
| TWI740219B (zh) | 載板及其製作方法 | |
| US11810862B2 (en) | Electronic package and manufacturing method thereof | |
| CN112071821B (zh) | 半导体封装基板及其制法与电子封装件 | |
| CN107403785B (zh) | 电子封装件及其制法 | |
| CN116895636B (zh) | 封装基板及其制法 | |
| KR101573281B1 (ko) | 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법 | |
| TW202218069A (zh) | 半導體封裝及製造半導體封裝的方法 | |
| US11948899B2 (en) | Semiconductor substrate structure and manufacturing method thereof | |
| TWI835561B (zh) | 電子封裝件及其封裝基板與製法 | |
| TWI850976B (zh) | 電子封裝件及其封裝基板與製法 | |
| US12148688B2 (en) | Semiconductor substrate and manufacturing method thereof | |
| US20240274520A1 (en) | Semiconductor substrate and manufacturing method thereof | |
| TWI834298B (zh) | 電子封裝件及其製法 | |
| US11862545B2 (en) | Integrated substrate structure, electronic assembly, and manufacturing method thereof | |
| TWI832667B (zh) | 電子封裝件及其製法 | |
| JP7522893B2 (ja) | 補強構造を含む半導体パッケージおよびその形成方法 | |
| TWI762777B (zh) | 半導體封裝基板及其製法與電子封裝件及其製法 | |
| TW202435402A (zh) | 電子封裝件及其封裝基板與製法 | |
| CN118538700A (zh) | 电子封装件及其制法 | |
| TW202412246A (zh) | 電子封裝件及其製法 | |
| CN118553709A (zh) | 封装基板及其制法 | |
| JP3626631B2 (ja) | Ｌｓｉチップの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |