CN116782046A - 成像分辨率可配置多谱段tdi-cmos图像传感器 - Google Patents

Abstract

本发明公开了一种成像分辨率可配置多谱段TDI‑CMOS图像传感器，包括：多谱段像元阵列、时序驱动电路、数字binning读出电路和配置电路；其中，所述多谱段像元阵列将光信号转换为图像电信号，将图像电信号传输给所述数字binning读出电路；所述数字binning读出电路接收图像电信号，将图像电信号进行数字量化、水平方向数字binning操作，输出处理后数字图像；所述时序驱动电路给所述多谱段像元阵列提供正常工作的时序；所述配置电路对时序驱动电路和数字binning读出电路的工作模式进行设置，同时检测电路工作状态。本发明满足系统对分辨率和信噪比要求，减少片外数据存储和数据处理的资源占用。

Description

成像分辨率可配置多谱段TDI-CMOS图像传感器

技术领域

本发明属于TDICMOS图像传感器技术领域，尤其涉及一种成像分辨率可配置多谱段TDI-CMOS图像传感器。

背景技术

TDI(Time Delay Integration)技术采用时间延迟积分的方式，适用于高速移动物体成像，通过把一幅空间域分布的图像，沿运动方向的多个像元分时重复观测目标来累加信号，变换为一列按时间域离散分布的图像电信号。TDI图像探测器芯片基于对同一目标多次曝光，通过延迟积分的方法，按积分级数成倍增加了光能量的收集，与一般单线阵CCD和CMOS图像探测器芯片相比，它具有成像灵敏度高、响应度高、动态范围宽等优点。在光线较暗的场所也能输出高信噪比的信号，可大大改善光照环境条件恶劣引起的信噪比太低从而看不清目标这一不利因素。

传统TDI探测器采用独立的CCD工艺实现，CCD工艺需要无法与先进CMOS工艺兼容，造成了CCD器件集成度低，功耗大，外围电路结构复杂。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供了一种成像分辨率可配置多谱段TDI-CMOS图像传感器，满足系统对分辨率和信噪比要求，减少片外数据存储和数据处理的资源占用。

本发明目的通过以下技术方案予以实现：一种成像分辨率可配置多谱段TDI-CMOS图像传感器，包括：多谱段像元阵列、时序驱动电路、数字binning读出电路和配置电路；其中，所述多谱段像元阵列将光信号转换为图像电信号，将图像电信号传输给所述数字binning读出电路；所述数字binning读出电路接收图像电信号，将图像电信号进行数字量化、水平方向数字binning操作，输出处理后数字图像；所述时序驱动电路给所述多谱段像元阵列提供正常工作的时序；所述配置电路对时序驱动电路和数字binning读出电路的工作模式进行设置，同时检测电路工作状态。

上述成像分辨率可配置多谱段TDI-CMOS图像传感器中，所述多谱段像元阵列包括多个谱段分区；其中，每个谱段分区中的每个像元结构一样，每个谱段分区中的每个像元尺寸相等，每个谱段分区中的像元间距相等。

上述成像分辨率可配置多谱段TDI-CMOS图像传感器中，每个谱段分区是一个矩形区域，其中，该矩形区域的水平方向像元数量决定了图像传感器在非binning模式下的最大分辨率n，该矩形区域的垂直方向像元数量决定了图像传感器在非binning模式下的最大TDI级数m。

上述成像分辨率可配置多谱段TDI-CMOS图像传感器中，所述时序驱动电路包括多个子时序驱动电路，其中，子时序驱动电路的数量与谱段分区的数量相等；每个子时序驱动电路给与每个子时序驱动电路相对应的谱段分区提供正常工作的时序。

上述成像分辨率可配置多谱段TDI-CMOS图像传感器中，所述数字binning读出电路包括可编程增益放大器、模拟数字转换器、水平数字域binning单元、数据处理电路和图像接口电路；其中，所述可编程增益放大器将图像电信号放大处理后得到放大后的图像电信号，将放大后的图像电信号传输给所述模拟数字转换器；所述模拟数字转换器接收将放大后的图像电信号，将放大后的图像电信号转换为图像数字信号，将图像数字信号传输给所述水平数字域binning单元；所述水平数字域binning单元接收图像数字信号，根据所述数据处理电路的工作模式对图像数字信号进行水平方向数字binning操作，得到处理后数字图像，将处理后数字图像传输给所述图像接口电路。

上述成像分辨率可配置多谱段TDI-CMOS图像传感器中，所述数据处理电路的工作模式的模式选择位1和模式选择位0赋值“X0”代表非binning输出模式，其中X代表0或1任意值，赋值“01”代表水平×2binning输出模式，赋值“11”代表水平×4binning输出模式。

上述成像分辨率可配置多谱段TDI-CMOS图像传感器中，所述水平数字域binning单元包括一级双路数据选择电路、二级双路数据选择电路、1级加法器、2级加法器、饱和判断电路；其中，模拟数字转换器为四路；四路模拟数字转换器的图像数字信号经过一级双路数据选择电路，当模式选择位0置位“0”时，四路图像数字信号直接输出，当模式选择位0置位“1”时，四路图像数字信号中前两路四路图像数字信号和后两路四路图像数字信号分别输入1级加法器进行加和，求和结果输入二级双路数据选择电路；当模式选择位1置位“0”时，两个加和结果经过饱和判断电路，如果结果饱和，会置位饱和标志位；当模式选择位1置位“1”时，两个加和结果输入2级加法器进行求和，求和经过饱和判断电路，如果结果饱和，会置位饱和标志位。

上述成像分辨率可配置多谱段TDI-CMOS图像传感器中，所述谱段分区中的像元采用CCD工作原理，每个像元内有多个转移电极，分为两相CCD、三相CCD和四相CCD。

上述成像分辨率可配置多谱段TDI-CMOS图像传感器中，像元为两相CCD，TDI级数为32级，其中，2级至32级的像元1级像元通过控制传输管TG的TX栅信号输出信号到像元输出电路，电荷信号经过像元电路转换为模拟电压信号输出。

上述成像分辨率可配置多谱段TDI-CMOS图像传感器中，所述数字binning读出电路包括顶部数字binning读出电路和底部数字binning读出电路；其中，顶部数字binning读出电路位于多谱段像元阵列的顶部，底部数字binning读出电路位于多谱段像元阵列的底部。

本发明与现有技术相比具有如下有益效果：

(1)本发明可应用于航空航天对地多光谱遥感成像领域，不同景物采用不同分辨率成像，提升系统信噪比，同时减小片外海量数据处理压力；

(2)本发明在图像传感器片内实现像元binning，减小海量图像传感器片外数据处理压力，无需在外围FPGA内对数据进行片外binning操作，片上处理降低输出数据量和减少片外存储和处理资源占用。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明实施例提供的成像分辨率可配置多谱段TDI-CMOS图像传感器的结构框图；

图2是本发明实施例提供的像元阵列中一个谱段区域方向定义的示意图；

图3是本发明实施例提供的单列像元阵列电路示意图；

图4是本发明实施例提供的数字binning读出电路架构图；

图5是本发明实施例提供的水平数字域binning单元的示意图；

图6是本发明实施例提供的五种binning模式示意图；

图7是本发明实施例提供的两相CCD像元及像元输出电路剖面图及垂直×2binning时序示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

随着半导体工艺技术的不断进步，在民用领域中，CMOS图像传感器已经全面替代CCD，在高端领域中，TDI-CMOS图像传感器也开始逐步替代TDI-CCD。

实现TDI的技术路线有电荷域累加、模拟域累加和数字域累加，电荷域累加过程不会引入额外噪声，累加速度快，是最主流技术；模拟累加运放引入噪声电路版图面积大，只在学术研究有出现；数字域累加对数据存储和处理资源要求较大，主要是面阵CMOS用数字域累加实现数字TDI。

TDI技术最典型应用就是航空航天遥感领域，要获得景物更丰富信息，就要根据景物特点选择特定光谱和分辨率，不同景物反射率不同，应用场景不同，这就对成像的谱段数量、成像空间分辨率和信噪比要特定要求，目前还没有多谱段、成像分辨率可根据应用配置的TDI-CMOS图像传感器，如果有信噪比要求高的场景，需要片外进行数字binning操作，对片外处理器的存储和处理资源占用较大。

图1是本发明实施例提供的成像分辨率可配置多谱段TDI-CMOS图像传感器的结构框图。如图1所示，该成像分辨率可配置多谱段TDI-CMOS图像传感器包括多谱段像元阵列、时序驱动电路、数字binning(合并)读出电路和配置电路；其中，

多谱段像元阵列将光信号转换为图像电信号，将图像电信号传输给数字binning读出电路；数字binning读出电路接收图像电信号，将图像电信号进行数字量化、水平方向数字binning操作，输出处理后数字图像；时序驱动电路给多谱段像元阵列提供正常工作的时序；配置电路对时序驱动电路和数字binning读出电路的工作模式进行设置，同时检测电路工作状态。

多谱段像元阵列包括多个谱段分区组成，谱段分区数量可根据应用需求和制造成本进行设计，每个谱段分区像元结构、像元尺寸和像元间距均相等。其作用是将光信号转换为电信号。

谱段分区中的像元采用CCD工作原理，光电转换后的电荷信号在电极时序作用下，进行垂直方向的电荷转移和电荷累加。

时序驱动电路包括多个子时序驱动电路，每个子时序驱动电路完全相同，子电路数量与多谱段像元阵列中的谱段分区数量一致。时序驱动电路其作用是提供多谱段像元阵列可以正常工作的时序。每个子时序驱动电路给与每个子时序驱动电路相对应的谱段分区提供正常工作的时序。

如图4所示，数字binning读出电路包括可编程增益放大器、模拟数字转换器、水平数字域binning单元、数据处理电路和图像接口电路；其中，

可编程增益放大器将图像电信号放大处理后得到放大后的图像电信号，将放大后的图像电信号传输给模拟数字转换器；模拟数字转换器接收将放大后的图像电信号，将放大后的图像电信号转换为图像数字信号，将图像数字信号传输给水平数字域binning单元；水平数字域binning单元接收图像数字信号，根据数据处理电路的工作模式对图像数字信号进行水平方向数字binning操作，得到处理后数字图像，将处理后数字图像传输给图像接口电路。

配置电路包括寄存器和总线配置电路，其作用是对时序驱动电路和读出电路的工作模式进行设置，同时检测电路工作状态。

配置电路与时序驱动电路、数字binning读出电路相连接，可以分别配置时序电路中的各个子时序电路工作模式，配置所有数字binning读出电路工作模式。

时序驱动电路位于像元左侧，输出的驱动信号与其对应的多谱段像元阵列谱段分区相连，为像元提供垂直转移和读出时序信号。

数字binning读出电路位于多谱段像元阵列的顶部和底部，与各个谱段分区相连，像元输出的模拟图像信号输入至数字binning读出电路内的PGA电路。

成像分辨率可配置功能通过片上混合域binning技术实现，混合域binning技术通过垂直方向电荷域binning技术和水平方向数字域binning技术实现，可实现1×1、1×2、2×2、2×3、4×4等binning模式。

垂直方向电荷域binning技术通过配置时序驱动电路工作模式进行切换。

水平方向数字域binning技术通过配置读出电路中的水平数字域binning单元和数据处理电路的工作模式实现。

多谱段像元阵列的每个谱段是一个矩形区域，如图2所示，其中水平方向像元数量决定了图像传感器在非binning模式下的最大分辨率n，垂直方向是TDI型图像传感器工作的TDI方向，垂直方向像元数量决定了图像传感器在非binning模式下的最大TDI级数m。

图3为单列像元阵列，其中像元结构为两相CCD，TDI级数为m级，1级像元通过传输管TG输出信号到像元输出电路，电荷信号经过像元电路转换为模拟电压信号输出。

数字binning读出电路接收像元输出模拟图像数据，信号依次通过PGA、ADC、水平数字域binning单元、数据处理电路和图像接口电路，转换为数字图像数据，数字binning读出电路可对数据实现水平数字域binning操作。

水平数字域binning单元可对4路ADC输出数据进行处理，配置电路通过模式选择位赋值选择工作模式，水平数字域binning单元可输出非binning数据、水平×2binning数据和水平×4b inning数据，单元可对binning后数据是否饱和进行判断输出饱和标志位。

图6所示，1×1代表不进行binning操作，1×2表示将垂直一列、水平两行中的两个像元进行binning操作，2×2表示将垂直两列、水平两行中的四个像元进行binning操作，2×3表示将垂直两列、水平三行中的6个像元进行binning操作，4×4表示将垂直四列、水平四行中的16个像元进行binning操作。

图7以像元结构剖面图说明垂直×2binning实现方式，通过在两相CCD像元电极PH1和PH2施加驱动信号，驱动电荷信号在像元之间转移，最终两个像元电荷信号通过控制传输管TG的TX栅信号进入至FD电容内，通过像元输出电路转换为模拟电压信号，信号读出后通过RST信号将FD电容信号清空，等待下一包电荷进入。

具体的，成像分辨率可配置的多谱段TDI-CMOS图像传感器，其谱段数量应根据应用需求、制造成本、工作频率等因素权衡考虑后确定，实施方案以四谱段、像元尺寸9μm、最大分辨率3072、最大TDI级数32级为例进行说明。

一种成像分辨率可配置的多谱段TDI-CMOS图像传感器，其特征在于，包括多谱段像元阵列、时序驱动电路、数字binning读出电路、配置电路。

多谱段像元阵列包括四个谱段分区组成，分别定义为P、B1、B2、B3、B4，每个谱段分区像元结构、像元尺寸9μm和像元间距9μm，每个谱段区域方向定义如图2所示，水平方向像元数量决定了图像传感器在非binning模式下的最大分辨率3072，垂直方向是TDI型图像传感器工作的TDI方向，垂直方向像元数量决定了图像传感器在非binning模式下的最大TDI级数32，最大分辨率数值一般要求取4的倍数，级数数值一般要求取8的倍数。多谱段像元阵列的作用是将光信号转换为电信号。

谱段分区中的像元采用CCD工作原理，每个像元内有多个转移电极，一般分为两相CCD、三相CCD和四相CCD，两相CCD的转移电极为两个，本实施方案以两相CCD为例进行说明，如图3所示，每个像元有PH1和PH2两个电极。光电转换后的电荷信号在CCD电极时序作用下，进行垂直方向的电荷转移和电荷累加。

谱段分区中的单列像元阵列如图3所示，像元结构为两相CCD，TDI级数为32级，其中2级至32级的像元1级像元通过控制传输管TG的TX栅信号输出信号到像元输出电路，电荷信号经过像元电路转换为模拟电压信号输出。

时序驱动电路包括多个子时序驱动电路，每个子时序驱动电路完全相同，子电路数量与多谱段像元阵列中的谱段分区数量一致。时序驱动电路其作用是提供多谱段像元阵列可以正常工作的时序。

数字binning读出电路包括可编程增益放大器(PGA)、模拟数字转换器(ADC)、水平数字域binning单元、数据处理电路和图像接口电路，如图4所示。数字binning读出电路器作用是将图像信号进行数字量化、水平方向数字binning操作，将处理后数字图像输出。

配置电路包括寄存器和总线配置电路，其作用是对时序驱动电路和数字binning读出电路的工作模式进行设置，同时检测电路工作状态。

配置电路与时序驱动电路、数字binning读出电路相连接，可以分别配置时序电路中的各个子时序电路工作模式，配置所有数字binning读出电路工作模式。

子时序电路位于像元左侧，输出的驱动信号与其对应的多谱段像元阵列谱段分区相连，为像元提供垂直转移和读出时序信号。

数字binning读出电路位于多谱段像元阵列的顶部和底部，顶部数字binning读出电路处理P谱段和B1谱段图像数据，底部数字binning读出电路谱段处理B2谱段和B3谱段图像数据，像元输出的模拟图像信号输入至数字binning读出电路内的PGA电路。

成像分辨率可配置通过片上混合域binning技术实现，混合域binning技术通过垂直方向电荷域binning技术和水平方向数字域binning技术实现，可实现1×1、1×2、2×2、2×3、4×4等binning模式，如图6所示，1×1代表不进行binning操作，1×2表示将垂直一列、水平两行中的两个像元进行binning操作，2×2表示将垂直两列、水平两行中的四个像元进行binning操作，2×3表示将垂直两列、水平三行中的6个像元进行binning操作，4×4表示将垂直四列、水平四行中的16个像元进行binning操作。

垂直方向电荷域binning技术通过配置时序驱动电路工作模式进行切换，以垂直×2binning为例，如图7所示，通过在两相CCD像元电极PH1和PH2施加驱动信号，使得电荷信号在像元之间转移，最终两个像元电荷通过传输管TG进入至FD电容内，通过像元输出电路转换为模拟电压信号，信号读出后通过RST将FD电容信号清空。

水平方向数字域binning技术通过配置数字binning读出电路中的水平数字域binning单元和数据处理电路的工作模式实现，如图5所示，模式选择位1和模式选择位0赋值“X0”代表非binning输出模式，其中X代表0或1任意值，赋值“01”代表水平×2binning输出模式，赋值“11”代表水平×4binning输出模式。

水平数字域binning单元，如图5所示，包括双路数据选择电路(MUX2)、1级加法器、2级加法器、饱和判断电路。四路ADC量化后的信号首先经过MUX2，当模式选择位0置位“0”时，四路数据直接输出单元电路，当模式选择位0置位“1”时，四路数据中前两路和后两路分别输入1级加法器进行加和，求和结果输入二级MUX2；当模式选择位1置位“0”时，两个加和结果经过饱和判断输出单元，如果结果饱和，会置位饱和标志位；当模式选择位1置位“1”时，两个加和结果输入2级加法器进行求和，求和经过饱和判断输出单元，如果结果饱和，会置位饱和标志位。饱和标志位会反馈至PGA，可选择器件自动调节PGA增益，也可通过图像传感器外部控制器程序调节。

举例说明成像分辨率配置的工作流程。要求四个谱段中，P谱段分辨率3072，B1谱段分辨率1536，B2和B3谱段分辨率768。根据分辨率要求，P谱段不进行binning操作，B1谱段进行2×2binning操作，B2和B3谱段进行4×4binning操作。配置子时序电路1不进行垂直电荷域binning，子时序电路2进行×2垂直电荷域binning，子时序电路3和4进行×4垂直电荷域binning。配置顶部数字binning读出电路，P谱段对应数字binning读出电路配置模式选择位幅值“00”，B1谱段对应数字binning读出电路配置模式选择位幅值“01”，B2和B3谱段对应数字binning读出电路配置模式选择位幅值“11”，配置完成后可以进行TDI成像。

本实施例为成像系统设计和载荷应用带来新的模式。本实施例对于同一成像系统，可根据不同成像景物特征、光谱反射特性，配置器件不同谱段分区处于不同的成像分辨率，以满足系统分辨率和信噪比的要求。

本实施例由于成像分辨率可灵活配置，相同的成像电子学系统可作为成熟产品应用在不同的成像系统，避免一种成像系统需要单独开发一套成像电子学系统，节省开发成本。本实施例在图像传感器片内实现像元binning，减小海量图像传感器片外数据处理压力，无需在外围FPGA内对数据进行片外binning操作，片上处理降低输出数据量和减少片外存储和处理资源占用。本实施例对于非正方形的像元尺寸需求可配置器件工作模式满足需求，无需重复设计，节省开发成本和研制周期。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种成像分辨率可配置多谱段TDI-CMOS图像传感器，其特征在于包括：多谱段像元阵列、时序驱动电路、数字binning读出电路和配置电路；其中，

所述多谱段像元阵列将光信号转换为图像电信号，将图像电信号传输给所述数字binning读出电路；

所述数字binning读出电路接收图像电信号，将图像电信号进行数字量化、水平方向数字binning操作，输出处理后数字图像；

所述时序驱动电路给所述多谱段像元阵列提供正常工作的时序；

所述配置电路对时序驱动电路和数字binning读出电路的工作模式进行设置。

2.根据权利要求1所述的成像分辨率可配置多谱段TDI-CMOS图像传感器，其特征在于：所述多谱段像元阵列包括多个谱段分区；其中，每个谱段分区中的每个像元结构一样，每个谱段分区中的每个像元尺寸相等，每个谱段分区中的像元间距相等。

3.根据权利要求2所述的成像分辨率可配置多谱段TDI-CMOS图像传感器，其特征在于：每个谱段分区是一个矩形区域，其中，该矩形区域的水平方向像元数量决定了图像传感器在非binning模式下的最大分辨率n，该矩形区域的垂直方向像元数量决定了图像传感器在非binning模式下的最大TDI级数m。

4.根据权利要求2所述的成像分辨率可配置多谱段TDI-CMOS图像传感器，其特征在于：所述时序驱动电路包括多个子时序驱动电路，其中，子时序驱动电路的数量与谱段分区的数量相等；

每个子时序驱动电路给与每个子时序驱动电路相对应的谱段分区提供正常工作的时序。

5.根据权利要求1所述的成像分辨率可配置多谱段TDI-CMOS图像传感器，其特征在于：所述数字binning读出电路包括可编程增益放大器、模拟数字转换器、水平数字域binning单元、数据处理电路和图像接口电路；其中，

所述可编程增益放大器将图像电信号放大处理后得到放大后的图像电信号，将放大后的图像电信号传输给所述模拟数字转换器；

所述模拟数字转换器接收将放大后的图像电信号，将放大后的图像电信号转换为图像数字信号，将图像数字信号传输给所述水平数字域binning单元；

所述水平数字域binning单元接收图像数字信号，根据所述数据处理电路的工作模式对图像数字信号进行水平方向数字binning操作，得到处理后数字图像，将处理后数字图像传输给所述图像接口电路。

6.根据权利要求5所述的成像分辨率可配置多谱段TDI-CMOS图像传感器，其特征在于：所述数据处理电路的工作模式的模式选择位1和模式选择位0赋值“X0”代表非binning输出模式，其中X代表0或1任意值，赋值“01”代表水平×2binning输出模式，赋值“11”代表水平×4binning输出模式。

7.根据权利要求5所述的成像分辨率可配置多谱段TDI-CMOS图像传感器，其特征在于：所述水平数字域binning单元包括一级双路数据选择电路、二级双路数据选择电路、1级加法器、2级加法器、饱和判断电路；其中，

模拟数字转换器为四路；

四路模拟数字转换器的图像数字信号经过一级双路数据选择电路，当模式选择位0置位“0”时，四路图像数字信号直接输出，当模式选择位0置位“1”时，四路图像数字信号中前两路四路图像数字信号和后两路四路图像数字信号分别输入1级加法器进行加和，求和结果输入二级双路数据选择电路；当模式选择位1置位“0”时，两个加和结果经过饱和判断电路，如果结果饱和，会置位饱和标志位；当模式选择位1置位“1”时，两个加和结果输入2级加法器进行求和，求和经过饱和判断电路，如果结果饱和，会置位饱和标志位。

8.根据权利要求2所述的成像分辨率可配置多谱段TDI-CMOS图像传感器，其特征在于：所述谱段分区中的像元采用CCD工作原理，每个像元内有多个转移电极，分为两相CCD、三相CCD和四相CCD。

9.根据权利要求8所述的成像分辨率可配置多谱段TDI-CMOS图像传感器，其特征在于：像元为两相CCD，TDI级数为32级，其中，2级至32级的像元1级像元通过控制传输管TG的TX栅信号输出信号到像元输出电路，电荷信号经过像元电路转换为模拟电压信号输出。

10.根据权利要求1所述的成像分辨率可配置多谱段TDI-CMOS图像传感器，其特征在于：所述数字binning读出电路包括顶部数字binning读出电路和底部数字binning读出电路；其中，顶部数字binning读出电路位于多谱段像元阵列的顶部，底部数字binning读出电路位于多谱段像元阵列的底部。