Nothing Special   »   [go: up one dir, main page]

CN116259534B - 碳化硅外延方法 - Google Patents

碳化硅外延方法 Download PDF

Info

Publication number
CN116259534B
CN116259534B CN202310533579.7A CN202310533579A CN116259534B CN 116259534 B CN116259534 B CN 116259534B CN 202310533579 A CN202310533579 A CN 202310533579A CN 116259534 B CN116259534 B CN 116259534B
Authority
CN
China
Prior art keywords
silicon carbide
epitaxial layer
carbide substrate
buffer layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310533579.7A
Other languages
English (en)
Other versions
CN116259534A (zh
Inventor
高蔓斌
区灿林
周维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Co Ltd
BYD Auto Co Ltd
Original Assignee
BYD Co Ltd
BYD Auto Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd, BYD Auto Co Ltd filed Critical BYD Co Ltd
Priority to CN202310533579.7A priority Critical patent/CN116259534B/zh
Publication of CN116259534A publication Critical patent/CN116259534A/zh
Application granted granted Critical
Publication of CN116259534B publication Critical patent/CN116259534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及碳化硅外延技术领域，特别涉及一种碳化硅外延方法。碳化硅外延方法包括以下步骤：对碳化硅衬底进行原位刻蚀；在碳化硅衬底的一侧表面沉积第一外延层，第一外延层的沉积速率为60μm/h~80μm/h；在第一外延层的一侧沉积第一缓冲层；在第一缓冲层背离碳化硅衬底的一侧表面沉积第二外延层。在第一外延层的快速沉积过程中，C原子和Si原子在凹坑缺陷处聚集沉积，从而能够将部分凹坑缺陷填平，减少了碳化硅表面凹坑缺陷的数量，进而使第二外延层表面具有较少的凹坑缺陷，容易满足半导体器件的制备要求，这也有利于提高碳化硅半导体器件的整体性能。

Description

碳化硅外延方法
技术领域
本发明涉及碳化硅外延技术领域，特别涉及一种碳化硅外延方法。
背景技术
随着航空航天、军事、雷达和电动车等领域对半导体器件的要求越来越高，硅基半导体器件已经不能满足日益增高的使用要求。碳化硅具有大禁带宽度、优良的稳定性、高热导率、高临界击穿场强、高饱和电子漂移速度等优良特性，是制作高温、高频、大功率和强辐射电力电子器件的理想半导体材料。与传统的硅基半导体器件相比，碳化硅器件能够在10倍于硅基半导体器件的电场强度下正常工作，具有优异的性能。
但由于碳化硅衬底存在多种缺陷，如凹坑缺陷等，在碳化硅衬底表面直接制备得到的半导体器件的性能并不好。为了改善半导体器件的性能，通常需要在碳化硅衬底上进行高质量的碳化硅同质外延得到外延片，并在外延片上进行半导体器件的制备。
通常碳化硅外延方法包括以下步骤：首先采用化学气相沉积工艺在碳化硅衬底表面沉积缓冲层，随后采用化学气相沉积工艺在缓冲层背离所述碳化硅衬底的一侧表面沉积外延层，缓冲层能够改善外延层的质量。但是由于缓冲层无法过渡碳化硅衬底表面的凹坑缺陷，这导致碳化硅衬底表面的凹坑缺陷延伸到外延层，外延层仍具有一定数量的凹坑缺陷，因此不能有效控制碳化硅外延片表面的缺陷总量，从而无法保证碳化硅外延片满足半导体器件的制备要求。
发明内容
本发明旨在有效降低碳化硅外延片表面的缺陷总量。
为此，本发明提出一种碳化硅外延方法，包括：提供碳化硅衬底；对所述碳化硅衬底进行原位刻蚀；在对所述碳化硅衬底进行原位刻蚀之后，在所述碳化硅衬底的一侧表面沉积第一外延层，所述第一外延层的沉积速率为60μm/h～80μm/h；在所述第一外延层背离所述碳化硅衬底的一侧沉积第一缓冲层；在所述第一缓冲层背离所述碳化硅衬底的一侧表面沉积第二外延层。在第一外延层的快速沉积过程中，C原子和Si原子在凹坑缺陷处聚集沉积，从而能够将部分凹坑缺陷填平，减少了碳化硅表面凹坑缺陷的数量，进而使第二外延层表面具有较少的凹坑缺陷；同时，第一缓冲层能够在一定程度上过渡第一外延层表面的至少部分基平面位错等其它缺陷，从而控制了第二外延层表面其它缺陷的数量。由此可见，上述碳化硅外延方法能够有效降低碳化硅外延片表面的缺陷总量，制备得到的碳化硅外延片容易满足半导体器件的制备要求，这也有利于提高碳化硅半导体器件的整体性能。
附图说明
为了更清楚地说明本发明具体实施方式中的技术方案，下面将对具体实施方式描述中所需要使用的附图作简单地介绍：
图1为本发明实施例提供的碳化硅外延方法的工艺流程图；
图2-图8为本发明实施例提供的碳化硅外延过程中的结构示意图；
附图标记：
1-碳化硅衬底；2-第一外延层；3-第一缓冲层；4-第二外延层；5-第二缓冲层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。在本发明的描述中，需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
参见图1，本实施例提供一种碳化硅外延方法，包括：
步骤S1、提供碳化硅衬底；
步骤S2、对所述碳化硅衬底进行原位刻蚀；
步骤S3、在对所述碳化硅衬底进行原位刻蚀之后，在所述碳化硅衬底的一侧表面沉积第一外延层，所述第一外延层的沉积速率为60μm/h～80μm/h；
步骤S4、在所述第一外延层背离所述碳化硅衬底的一侧沉积第一缓冲层；
步骤S5、在所述第一缓冲层背离所述碳化硅衬底的一侧表面沉积第二外延层。
本实施例提供的碳化硅外延方法，在第一外延层的快速沉积过程中，C原子和Si原子在凹坑缺陷处聚集沉积，从而能够将部分凹坑缺陷填平，减少了碳化硅表面凹坑缺陷的数量，进而使第二外延层表面具有较少的凹坑缺陷；同时，第一缓冲层能够在一定程度上过渡第一外延层表面的至少部分基平面位错等其它缺陷，从而控制了第二外延层表面其它缺陷的数量。由此可见，上述碳化硅外延方法能够有效降低碳化硅外延片表面的缺陷总量，制备得到的碳化硅外延片容易满足半导体器件的制备要求，这也有利于提高碳化硅半导体器件的整体性能。具体的，采用本实施例的制备方法制备得到的直径为150mm的碳化硅外延片表面的凹坑缺陷小于1000个。
具体的，本实施例中的所述第一外延层、所述第一缓冲层和所述第二外延层均采用化学气相沉积工艺沉积，本实施例中的化学气相沉积工艺(CVD)可以为水平热壁式CVD和垂直热壁式CVD中的一种，采用化学气相沉积工艺进行碳化硅外延片的制备，能够精确控制反应气体的流量，从而能够精确控制外延材料的组分、厚度及掺杂浓度，且生长的外延材料均匀性好，掺杂范围较大。
下面结合图2-图8对本实施例提供的碳化硅外延方法进行详细完整的描述。
参见图2，提供碳化硅衬底1。
具体的，所述碳化硅衬底1可以为偏轴碳化硅衬底，也可以为零偏碳化硅衬底。所述偏轴碳化硅衬底包括但不限于4°偏轴4H-SiC衬底或8°偏轴4H-SiC衬底。相对于零偏碳化硅衬底，4°偏轴4H-SiC衬底更能生长出较好品质的4H-SiC薄膜。
进一步的，在碳化硅衬底1表面进行外延生长之前，还需要对碳化硅衬底1依次进行超声清洗和原位刻蚀。
对碳化硅衬底1进行超声清洗的步骤包括：使用丙酮对碳化硅衬底1进行超声清洗，清洗时间为10min～15min，以去除碳化硅衬底1表面的金属杂质、油污等杂质；使用无水乙醇对碳化硅衬底1进行超声清洗，清洗时间为10min～15min，以去除碳化硅衬底1表面残留的丙酮；使用去离子水对碳化硅衬底1进行超声清洗，以去除碳化硅衬底1表面残留的无水乙醇，清洗时间为10min～15min；去离子水超声清洗完成后，使用高纯氩气吹干碳化硅衬底1，避免碳化硅衬底1表面留下水痕。示例性的，每一种溶液的超声清洗时间可以为10min、11min、12min、13min、14min或15min，每一种溶液的超声清洗时间可以相同，也可以不同。
对碳化硅衬底1进行原位刻蚀的步骤包括：将完成超声清洗的碳化硅衬底1放置到化学气相沉积设备的沉积腔室；对沉积腔室进行抽真空处理，直至沉积腔室的真空度为40mbar-150mbar；向沉积腔室通入高纯氢气，高纯氢气的流量为100L/min-120L/min，如高纯氢气的流量为100L/min、110L/min或120L/min，使沉积腔室的真空度维持在40mbar-150mbar；升高沉积腔室的温度，使沉积腔室的温度稳定在1580℃-1630℃，对碳化硅衬底1进行原位刻蚀，原位刻蚀的时间为2min-5min，以去除碳化硅衬底1表面的表面损伤和划痕。
参见图3，采用化学气相沉积工艺在所述碳化硅衬底1的一侧表面沉积第一外延层2，所述第一外延层2的沉积速率为60μm/h～80μm/h，所述第一外延层2的厚度可以为2μm～8μm。示例性的，所述第一外延层2的沉积速率可以为60μm/h、65μm/h、70μm/h、75μm/h或80μm/h，所述第一外延层2的厚度可以为2μm、3μm、4μm、5μm、6μm、7μm或8μm。优选的，所述第一外延层2的厚度为2μm-4μm，上述厚度范围的第一外延层有利于获得具有更少凹坑缺陷的碳化硅外延片。
具体的，原位刻蚀结束后，向沉积腔室通入小流量的反应气体，此时，具有相对较大流量的氢气发挥载气的功能，第一外延层2的沉积速率主要由反应气体的流量决定。在第一外延层2的沉积过程中，反应气体包括碳源和硅源，所述硅源的流量为300sccm-426sccm，所述沉积腔室的碳硅比C/Si为0.8～0.9。所述硅源包括但不限于硅烷、三氯氢硅、二氯氢硅、四氯化硅、甲基三氯化硅中的至少一种，所述碳源为丙烷、乙烯、氯甲烷、甲烷中的至少一种，所述碳源的流量由所述碳源的材料、所述硅源的流量和沉积腔室的碳硅比决定。示例性的，所述硅源的流量可以为300sccm、316sccm、320sccm、350sccm、380sccm、400sccm或426sccm，所述沉积腔室的碳硅比C/Si可以为0.8、0.83、0.85、0.87或0.9。需要说明的是，本申请中的碳硅比是指沉积腔室内碳元素与硅元素的物质的量之比。
进一步的，在第一外延层2的沉积过程中，所述沉积腔室的温度为1570℃～1610℃，所述沉积腔室的真空度为40mbar-150mbar，所述沉积腔室内的硅氢比Si/H为0.0027-0.0038，通过调控反应气体和载气的流量来调控所述沉积腔室的真空度和硅氢比。示例性的，所述沉积腔室内的硅氢比Si/H可以为0.0027、0.003、0.00316、0.0032或0.0038。需要说明的是，本申请中的硅氢比是指沉积腔室内硅元素与氢元素的物质的量之比。
参见图4，采用化学气相沉积工艺在所述第一外延层2背离所述碳化硅衬底1的一侧沉积第一缓冲层3，所述第一缓冲层3的沉积速率为7μm/h-11μm/h，所述第一缓冲层3的厚度为0.6μm～1μm。示例性的，所述第一缓冲层3的沉积速率可以为7μm/h、7.5μm/h、8μm/h、8.5μm/h、9μm/h、9.5μm/h、10μm/h、10.5μm/h或11μm/h，所述第一缓冲层3的厚度可以为0.6μm、0.7μm、0.8μm、0.9μm或1μm。
具体的，在所述第一缓冲层3的沉积过程中，所述沉积腔室的碳硅比为0.5～0.6，所述硅源的流量为61sccm-96sccm，所述碳源的流量由所述碳源的具体材料、所述硅源的流量和沉积腔室的碳硅比决定；即，在所述第一外延层2沉积至所需厚度以后，调控反应气体的流量以进行第一缓冲层3的沉积，第一缓冲层3沉积过程的反应气体与第一外延层2沉积过程的反应气体相同，所述第一缓冲层3的沉积速率为缓冲层的正常沉积速率。示例性的，所述硅源的流量可以为61sccm、66sccm、70sccm、79sccm、85sccm、90sccm、93sccm或96sccm，所述沉积腔室的碳硅比C/Si可以为0.5、0.53、0.55、0.57或0.6。
进一步的，在第一缓冲层3的沉积过程中，所述沉积腔室的温度为1570℃～1610℃，所述沉积腔室的真空度为40mbar-150mbar，所述沉积腔室内的硅氢比Si/H为0.00061-0.00079，通过调控反应气体和载气的流量来调控所述沉积腔室的真空度和硅氢比。示例性的，所述沉积腔室内的硅氢比Si/H可以为0.00061、0.00069、0.00070或0.00079。
参见图5，采用化学气相沉积工艺在所述第一缓冲层3背离所述碳化硅衬底1的一侧表面沉积第二外延层4，所述第二外延层4的沉积速率为20μm/h～40μm/h，所述第二外延层4的厚度为8μm～12μm。示例性的，所述第二外延层4的沉积速率可以为20μm/h、25μm/h、30μm/h、35μm/h或40μm/h，所述第二外延层4的厚度可以为8μm、9μm、10μm、11μm或12μm。
具体的，在所述第二外延层4的沉积过程中，所述沉积腔室的碳硅比为0.5～1，所述硅源的流量为110sccm-216sccm，所述碳源的流量由所述碳源的具体材料、所述硅源的流量和沉积腔室的碳硅比决定；即，在所述第一缓冲层3沉积至所需厚度以后，调控反应气体的流量以进行第二外延层4的沉积，第二外延层4沉积过程的反应气体与第一外延层2沉积过程的反应气体相同，所述第二外延层4的沉积速率为外延层的正常沉积速率。示例性的，所述硅源的流量可以为110sccm、135sccm、162sccm或216sccm，所述沉积腔室的碳硅比C/Si可以为0.5、0.6、0.7、0.8、0.9或1。
进一步的，在第二外延层4的沉积过程中，所述沉积腔室的温度为1570℃～1610℃，所述沉积腔室的真空度为40mbar-150mbar，所述沉积腔室内的硅氢比Si/H为0.0011-0.00216，通过调控反应气体和载气的流量来调控所述沉积腔室的真空度和硅氢比。示例性的，所述沉积腔室内的硅氢比Si/H可以为0.0011、0.00135、0.00162或0.00216。
需要说明的是，第一外延层的快速沉积导致其表面具有较多的其它缺陷，其它缺陷是指不属于凹坑缺陷之外的缺陷，如基平面位错等。一方面，第一缓冲层3能够在一定程度上过渡第一外延层2表面的至少部分其它缺陷，使第一外延层2表面的至少部分其它缺陷不会延伸到第二外延层4表面；另一方面，以正常沉积速率沉积得到的第二外延层4表面的其它缺陷也较少，最终使得第二外延层4表面的其它缺陷较少。由此可见，本实施例提供的碳化硅外延方法能够同时控制凹陷缺陷的数量和其它缺陷的数量，从而控制了碳化硅外延片表面的缺陷总量，更容易满足半导体器件的制备要求。
此外，本实施例中的反应气体中还包括掺杂源，所述掺杂源与硅源和碳源一同通入沉积腔室，掺杂源的流量根据掺杂浓度而定，碳化硅衬底1、第一外延层2、第一缓冲层3和第二外延层4均具有相同的掺杂类型；当掺杂类型为n型时，掺杂源可以为氮气；当掺杂类型为p型时，掺杂源可以为三甲基铝。
作为一个优选的实施方式，所述第一外延层2的掺杂浓度小于所述碳化硅衬底的掺杂浓度，且大于所述第二外延层4的掺杂浓度。第一外延层2的掺杂浓度位于所述碳化硅衬底的掺杂浓度与所述第二外延层4的掺杂浓度之间，能够减少基平面位错的数量，进一步降低了碳化硅外延片表面的缺陷总量，提高了碳化硅外延片的质量，从而能够进一步提高碳化硅半导体器件的整体性能。
具体的，所述碳化硅衬底的掺杂浓度为1×1018atom/cm2～3×1018atom/cm2，所述第一外延层2的掺杂浓度为1×1015atom/cm2～1×1017atom/cm2，所述第二外延层4的掺杂浓度为5×1015atom/cm2～1×1016atom/cm2，第一缓冲层3的掺杂浓度为5×1017atom/cm2～1×1018atom/cm2。示例性的，所述碳化硅衬底的掺杂浓度可以为1×1018atom/cm2、2×1018atom/cm2、3×1018atom/cm2，所述第一外延层2的掺杂浓度可以为1×1015atom/cm2、5×1015atom/cm2、7.5×1015atom/cm2、1×1016atom/cm2、5×1016atom/cm2或1×1017atom/cm2，所述第二外延层4的掺杂浓度可以为5×1015atom/cm2、6×1015atom/cm2、7×1015atom/cm2、8×1015atom/cm2、9×1015atom/cm2或1×1016atom/cm2，第一缓冲层3的掺杂浓度可以为5×1017atom/cm2、6×1017atom/cm2、7×1017atom/cm2、8×1017atom/cm2、9×1017atom/cm2或1×1018atom/cm2。
作为一个优选的实施方式，参见图6-图8，在所述第一外延层2背离所述碳化硅衬底1的一侧沉积所述第一缓冲层3之前，采用化学气相沉积工艺在所述第一外延层2背离所述碳化硅衬底1的一侧表面生长第二缓冲层5；在所述第一外延层2背离所述碳化硅衬底1的一侧沉积所述第一缓冲层3之后，所述第二缓冲层5位于所述第一缓冲层3与所述第一外延层2之间，所述第二缓冲层5的沉积速率为1μm/h～3μm/h，所述第二缓冲层5的厚度为0.1μm～0.3μm。第二缓冲层5和第一缓冲层3能够在一定程度上过渡第一外延层2表面的至少部分基平面位错和三角等其它缺陷，使第一外延层2表面的至少部分其它缺陷不会延伸到第二外延层4表面，进一步减少了第二外延层4表面其它缺陷的数量；同时，第二缓冲层5的沉积速率小于缓冲层的正常沉积速率，缓慢生长的第二缓冲层5具有较高的结晶性能，从而能够提高后续沉积的第一缓冲层3和第二外延层4的结晶性，进一步提高了碳化硅外延片的质量，从而能够进一步提高碳化硅半导体器件的整体性能。示例性的，所述第二缓冲层5的沉积速率可以为1μm/h、1.5μm/h、2μm/h、2.5μm/h或3μm/h，所述第二缓冲层5的厚度可以为0.1μm、0.2μm或0.3μm。
具体的，在所述第二缓冲层5的沉积过程中，所述沉积腔室的碳硅比为0.6～0.65，所述硅源的流量为8sccm-27sccm，所述碳源的流量由所述碳源的具体材料、所述硅源的流量和沉积腔室的碳硅比决定；即，在所述第一外延层2沉积至所需厚度以后，调控反应气体的流量以进行第二缓冲层5的沉积，第二缓冲层5沉积过程的反应气体与第一缓冲层3沉积过程的反应气体相同，反应气体包括硅源、碳源和掺杂源，掺杂源的流量根据掺杂浓度而定，所述第二缓冲层5的掺杂浓度为5×1017atom/cm2～1×1018atom/cm2，所述第二缓冲层5的掺杂浓度可以与所述第一缓冲层3的掺杂浓度相同，也可以与所述第一缓冲层3的掺杂浓度不同。示例性的，所述硅源的流量可以为8sccm、8.7sccm、10sccm、15sccm、18sccm、21sccm、24sccm、26sccm或27sccm，所述沉积腔室的碳硅比C/Si可以为0.6、0.61、0.62、0.63、0.64或0.65。
进一步的，在第二缓冲层5的沉积过程中，所述沉积腔室的温度为1570℃～1610℃，所述沉积腔室的真空度为40mbar-150mbar，所述沉积腔室内的硅氢比Si/H为0.00055-0.0006，通过调控反应气体和载气的流量来调控所述沉积腔室的真空度和硅氢比。示例性的，所述沉积腔室内的硅氢比Si/H可以为0.00055、0.00058、0.00059或0.0006。
在第一外延层2、第二缓冲层5、第一缓冲层3和第二外延层4的沉积过程中，沉积腔室的温度可以保持恒定也可以发生微微波动。
在第二外延层4沉积结束后，停止通入反应气体，反应气体包括硅源、碳源和掺杂源，停止加热使沉积腔室内的温度逐渐降至室温；排出氢气，随后向沉积腔室通入氩气，待沉积腔室内的压强至大气压后，开仓取片。
为了使本申请实施例所解决的技术问题、技术方案及有益效果更加清楚，以下将结合实施例和附图进行进一步详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用的任何限制。基于本申请中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例都属于本申请保护的范围。
实施例1
本实施例提供一种碳化硅外延方法，包括以下步骤：
提供直径为150mm的4°偏轴4H-SiC衬底，碳化硅衬底的掺杂类型为n型，掺杂浓度为3×1018atom/cm2；
对碳化硅衬底进行超声清洗：使用丙酮对碳化硅衬底超声清洗15min；使用无水乙醇对碳化硅衬底超声清洗15min；使用去离子水对碳化硅衬底超声清洗15min；去离子水超声清洗完成后，使用高纯氩气吹干碳化硅衬底；
对碳化硅衬底进行原位刻蚀：将完成超声清洗的碳化硅衬底放置到化学气相沉积设备的沉积腔室；对沉积腔室进行抽真空处理，直至沉积腔室的真空度为100mbar；随后，向沉积腔室通入高纯氢气，高纯氢气的流量为120L/min，使沉积腔室的真空度维持在100mbar；升高沉积腔室的温度，使沉积腔室的温度稳定在1630℃，以对碳化硅衬底进行原位刻蚀，原位刻蚀的时间为5min；
沉积第一外延层：原位刻蚀结束后，调整氢气流量为120L/min，降低沉积腔室的温度，使沉积腔室的温度稳定在1590℃左右；向沉积腔室通入硅烷(硅源)、乙烯(碳源)和高纯氮气(n型掺杂源)，其中硅烷的流量为320sccm，乙烯的流量为144sccm，高纯氮气的流量为45sccm，此时沉积腔室内碳硅比C/Si为0.9，硅氢比Si/H为0.0027，真空度为100mbar，第一外延层的沉积速率为60μm/h，直至碳化硅衬底表面形成厚度为2μm的第一外延层，第一外延层的掺杂浓度为1×1017atom/cm2；
沉积第一缓冲层：调整硅烷、乙烯和高纯氮气的流量，硅烷的流量为70sccm，乙烯的流量为21sccm，高纯氮气的流量为25sccm，此时沉积腔室内碳硅比C/Si为0.6，硅氢比Si/H为0.00058，真空度为100mbar，第一缓冲层的沉积速率为8μm/h，直至第一外延层背离碳化硅衬底的一侧表面形成厚度为0.8μm的第一缓冲层，第一缓冲层的掺杂浓度为1×1018atom/cm2；
沉积第二外延层：调整硅烷、乙烯和高纯氮气的流量，硅烷的流量为160，乙烯的流量为72sccm，高纯氮气的流量为38sccm，此时沉积腔室内碳硅比C/Si为0.9，硅氢比Si/H为0.0013，真空度为100mbar，第二外延层的沉积速率为30μm/h，直至第一外延层背离碳化硅衬底的一侧表面形成厚度为10μm的第二外延层，第二外延层的掺杂浓度为9×1015atom/cm2，得到碳化硅外延片。
实施例2
本实施例提供一种碳化硅外延方法，其与实施例1提供的碳化硅外延方法的区别在于：本实施例中第一外延层的沉积速率为80μm/h。具体的，第一外延层的沉积过程中，硅烷的流量为426sccm，乙烯的流量为192sccm，通过调控硅烷和乙烯的流量控制第一外延层的沉积速率。
实施例3
本实施例提供一种碳化硅外延方法，其与实施例1提供的碳化硅外延方法的区别在于：本实施例中第一外延层的沉积速率为70μm/h。具体的，第一外延层的沉积过程中，硅烷的流量为373sccm，乙烯的流量为168sccm，通过调控硅烷和乙烯的流量控制第一外延层的沉积速率。
实施例4
本实施例提供一种碳化硅外延方法，其与实施例1提供的碳化硅外延方法的区别在于：本实施例延长第一外延层的沉积时间，直至第一外延层的厚度为4μm。
实施例5
本实施例提供一种碳化硅外延方法，其与实施例1提供的碳化硅外延方法的区别在于：本实施例延长第一外延层的沉积时间，直至第一外延层的厚度为8μm。
实施例6
本实施例提供一种碳化硅外延方法，其与实施例1提供的碳化硅外延方法的区别在于：本实施例在沉积得到第一外延层之后，首先在第一外延层背离碳化硅衬底的一侧表面沉积第二缓冲层，随后在第二缓冲层背离碳化硅衬底的一侧表面形成第一缓冲层。
具体的，第二缓冲层的沉积步骤为：在沉积得到第一外延层之后，调整硅烷、乙烯和高纯氮气的流量，硅烷的流量为18sccm，乙烯的流量为5.4sccm，高纯氮气的流量为18sccm，此时沉积腔室内碳硅比C/Si为0.6，硅氢比Si/H为0.00015，真空度为100mbar，第二缓冲层的沉积速率为2μm/h，直至第一外延层背离碳化硅衬底的一侧表面形成厚度为0.2μm的第二缓冲层，第二缓冲层的掺杂浓度为6×1017atom/cm2。
实施例7
本实施例提供一种碳化硅外延方法，其与实施例6提供的碳化硅外延方法的区别在于：第二缓冲层的沉积速率为1μm/h。具体的，第二缓冲层的沉积过程中，硅烷的流量为9sccm，乙烯的流量为2.7sccm，通过调控硅烷和乙烯的流量控制第二缓冲层的沉积速率。
实施例8
本实施例提供一种碳化硅外延方法，其与实施例6提供的碳化硅外延方法的区别在于：第二缓冲层的沉积速率为3μm/h。具体的，第二缓冲层的沉积过程中，硅烷的流量为26sccm，乙烯的流量为7.8sccm，通过调控硅烷和乙烯的流量控制第二缓冲层的沉积速率。
实施例9
本实施例提供一种碳化硅外延方法，其与实施例6提供的碳化硅外延方法的区别在于：本实施例中第一外延层的沉积速率为70μm/h。具体的，第一外延层的沉积过程中，硅烷的流量为373sccm，乙烯的流量为168sccm，通过调控硅烷和乙烯的流量控制第一外延层的沉积速率。
实施例10
本实施例提供一种碳化硅外延方法，其与实施例6提供的碳化硅外延方法的区别在于：本实施例中第一外延层的沉积速率为80μm/h。具体的，第一外延层的沉积过程中，硅烷的流量为426sccm，乙烯的流量为192sccm，通过调控硅烷和乙烯的流量控制第一外延层的沉积速率。
实施例11
本实施例提供一种碳化硅外延方法，其与实施例1提供的碳化硅外延方法的区别在于：本实施例中第一外延层的掺杂浓度为9×1015atom/cm2。
对比例1
本对比例提供一种碳化硅外延方法，其与实施例1提供的碳化硅外延方法的区别在于：原位刻蚀结束后，直接进行第一缓冲层的沉积，随后进行第二外延层的沉积，即，不进行第一外延层的制备。
对比例2
本对比例提供一种碳化硅外延方法，其与实施例1提供的碳化硅外延方法的区别在于：本对比例中第一外延层的沉积速率为50μm/h。具体的，第一外延层的沉积过程中，硅烷的流量为267sccm，乙烯的流量为120sccm，通过调控硅烷和乙烯的流量控制第一外延层的沉积速率。
对比例3
本对比例提供一种碳化硅外延方法，其与实施例1提供的碳化硅外延方法的区别在于：本对比例中第一外延层的沉积速率为100μm/h。具体的，第一外延层的沉积过程中，硅烷的流量为533sccm，乙烯的流量为240sccm，通过调控硅烷和乙烯的流量控制第一外延层的沉积速率。
试验例
采用Lasertec sica 81缺陷检查设备对实施例1-11以及对比例1-3制备得到的碳化硅外延片进行凹坑数量的检测，测试结果请见表1：
表1
凹坑缺陷数量(个) 其它缺陷数量(个) 缺陷总量(个)
实施例1 175 90 265
实施例2 131 232 363
实施例3 155 170 325
实施例4 145 105 250
实施例5 326 143 469
实施例6 174 41 215
实施例7 183 23 206
实施例8 168 73 241
实施例9 165 137 302
实施例10 137 154 291
实施例11 169 143 312
对比例1 55299 5810 61109
对比例2 9843 65 9908
对比例3 16 1320 1336
由实施例1-3与对比例1-3的对比可知，采用本申请特定沉积速率沉积得到的第一外延层能够有效降低碳化硅外延片表面的凹坑缺陷，并控制碳化硅外延片表面的其它缺陷数量，从而降低碳化硅外延片表面的缺陷总量；
由实施例1与实施例11的对比可知，第一外延层的掺杂浓度位于碳化硅衬底的掺杂浓度与第二外延层的掺杂浓度之间，能够进一步减少第二外延层表面其它缺陷的数量，进一步提高了碳化硅外延片的质量。
由实施例1-3与对比例2-3的对比、以及实施例6、9、10的对比可知，随着第一外延层的沉积速率的增大，凹坑缺陷逐渐减少，其它缺陷的数量逐渐增多。
由实施例1、6-8的对比、实施例2与实施例10的对比、以及实施例9与实施例3的对比可知，第二缓冲层的沉积能够进一步减少第二外延层表面其它缺陷的数量，进一步提高了碳化硅外延片的质量。
由实施例6-8的对比可知，随着第二缓冲层的沉积速率的减小，凹坑缺陷逐渐增多，其它缺陷的数量逐渐减少。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种碳化硅外延方法，其特征在于，包括:
提供碳化硅衬底；
对所述碳化硅衬底进行原位刻蚀；
在对所述碳化硅衬底进行原位刻蚀之后，在所述碳化硅衬底的一侧表面沉积第一外延层，所述第一外延层的沉积速率为60μm/h～80μm/h；
在所述第一外延层背离所述碳化硅衬底的一侧沉积第一缓冲层；
在所述第一缓冲层背离所述碳化硅衬底的一侧表面沉积第二外延层；
所述第一外延层的掺杂浓度小于所述碳化硅衬底的掺杂浓度，且大于所述第二外延层的掺杂浓度，所述第一外延层、所述碳化硅衬底与所述第二外延层的掺杂类型相同；
在所述第一外延层背离所述碳化硅衬底的一侧沉积所述第一缓冲层之前，采用化学气相沉积工艺在所述第一外延层背离所述碳化硅衬底的一侧表面生长第二缓冲层；在所述第一外延层背离所述碳化硅衬底的一侧沉积所述第一缓冲层之后，所述第二缓冲层位于所述第一缓冲层与所述第一外延层之间；
所述第二缓冲层的沉积速率为1μm/h～3μm/h，所述第二缓冲层的厚度为0.1μm～0.3μm。
2.根据权利要求1所述的碳化硅外延方法，其特征在于，在所述第一外延层的沉积过程中，通向沉积腔室的反应气体包括碳源和硅源，所述沉积腔室的碳硅比为0.8～0.9，所述硅源的流量为300sccm-426sccm。
3.根据权利要求1或2所述的碳化硅外延方法，其特征在于，所述第一外延层的厚度为2μm～8μm。
4.根据权利要求1所述的碳化硅外延方法，其特征在于，所述第一外延层的掺杂浓度为1×1015atom/cm2～1×1017atom/cm2，所述碳化硅衬底的掺杂浓度为1×1018atom/cm2～3×1018atom/cm2，所述第二外延层的掺杂浓度为5×1015atom/cm2～1×1016atom/cm2。
5.根据权利要求1所述的碳化硅外延方法，其特征在于，在所述第二缓冲层的沉积过程中，通向沉积腔室的反应气体包括碳源和硅源，所述沉积腔室的碳硅比为0.6～0.65，所述硅源的流量为8sccm-27sccm。
6.根据权利要求1所述的碳化硅外延方法，其特征在于，所述第一缓冲层的沉积速率为7μm/h-11μm/h，所述第二外延层的沉积速率为20μm/h～40μm/h。
7.根据权利要求1所述的碳化硅外延方法，其特征在于，所述碳化硅衬底为偏轴碳化硅衬底。
CN202310533579.7A 2023-05-12 2023-05-12 碳化硅外延方法 Active CN116259534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310533579.7A CN116259534B (zh) 2023-05-12 2023-05-12 碳化硅外延方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310533579.7A CN116259534B (zh) 2023-05-12 2023-05-12 碳化硅外延方法

Publications (2)

Publication Number Publication Date
CN116259534A CN116259534A (zh) 2023-06-13
CN116259534B true CN116259534B (zh) 2024-06-18

Family

ID=86684607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310533579.7A Active CN116259534B (zh) 2023-05-12 2023-05-12 碳化硅外延方法

Country Status (1)

Country Link
CN (1) CN116259534B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117293015B (zh) * 2023-11-23 2024-02-20 希科半导体科技(苏州)有限公司 硅衬底的碳化硅外延层的生长方法以及硅基碳化硅外延片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110637109A (zh) * 2017-05-26 2019-12-31 昭和电工株式会社 SiC外延晶片及其制造方法
CN115832018A (zh) * 2022-12-07 2023-03-21 安徽长飞先进半导体有限公司 一种控制TSD缺陷的4H-SiC外延结构及生长方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693946B2 (ja) * 2010-03-29 2015-04-01 エア・ウォーター株式会社 単結晶３Ｃ−ＳｉＣ基板の製造方法
JP5865777B2 (ja) * 2012-05-16 2016-02-17 三菱電機株式会社 炭化珪素エピタキシャルウェハの製造方法
WO2016133089A1 (ja) * 2015-02-18 2016-08-25 新日鐵住金株式会社 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
KR102383833B1 (ko) * 2015-07-09 2022-04-06 주식회사 엘엑스세미콘 탄화규소 에피 웨이퍼 및 이의 제조 방법
CN107068539B (zh) * 2016-12-15 2019-11-22 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN107492482B (zh) * 2017-07-18 2019-11-22 李哲洋 一种提高碳化硅外延层载流子寿命的方法
KR102096787B1 (ko) * 2019-06-11 2020-04-03 주식회사 바이테크 다층 구조의 다결정 탄화규소 성형체의 제조방법
CN111681947B (zh) * 2020-05-22 2022-03-29 东莞市天域半导体科技有限公司 一种降低外延片堆垛层错缺陷的外延方法及其应用
CN114775046B (zh) * 2022-06-22 2022-11-29 浙江大学杭州国际科创中心 一种碳化硅外延层生长方法
CN115029782B (zh) * 2022-08-10 2022-10-21 芯三代半导体科技(苏州)有限公司 一种碳化硅外延生长方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110637109A (zh) * 2017-05-26 2019-12-31 昭和电工株式会社 SiC外延晶片及其制造方法
CN115832018A (zh) * 2022-12-07 2023-03-21 安徽长飞先进半导体有限公司 一种控制TSD缺陷的4H-SiC外延结构及生长方法

Also Published As

Publication number Publication date
CN116259534A (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
JP4417625B2 (ja) トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法
US7479443B2 (en) Germanium deposition
US10907273B2 (en) Growing epitaxial 3C-SiC on single-crystal silicon
US8268708B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
CN102376749A (zh) 硅晶片及其制造方法
CN111029246A (zh) 一种降低SiC外延层中三角形缺陷的方法
CN111681947B (zh) 一种降低外延片堆垛层错缺陷的外延方法及其应用
US7427556B2 (en) Method to planarize and reduce defect density of silicon germanium
CN102057078A (zh) 降低半导体外延内记忆效应的方法
CN116259534B (zh) 碳化硅外延方法
CN115029782A (zh) 一种碳化硅外延生长方法
CN117672815A (zh) 一种SiC外延片及其制备方法
JP2022020995A (ja) 炭化珪素エピタキシャルウエハの製造方法
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
CN113913931A (zh) 一种具有p型缓冲层的外延结构及其制备方法
CN113913930A (zh) 一种具有n型缓冲层的外延结构及其制备方法
JP2004363510A (ja) 半導体基板の製造方法
KR102681366B1 (ko) 탄화규소 에피 웨이퍼
GB2540608A (en) Growing epitaxial 3C-SiC on single-crystal silicon
JP7392526B2 (ja) 炭化ケイ素単結晶基板の製造方法
KR102339608B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
JPS63196082A (ja) 太陽電池の製造方法
JPH04124815A (ja) 炭化珪素半導体膜の製造方法
CN111293037A (zh) 一种P型SiC外延及其生长方法
WO2018078385A1 (en) Coated wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant