CN115775520A - 显示面板及电子设备 - Google Patents

Abstract

本公开涉及一种显示面板和一种电子设备。所述显示面板包括：基体层，具有第一区域、第二区域以及限定在所述第一区域与所述第二区域之间的第三区域，当在平面中观察时，所述第一区域、所述第二区域以及所述第三区域被分隔开；驱动电路，设置在所述第二区域中；第一像素，设置在所述第一区域中；以及第二像素，包括设置在所述第二区域中以当在平面中观察时与所述驱动电路重叠的第二发光装置；以及屏蔽组件，设置在所述第二区域中并介于所述驱动电路与所述第二发光装置之间以接收基本恒定电压。

Description

显示面板及电子设备

相关申请的交叉引用

本申请要求于2021年9月6日提交的第10-2021-0118500号韩国专利申请的优先权和权益，所述韩国专利申请通过引用而并入在此以用于所有目的，如同本文中充分阐述一样。

技术领域

本发明的实施例一般涉及显示面板，并且更具体地，涉及一种具有薄边框的显示面板及包括该显示面板的电子设备。

背景技术

诸如电视、移动电话、计算机(例如，平板计算机)、导航仪或游戏机的多媒体电子设备包括显示面板以显示图像。

近来，已经在显示装置中进行了研究和探索以减小不显示图像的区域的尺寸以满足市场对更大显示区域的需求。此外，已经进行了研究和探索以扩大用于显示图像的显示区域并减小边框。

在本背景技术部分中所公开的上述信息仅用于理解本发明构思的背景技术，并且因此，它可以包含不构成现有技术的信息。。

发明内容

申请人意识到将显示面板中的驱动电路从边框区域移动到非显示区域可能导致干扰显示面板的质量和/或性能的噪声。

根据本发明的原理和示例性实施例所构造的显示面板和电子设备通过使驱动电路包括在显示面板的显示区域中而不是边框中而具有薄边框。

根据本发明的原理和示例性实施例所构造的显示面板和电子设备包括在显示面板的显示区域中的驱动电路而不会对显示质量或性能产生不利影响，例如，通过包括屏蔽物以防止驱动电路干扰包含在显示区域中的像素的其它电子组件。

本发明构思的附加特征将在下面的描述中阐述，并且部分地将从该描述显而易见，或者可以通过本发明构思的实施而获知。

根据本发明的一个方面，一种显示面板包括：基体层，具有第一区域、第二区域以及限定在第一区域与第二区域之间的第三区域；驱动电路，与第一区域间隔开并且设置在第二区域中；第一像素，包括设置在第一区域中的第一像素晶体管以及设置在第一区域中并连接到第一像素晶体管的第一发光装置；第二像素，包括设置在第三区域中的第二像素晶体管以及设置在第二区域中以当在平面中观察时与驱动电路重叠并连接到第二像素晶体管的第二发光装置；以及屏蔽组件，设置在第二区域中并介于驱动电路与第二发光装置之间以接收基本恒定电压。

屏蔽组件可以被配置为将基本恒定电压提供到驱动电路。

基本恒定电压可以是栅极截止电压或栅极导通电压。

屏蔽组件可以包括屏蔽电极，屏蔽电极包括暴露有机层的多个开口。

多个开口可以包括当在平面中观察时与第一发光装置和第二发光装置间隔开的多个通孔。

显示面板可以进一步包括连接到像素的初始化电压线以及连接到像素的电源电压线。当在平面中观察时，屏蔽电极可以与初始化电压线和电源电压线间隔开。

第二像素可以进一步包括将第二发光装置连接到第二像素晶体管的连接线。连接线可以设置在与第二发光装置的层不同的层中。

当在平面中观察时，屏蔽电极可以与连接线重叠。

当在平面中观察时，屏蔽电极可以与连接线间隔开。

显示面板可以进一步包括：初始化电压线，连接到第一像素和第二像素；以及电源电压线，连接到第一像素和第二像素，其中，当在平面中观察时，屏蔽组件可以与初始化电压线和电源电压线间隔开。

根据本发明的另一方面，一种电子设备包括：基体层，具有第一区域和第二区域；驱动电路，包括与第一区域间隔开并设置在第二区域中的多个级电路以及将基本恒定电压提供到多个级电路中的每一个的导电图案；第一像素，包括设置在第一区域中的第一发光装置；以及第二像素，包括设置在第二区域中的第二发光装置。当在平面中观察时，导电图案与第二发光装置重叠。

电子设备可以进一步包括将基本恒定电压供应到第一像素和第二像素的导电线。当在平面中观察时，导电图案可以与导电线间隔开。

基本恒定电压可以是栅极截止电压或栅极导通电压。

电子设备可以进一步包括将电源电压提供到第一像素和第二像素的电源线。当在平面中观察时，导电图案可以与电源线间隔开。

导电图案可以包括多个垂直部分以及连接到多个垂直部分的多个相交部分。导电图案可以具有至少部分地由多个垂直部分和多个相交部分限定的多个开口。

多个开口可以包括暴露有机层的多个通孔。

多个通孔可以由第一发光装置和第二发光装置限定。

多个相交部分中的至少一些可以相对于多个垂直部分中的每一个以锐角倾斜。

多个相交部分的至少一些可以介于多个垂直部分之间，并且可以包括介于多个垂直部分之间并在一个方向上倾斜的第一部分以及介于多个垂直部分之间、连接到第一部分并在与一个方向不同的方向上倾斜的第二部分。

第一像素可以包括包含氧化物半导体的第一薄膜晶体管以及包含硅的第二薄膜晶体管。

电子设备可以进一步包括设置在第一像素上的滤色器以及介于第一像素与滤色器之间以感测外部输入的感测层。

应当理解的是上述一般描述和以下详细描述这两者均是示例性和解释性的并且旨在提供对所要求保护的本发明的进一步解释。

附图说明

附图被包括以提供对本发明的进一步理解，并且附图被并入并构成本说明书的一部分，附图示出本发明的示例性实施例，并且与描述一起用于解释本发明构思。

图1是包括根据本发明的原理所构造的显示面板的电子设备的实施例的框图。

图2A是示出了图1的电子设备的显示面板的一部分的框图。

图2B是图2A的显示面板的代表性像素的等效电路图。

图3是图1的电子设备的显示面板的平面图。

图4A是沿着图3的线I-I'所截取的截面图。

图4B是沿着图3的线I-I'所截取的显示面板的另一实施例的截面图。

图5是示出了区域AA1和AA2的另一实施例的放大截面图。

图6A是区域AA1、AA2和AA3的另一实施例的平面图。

图6B是区域AA2和AA3的另一实施例的平面图。

图6C是图6B中所示的区域AA2和AA3的另一实施例的平面图。

图7A和图7B是图6B中所示的区域AA2和AA3的又一实施例的平面图。

具体实施方式

在以下描述中，出于说明的目的，阐述了许多具体细节以便提供对本发明的各种实施例或实施方式的透彻理解。如本文中所使用的“实施例”和“实施方式”是可互换的词语，所述词语是采用本文中所公开的一个或多个本发明构思的装置或方法的非限制性示例。然而，显而易见的是各种实施例可以在没有这些具体细节的情况下或者利用一个或多个等效布置实施。在其它实例中，以框图形式示出了公知的结构和装置以便避免不必要地模糊各个实施例。此外，各个实施例可以是不同的，但不必是排他的。例如，在不脱离本发明构思的情况下，实施例的特定形状、配置以及特性可以在另一实施例中使用或实施。

除非另有规定，否则所示出的实施例应被理解为提供可以在实际中实施本发明构思的一些方式的不同细节的说明性特征。因此，除非另有规定，否则在不脱离本发明构思的情况下，各个实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中单独地或统称为“元件”)可以被另行组合、分离、互换和/或重新布置。

附图中交叉影线和/或阴影的使用通常被提供以阐明相邻元件之间的边界。因而，除非规定，否则交叉影线或阴影的存在与否均不传达或指示对元件的特定材料、材料属性、尺寸、比例、所示元件之间的共性和/或任何其它特性、属性、性能等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，元件的大小及相对大小可以被放大。当实施例可以不同地实施时，可以与所描述顺序不同地执行特定工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述顺序相反的顺序执行。此外，相同的附图标记表示相同的元件。

当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，它可以直接在另一元件或层上、连接到或耦接到另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。此外，第一方向DR1、第二方向DR2和第三方向DR3不局限于诸如x轴、y轴和z轴的直角坐标系的三个轴，并且可以在更广泛的意义上解释。例如，第一方向DR1、第二方向DR2和第三方向DR3可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”以及“从X、Y和Z所组成的组中所选的至少一个”可以被解释为仅X、仅Y、仅Z或者诸如例如XYZ、XYY、YZ和ZZ的X、Y和Z中的两个或多个的任何组合。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任何和所有组合。

尽管本文中可以使用术语“第一”、“第二”等来描述各类元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因而，在不脱离本公开的教导的情况下，可以将下面所讨论的第一元件称为第二元件。

用于描述的目的，本文中可以使用诸如“在……下面”、“在……下方”、“在……之下”、“下部”、“在……上方”、“上部”、“在……上面”、“更高”和“侧”(例如，如在“侧壁”中)等的空间相对术语，并且由此，以描述如在附图中所示的一个(一些)元件与另一(另一些)元件的关系。除了在附图中所描绘的方位之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“下面”的元件将随后被定向为“在”其它元件或特征“上方”。因而，术语“在……下方”可涵盖在……上方和在……下方的这两个方位。此外，设备可以以其它方式被定向(例如，旋转90度或在其它方位上)，并且因而，相应地解释本文中所使用的空间相对术语。

本文中所使用的术语是出于描述特定实施例的目的并非旨在限制。如本文中所使用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“所述”也旨在包括复数形式。此外，当在本说明书中使用时，术语“包括(comprises)”、“包含(comprising)”、“包括(includes)”和/或“包含(including)”指定存在所述特征、整数、步骤、操作、元件、组件和/或它们的组，但不排除存在或增加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组。还应注意的是，如本文中所使用的，术语“基本上”、“大约”以及其它类似术语用作近似的术语并且不用作程度的术语，并且因而，用于解释本领域中普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。

本文中参考截面图示和/或分解图示描述了各个实施例，所述截面图示和/或分解图示是理想化的实施例和/或中间结构的示意性图示。因而，可以预期由于例如制造技术和/或公差而导致的图示的形状的变化。因而，本文中所公开的实施例不必被解释为局限于特定示出的区域的形状，而是包括由例如制造所导致的形状偏差。按照这种方式，附图中示出的区域本质上可以是示意性的并且这些区域的形状可以不反映装置的区域的实际形状，并且因而，不必旨在是限制性的。

如本领域中的惯例，在附图中按照功能块、单元和/或模块描述并示出了一些实施例。本领域中技术人员将理解的是这些块、单元和/或模块是由诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件和布线连接等的可以使用基于半导体的制造技术或其它制造技术所形成的电子(或光学)电路来物理地实施。在块、单元和/或模块是由微处理器或其它类似硬件实施的情况下，可以使用软件(例如，微代码)对它们编程和控制以执行本文中所讨论的各种功能并且它们可以可选地由固件和/或软件来驱动。还可以想到每个块、单元和/或模块可以由专用硬件来实现或者作为执行一些功能的专用硬件与执行其它功能的处理器(例如，一个或多个编程的微处理器和相关电路)的组合来实施。而且，在不脱离本发明构思的范围的情况下，一些实施例的每个块、单元和/或模块可以物理地被分成两个或多个交互和离散的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，可以将一些实施例的块、单元和/或模块物理地组合成更复杂的块、单元和/或模块。

除非另外定义，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员通常理解的含义相同的含义。诸如在常用词典中所定义的那些术语应当被解释为具有与其在相关领域的上下文中的含义一致的含义并且不应该以理想化或过于形式化的含义来解释，除非本文中明确地如此定义。

图1是包括根据本发明的原理所构造的显示面板的电子设备的实施例的框图。电子设备可以是包括至少一个半导体芯片的半导体装置。电子设备可以包括时序控制器TC、扫描驱动电路SDC、数据驱动电路DDC以及显示面板DP。显示面板DP可以响应于电信号显示图像。

以下描述基于显示面板DP是有机发光显示面板作为示例的情况。显示面板DP的示例是仅为了说明目的而提供的，并且显示面板DP可以包括各种实施例。

时序控制器TC可以接收输入图像信号，并转换输入图像信号的数据格式以产生与数据驱动电路DDC的接口规范相当的图像数据D-RGB。时序控制器TC可以输出图像数据D-RGB和各种控制信号DCS和SCS。

扫描驱动电路SDC可以接收来自时序控制器TC的扫描控制信号SCS。扫描控制信号SCS可以包括用于启动扫描驱动电路SDC的操作的垂直启动信号以及用于确定信号的输出时序的时钟信号。

扫描驱动电路SDC可以产生多个扫描信号并且顺序地将扫描信号输出到多个扫描线SL1至SLn(n可以是正整数)。另外，扫描驱动电路SDC可以响应于扫描控制信号SCS产生多个发光控制信号并将发光控制信号输出到多个发光控制线EL1至ELn(n可以是正整数)。

虽然图1示出了从一个扫描驱动电路SDC输出扫描信号和发光控制信号，但实施例不限于此。例如，多个扫描驱动电路SDC可以单独地输出扫描信号，并且可以单独地输出发光控制信号。另外，可以单独地提供产生并输出扫描信号的驱动电路以及产生并输出发光控制信号的驱动电路。

数据驱动电路DDC可以接收来自时序控制器TC的数据控制信号DCS和图像数据D-RGB。数据驱动电路DDC可以将图像数据D-RGB转换为数据信号并将数据信号输出到数据线DL1至DLm(m可以是正整数)。数据信号可以是与图像数据D-RGB的灰度值相对应的模拟电压。

显示面板DP可以包括扫描线SL1、SL2、SL3、……和SLn、发光控制线EL1、EL2、EL3、……和ELn、图2A中示出的数据线DL1、DL2、DL3、……、DLm-1和DLm以及像素PX。扫描线SL1至SLn可以在第一方向DR1上延伸并且可以在与第一方向DR1相交的第二方向DR2上布置。

多个发光控制线EL1至ELn中的每一个可以被布置成与扫描线SL1至SLn中的相应扫描线平行。数据线DL1至DLm可以与扫描线SL1至SLn相交以与扫描线SL1至SLn绝缘。

多个像素PX中的每一个可以连接到扫描线SL1至SLn中的相关扫描线、发光控制线EL1至ELn中的相关发光控制线以及数据线DL1至DLm中的相关数据线。

多个像素PX中的每一个可以接收第一电源电压ELVDD以及具有比第一电源电压ELVDD的电平低的电平的第二电源电压ELVSS。多个像素PX中的每一个可以连接到施加有第一电源电压ELVDD(在下文中，驱动电压)的驱动电力线VDL。多个像素PX中的每一个可以连接到接收初始化电压Vint的初始化线RL。

多个像素PX中的每一个可以电连接到三个扫描线。如图1中所示，位于第二像素行中的像素PX可以连接到第一扫描线SL1、第二扫描线SL2和第三扫描线SL3。

显示面板DP可以进一步包括多个虚设扫描线。显示面板DP可以进一步包括连接到位于第一像素行中的像素PX的虚设扫描线以及连接到第n像素行中的像素PX的虚设扫描线。另外，连接到数据线DL1至DLm中的任何一个的像素PX(在下文中，像素列中的像素PX)可以彼此连接。像素列中的像素PX的两个相邻像素PX可以彼此电连接。然而，这是为了说明目的而提供的。例如，可以不同地设计像素PX之间的连接关系，并且实施例不限于此。

多个像素PX中的每一个可以包括有机发光二极管以及控制有机发光二极管以发射光的像素驱动电路。像素驱动电路可以包括薄膜晶体管和电容器。

扫描驱动电路SDC和数据驱动电路DDC中的至少一个可以包括由与像素驱动电路的工艺相同的工艺形成的薄膜晶体管。例如，扫描驱动电路SDC和数据驱动电路DDC这两者可以安装在显示面板DP上。或者，扫描驱动电路SDC和数据驱动电路DDC中的一个可以安装在显示面板DP上，并且扫描驱动电路SDC和数据驱动电路DDC中的其余一个可以被提供给独立于显示面板DP并连接到显示面板DP的单独电路板。

图2A是示出了图1的电子设备的显示面板的一部分的框图。图2B是图2A的显示面板的代表性像素的等效电路图。在下文中，将参考图2A和图2B来描述实施例。

参考图2A，扫描驱动电路SDC可以包括驱动信号线VD和多个级电路ST1至STn(n可以是正整数)。级电路ST1、ST2、ST3、ST4、……、STn-1和STn可以将扫描信号S1、S2、S3、S4、……、Sn-1和Sn(n可以是正整数)提供到相关的扫描线。在图2A中，为了便于说明，省略了发光控制线EL1至ELn。

级电路ST1至STn可以彼此依存地连接。例如，从级电路ST1至STn的第一级电路ST1所产生的扫描信号S1可以被提供到显示区域DAA的相关像素行并且可以被传送到作为下一级电路的第二级电路ST2。因此，级电路ST1至STn可以顺序地将扫描信号S1至Sn提供到像素PX。然而，这仅是为了说明目的而提供的。例如，级电路ST1至STn之间的连接关系可以被各种修改，并且实施例不限于此。

驱动信号线VD可以包括多个线V1、V2和V3。线V1、V2和V3可以将彼此独立的信号传送到级电路ST1至STn。线V1、V2和V3可以是连接到时序控制器TC(参见图1)的线以传送扫描控制信号SCS(参见图1)。或者，线V1、V2和V3可以是将电源电压传送到级电路ST1至STn的线。

线V1、V2和V3中的至少一个可以传送基本恒定电压(例如，直电流(DC)电压)。例如，线V1、V2和V3之中的第一线V1可以传送栅极截止电压(VGL)或栅极导通电压(VGH)。驱动信号线VD可以包括将信号提供到级电路ST1至STn的各种线，并且实施例不限于此。

图2B示出了多个像素PX的代表性像素PX的等效电路。像素PX可以包括发光装置LD和像素电路PC。发光装置LD可以是包含在图4A的发光装置层130中的组件，这将在随后描述，并且像素电路PC可以是包含在图4A的电路层120中的组件。

像素电路PC可以包括多个薄膜晶体管T1至T7和存储电容器Cst。多个薄膜晶体管T1至T7和存储电容器Cst可以电连接到信号线SL1、SL2、SLp、SLn、EL和DL、第一初始化电压线VL1(例如，图1中的初始化线RL)、第二初始化电压线VL2(例如，阳极初始化电压线)以及驱动电压线PL(例如，图1中的驱动电力线VDL)。在这里，p可以是小于n的正整数。上述线中的至少一个(例如，驱动电压线PL)可以在相邻像素PX之间共享。

多个薄膜晶体管T1至T7可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6以及第二初始化薄膜晶体管T7。

发光装置LD可以包括第一电极(例如，阳极电极或像素电极)和第二电极(例如，阴极电极或公共电极)，并且发光装置LD的第一电极可以通过发光控制薄膜晶体管T6连接到驱动薄膜晶体管T1以接收驱动电流I_LD，并且发光装置LD的第二电极可以接收第二电源电压ELVSS。发光装置LD可以产生具有与驱动电流I_LD相对应的亮度的光。

多个薄膜晶体管T1至T7中的一些可以以n沟道金属氧化物半导体场效应晶体管(MOSFET)(NMOS)的形式提供，并且多个薄膜晶体管T1至T7中的其余薄膜晶体管可以以p沟道MOSFET(PMOS)的形式提供。例如，在多个薄膜晶体管T1至T7之中，补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可以以n沟道MOSFET(NMOS)的形式提供，并且其余薄膜晶体管可以以p沟道MOSFET(PMOS)的形式提供。

相对于多个薄膜晶体管T1至T7，补偿薄膜晶体管T3、第一初始化薄膜晶体管T4以及第二初始化薄膜晶体管T7可以以NMOS的形式提供，并且其余薄膜晶体管可以以PMOS的形式提供。或者，仅一个薄膜晶体管可以以NMOS的形式提供，并且其余薄膜晶体管可以以PMOS的形式提供。或者，所有薄膜晶体管T1至T7可以以NMOS或PMOS的形式提供。

信号线可以包括传送第一扫描信号Sn的第一扫描线SL1、传送第二扫描信号Sn'的第二扫描线SL2、将前一扫描信号Sn-1传送到第一初始化薄膜晶体管T4的前一扫描线SLp、将发光控制信号En传送到操作控制薄膜晶体管T5和发光控制薄膜晶体管T6的发光控制线EL、将下一扫描信号Sn+1传送到第二初始化薄膜晶体管T7的下一扫描线SLn以及在与第一扫描线SL1相交的同时传送数据信号Dm的数据线DL。

驱动电压线PL可以将驱动电压ELVDD传送到驱动薄膜晶体管T1，并且第一初始化电压线VL1可以传送用于初始化驱动薄膜晶体管T1和像素电极的初始化电压Vint。

驱动薄膜晶体管T1的驱动栅极电极可以连接到存储电容器Cst，驱动薄膜晶体管T1的驱动源极区域可以通过操作控制薄膜晶体管T5电连接到驱动电压线PL，并且驱动薄膜晶体管T1的驱动漏极区域可以通过发光控制薄膜晶体管T6电连接到发光装置LD的第一电极。驱动薄膜晶体管T1可以接收数据信号Dm以根据开关薄膜晶体管T2的开关操作将驱动电流I_LD供应到发光装置LD。

开关薄膜晶体管T2的开关栅极电极可以连接到第一扫描线SL1以传送第一扫描信号Sn，开关薄膜晶体管T2的开关源极区域可以连接到数据线DL，开关薄膜晶体管T2的开关漏极区域可以连接到驱动薄膜晶体管T1的驱动源极区域并且通过操作控制薄膜晶体管T5连接到驱动电压线PL。开关薄膜晶体管T2可以响应于通过第一扫描线SL1所接收的第一扫描信号Sn导通以执行开关操作以将在数据线DL中所接收的数据信号Dm传送到驱动薄膜晶体管T1的驱动源极区域。

补偿薄膜晶体管T3的补偿栅极电极可以连接到第二扫描线SL2。补偿薄膜晶体管T3的补偿漏极区域可以连接到驱动薄膜晶体管T1的驱动漏极区域并且可以通过发光控制薄膜晶体管T6连接到发光装置LD的像素电极。补偿薄膜晶体管T3的补偿源极区域可以连接到存储电容器Cst的第一电容器电极CE1和驱动薄膜晶体管T1的驱动栅极电极。另外，补偿源极区域可以连接到第一初始化薄膜晶体管T4的第一初始化漏极区域。

补偿薄膜晶体管T3可以响应于通过第二扫描线SL2所接收的第二扫描信号Sn'导通以使驱动薄膜晶体管T1的驱动栅极电极和驱动薄膜晶体管T1的驱动漏极区域电连接以二极管式地连接驱动薄膜晶体管T1。

第一初始化薄膜晶体管T4的第一初始化栅极电极可以连接到前一扫描线SLp。第一初始化薄膜晶体管T4的第一初始化源极区域可以连接到第一初始化电压线VL1。第一初始化薄膜晶体管T4的第一初始化漏极区域可以连接到存储电容器Cst的第一电容器电极CE1、补偿薄膜晶体管T3的补偿源极区域以及驱动薄膜晶体管T1的驱动栅极电极。第一初始化薄膜晶体管T4可以响应于通过前一扫描线SLp所接收的前一扫描信号Sn-1导通以执行初始化操作以通过将初始化电压Vint传送到驱动薄膜晶体管T1的驱动栅极电极来初始化驱动薄膜晶体管T1的驱动栅极电极的电压。

操作控制薄膜晶体管T5的操作控制栅极电极可以连接到发光控制线EL，操作控制薄膜晶体管T5的操作控制源极区域可以连接到驱动电压线PL，并且操作控制薄膜晶体管T5的操作控制漏极区域可以连接到驱动薄膜晶体管T1的驱动源极区域和开关薄膜晶体管T2的开关漏极区域。

发光控制薄膜晶体管T6的发光控制栅极电极可以连接到发光控制线EL，发光控制薄膜晶体管T6的发光控制源极区域可以连接到驱动薄膜晶体管T1的驱动漏极区域和补偿薄膜晶体管T3的补偿漏极区域，并且发光控制薄膜晶体管T6的发光控制漏极区域可以电连接到第二初始化薄膜晶体管T7的第二初始化漏极区域和发光装置LD的像素电极。

操作控制薄膜晶体管T5和发光控制薄膜晶体管T6可以响应于通过发光控制线EL所接收的发光控制信号En同时导通以将驱动电压ELVDD传送到发光装置LD使得驱动电流I_LD流向发光装置LD。

第二初始化薄膜晶体管T7的第二初始化栅极电极可以连接到下一扫描线SLn，第二初始化薄膜晶体管T7的第二初始化漏极区域可以连接到发光控制薄膜晶体管T6的发光控制漏极区域和发光装置LD的像素电极，并且第二初始化薄膜晶体管T7的第二初始化源极区域可以连接到第二初始化电压线VL2以接收阳极初始化电压Aint。第二初始化薄膜晶体管T7可以响应于通过下一扫描线SLn所接收的下一扫描信号Sn+1导通以初始化发光装置LD的像素电极。

根据另一实施例，第二初始化薄膜晶体管T7可以连接到发光控制线EL并且响应于发光控制信号En被驱动。源极区域和漏极区域的位置可以根据晶体管的类型(例如，p型或n型)改变。

存储电容器Cst可以包括第一电容器电极CE1和第二电容器电极CE2。存储电容器Cst的第一电容器电极CE1可以连接到驱动薄膜晶体管T1的驱动栅极电极，并且存储电容器Cst的第二电容器电极CE2可以连接到驱动电压线PL。存储电容器Cst可以存储与驱动薄膜晶体管T1的驱动栅极电极电压与驱动电压ELVDD之间的差相对应的电荷。

升压电容器Cbs可以包括第一电容器电极CE1'和第二电容器电极CE2'。升压电容器Cbs的第一电容器电极CE1'可以连接到存储电容器Cst的第一电容器电极CE1，并且升压电容器Cbs的第二电容器电极CE2'可以接收第一扫描信号Sn。升压电容器Cbs可以通过在第一扫描信号Sn的供应停止的时间点增大驱动薄膜晶体管T1的栅极端子的电压来补偿驱动薄膜晶体管T1的栅极端子的压降。

在下文中，下面将描述每个像素PX的详细操作。

当在初始化时段期间通过前一扫描线SLp供应前一扫描信号Sn-1时，第一初始化薄膜晶体管T4可以响应于前一扫描信号Sn-1导通，并且驱动薄膜晶体管T1可以通过从第一初始化电压线VL1所供应的初始化电压Vint来初始化。

当在数据编程时段期间通过第一扫描线SL1和第二扫描线SL2供应第一扫描信号Sn和第二扫描信号Sn'时，开关薄膜晶体管T2和补偿薄膜晶体管T3可以响应于第一扫描信号Sn和第二扫描信号Sn'导通。在这种情况下，驱动薄膜晶体管T1可以是通过导通的补偿薄膜晶体管T3二极管式地连接并且可以被正向偏置。

如果这样，可以将通过从数据线DL所供应的数据信号Dm减去驱动薄膜晶体管T1的阈值电压(Vth)的绝对值所获得的补偿电压(Dm+Vth)(例如，Vth是负(-)值)施加到驱动薄膜晶体管T1的驱动栅极电极。

驱动电压ELVDD和补偿电压(Dm+Vth)可以横跨存储电容器Cst的相对端子施加，并且存储电容器Cst可以存储与存储电容器Cst的相对端子之间的电压差相对应的电荷。

在发光时段期间，操作控制薄膜晶体管T5和发光控制薄膜晶体管T6可以响应于从发光控制线EL所供应的发光控制信号En导通。驱动电流I_LD可以由于驱动薄膜晶体管T1的驱动栅极电极的电压与驱动电压ELVDD之间的差产生，并且可以通过发光控制薄膜晶体管T6施加到发光装置LD。

多个薄膜晶体管T1至T7中的至少一个可以包括包含氧化物的半导体层，并且其余薄膜晶体管包括包含硅的半导体层。

详细地，直接对显示面板DP(参见图1)的亮度施加影响的驱动薄膜晶体管T1可以被配置为包括包含多晶硅的半导体层，从而实现更高分辨率的显示设备。

然而，因为氧化物半导体具有较高的载流子迁移率和较低的泄漏电流，因此即使驱动时间时段长，也可能不出现显著的压降。换句话说，即使在低频驱动模式期间，图像的颜色也可能不因压降而显著地变化。因此，低频驱动模式可以是可能的。

如上所述，氧化物半导体可以具有弱泄漏电流。因此，由于连接到驱动薄膜晶体管T1的驱动栅极电极的补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7中的至少一个可以以氧化物半导体实施，因此在功耗减小的同时，可以减小或防止泄漏电流流入到驱动栅极电极中。

图3是图1的电子设备的显示面板的平面图。在图3中，为了便于说明，省略了一些组件。在下文中，将参考图3描述实施例。

如图3中所示，显示面板100(例如，图1中的显示面板DP)可以被划分为显示区域DAA和外围区域DPA。显示区域DAA可以包括多个发光区域EA。发光区域EA可以彼此间隔开。

发光区域EA可以是显示图像的区域。多个发光区域EA中的每一个可以与设置有随后描述的有机发光装置的区域相对应，并且具体地，可以与设置有有机发光装置的发光层的区域相对应。随后将描述它们的细节。

外围区域DPA可以与显示区域DAA相邻。外围区域DPA以围绕显示区域DAA的边缘的形式示出。扫描驱动电路SDC和数据驱动电路DDC可以安装在显示面板100上。扫描驱动电路SDC和数据驱动电路DDC可以彼此间隔开。

扫描驱动电路SDC可以设置在显示区域DAA中。当在平面中观察时，扫描驱动电路SDC可以与发光区域EA中的至少一些重叠。因为扫描驱动电路SDC和发光区域EA彼此重叠，因此可以减小外围区域DPA的面积。因此，显示面板100可以容易地实施为具有更窄的边框。

例如，扫描驱动电路SDC可以以彼此分离的两个电路的形式提供。两个扫描驱动电路SDC可以在显示区域DAA的中心的左侧和右侧处彼此分离。或者，可以提供两个或多个扫描驱动电路SDC，并且实施例不限于此。

数据驱动电路DDC可以设置在外围区域DPA中。例如，这是为了说明目的而提供的，并且数据驱动电路DDC可以设置在显示区域DAA中。在这种情况下，当在平面中观察时，一些发光区域EA可以与数据驱动电路DDC重叠。

数据驱动电路DDC可以在与扫描驱动电路SDC的工艺相同的工艺中形成。然而，这是为了说明目的而提供的。在电子设备中，数据驱动电路DDC可以提供在独立于显示面板100并连接到显示面板100的单独电路板上，并且实施例不限于此。

图4A是沿着图3的线I-I'所截取的截面图。图4B是沿着图3的线I-I'所截取的显示面板的另一实施例的截面图。在下文中，将参考图4A和图4B描述实施例。

如图4A中所示，显示面板100(参见图3)可以包括基体层110、电路层120、发光装置层130以及封装层140。基体层110可以包括用于设置电路层120的基体表面。基体层110可以是刚性基底或能够弯曲、折叠或卷曲的柔性基底。基体层110可以是玻璃基底、金属基底或聚合物基底。然而，实施例不限于此。例如，基体层110可以是无机层、有机层或复合材料层。

基体层110可以具有多层结构。例如，基体层110可以包括第一合成树脂层、多层结构或单层结构中的中间层以及设置在中间层上的第二合成树脂层。中间层可以被称为基体阻隔层。中间层可以包括氧化硅(SiO_x)层以及设置在氧化硅层上的非晶硅(a-Si)层，但实施例不具体地限于此。例如，中间层可以包括氧化硅层、氮化硅层、氮氧化硅层和非晶硅层中的至少一个。

第一合成树脂层和第二合成树脂层中的每一个可以包括聚酰亚胺基树脂。此外，第一合成树脂层和第二合成树脂层中的每一个可以包括丙烯酸酯基树脂、甲基丙烯酸酯基树脂、聚异戊二烯基树脂、乙烯基树脂、环氧基树脂、聚氨酯基树脂、纤维素基树脂、硅氧烷基树脂、聚酰胺基树脂和苝基树脂中的至少一个。说明书中的表述“～～基树脂”是指“～～基树脂”包括“～～”的官能团。

当在平面中观察时，基体层110可以被划分为显示区域DAA和外围区域DPA。显示区域DAA可以包括第一区域AA1、第二区域AA2以及第三区域AA3。如上所述，显示区域DAA可以是显示图像的区域，并且外围区域DPA可以是与显示区域DAA相邻的区域。

电路层120可以设置在基体层110上。电路层120可以包括绝缘层、半导体图案、导电图案以及信号线。绝缘层、半导体层以及导电层可以是通过涂覆或沉积工艺形成在基体层110上，并且此后，可以通过多个光刻工艺来选择性地图案化绝缘层、半导体层以及导电层。此后，可以形成包含在电路层120中的半导体图案、导电图案以及信号线。

电路层120可以包括多个绝缘层10、20、30、40、50、60、像素电路以及驱动电路。基体层110可以被划分为像素电路区域CAA和驱动电路区域CPA。像素电路区域CAA可以被限定在显示区域DAA中，并且驱动电路区域CPA可以被限定为与显示区域DAA的一部分以及外围区域DPA重叠。像素电路区域CAA和驱动电路区域CPA可以基于设置在发光装置LD1、LD2和LD3之下的组件(即，电路层120的布置)区分。

详细地，像素电路区域CAA可以具有包括像素PX(参见图1)的像素电路。图4B示出了像素电路的三个像素晶体管TR1、TR2和TR3。三个像素晶体管TR1、TR2和TR3可以连接到彼此分离的三个发光装置LD1、LD2和LD3。

像素晶体管TR1、TR2和TR3可以设置在基体层110上。第一绝缘层10可以设置在基体层110与像素晶体管TR1、TR2和TR3之间。第一绝缘层10可以包括阻隔层和缓冲层。阻隔层和缓冲层中的每一个可以是无机层。然而，这是为了说明目的而提供的。第一绝缘层10可以具有单层结构，可以包括更多层，并且可以包括有机层，但实施例不限于此。

像素晶体管TR1、TR2和TR3中的每一个可以包括半导体图案SP和控制电极GE。半导体图案SP可以包括诸如硅或金属氧化物的半导体材料。

半导体图案SP可以包括沟道区域AC、源极区域SE以及漏极区域DE。当在平面中观察时，沟道区域AC、源极区域SE以及漏极区域DE可以彼此分隔。沟道区域AC可以具有低于源极区域SE和漏极区域DE的导电性的导电性。

源极区域SE和漏极区域DE可以包括还原金属。源极区域SE和漏极区域DE可以分别用作第一像素晶体管TR1的源极电极和漏极电极。然而，这是为了说明目的而提供的。第一像素晶体管TR1可以进一步包括连接到源极区域SE和漏极区域DE的分离的源极电极和漏极电极，并且实施例不限于此。

控制电极GE可以具有导电性。控制电极GE可以与半导体图案SP间隔开，第二绝缘层20介于控制电极GE与半导体图案SP之间。当在平面中观察时，控制电极GE可以与半导体图案SP中的沟道区域AC重叠。第二绝缘层20可以是无机层，并且可以是单层或多层。

第三绝缘层30、第四绝缘层40、第五绝缘层50以及第六绝缘层60可以顺序地堆叠在像素晶体管TR1、TR2和TR3上。第三绝缘层30、第四绝缘层40、第五绝缘层50以及第六绝缘层60中的每一个可以包括有机层或有机层和无机层可以彼此堆叠的结构。

第一连接电极CN可以介于第三绝缘层30与第四绝缘层40之间。可以提供多个第一连接电极CN，并且穿过第三绝缘层30和第二绝缘层20以分别连接到像素晶体管TR1、TR2和TR3。尽管第一连接电极CN连接到漏极区域DE，但这是为了说明目的而提供的。例如，第一连接电极CN可以连接到源极区域SE，并且实施例不限于此。

第二连接电极CN0可以介于第四绝缘层40与第五绝缘层50之间。第二连接电极CN0可以穿过第四绝缘层40连接到第一连接电极CN。

第三连接电极CN1、CN2和CN3可以介于第五绝缘层50与第六绝缘层60之间。第三连接电极CN1、CN2和CN3可以穿过第五绝缘层50连接到第二连接电极CN0。第三连接电极CN1、CN2和CN3可以分别连接到发光装置LD1、LD2和LD3。

第三连接电极(在下文中，连接电极)CN1、CN2和CN3可以包括连接到第一发光装置LD1的连接电极CN1、连接到第二发光装置LD2的连接电极CN2以及连接到第三发光装置LD3的连接电极CN3。

连接到第一发光装置LD1的连接电极CN1可以设置在第一区域AA1中。连接到第三发光装置LD3的连接电极CN3可以设置在第三区域AA3中。连接到第一发光装置LD1的连接电极CN1以及连接到第三发光装置LD3的连接电极CN3可以将第一发光装置LD1和第三发光装置LD3分别连接到设置在相同区域中的像素晶体管TR1和TR3。

连接到第二发光装置LD2的连接电极CN2可以设置在第二区域AA2中。连接到第二发光装置LD2的连接电极CN2可以与第二区域AA2和第三区域AA3重叠。连接到第二发光装置LD2的连接电极CN2可以使设置在相互不同区域中的第二发光装置LD2和第二像素晶体管TR2彼此连接。连接到第二发光装置LD2的连接电极CN2可以具有比连接到第一发光装置LD1的连接电极CN1或连接到第三发光装置LD3的连接电极CN3的尺寸更大的尺寸(例如，更大的平面面积)。

发光装置层130可以设置在电路层120上。发光装置层130可以包括发光装置LD1、LD2和LD3以及像素限定层PDL。例如，发光装置LD1、LD2和LD3中的每一个可以包括有机发光材料、无机发光材料、有机-无机发光材料、量子点、量子棒、微型发光二极管(LED)或纳米LED。

发光装置LD1、LD2和LD3可以设置在第六绝缘层60上，并且发光装置LD1、LD2和LD3中的每一个可以通过第三连接电极CN1、CN2和CN3中的相关一个电连接到像素晶体管TR1、TR2和TR3中的相关一个。封装层140可以设置在发光装置层130上。封装层140可以保护发光装置层130免受诸如湿气、氧气和灰尘颗粒的外来物质的影响。

封装层140可以设置在发光装置层130上。封装层140可以包括顺序彼此堆叠的无机层141、有机层142和无机层143，但实施例不限于此。

无机层141和无机层143可以保护发光装置层130免受湿气和氧气的影响，并且有机层142可以保护发光装置层130免受诸如灰尘颗粒的外来物质的影响。无机层141和无机层143可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。有机层142可以包括丙烯酸基有机层，并且实施例不限于此。

发光装置LD1、LD2和LD3包括设置在第一区域AA1中的第一发光装置LD1、设置在第二区域AA2中的第二发光装置LD2以及设置在第三区域AA3中的第三发光装置LD3。第一发光装置LD1、第二发光装置LD2以及第三发光装置LD3可以以复数形式提供，但是为了便于在所示实施例中说明以单数形式提供。

第一发光装置LD1可以设置在第一区域AA1中，第一区域AA1是与连接到第一发光装置LD1的第一像素晶体管TR1的区域相同的区域。当在平面中观察时，第一发光装置LD1可以与连接到第一发光装置LD1的第一像素晶体管TR1重叠。第一区域AA1可以限定在像素电路区域CAA中。

第一发光装置LD1可以包括第一电极AE1、第二电极CE以及第一发光层EML1。第一电极AE1可以设置在第六绝缘层60上并且可以穿过第六绝缘层60连接到连接电极CN1。

第一电极AE1可以包括由银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的化合物形成的反射层以及形成在反射层上的透明电极层或半透明电极层。透明电极层或半透明电极层可以包括从由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)、氧化铟(In₂O₃)和掺铝氧化锌(AZO)所组成的组中选择的至少一个。例如，第一电极AE1可以以ITO/Ag/ITO的多层结构形成。

像素限定层PDL可以包括有机材料和/或无机材料。像素限定层PDL可以包括暴露第一电极AE1的至少一部分的开口。

发光层EML1可以设置在限定在像素限定层PDL中的开口中。发光层EML1可以包括有机发光材料和/或无机发光材料。第一发光装置LD1可以通过第一电极AE1与第二电极CE之间的电势差激发或激活发光层EML1来产生光。

第二电极CE可以设置在像素限定层PDL上。第二电极CE可以以整体形式提供以覆盖多个发光层。第二电极CE可以形成在显示区域DAA的整个表面上。

空穴控制层可以介于第一电极AE1与发光层EML1之间。空穴控制层可以包括空穴传送层并且可以进一步包括空穴注入层。电子控制层可以介于发光层EML1与第二电极CE之间。电子控制层可以包括电子传送层，并且可以进一步包括电子注入层。空穴控制层和电子控制层可以通过使用开放掩模在多个像素PX(参见图1)中共同地形成。

第二发光装置LD2可以设置在显示区域DAA的第二区域AA2中。第二区域AA2可以是可以设置有与发光装置连接的像素晶体管不重叠的发光装置的区域。另外，第二区域AA2可以是与驱动电路区域CPA重叠的区域，并且具体地与扫描驱动电路SDC(参见图3)重叠的区域。

驱动电路区域CPA可以包括除像素电路单元之外的诸如扫描驱动电路SDC(参见图1)、初始化电压线Vint(与第一初始化电压线VL1以及图2B中的第二初始化电压线VL2中的一者相对应)的电路组件。

初始化电压线Vint可以设置在显示区域DAA中并且可以与第二区域AA2重叠。设置在第四绝缘层40上的导线可以穿过第四绝缘层40连接到初始化电压线Vint，并且可以朝向像素电路区域CAA延伸以将初始化电压Vint提供到像素驱动电路。

扫描驱动电路SDC和初始化电压线Vint可以设置在驱动电路区域CPA的与显示区域DAA重叠的区域中。图4A和图4B示出了扫描驱动电路SDC的第一驱动晶体管TRP1和第二驱动晶体管TRP2。

第一驱动晶体管TRP1可以包括半导体图案SP、控制电极E1、输入电极E2以及输出电极E3。第一驱动晶体管TRP1和第二驱动晶体管TRP2可以通过与像素晶体管TR1、TR2和TR3的工艺相同的工艺形成。当在平面中观察时，第一驱动晶体管TRP1和第二驱动晶体管TRP2可以与像素晶体管TR1、TR2和TR3不重叠。

第二发光装置LD2可以设置在与第二像素晶体管TR2的区域不同的区域中。当在平面中观察时，第二发光装置LD2与第二像素晶体管TR2不重叠并且当在平面中观察时与包括第一驱动晶体管TRP1和第二驱动晶体管TRP2的扫描驱动电路SDC重叠。因此，第二连接电极CN2可以从第三区域AA3延伸到第二区域AA2以使第二发光装置LD2连接到第二像素晶体管TR2。

第三发光装置LD3可以设置在第三区域AA3中。第三区域AA3可以是限定在第一区域AA1与第二区域AA2之间的区域，并且可以与像素电路区域CAA的一部分重叠。可以省略第三区域AA3。

第二发光装置LD2和第三发光装置LD3中的每一个可以具有与第一发光装置LD1的结构基本上相同的结构。换句话说，第二发光装置LD2和第三发光装置LD3中的每一个可以包括第一电极和设置在限定在像素限定层PDL中的开口中的发光层，并且可以具有与第一发光装置LD1共同提供的第二电极CE。然而，这是为了说明目的而提供的。例如，第一发光装置LD1、第二发光装置LD2和第三发光装置LD3可以具有不同的结构，并且实施例不限于此。

根据本发明的原理和示例性实施例，扫描驱动电路SDC可以包括驱动信号线VD。例如，示出了三个驱动信号线，即，驱动信号线VD的第一线V1、第二线V2以及第三线V3。

第一线V1可以提供为具有大于第二线V2或第三线V3的尺寸的尺寸(例如，平面面积)。第一线V1被示为连接到第一驱动晶体管TRP1。

第一线V1可以将基本恒定电压传送或施加到第一驱动晶体管TRP1。基本恒定电压可以包括栅极截止电压(VGL)或栅极导通电压(VGH)。然而，这是为了说明目的而提供的，例如，第一线V1可以是将基本恒定电压施加到扫描驱动电路SDC的各种线中的任何一个，并且实施例不限于此。

当在平面中观察时，第一线V1可以与第二发光装置LD2重叠。第一线V1可以电屏蔽第二发光装置LD2和扫描驱动线。第一线V1可以保护第二发光装置LD2免受由第一驱动晶体管TRP1和第二驱动晶体管TRP2所引起的噪声的影响。因而，第二发光装置LD2的操作可能不会受到由第一驱动晶体管TRP1和第二驱动晶体管TRP2所引起的噪声的作用或影响。例如，驱动信号线VD的第一线V1可以用作诸如屏蔽电极的屏蔽组件。因此，不需要添加用于电屏蔽第二发光装置LD2和扫描驱动线的单独电极并且可以减小和最小化用于制造显示面板100的成本和时间。

例如，在显示面板中，图4A中所示的电源电压图案VSS可以与第一线V1设置在相同的层上。电源电压图案VSS可以连接到第一初始化电压线VL1以接收初始化电压Vint。

显示面板100可以包括多个挡体P0和P1以及裂缝挡体CRD。当在平面中观察时，挡体P0和P1可以沿着显示区域DAA的边缘设置。挡体P0和P1防止有机层142溢出。挡体P0和P1可以包括第一挡体P0和第二挡体P1。

第一挡体P0可以比第二挡体P1更接近显示区域DAA。第一挡体P0可以与第一初始化电压线VL1重叠。第一挡体P0可以包括第一层P01、第二层P02以及第三层P03。第一层P01、第二层P02以及第三层P03中的每一个可以由绝缘材料形成。第一层P01可以由与第五绝缘层50的材料相同的材料形成，并且第二层P02和第三层P03可以由与第六绝缘层60和/或像素限定层PDL的材料相同的材料形成。

挡体P0和P1中的第二挡体P1可以离显示区域DAA更远。第二挡体P1可以包括第一层P11、第二层P12、第三层P13以及第四层P14。例如，第一层P11可以由与第四绝缘层40的材料相同的材料形成。第二层P12可以由与第五绝缘层50的材料相同的材料形成。第三层P13和第四层P14可以由与第六绝缘层60和/或像素限定层PDL的材料相同的材料形成。第一挡体P0和第二挡体P1可以具有基本上相同的层结构。例如，可以进一步在外围区域DPA中设置除了第一挡体P0和第二挡体P1之外的额外挡体。然而，实施例不限于此。

裂缝挡体CRD可以设置在外围区域DPA中并且设置在第二绝缘层20和第三绝缘层30的端部处。裂缝挡体CRD可以包括挡体部分DM和填充部分FL。挡体部分DM可以包括在朝向显示面板100的边缘的方向上与显示区域DAA间隔开的多个绝缘图案。绝缘图案可以由与第二绝缘层20和第三绝缘层30的材料相同的材料形成并且与第二绝缘层20和第三绝缘层30同时形成。

填充部分FL可以包括有机材料。填充部分FL可以由具有柔软度高于(例如，硬度低于)挡体部分DM的柔软度的材料形成。填充部分FL可以覆盖挡体部分DM并且可以填充在绝缘图案之间。

参考图4B中所示的实施例，当在平面中观察时，电源电压图案VSS_A可以设置在与第一线V1的层不同的层中。电源电压图案VSS_A可以与第三连接电极CN1、CN2和CN3设置在相同层(例如，第五绝缘层50)上。因而，在图4A和图4B中所示的实施例的电源电压图案VSS和VSS_A的结构方面，图4B中所示的实施例与图4A中所示的实施例不同。例如，当在平面中观察时，图4A中的电源电压图案VSS可以与第一线V1和第二发光装置LD2不重叠，但当在平面中观察时，图4B中的电源电压图案VSS_A可以与第一线V1和第二发光装置LD2重叠。

当在平面中观察时，第一线V1可以形成为与电源电压图案VSS_A和第二发光装置LD2重叠。当在平面中观察时，第一线V1可以设置在与电源电压图案VSS_A的层不同的层中，从而减小或防止由于与电源电压图案VSS_A的干扰所引起的问题。因此，第一线V1可以形成为具有更大的面积，从而在电源电压图案VSS_A和第二发光装置LD2与扫描驱动电路SDC之间稳定地形成电屏蔽。

驱动信号线VD的至少一部分可以用作屏蔽电极。因此，即使发光装置LD2与扫描驱动电路SDC重叠，也可以减小或防止电影响(例如，噪声干扰)，从而防止由这种噪声所引起的缺陷。因此，显示面板100(参见图3)可以具有改善的显示质量和改善的电可靠性。

图5是示出了区域AA1和AA2的另一实施例的放大截面图。

如图5中所示，电子设备可以包括包含氧化物半导体的晶体管(在下文中称为氧化物薄膜晶体管O-TFT)以及包含多晶硅半导体的晶体管(在下文中称为硅薄膜晶体管S-TFT)。另外，电子设备可以进一步包括传感器层200。在下文中，将参考图5描述电子设备。在下文中，与参考图1至图4B所描述的组件相同或相似的组件将被分配给与参考图5所描述的组件的附图标记相同的附图标记，并且将省略重复的描述以避免冗余。

参考图5，显示面板100(参见图3)可以包括多个绝缘层、半导体图案、导电图案以及信号线。绝缘层、半导体层以及导电层可以以诸如涂覆方式或沉积方式的各种方式形成。此后，可以通过光刻方式选择性地图案化绝缘层、半导体层以及导电层。按照这种方式，可以形成包含在电路层120和发光装置层130中的半导体图案、导电图案以及信号线。此后，封装层140可以形成为覆盖发光装置层130。在下文中，将省略显示面板100的组件的与上述组件相对应的组件的细节以避免冗余。

当与图4A中所示的电路层120相比时，图5的电路层120可以包括更多的绝缘层11至91，并且在半导体层或金属层的位置上可以与图4A中所示的电路层120不同。在下文中，将参考图5描述它们的细节。

缓冲层11可以设置在基体层110上。缓冲层11可以防止金属原子或杂质扩散或渗透到第一半导体图案中。另外，缓冲层11可以调节在用于形成第一半导体图案的结晶工艺期间的传热速率，从而使得可以均匀地形成第一半导体图案。缓冲层11可以对应于第一绝缘层10(参见图4A)。

第一背金属层BMLa可以设置在硅薄膜晶体管S-TFT之下，并且第二背金属层BMLb可以设置在氧化物薄膜晶体管O-TFT之下。在硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFT之下，第一背金属层BMLa和第二背金属层BMLb可以分别与硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFT重叠，从而保护硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFT。第一背金属层BMLa和第二背金属层BMLb可以阻止外部光到达硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFT。

第一背金属层BMLa可以对应于像素电路PC(参见图2B)的至少一部分。第一背金属层BMLa可以与包括硅薄膜晶体管S-TFT的驱动薄膜晶体管T1(参见图2B)重叠。

第一背金属层BMLa可以介于基体层110与缓冲层11之间。第一背金属层BMLa可以设置在具有彼此交替堆叠的有机层和无机层的基体层110上。无机阻隔层可以进一步介于第一背金属层BMLa与缓冲层11之间。第一背金属层BMLa可以连接到电极或电线以接收来自电极或电线的基本恒定电压或信号。第一背金属层BMLa可以与另一电极或另一电线隔离或绝缘。

第二背金属层BMLb可以对应于在氧化物薄膜晶体管O-TFT的下部处。第二背金属层BMLb可以介于第一层间绝缘层31与第二层间绝缘层41之间。第二背金属层BMLb和存储电容器Cst的第二电容器电极CE2可以设置在相同层(例如，第一层间绝缘层31)上。第二背金属层BMLb可以连接到接触电极BML2-C以接收来自接触电极BML2-C的基本恒定电压或信号。接触电极BML2-C和氧化物薄膜晶体管O-TFT的第二栅极电极GT2可以设置在相同层(例如，第二栅极绝缘层51)上。

第一背金属层BMLa和第二背金属层BMLb中的每一个可以包括反射金属。第一背金属层BMLa和第二背金属层BMLb可以包括银(Ag)、包含银(Ag)的合金、钼(Mo)、包含钼(Mo)的合金、铝(Al)、包含铝(Al)的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)以及p+掺杂非晶硅。第一背金属层BMLa和第二背金属层BMLb可以包括相同材料或不同材料。

第一半导体图案可以设置在缓冲层11上。第一半导体图案可以包括硅半导体。例如，硅半导体可以包括非晶硅或多晶硅。例如，第一半导体图案可以包括低温多晶硅。

图5仅示出了设置在缓冲层11上的第一半导体图案的一部分，并且第一半导体图案的另一部分可以另外设置在另一区域中。第一半导体图案可以以特定规则或方式跨像素布置。第一半导体图案可以根据其是掺杂的还是未掺杂的具有不同的电特性。第一半导体图案可以包括具有较高导电性的第一区域以及具有较低导电性的第二区域。第一区域可以掺杂有N型掺杂剂或P型掺杂剂。P型晶体管可以包括掺杂有P型掺杂剂的掺杂区域，并且N型晶体管可以包括掺杂有N型掺杂剂的掺杂区域。第二区域可以是非掺杂区域或可以是以比第一区域的浓度低的浓度掺杂的区域。

第一区域的导电性可以高于第二区域的导电性。第一区域可以基本上用作电极或信号线。第二区域可以基本上对应于晶体管的有源区域(例如，沟道区域)。换句话说，第一半导体图案的一部分可以是晶体管的有源区域，第一半导体图案的另一部分可以是晶体管的源极区域或漏极区域，并且第一半导体图案的又一部分可以是连接电极或连接信号线。

硅薄膜晶体管S-TFT的源极区域SE1、有源区域AC1以及漏极区域DE1可以由第一半导体图案形成。当在截面图中观察时，源极区域SE1和漏极区域DE1可以从有源区域AC1在彼此相反的方向上延伸。

第一栅极绝缘层21可以设置在缓冲层11上。第一栅极绝缘层21可以与多个像素共同地重叠并且可以覆盖第一半导体图案。第一栅极绝缘层21可以是无机层和/或有机层，并且可以具有单层结构或多层结构。第一栅极绝缘层21可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一个。第一栅极绝缘层21可以是单层氧化硅层。随后将描述的第一栅极绝缘层21和电路层120的绝缘层可以是无机层和/或有机层，并且可以具有单层结构或多层结构。无机层可以包括上述材料中的至少一个，但实施例不限于此。

硅薄膜晶体管S-TFT的栅极电极GT1可以设置在第一栅极绝缘层21上。栅极电极GT1可以是金属图案的一部分。栅极电极GT1可以与有源区域AC1重叠。栅极电极GT1可以在掺杂第一半导体图案的工艺中用作掩模。栅极电极GT1可以包括钛(Ti)、银(Ag)、包含银(Ag)的合金、钼(Mo)、包含钼(Mo)的合金、铝(Al)、包含铝(Al)的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、氧化铟锡(ITO)和氧化铟锌(IZO)，但实施例不局限于此。

第一层间绝缘层31可以设置在第一栅极绝缘层21上并且可以覆盖栅极电极GT1。第一层间绝缘层31可以是无机层和/或有机层，并且可以具有单层结构或多层结构。第一层间绝缘层31可以包括氧化硅、氮化硅和氮氧化硅中的至少一个。第一层间绝缘层31可以具有包括氧化硅层和氮化硅层的多层结构。

第二层间绝缘层41可以设置在第一层间绝缘层31上。第二层间绝缘层41可以具有单层结构或多层结构。例如，第二层间绝缘层41可以具有包括氧化硅层和氮化硅层的多层结构。存储电容器Cst的第二电容器电极CE2可以介于第一层间绝缘层31与第二层间绝缘层41之间。另外，存储电容器Cst的第一电容器电极CE1可以介于第一栅极绝缘层21与第一层间绝缘层31之间。

第二半导体图案可以设置在第二层间绝缘层41上。第二半导体图案可以包括氧化物半导体。氧化物薄膜晶体管O-TFT的源极区域SE2、有源区域AC2以及漏极区域DE2可以由第二半导体图案形成。当在截面图中观察时，源极区域SE2和漏极区域DE2可以从有源区域AC2在彼此相反的方向上延伸。

第二栅极绝缘层51可以设置在第二层间绝缘层41上。第二栅极绝缘层51可以与多个像素共同地重叠并且可以覆盖第二半导体图案。第二栅极绝缘层51可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一个。

氧化物薄膜晶体管O-TFT的栅极电极GT2可以设置在第二栅极绝缘层51上。栅极电极GT2可以是金属图案的一部分。栅极电极GT2可以与有源区域AC2重叠。栅极电极GT2可以在掺杂第二半导体图案的工艺中用作掩模。

第三层间绝缘层61可以设置在第二栅极绝缘层51上并且可以覆盖栅极电极GT2。第三层间绝缘层61可以是无机层和/或有机层，并且可以具有单层结构或多层结构。

第一连接电极CNE1可以设置在第三层间绝缘层61上。第一连接电极CNE1可以通过形成为穿过设置在第一连接电极CNE1之下的绝缘层21、31、41、51和61的接触孔连接到硅薄膜晶体管S-TFT的漏极区域DE1。

第四层间绝缘层71可以设置在第三层间绝缘层61上并且可以覆盖第一连接电极CNE1。第二连接电极CNE2可以设置在第四层间绝缘层71上。第二连接电极CNE2可以穿过第四层间绝缘层71连接到第一连接电极CNE1。第五层间绝缘层81可以设置在第四层间绝缘层71上并且可以覆盖第二连接电极CNE2。第六层间绝缘层91可以设置在第五层间绝缘层81上。

第四层间绝缘层71、第五层间绝缘层81以及第六层间绝缘层91可以是有机层。例如，第四层间绝缘层71、第五层间绝缘层81以及第六层间绝缘层91可以包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺基聚合物、丙烯醚聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物及它们的混合物。

设置在第二区域AA2中的扫描驱动电路SDC(参见图3)可以形成为与提供在第一区域AA1中的像素驱动电路基本上相同。详细地，扫描驱动电路可以包括包含多晶硅半导体的驱动晶体管(在下文中，硅驱动晶体管S-TFTP)以及包含氧化物半导体的驱动晶体管(本文中，氧化物驱动晶体管O-TFTP)。硅驱动晶体管S-TFTP和氧化物驱动晶体管O-TFTP可以具有与硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFTP的结构相同的结构。

设置在第二区域AA2中的第一线V1_B可以介于第四层间绝缘层71与第五层间绝缘层81之间。在这种情况下，第一线V1_B可以连接到设置在第三层间绝缘层61上的驱动线VH。驱动线VH可以包括构成扫描驱动电路SDC的线，并且可以连接到驱动薄膜晶体管S-TFTP和O-TFTP中的任何一个。第一线V1_B可以设置在与驱动线VH的层不同的层中以将第二发光装置LD2与扫描驱动电路SDC电屏蔽。

第一线V1_B可以包括与驱动线VH的材料不同的材料。例如，驱动线VH可以包括不透明导电材料，第一线V1_B可以包括透明导电材料。然而，这是为了说明目的而提供的。例如，第一线V1_B可以包括与驱动线VH的材料相同的材料，并且实施例不限于此。

连接电极CNE2-2和第一线V1_B可以设置在相同的层(例如，第四层间绝缘层71)上。在这种情况下，当在平面中观察时，第一线V1_B可以与连接电极CNE2-2间隔开以与连接电极CNE2-2电绝缘。根据所示的实施例，尽管第一线V1_B和连接电极CNE2-2设置在相同层上，但是与第二发光装置LD2重叠的区域可以尽可能地扩大，从而将第二发光装置LD2与扫描驱动电路SDC电屏蔽。该特定结构是仅用于说明目的而提供的。根据本发明的原理所构造的电子设备可以具有各种层结构，只要电子设备使用连接到扫描驱动线的第一线V1_B作为屏蔽电极。

如上所述，包括第一发光装置LD1、第二发光装置LD2以及第三发光装置LD3(参见图4A和图4B)的发光装置层130可以设置在电路层120上。第一发光装置LD1可以包括第一电极AE1、第一发光层EML1以及公共电极CE。第二发光装置LD2可以包括第一电极AE2、第二发光层EML2以及公共电极CE。第三发光装置LD3可以包括第一电极AE3、第三发光层EML3以及公共电极CE。随后将描述它们的细节。

像素限定层PDL可以设置在第六层间绝缘层91上。可以在像素限定层PDL中限定多个开口。根据实施例，示出了限定在第一区域AA1中的第一开口PDL-OP1以及限定在第二区域AA2中的第二开口PDL-OP2。第一开口PDL-OP1可以与第一发光装置LD1的第一电极AE1重叠，并且第二开口PDL-OP2可以与第二发光装置LD2的第一电极AE2重叠。

第一开口PDL-OP1和第二开口PDL-OP2可以具有不同的尺寸(例如，不同的平面面积)。例如，第二开口PDL-OP2可以具有比第一开口PDL-OP1的面积更大的面积。因此，即使第二区域AA2具有以比第一区域AA1中的发光装置的密度低的密度分布的发光装置，也可以确保更大的发光面积以减小第一区域AA1与第二区域AA2之间的亮度差。因此，可以在显示区域DAA(参见图4A)中实现基本上均匀的亮度。

然而，该特征是为了说明目的而提供的。例如，当亮度特性没有减小时，第一开口PDL-OP1和第二开口PDL-OP2可以具有基本上相同的尺寸(例如，相同的平面面积)。或者，第一开口PDL-OP1可以具有比第二开口PDL-OP2的尺寸小的尺寸(例如，平面面积)，但实施例不限于此。

像素限定层PDL可以具有吸光特性。例如，像素限定层PDL可以具有黑色颜色。像素限定层PDL可以包括黑色着色剂。例如，黑色着色剂可以包括黑色染料、黑色颜料，或者可以包括诸如炭黑或铬的金属或者它们的氧化物。

封装层140可以设置在发光装置层130上。传感器层200可以设置在显示面板100-1上。传感器层200可以被称为传感器、输入感测层或输入感测面板。传感器层200可以包括基体层210、第一导电层220、感测绝缘层230以及第二导电层240。

基体层210可以设置在显示面板100-1上。基体层210可以是包括氮化硅、氮氧化硅以及氧化硅中的至少一个的无机层。或者，基体层210可以是包括环氧树脂、丙烯酸酯树脂或酰亚胺基树脂的有机层。基体层210可以具有单层结构或者可以具有在第三方向DR3上堆叠的多层结构。

第一导电层220和第二导电层240中的每一个可以具有单层结构或在第三方向DR3上堆叠的多层结构。

单层结构的导电层可以包括金属层或透明导电层。金属层可以包括钼、银、钛、铜、铝或它们的合金。透明导电层可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锌锡(IZTO)的透明导电氧化物。另外，导电层可以包括诸如聚(3,4-乙烯二氧噻吩)(PEDOT)的导电聚合物、金属纳米布线或石墨烯。导电层可以由各种材料形成，只要导电层可以具有导电性，并且实施例不限于此。

多层结构中的导电层可以包括金属层。例如，金属层可以具有钛/铝/钛的三层结构。多层结构的导电层可以包括至少一个金属层和至少一个透明导电层。

感测绝缘层230可以介于第一导电层220与第二导电层240之间。感测绝缘层230可以包括无机层。无机层可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一个。

感测绝缘层230可以包括有机层。有机层可以包括丙烯酸酯基树脂、甲基丙烯酸酯基树脂、聚异戊二烯基树脂、乙烯基树脂、环氧基树脂、聚氨酯基树脂、纤维素基树脂、硅氧烷基树脂、聚酰亚胺基树脂、聚酰胺基树脂以及苝基树脂中的至少一个。

抗反射层300可以设置在传感器层200上。抗反射层300可以包括分隔层310、滤色器323以及平坦化层330。

构成分隔层310的材料可以不特别限于此，只要材料吸收光。分隔层310可以具有含有黑色颜色的层。分隔层310可以包括黑色着色剂。黑色着色剂可以包括黑色染料和黑色颜料。黑色着色剂可以包括诸如炭黑或铬的金属或它们的氧化物。

分隔层310可以覆盖传感器层200的第二导电层240。分隔层310可以防止外部光从第二导电层240的反射。可以在分隔层310中限定多个开口310-OP1和310-OP2。第一开口310-OP1可以与第一发光装置LD1的第一电极AE1重叠，并且第二开口310-OP2可以与第二发光装置LD2的第一电极AE2重叠。

滤色器323可以与发光装置LD1和LD2重叠，详细地，与第一电极AE1和AE2重叠。平坦化层330可以覆盖分隔层310和滤色器323。平坦化层330可以包括有机材料，并且可以在平坦化层330的顶表面上提供平坦表面。或者，可以省略平坦化层330。

传感器层200和抗反射层300被示出为设置在第一区域AA1和第二区域AA2这两者中。然而，该结构是为了说明目的而提供的。例如，在其它实施例中，可以从第二区域AA2省略传感器层200或抗反射层300。

图6A是区域AA1、AA2和AA3的另一实施例的平面图。图6B是区域AA2和AA3的另一实施例的平面图。图6C是图6B中所示的区域AA2和AA3的另一实施例的平面图。图6A示出了在图4A中所示的区域的第一区域AA1、第二区域AA2和第三区域AA3的一部分，并且图6B和图6C示出了第二区域AA2和第三区域AA3以及外围区域DPA的部分。在下文中，将参考图6A、图6B和图6C描述实施例。在下文中，与参考图1至图5所描述的组件相同或相似的组件将被分配给与参考图6A至图6C所描述的组件的附图标记相同的附图标记，并且将省略重复的描述以避免冗余。

参考图6A，显示面板100(参见图3)可以包括多个像素PX(参见图3)。像素PX可以包括基于发光区域划分的第一像素PX1、第二像素PX2和第三像素PX3。第一像素PX1可以在第一区域AA1中发射光，第二像素PX2可以在第二区域AA2中发射光，并且第三像素PX3可以在第三区域AA3中发射光。

第一像素PX1、第二像素PX2和第三像素PX3中的每一个可以以复数提供。在这种情况下，第一像素PX1、第二像素PX2和第三像素PX3中的每一个可以包括红色像素、绿色像素以及蓝色像素，并且可以进一步包括白色像素。

第一像素PX1可以包括第一发光装置LD1以及驱动第一发光装置LD1的第一像素电路PC1，第二像素PX2可以包括第二发光装置LD2以及驱动第二发光装置LD2的第二像素电路PC2，并且第三像素PX3可以包括第三发光装置LD3以及驱动第三发光装置LD3的第三像素电路PC3。

第一发光装置LD1、第二发光装置LD2和第三发光装置LD3的形状可以对应于发光图案的形状，基本上，对应于限定在像素限定层PDL(参见图5)中的开口的形状。例如，第一发光装置LD1、第二发光装置LD2和第三发光装置LD3中的每一个的形状虽然以菱形(diamond)形状示出，但是可以具有诸如其他多边形形状、圆形形状、椭圆形形状、具有至少一个弯曲侧的图形或非典型形状的各种其它形状。然而，实施例不限于此。

可以提供多个第一发光装置LD1、多个第二发光装置LD2以及多个第三发光装置LD3。第二发光装置LD2的彼此最近的两个第二发光装置LD2之间的距离可以大于第一发光装置LD1的彼此最近的两个第一发光装置LD1之间的距离。第三发光装置LD3的彼此最近的两个第三发光装置LD3之间的距离可以大于第一发光装置LD1的彼此最近的两个第一发光装置LD1之间的距离。

在单位面积或相同面积内，设置在第二区域AA2中的第二像素PX2的数量可以小于设置在第一区域AA1中的第一像素PX1的数量。例如，第二区域AA2的分辨率可以是第一区域AA1的分辨率的大约1/2、3/8、1/3、1/4、2/9、1/8、1/9或1/16。

第一像素PX1可以包括设置在第一区域AA1中的第一发光装置LD1和第一像素电路PC1。当在平面中观察时，第一发光装置LD1可以设置在与第一像素电路PC1重叠的位置处。详细地，当在平面中观察时，第一发光装置LD1的阳极电极或发光图案可以设置在与第一像素电路PC1重叠的位置处。

第二像素PX2可以包括设置在第二区域AA2中的第二发光装置LD2以及设置在第三区域AA3中的第二像素电路PC2。当在平面中观察时，第二发光装置LD2可以设置在与扫描驱动电路SDC重叠的位置处。因此，当在平面中观察时，第二发光装置LD2可以设置在与第二像素电路PC2不重叠的位置处。

详细地，当在平面中观察时，第二发光装置LD2的阳极电极或发光图案可以设置在与第二像素电路PC2间隔开的位置处。因此，第二像素PX2可以进一步包括连接线TWL。连接线TWL可以使设置在第二区域AA2中的第二发光装置LD2与设置在第三区域AA3中的第二像素电路PC2电连接。连接线TWL可以对应于上述第三连接电极的连接到第二发光装置LD2的连接电极CNE2-2(参见图5)。连接线TWL可以包括诸如金属、透明导电氧化物(TCO)、诸如聚(3,4-乙烯二氧噻吩)(PEDOT)的导电聚合物或石墨烯的各种材料，但实施例不限于此。

第三像素PX3可以包括设置在第三区域AA3中的第三发光装置LD3以及设置在第三区域AA3中的第三像素电路PC3。在当平面中观察时，设置在第三区域AA3中的第三发光装置LD3可以设置在与第三像素电路PC3重叠或不重叠的位置处。

参考图6B和图6C，驱动信号线VD可以设置在第二区域AA2中。驱动信号线VD的第一线V1、第二线V2和第三线V3可以布置在一个方向上。第一线V1、第二线V2和第三线V3可以彼此独立地传送信号。

第一线V1可以具有比第二线V2或第三线V3的面积大的面积。当在平面中观察时，第一线V1可以与第一组的第二发光装置LD2重叠。当在平面中观察时，第二线V2和第三线V3可以与第二组的第二发光装置LD2重叠。第一组的第二发光装置LD2的数量可以大于第二组的第二发光装置LD2的数量。如上所述，第一线V1可以屏蔽驱动电路与第二发光装置LD2之间的电影响。

一些像素信号线可以设置在第二区域AA2中。图6B示出了像素信号线的一个驱动信号线VD。驱动信号线VD可以将电信号传送到图6A中的像素电路PC1、PC2和PC3。例如，驱动信号线VD可以传送初始化信号。然而，这是为了说明目的而提供的。例如，驱动信号线VD可以是用于提供传送到像素电路PC1、PC2和PC3的各种电信号的线，但实施例不限于此。例如，驱动信号线VD可以设置在第三区域AA3或第一区域AA1中，但实施例不限于此。

电源电压图案VSS可以与外围区域DPA重叠。电源电压图案VSS可以连接与驱动电路和发光装置LD1、LD2和LD3间隔开的电力线。电源电压图案VSS可以传送上述第二电源电压ELVSS(参见图2B)。

可以在电源电压图案VSS中限定多个通孔HH_V。电源电压图案VSS可以设置在有机层上。通孔HH_V可以暴露出有机层。因此，从有机层产生的气体可以在形成电源电压图案VSS的工艺中稳定地排出，从而改善工艺可靠性。

可以在第一线V1中限定多个通孔HH。第一线V1可以设置在有机层上。有机层可以通过通孔HH暴露。因此，从有机层产生的气体可以在形成第一线V1的工艺中稳定地排出，从而改善工艺可靠性。例如，通过第一线V1的通孔HH暴露的有机层可以与通过电源电压图案VSS的通孔HH_V暴露的有机层相同或不同。

通孔HH可以限定在与第二发光装置LD2间隔开的区域中。因此，即使形成了通孔HH，也可以减小通孔HH对第一线V1的屏蔽电极的作用的影响。

如图6C中所示，当在平面中观察时，发光装置LD1_C、LD2_C和LD3_C可以具有圆形形状。由于通孔HH形成为在平面中观察时与发光装置LD1_C、LD2_C和LD3_C不重叠，因此第一线V1可以稳定地执行屏蔽具有各种形状的发光装置LD1_C、LD2_C和LD3_C的功能。

图7A和图7B是图6B中所示的区域AA2和AA3的又一实施例的平面图。图7A和图7B示出了第二区域AA2和第三区域AA3的部分以及外围区域DPA。

如图7A中所示，限定在第一线V1_1中的通孔HH_1可以具有在大致对角线方向上延伸的形状。多个通孔HH_1中的每一个可以具有倾斜的侧表面。所示的通孔HH_1可以具有平行四边形形状。

第一线V1_1可以包括多个垂直部分VP以及多个相交部分CRP以围绕通孔HH_1。垂直部分VP可以在垂直方向上延伸以在水平方向上彼此间隔开。相交部分CRP可以是设置在垂直部分VP之间以使垂直部分VP彼此连接的部分。相交部分CRP可以在相对于垂直部分VP倾斜的方向上延伸。换句话说，相交部分CRP可以相对于垂直部分VP具有锐角或钝角。

或者，如图7B中所示，限定在第一线V1_2中的通孔HH_2可以具有大致对应于字母“V”的形状。因为通孔HH_2具有弯曲形状，因此通孔HH_2可以容易地形成在与具有各种布置的发光装置LD2不重叠的位置处。通孔HH_2可以具有诸如规则形状或不规则形状的各种形状，并且实施例不限于此。

第一线V1_2可以包括多个垂直部分VP、第一相交部分CRP1以及第二相交部分CRP2以围绕通孔HH_2。第一相交部分CRP1和第二相交部分CRP2可以设置在垂直部分VP之间以使垂直部分VP彼此连接。第一相交部分CRP1和第二相交部分CRP2可以在彼此相交的倾斜方向上延伸。

根据本发明的原理所构造的显示面板可以具有通孔，所述通孔可以以各种形状限定并且可以与发光装置LD2不重叠。因此，显示面板可以包括各种形状的第一线，但实施例不限于此。

根据本发明的原理和示例性实施例所构造的显示面板及包括显示面板的电子设备可以具有已经扩展到诸如边框的外围区域的大显示区域，因为可将驱动电路移动到显示区域。

另外，与传统装置相比，根据本发明的原理和示例性实施例所构造的显示面板及包括显示面板的电子设备具有改善的工艺可靠性、电可靠性以及可视性。

尽管本文中已经描述了某些实施例和实施方式，但是从该描述将显而易见其它实施例和修改。因此，本发明构思不限于这些实施例，而是限于所附权利要求的更宽范围以及对于本领域中普通技术人员显而易见的各种明显修改和等效布置。

Claims (20)

1.一种显示面板，其中，所述显示面板包括：

基体层，具有第一区域、第二区域以及限定在所述第一区域与所述第二区域之间的第三区域；

驱动电路，与所述第一区域间隔开并且设置在所述第二区域中；

第一像素，包括设置在所述第一区域中的第一像素晶体管以及设置在所述第一区域中并连接到所述第一像素晶体管的第一发光装置；

第二像素，包括设置在所述第三区域中的第二像素晶体管以及设置在所述第二区域中以当在平面中观察时与所述驱动电路重叠并连接到所述第二像素晶体管的第二发光装置；以及

屏蔽组件，设置在所述第二区域中并介于所述驱动电路与所述第二发光装置之间以接收恒定电压。

2.根据权利要求1所述的显示面板，其中，所述屏蔽组件被配置为将所述恒定电压提供到所述驱动电路。

3.根据权利要求2所述的显示面板，其中，所述恒定电压是栅极截止电压或栅极导通电压。

4.根据权利要求1所述的显示面板，其中，所述屏蔽组件包括所述屏蔽电极，所述屏蔽电极包括：

多个开口，暴露有机层。

5.根据权利要求4所述的显示面板，其中，所述多个开口包括当在平面中观察时与所述第一发光装置和所述第二发光装置间隔开的多个通孔。

6.根据权利要求4所述的显示面板，其中，所述第二像素进一步包括：

连接线，将所述第二发光装置连接到所述第二像素晶体管，并且

其中，所述连接线设置在与所述第二发光装置的层不同的层中。

7.根据权利要求6所述的显示面板，其中，当在平面中观察时，所述屏蔽电极与所述连接线重叠。

8.根据权利要求6所述的显示面板，其中，当在平面中观察时，所述屏蔽电极与所述连接线间隔开。

9.根据权利要求1所述的显示面板，其中，所述显示面板进一步包括：

初始化电压线，连接到所述第一像素和所述第二像素；以及

电源电压线，连接到所述第一像素和所述第二像素，

其中，当在平面中观察时，所述屏蔽组件与所述初始化电压线和所述电源电压线间隔开。

10.一种电子设备，其中，所述电子设备包括：

基体层，具有第一区域和第二区域；

驱动电路，包括与所述第一区域间隔开并设置在所述第二区域中的多个级电路以及将恒定电压提供到所述多个级电路中的每一个的导电图案；

第一像素，包括设置在所述第一区域中的第一发光装置；以及

第二像素，包括设置在所述第二区域中的第二发光装置，

其中，当在平面中观察时，所述导电图案与所述第二发光装置重叠。

11.根据权利要求10所述的电子设备，其中，所述电子设备进一步包括：

导电线，将所述恒定电压供应到所述第一像素和所述第二像素，

其中，当在平面中观察时，所述导电图案与所述导电线间隔开。

12.根据权利要求11所述的电子设备，其中，所述恒定电压是栅极截止电压或栅极导通电压。

13.根据权利要求11所述的电子设备，其中，所述电子设备进一步包括：

电源线，将电源电压提供到所述第一像素和所述第二像素，

其中，当在平面中观察时，所述导电图案与所述电源线间隔开。

14.根据权利要求10所述的电子设备，其中，所述导电图案包括多个垂直部分以及连接到所述多个垂直部分的多个相交部分，并且

其中，所述导电图案具有至少部分地由所述多个垂直部分和所述多个相交部分限定的多个开口。

15.根据权利要求14所述的电子设备，其中，所述多个开口包括暴露有机层的多个通孔。

16.根据权利要求15所述的电子设备，其中，所述多个通孔由所述第一发光装置和所述第二发光装置限定。

17.根据权利要求14所述的电子设备，其中，所述多个相交部分中的至少一些相对于所述多个垂直部分中的每一个以锐角倾斜。

18.根据权利要求16所述的电子设备，其中，所述多个相交部分中的至少一些包括：

第一部分，介于所述多个垂直部分之间并在一个方向上倾斜；以及

第二部分，介于所述多个垂直部分之间、连接到所述第一部分并在与所述一个方向不同的方向上倾斜。

19.根据权利要求11所述的电子设备，其中，所述第一像素包括：

第一薄膜晶体管，包括氧化物半导体；以及

第二薄膜晶体管，包括硅。

20.根据权利要求11所述的电子设备，其中，所述电子设备进一步包括：

滤色器，设置在所述第一像素上；以及

感测层，介于所述第一像素与所述滤色器之间以感测外部输入。

Images