Nothing Special   »   [go: up one dir, main page]

CN115707176A - 软性电路板的布线结构 - Google Patents

软性电路板的布线结构 Download PDF

Info

Publication number
CN115707176A
CN115707176A CN202210657739.4A CN202210657739A CN115707176A CN 115707176 A CN115707176 A CN 115707176A CN 202210657739 A CN202210657739 A CN 202210657739A CN 115707176 A CN115707176 A CN 115707176A
Authority
CN
China
Prior art keywords
stress
chip
circuit
bump
long edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210657739.4A
Other languages
English (en)
Inventor
马宇珍
王沛雯
黄信豪
许国贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of CN115707176A publication Critical patent/CN115707176A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种软性电路板的布线结构包含软性基板、线路层、覆晶元件及抗应力线路层，该软性基板的上表面具有芯片设置区及线路设置区，该线路层的多个接合线路设置于该芯片设置区，该线路层的多个传输线路设置于该线路设置区，该覆晶元件设置于该芯片设置区，该覆晶元件的芯片具有长边边缘及多个导接垫，该覆晶元件的凸块连接该芯片的各该导接垫及各该接合线路，该抗应力线路层的多个抗应力线路设置于该芯片设置区中，各该抗应力线路与该芯片的该长边边缘平行，且该覆晶元件的所述凸块位于所述抗应力线路及该长边边缘之间。

Description

软性电路板的布线结构
技术领域
本发明是关于一种软性电路板，特别是关于一种软性电路板的布线结构。
背景技术
软性电路板具有体积小、具有可挠性、厚度薄的特性，已被广泛地应用于手机、笔记型电脑、智能手表…等移动装置上，由于当前移动装置皆朝向轻薄的目标发展，使得软性电路板的厚度及整体尺寸被要求得更加薄、小，但这也意味着软性电路的制程将更加困难。一般软性电路板是使用覆晶制程将芯片设置于软性基板上，而覆晶制程是利用加热及加压使得芯片的凸块与线路层共晶连接，这使得在覆晶制程中芯片的凸块会在软性基板的接触区域产生应力，将会对线路层产生拉扯而导致线路的断裂。
发明内容
本发明的主要目的在于借由抗应力线路层加强软性基板与凸块连接的区域，以避免该区域的接合线路因为覆晶制程产生的应力断裂。
本发明的一种软性电路板的布线结构包含软性基板、线路层、覆晶元件及抗应力线路层，该软性基板具有上表面，该上表面具有芯片设置区及线路设置区，该线路层具有多个接合线路及多个传输线路，所述接合线路设置于该芯片设置区，所述传输线路设置于该线路设置区，且各该传输线路连接各该接合线路，该覆晶元件设置于该芯片设置区，该覆晶元件具有芯片及多个凸块，该芯片具有长边边缘及多个导接垫，各该凸块连接该芯片的各该导接垫及各该接合线路，该抗应力线路层具有多个抗应力线路，所述抗应力线路设置于该芯片设置区中，所述抗应力线路与该芯片的该长边边缘平行，且所述凸块位于所述抗应力线路及该芯片的该长边边缘之间。
较佳地，各该抗应力线路与各该凸块之间具有第一间距，该第一间距小于50um。
较佳地，所述抗应力线路沿直线排列，该直线与该芯片的长边边缘平行。
较佳地，其中相邻的所述抗应力线路之间具有溢胶空间，该溢胶空间的宽度大于50um。
较佳地，该芯片具有短边边缘，该短边边缘的长度大于1.5mm。
较佳地，该覆晶元件的各该凸块的高度小于15um。
较佳地，该覆晶元件具有多个第一凸块及多个第二凸块，该芯片具有第一长边边缘及第二长边边缘，所述第一凸块邻近该第一长边边缘，所述第二凸块邻近该第二长边边缘。
较佳地，该抗应力线路层具有多个第一抗应力线路及多个第二抗应力线路，各该第一抗应力线路与各该第一凸块之间的第一间距小于50um，各该第二抗应力线路与各该第二凸块之间的第二间距小于50um，所述第一抗应力线路及所述第二抗应力线路之间不具有任何凸块或线路。
较佳地，该芯片具有两个短边边缘，各该短边边缘的长度大于1.5mm，该覆晶元件的各该第一凸块及各该第二凸块的高度小于15um。
本发明借由平行于该长边边缘的所述抗应力线路降低所述凸块在覆晶制程中对于该软性基板产生的应力，而可避免该线路层的所述接合线路的断裂。
附图说明
图1：依据本发明的一实施例，一种软性电路板的布线结构的俯视图。
图2：依据本发明的一实施例，该软性电路板的布线结构的剖视图。
图3：依据本发明的一实施例，该软性电路板的布线结构的局部放大图。
【主要元件符号说明】
100:软性电路板的布线结构 110:软性基板
111：上表面 111a：芯片设置区
111b：线路设置区 120：线路层
121：接合线路 122：传输线路
130：覆晶元件 131：芯片
131a：导接垫 132：凸块
140：抗应力线路层 141：第一抗应力线路
142：第二抗应力线路 L：长边边缘
L1：第一长边边缘 L2：第二长边边缘
S1、S2：短边边缘 S：溢胶空间
W：溢胶空间的宽度 Ls：短边边缘的长度
D1：第一间距 D2：第二间距
B1：第一凸块 B2：第二凸块
具体实施方式
请参阅图1及图2，其为本发明的一实施例，一种软性电路板的布线结构100的俯视图及剖视图，该软性电路板的布线结构100包含软性基板110、线路层120及覆晶元件130，该软性基板110是由聚酰亚胺(polyimide)或其他具有良好电绝缘性、稳定性、耐化学腐蚀性的聚合物制成，该线路层120则是电镀或压合于该软性基板110上的铜层经由图案化蚀刻而成，该覆晶元件130设置于该软性基板110上，且该覆晶元件130与该线路层120电性连接而可通过该线路层120传递电信号。
请参阅图1及图2，该软性基板110具有上表面111，该上表面111具有芯片设置区111a及线路设置区111b，该线路层120有多个接合线路121及多个传输线路122，所述接合线路121设置于该芯片设置区111a，所述传输线路122设置于该线路设置区111b，且各该传输线路122连接各该接合线路121。较佳的，所述接合线路121及所述传输线路122的表面镀有锡层，以利于所述接合线路121及所述传输线路122分别与该覆晶元件130及其他电子装置连接，且该线路层120除了与该覆晶元件130或其他电子装置连接的区域外涂布有防焊层(图未绘出)，以避免其他的该线路层120受到制程高温的影响。
该覆晶元件130设置于该上表面111的该芯片设置区111a，该覆晶元件130具有芯片131及多个凸块132，该芯片131具有长边边缘L及多个导接垫131a，各该凸块132连接该芯片131的各该导接垫131a及该线路层120的各该接合线路121。其中，所述凸块132是预先通过凸块制程形成于该芯片131上，所述凸块132可由金、铜、镍…等金属或其合金构成。
请参阅图3，为该软性电路板的布线结构100的局部放大图，在本实施例中，该覆晶元件130具有多个第一凸块B1及多个第二凸块B2，该芯片131具有第一长边边缘L1、第二长边边缘L2及两个短边边缘S1、S2，该第一长边边缘L1、该第二长边边缘L2及该两个短边边缘S1、S2构成长方形区域，该长方形区域对应该芯片设置区111a，该长方形区域以外的区域则对应该线路设置区111b。所述第一凸块B1邻近该第一长边边缘L1，所述第二凸块B2邻近该第二长边边缘L2，部分的所述接合线路121与所述第一凸块B1电性连接，部分的所述接合线路121与所述第二凸块B2电性连接。
较佳的，该软性电路板的布线结构100另具有抗应力线路层140，该抗应力线路层140具有多个第一抗应力线路141及多个第二抗应力线路142，所述第一抗应力线路141及所述第二抗应力线路142设置于该芯片设置区111a中。其中，所述第一抗应力线路141邻近该第一长边边缘L1并沿平行于该第一长边边缘L1的直线排列，使得所述第一抗应力线路141也平行于该第一长边边缘L1。该覆晶元件130的所述第一凸块B1位于所述第一抗应力线路141及该第一长边边缘L1之间，使得所述第一抗应力线路141能够减少覆晶制程中所述第一凸块B1对该软性基板110产生的应力，而可避免连接所述第一凸块B1的所述接合线路121的断裂。所述第二抗应力线路142邻近该第二长边边缘L2并沿平行于该第二长边边缘L2的直线排列，使得所述第二抗应力线路142也平行于该第二长边边缘L2。该覆晶元件130的所述第二凸块B2位于所述第二抗应力线路142及该第二长边边缘L2之间，使得所述第二抗应力线路142能够减少覆晶制程中所述第二凸块B2对该软性基板110产生的应力，而可避免连接所述第二凸块B2的所述接合线路121的断裂。
在本实施例中，所述第一抗应力线路141及所述第二抗应力线路142之间不具有任何凸块或线路，导致覆晶制程产生的应力对于所述接合线路121影响可能更大，因此，借由所述第一抗应力线路141及所述第二抗应力线路142分别设置于邻近所述第一凸块B1及所述第二凸块B2的区域上，可大幅地降低应力的影响。
较佳地，为避免该抗应力线路层140影响该芯片131的底部填充胶(Underfill)的流动，相邻的所述第一抗应力线路141及相邻的所述第二抗应力线路142之间具有溢胶空间S，且该溢胶空间S的宽度W大于50um，使得底部填充胶能够经由该溢胶空间S流动至该芯片131与该软性基板110之间。
请参阅图2及图3，在本实施例中，各该短边边缘S1、S2的长度Ls大于1.5mm，该覆晶元件130的各该第一凸块B1及该第二凸块B2的高度小于15um。这将导致该芯片131可能会在覆晶制程中因为加压下凹接触到该抗应力线路层140而产生压痕，因此，较佳的，各该第一抗应力线路141与各该第一凸块B1之间的第一间距D1小于50um，各该第二抗应力线路142与各该第二凸块B2之间的第二间距D2小于50um，以通过所述第一凸块B1及所述第二凸块B2的支撑，避免该芯片131接触到该抗应力线路层140。
本发明借由平行于该长边边缘L的所述抗应力线路降低该覆晶元件130的所述凸块132在覆晶制程中对于该软性基板110产生的应力，而可避免该线路层120的所述接合线路121的断裂。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种软性电路板的布线结构，其特征在于，包含：
软性基板，具有上表面，该上表面具有芯片设置区及线路设置区；
线路层，具有多个接合线路及多个传输线路，所述接合线路设置于该芯片设置区，所述传输线路设置于该线路设置区，且各该传输线路连接各该接合线路；
覆晶元件，设置于该芯片设置区，该覆晶元件具有芯片及多个凸块，该芯片具有长边边缘及多个导接垫，各该凸块连接该芯片的各该导接垫及各该接合线路；以及
抗应力线路层，具有多个抗应力线路，所述抗应力线路设置于该芯片设置区中，所述抗应力线路与该芯片的该长边边缘平行，且所述凸块位于所述抗应力线路及该芯片的该长边边缘之间。
2.根据权利要求1所述的软性电路板的布线结构，其特征在于，各该抗应力线路与各该凸块之间具有第一间距，该第一间距小于50um。
3.根据权利要求1所述的软性电路板的布线结构，其特征在于，所述抗应力线路沿直线排列，该直线与该芯片的长边边缘平行。
4.根据权利要求1、2或3所述的软性电路板的布线结构，其特征在于，其中相邻的所述抗应力线路之间具有溢胶空间，该溢胶空间的宽度大于50um。
5.根据权利要求1所述的软性电路板的布线结构，其特征在于，该芯片具有短边边缘，该短边边缘的长度大于1.5mm。
6.根据权利要求1所述的软性电路板的布线结构，其特征在于，该覆晶元件的各该凸块的高度小于15um。
7.根据权利要求1所述的软性电路板的布线结构，其特征在于，该覆晶元件具有多个第一凸块及多个第二凸块，该芯片具有第一长边边缘及第二长边边缘，所述第一凸块邻近该第一长边边缘，所述第二凸块邻近该第二长边边缘。
8.根据权利要求7所述的软性电路板的布线结构，其特征在于，该抗应力线路层具有多个第一抗应力线路及多个第二抗应力线路，各该第一抗应力线路与各该第一凸块之间的第一间距小于50um，各该第二抗应力线路与各该第二凸块之间的第二间距小于50um，所述第一抗应力线路及所述第二抗应力线路之间不具有任何凸块或线路。
9.根据权利要求8所述的软性电路板的布线结构，其特征在于，该芯片具有两个短边边缘，各该短边边缘的长度大于1.5mm，该覆晶元件的各该第一凸块及各该第二凸块的高度小于15um。
CN202210657739.4A 2021-08-09 2022-06-10 软性电路板的布线结构 Pending CN115707176A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110129353 2021-08-09
TW110129353A TWI784661B (zh) 2021-08-09 2021-08-09 軟性電路板之佈線結構

Publications (1)

Publication Number Publication Date
CN115707176A true CN115707176A (zh) 2023-02-17

Family

ID=85152070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210657739.4A Pending CN115707176A (zh) 2021-08-09 2022-06-10 软性电路板的布线结构

Country Status (5)

Country Link
US (1) US20230044345A1 (zh)
JP (1) JP2023024935A (zh)
KR (1) KR20230022794A (zh)
CN (1) CN115707176A (zh)
TW (1) TWI784661B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444521B (en) * 1998-08-19 2001-07-01 Kulicke & Amp Soffa Holdings I Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
JP2000294897A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
JP2001284413A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及び半導体装置用基板
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
JP2003068804A (ja) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板
US8014154B2 (en) * 2006-09-27 2011-09-06 Samsung Electronics Co., Ltd. Circuit substrate for preventing warpage and package using the same
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102013225109A1 (de) * 2013-12-06 2015-06-11 Robert Bosch Gmbh Verfahren zum Befestigen eines Mikrochips auf einem Substrat
US12094811B2 (en) * 2016-04-29 2024-09-17 Kulicke And Soffa Industries, Inc. Connecting electronic components to substrates

Also Published As

Publication number Publication date
US20230044345A1 (en) 2023-02-09
JP2023024935A (ja) 2023-02-21
TWI784661B (zh) 2022-11-21
KR20230022794A (ko) 2023-02-16
TW202308484A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
CN101071800B (zh) 载带、半导体器件和半导体模块装置
US7193328B2 (en) Semiconductor device
US20060012048A1 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US20080055291A1 (en) Chip film package and display panel assembly having the same
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
TWI381464B (zh) The bump structure and its making method
KR20060124600A (ko) 배선 기판, 반도체 장치 및 표시 모듈
KR20050015422A (ko) 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법
CN101373746A (zh) 电子部件的安装构造体
KR100737590B1 (ko) 테이프 캐리어 패키지용 탭 테이프
KR20050033111A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
CN101426343A (zh) 电子部件的安装构造
KR100659447B1 (ko) 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기
TW447053B (en) Semiconductor apparatus and its manufacturing method, circuit board and electronic machine
JPS63275127A (ja) 半導体チップの実装体
KR100837281B1 (ko) 반도체 소자 패키지 및 그 제조 방법
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
CN115707176A (zh) 软性电路板的布线结构
CN112825600A (zh) 双面铜的软性电路板及其布线结构
CN116095952A (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
KR100807352B1 (ko) 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법
CN102843858B (zh) 用于固设一半导体芯片的线路基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination