CN115453315A - 一种信号传输线路的故障检测电路、方法及芯片 - Google Patents
一种信号传输线路的故障检测电路、方法及芯片 Download PDFInfo
- Publication number
- CN115453315A CN115453315A CN202211056639.2A CN202211056639A CN115453315A CN 115453315 A CN115453315 A CN 115453315A CN 202211056639 A CN202211056639 A CN 202211056639A CN 115453315 A CN115453315 A CN 115453315A
- Authority
- CN
- China
- Prior art keywords
- signal
- module
- transmission line
- signal transmission
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开了一种信号传输线路的故障检测电路、方法、芯片、电子设备及车辆,故障检测电路设置于系统级芯片中,包括信号发生支路和第一检测支路。信号发生支路具有与信号传输线路相同的同步器模块和功能模块,其中,功能模块用于通过同步器模块接收IO信号并对所接收的IO信号进行处理。第一检测支路连接于信号传输线路的同步器电路模块输出端与信号发生支路的同步器电路模块输出端之间。由此,通过第一检测支路根据信号传输线路的同步器模块输出端的第一中间信号和信号发生支路的同步器模块输出端的第一发生信号之间的第一信号关系对信号传输线路进行故障判断,对信号传输线路所传输的信号进行实时监测。
Description
技术领域
本发明涉及微处理器技术领域,尤其涉及一种信号传输线路的故障检测电路、方法、芯片、电子设备及车辆。
背景技术
随着智能设备的普及,芯片的使用要求越来越高。芯片中通常设置有大量的IO(Input Output,输入输出)信号传输线路与外围设备连接,如何保证IO信号在整个芯片内传输过程中的正确性以及如何对IO信号进行有效的实时故障检测,对于一个高功能安全的芯片和使用这些芯片的系统是非常关键的一个要素。尤其是对于重要性较高的输入信号,为了保证信号传输的准确性,需要能够实时的对信号传输线路进行监测,以在信号路径出现任何电路故障或者信号干扰时,都能够实时检测并上报。
发明内容
本发明实施例为了解决上述问题,提供一种信号传输线路的故障检测电路、方法、芯片、电子设备及车辆。
根据本发明第一方面,提供了一种信号传输线路的故障检测电路,所述故障检测电路设置于系统级芯片中,包括:信号发生支路,具有与信号传输线路相同的同步器模块和功能模块,所述功能模块用于通过所述同步器模块接收IO信号并对所接收的IO信号进行处理;第一检测支路,连接于所述信号传输线路的同步器电路模块输出端与信号发生支路的同步器电路模块输出端之间,包括:第一检测模块,用于判断所述信号传输线路的同步器模块输出端的第一中间信号和所述信号发生支路的同步器模块输出端的第一发生信号之间的第一信号关系,以及基于所述第一信号关系对所述信号传输线路进行故障判断;第一注错模块,用于判断所述第一检测模块的工作状态。
根据本发明一实施方式,所述第一检测模块为不等比较模块;相应的,第一检测模块在所述第一信号关系为所述第一中间信号和所述第一发生信号不相等时,判定所述信号传输线路发生故障,输出第一中断信号。
根据本发明一实施方式,所述信号发生支路和所述信号传输线路均还包括脉冲宽度过滤器模块;相应的,所述故障检测电路还包括:第二检测支路,连接于所述信号传输线路的脉冲宽度过滤器模块输出端与所述信号发生支路的脉冲宽度过滤器模块输出端之间,包括:第二检测模块,用于判断所述信号传输线路的脉冲宽度过滤器模块输出端的第二中间信号与所述信号发生支路的脉冲宽度过滤器模块输出端第二发生信号的第二信号关系,以及基于所述第二信号关系对所述信号传输线路进行故障判断;第二注错模块,用于判断所述第二检测模块的工作状态。
根据本发明一实施方式,所述第二检测支路还包括:选择器,输入端与所述信号传输线路的同步器模块输出端以及所述信号发生线路的同步器模块输出端相连接,输出端与所述信号发生支路的脉冲宽度过滤器模块的输入端相连接,用于选择将所述信号传输线路的同步器模块输出端信号或所述信号发生支路的输出端信号作为所述信号发生支路的脉冲宽度过滤器模块的输入信号。
根据本发明一实施方式,所述信号传输线路的脉冲宽度过滤模块和所述信号发生支路的脉冲宽度过滤模块被配置为用于过滤相同脉冲宽度相反脉冲极性的过滤配置。
根据本发明一实施方式,所述第二检测支路还包括:反向器,连接在所述信号传输线路的同步器模块输出端与所述信号发生支路的脉冲宽度过滤模块的输入端之间,用于将所述信号传输线路的同步器模块输出端信号进行反向之后输入至所述信号发生支路的脉冲宽度过滤模块;相应的,所述信号传输线路的脉冲宽度过滤模块和所述信号发生支路的脉冲宽度过滤模块被配置为用于过滤相同脉冲宽度相反脉冲极性的过滤配置。
根据本发明一实施方式,所述信号发生支路为独立设置的与所述信号传输线路相同的信号传输线路或当前处于空闲状态的与所述信号传输线路相同的其他信号传输线路。
根据本发明第二方面,还提供了一种信号传输线路的故障检测方法,所述方法包括:接收信号传输线路的同步器模块输出端的第一中间信号和信号发生支路的同步器模块输出端的第一发生信号;在所述第一中间信号和第一发生信号的第一信号关系满足第一设定条件时输出第一中断指令。
根据本发明第三方面,还提供了一种芯片,所述芯片包括上述信号传输线路故障检测电路。
根据本发明第四方面,还提供了一种电子设备,所述电子设备包括上述芯片。
根据本发明第五方面,还提供了一种车辆,所述车辆包括上述电子设备。
本发明实施例信号传输线路的故障检测电路、方法、芯片、电子设备及车辆中,故障检测电路设置于系统级芯片中,包括信号发生支路和第一检测支路。信号发生支路具有与信号传输线路相同的同步器模块和功能模块,其中,功能模块用于通过同步器模块接收IO信号并对所接收的IO信号进行处理。第一检测支路连接于信号传输线路的同步器电路模块输出端与信号发生支路的同步器电路模块输出端之间。第一检测支路包括第一检测模块和第一注错模块。第一检测模块用于判断信号传输线路的同步器模块输出端的第一中间信号和信号发生支路的同步器模块输出端的第一发生信号之间的第一信号关系,以及基于第一信号关系对信号传输线路进行故障判断。第一注错模块用于判断第一检测模块的工作状态。由此,通过第一检测支路根据信号传输线路的同步器模块输出端的第一中间信号和信号发生支路的同步器模块输出端的第一发生信号之间的第一信号关系对信号传输线路进行故障判断,对信号传输线路所传输的信号进行实时监测,保证信号传输的正确性,在出现电路故障或信号干扰等问题时,及时判定信号传输线路发生故障,满足了对信号传输线路的具有高功能安全要求。此外,这里信号发生支路与信号传输线路具有相同的模块设置,故可以借用当前空闲的信号传输线路作为信号发生支路,有效节省电路资源。
需要理解的是,本发明的教导并不需要实现上面所述的全部有益效果,而是特定的技术方案可以实现特定的技术效果,并且本发明的其他实施方式还能够实现上面未提到的有益效果。
附图说明
通过参考附图阅读下文的详细描述,本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中,以示例性而非限制性的方式示出了本发明的若干实施方式,其中:
在附图中,相同或对应的标号表示相同或对应的部分。
图1示出了本发明实施例故障检测电路所检测的信号传输线路的组成结构示意图;
图2示出了本发明一实施例提供的信号传输线路的故障检测电路的组成结构示意图;
图3示出了本发明另一实施例提供的信号传输线路的故障检测电路的组成结构示意图;
图4示出了本发明再一实施例提供的信号传输线路的故障检测电路的组成结构示意图;
图5示出了本发明一实施例提供的信号传输线路的故障检测电路具体应用示例的组成结构示意图;
图6示出了本发明另一实施例提供的信号传输线路的故障检测电路具体应用示例的组成结构示意图;
图7示出了本发明再一实施例提供的信号传输线路的故障检测电路具体应用示例的组成结构示意图;
图8示出了本发明实施例提供的信号传输线路的故障检测方法的实现流程示意图。
具体实施方式
下面将参考若干示例性实施方式来描述本发明的原理和精神。应当理解,给出这些实施方式仅仅是为使本领域技术人员能够更好地理解进而实现本发明,而并非以任何方式限制本发明的范围。相反,提供这些实施方式是为使本发明更加透彻和完整,并能够将本发明的范围完整地传达给本领域的技术人员。
下面结合附图和具体实施例对本发明的技术方案进一步详细阐述。
图1示出了本发明实施例故障检测电路所检测的信号传输线路的组成结构示意图。
参考图1,以两条线路示出信号传输线路,信号传输线路主要传输IO信号,信号传输线路可以包括IO PAD(IO管脚)、同步器、脉冲宽度过滤器和功能模块。图1中的每一信号传输线路均可以示出输入信号从IO PAD到功能模块的信号走向图。
具体的,IO PAD为芯片的管脚处理模块,既可以将芯片管脚的接收的IO信号经过处理送给芯片内部,又可以将芯片内部输出的IO信号经过处理送到芯片管脚,并进一步传输至芯片外部。同步器可以用于对输入的IO信号进行两级采样来避免信号采样的亚稳态状态传播。脉冲宽度过滤器可以消除IO信号上指定脉冲宽度的毛刺。芯片的物理走线和驱动buffer(缓冲器)可以以图1中不同模块之间的连线示出。输入的IO信号从IO PAD输入到芯片内部,首先经过同步器对信号进行同步,然后通过脉冲宽度过滤器过滤IO信号上可能存在的毛刺,最后进入功能模块进行功能触发。
需要说明的是,脉冲宽度过滤器是优选的IO信号的信号传输线路中所配置的模块,部分信号传输线路中可以不配置脉冲宽度过滤器。由于芯片中存在大量需要与外围设备进行连接的IO信号传输线路,因此,如何保证IO信号在整个芯片内进行传输过程中的正确性和稳定性尤为关键,基于此,本申请设计了如下文所描述的信号传输线路的故障检测电路及方法。
图2示出了本发明一实施例提供的信号传输线路的故障检测电路的组成结构示意图。
参考图2,本发明实施例信号传输线路的故障检测电路,设置于SOC(System onChip,系统级芯片)中,包括信号发生支路12和第一检测支路13。信号发生支路12具有与信号传输线路11相同的同步器模块111和功能模块112。其中,功能模块112用于通过同步器模块111接收IO信号并对所接收的IO信号进行处理。第一检测支路13连接于信号传输线路11的同步器电路模块111输出端与信号发生支路12的同步器电路模块111输出端之间。第一检测支路13包括第一检测模块131和第一注错模块132。第一检测模块131用于判断信号传输线路11的同步器模块111输出端的第一中间信号和信号发生支路的同步器模块输出端的第一发生信号之间的第一信号关系,以及基于第一信号关系对信号传输线路11进行故障判断。第一注错模块132用于判断第一检测模块131的工作状态。
其中,第一注错模块132用于判断第一检测模块131的工作状态可以通过以下操作实现:在设定时刻第一注错模块132向第一检测模块131输入一个预设的错误信号,该错误信号与信号传输线路11的同步器模块111的输出信号不同。由此,第一检测模块131在接收到该错误信号时需要能够识别到信号错误,并输出错误中断。若第一检测模块131在此时正常输出错误中断,则可以判定为第一检测模块131处于正常工作状态。由此,实现对第一检测模块131的逻辑自检。以下图2~图7中第一注错模块132对第一检测模块131的工作状态的判断以及第二注错模块142对第二检测模块141的工作状态的判断,均可以参考上述描述,下文不再赘述。
需要说明的是,对于如图2所示的信号传输线路的故障检测电路,信号传输线路11和信号发生电路12中可以具有脉冲宽度过滤模块也可以不具有脉冲宽度过滤模块。若信号传输线路11中具有脉冲宽度过滤模块,则信号发生支路12中也最好配置脉冲宽度过滤模块。
为了进一步提升故障检测电路的故障检测及时性和准确性,在图2所示的故障检测电路的基础上,本发明提供了如图3所示另一种实施方式。
图3示出了本发明另一实施例提供的信号传输线路的故障检测电路的组成结构示意图。
参考图3,在本发明这一实施方式中,信号发生支路12和信号传输线路11均还包括脉冲宽度过滤器模块113。相应的,故障检测电路还包括:第二检测支路14,连接于信号传输线路11的脉冲宽度过滤器模块113输出端与信号发生支路12的脉冲宽度过滤器模块113输出端之间。第二检测支路14包括:第二检测模块141和第二注错模块142。第二检测模块141用于判断信号传输线路11的脉冲宽度过滤器模块113输出端的第二中间信号与信号发生支路的脉冲宽度过滤器模块113输出端第二发生信号的第二信号关系,以及基于第二信号关系对信号传输线路11进行故障判断。第二注错模块142,用于判断第二检测模块141的工作状态。
在本发明这一实施方式中,第二检测支路14还可以包括选择器(图2和图3中未示出,图4中以IO lockstep锁同步电路示出)。选择器的输入端与信号传输线路11的同步器模块111输出端以及信号发生线路12的同步器模块输出端相连接。选择器的输出端与信号发生支路12的脉冲宽度过滤器模块113的输入端相连接,用于选择将信号传输线路11的同步器模块111输出端信号或信号发生支路12的输出端信号作为信号发生支路12的脉冲宽度过滤器模块113的输入信号。
其中,图3的其他具体实现过程与图2所示实施例中具体实现细节相类似,这里不再赘述。
图4示出了本发明再一实施例提供的信号传输线路的故障检测电路的组成结构示意图。
在本发明这一实施方式中,第二检测支路13还包括反向器N。反向器N连接在信号传输线路11的输出端与信号发生支路12的脉冲宽度过滤模块113的输入端之间,用于将信号传输线路11的同步器模块111输出端信号进行反向之后输入至信号发生支路12的脉冲宽度过滤模块113。相应的,信号传输线路11的脉冲宽度过滤模块113和信号发生支路12的脉冲宽度过滤模块113被配置为用于过滤相同脉冲宽度相反脉冲极性的过滤配置。
需要说明的是,如上图2~图4所示的实施例中,若第二检测支路包括反相器,则信号传输线路的脉冲宽度过滤模块和信号发生支路的脉冲宽度过滤模块被配置为用于过滤相同脉冲宽度相反脉冲极性的过滤配置。若第二检测支路14不包括反相器,则信号传输线路的脉冲宽度过滤模块和信号发生支路的脉冲宽度过滤模块需要被配置为用于过滤相同脉冲宽度相反脉冲极性的过滤配置。
在如图2~图4所示的本发明实施方式中,第一检测模块131可以采用不等比较模块(图2-图4中未示出)来实现。相应的,第一检测模块131在第一信号关系为第一中间信号和第一发生信号不相等时,判定信号传输线路11发生故障,输出第一中断信号。
在如图2~图4所示的本发明实施方式中,信号发生支路12可以为独立设置的与信号传输线路相同的信号传输线路或当前处于空闲状态的与信号传输线路相同的其他信号传输线路。
其中,图4的其他具体实现过程与图2和图3所示实施例中具体实现细节相类似,这里不再赘述。
以下结合如图5~图7所示的本发明实施例提供的信号传输线路的故障检测电路具体应用示例,对本发明实施例提供的信号传输线路的故障检测电路的实现逻辑进行进一步说明。
图5示出了本发明一实施例提供的信号传输线路的故障检测电路具体应用示例的组成结构示意图。
参考图5,外部输入信号1同时从IO PAD1和IO PAD2输入到芯片内部。
IO信号在经过信号传输线路11的同步器模块111和信号发生支路12的同步器模块111之后,进入不等比较模块151进行实时的比较。如果信号传输线路11的同步器模块111和信号发生支路12的同步器模块111输出的信号不相等,则可以上报错误中断,例如:可以上报第一中断至CPU。
进一步的,在通过信号发生支路12的同步器模块111将信号输入至不等比较模块151之前,增加第一注错模块132。通过第一注错模块132可以提供对不等比较模块的逻辑自检测试,以检测不等比较模块151的工作状态是否正常。
这里,基于对信号通过信号传输线路11的同步器模块111和信号发生支路12的同步器模块111会有采样的偏差考虑。在物理实现上约束从信号传输线路11的IO PAD 101到同步器111的路径延迟T1与从信号发生支路12的IO PAD 101到同步器111的路径延迟T2之间差值小于一个采样时钟周期。即|T1-T2|<Tclk_period,其中,Tclk_period表示一个采样时钟周期。由此,可以保证两个同步器的采样偏差小于等于一个周期。进一步的,在进行信号比较时,需要过滤两个信号沿的信号变化,当输入的IO信号发生变化的第一个采样时钟周期,不等比较模块151不做信号比较,有效避免因为采样偏差造成的对信号传输电路的故障误报。
通过不等比较模块151可以实时对信号传输线路上从IO PAD 101传输至同步器模块111之间的信号传输路径上所有电路进行实时故障检测,保证同步器模块111的输出信号的正确性。
需要说明的是,图4~图7中未具体框选信号传输线路11、信号发生支路12等。可以参考图2和图3所示的故障检测电路组成结构示意图,位于图上侧的同步器模块111和功能模块112等属于信号传输线路11,位于图下侧的同步器模块111和功能模块112等属于信号发生线路12。
由于信号传输线路11的同步器模块111和信号发生支路12的同步器模块111的输出一定会存在采样的偏差,因此,如果分别作为信号传输线路11的脉冲宽度过滤模块113和信号发生支路12的脉冲宽度过滤模块113的输入,则即使电路不存在故障,两个脉冲宽度过滤器113的输出也可能是不相同的,在对脉冲宽度过滤模块的输出进行检测和比较时存在较大的发生故障误报的可能性。
因此,基于不等比较模块151已经保证同步器模块111输出信号的正确性,这里,可以仅采用信号传输线路的同步器模块111的输出同时作为信号传输线路11的脉冲宽度过滤模块113和信号发生支路12的脉冲宽度过滤模块113的输入。以进一步的通过相等比较模块152对信号传输线路11的脉冲宽度过滤模块113和信号发生支路12的脉冲宽度过滤模块113进行比较。同时,可以将信号传输支路11的同步器模块111的输出经过反相器N反相之后再输入至信号发生支路的脉冲宽度过滤器模块113。如此,可以消除信号传输线路11的脉冲宽度过滤模块113和信号发生支路12的脉冲宽度过滤模块113可能出现的共因干扰。此时,信号传输线路11的脉冲宽度过滤模块113和信号发生支路12的脉冲宽度过滤模块113的软件脉冲过滤配置需要配置成相同的脉冲宽度和不同的脉冲极性过滤。例如,如果信号传输线路11的脉冲宽度过滤模块113配成3个周期的正沿脉冲过滤,则信号发生支路12的脉冲宽度过滤模块113需要配成3个周期的负沿脉冲过滤。
信号经过信号传输线路11的脉冲宽度过滤模块113和信号发生支路12的脉冲宽度过滤模块113之后,输入至相等比较模块152。相等比较模块152仅需对信号传输线路11的脉冲宽度过滤模块113和信号发生支路12的脉冲宽度过滤模块113输入的两个信号进行是否相等的比较,如果相等,则产生中断错误,例如:可以产生第二中断,并上报第二中断至CPU。
同样的,在将信号发生支路12的脉冲宽度过滤模块113的输出信号输入至相等比较模块152之前,增加第二注错模块142。通过第二注错模块142可以提供对相等比较模块152的逻辑自检测试。
通过相等比较模块152对信号传输线路11的脉冲宽度过滤模块113的输出进行了实时的信号监测,有效保证信号传输线路11的脉冲宽度过滤模块113的输出信号的正确性。进一步的,将信号传输线路11的脉冲宽度过滤模块113的输出信号输入至信号传输线路11的功能模块112进行功能的触发。
需要说明的是,信号发生支路12的同步器模块111和脉冲宽度过滤模块113之间也可以不加反相器N。此时,需要对电路和软件配置进行调整。具体的,可以参考图6所示的实施例。
图6示出了本发明另一实施例提供的信号传输线路的故障检测电路具体应用示例的组成结构示意图。
参考图6,信号发生支路12的同步器模块111和脉冲宽度过滤模块113之间未配置反相器N。此时,需要将信号传输线路11的脉冲宽度过滤模块113和信号发生支路12的脉冲宽度过滤模块113的软件脉冲过滤配置需要配置成相同的脉冲宽度和相同的脉冲极性过滤。例如,如果信号传输线路11的脉冲宽度过滤模块113配成3个周期的正沿脉冲过滤,则信号发生支路12的脉冲宽度过滤模块113也需要配成3个周期的正沿脉冲过滤。
进一步的,图5中所示的相等比较模块152需要替换为另一个不等比较模块151。由此,不等比较模块151对信号传输线路11的脉冲宽度过滤模块113和信号发生支路12的脉冲宽度过滤模块113这两个输入信号进行不等比较。如果信号传输线路11的脉冲宽度过滤模块113和信号发生支路12的脉冲宽度过滤模块113输入的两个信号不相等,则产生中断错误,例如:可以产生第二中断,并上报第二中断至CPU。
进一步的,基于图5所示的信号传输线路的故障检测电路具体应用示例,当芯片在某些功能安全需求稍低的应用领域中,可以将当前空闲的信号传输线路释放出来,作为信号发生支路。此时,需要做的一些软件配置改动。具体可以参考图7。
图7示出了本发明再一实施例提供的信号传输线路的故障检测电路具体应用示例的组成结构示意图。
参考图7所示,可以通过软件将IO lockstep(IO锁同步电路)的输入端使能信号io_lockstep_en设置为0,则可以将当前空闲的信号传输线路的同步器模块111的输出端信号输入至不等比较模块151,与当前需要进行故障检测的信号传输线路的同步器模块111的输出端信号进行比较,实现当前需要进行故障检测的信号传输线路的故障检测。
若当前空闲的信号传输线路需要启用信号传输功能,则可以通过软件关闭不等比较模块151和相等比较模块152。
本发明实施例信号传输线路的故障检测电路、方法、芯片、电子设备及车辆中,故障检测电路设置于系统级芯片中,包括信号发生支路和第一检测支路。信号发生支路具有与信号传输线路相同的同步器模块和功能模块,其中,功能模块用于通过同步器模块接收IO信号并对所接收的IO信号进行处理。第一检测支路连接于信号传输线路的同步器电路模块输出端与信号发生支路的同步器电路模块输出端之间。第一检测支路包括第一检测模块和第一注错模块。第一检测模块用于判断信号传输线路的同步器模块输出端的第一中间信号和信号发生支路的同步器模块输出端的第一发生信号之间的第一信号关系,以及基于第一信号关系对信号传输线路进行故障判断。第一注错模块用于判断第一检测模块的工作状态。由此,通过第一检测支路根据信号传输线路的同步器模块输出端的第一中间信号和信号发生支路的同步器模块输出端的第一发生信号之间的第一信号关系对信号传输线路进行故障判断,对信号传输线路所传输的信号进行实时监测,保证信号传输的正确性,在出现电路故障或信号干扰等问题时,及时判定信号传输线路发生故障,满足了对信号传输线路的具有高功能安全要求。此外,这里信号发生支路与信号传输线路具有相同的模块设置,故可以借用当前空闲的信号传输线路作为信号发生支路,有效节省电路资源。
同理,基于上文信号传输线路的故障检测电路,本发明实施例还提供一种信号传输线路的故障检测方法,如图8所示,该方法至少包括如下流程:操作801,接收信号传输线路的同步器模块输出端的第一中间信号和信号发生支路的同步器模块输出端的第一发生信号;操作802,在第一中间信号和第一发生信号的第一信号关系满足第一设定条件时输出第一中断指令。
进一步,基于上文信号传输线路的故障检测电路,本发明实施例还提供了一种芯片,芯片包括上述信号传输线路故障检测电路。
更进一步,基于上文信号传输线路的故障检测电路,本发明实施例还提供了一种电子设备,电子设备包括上述芯片。
再进一步,基于上文信号传输线路的故障检测电路,本发明实施例还提供了一种车辆,车辆包括上述电子设备。
这里需要指出的是:以上对针对信号传输线路的故障检测方法、芯片、电子设备及车辆实施例的描述,与前述图1至图7所示的方法实施例的描述是类似的,具有同前述图1至图7所示的传输线路的故障检测电路实施例相似的有益效果,因此不做赘述。对于本发明传输线路的故障检测方法、芯片、电子设备及车辆实施例中未披露的技术细节,请参照本发明前述图1至图7所示的传输线路的故障检测电路实施例的描述而理解,为节约篇幅,因此不再赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请所提供的几个实施例中,应该理解到,所揭露的设备和方法,可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的,例如,单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,如:多个单元或组件可以结合,或可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口,设备或单元的间接耦合或通信连接,可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的,作为单元显示的部件可以是、或也可以不是物理单元;既可以位于一个地方,也可以分布到多个网络单元上;可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外,在本发明各实施例中的各功能单元可以全部集成在一个处理单元中,也可以是各单元分别单独作为一个单元,也可以两个或两个以上单元集成在一个单元中;上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:移动存储设备、只读存储器(Read Only Memory,ROM)、磁碟或者光盘等各种可以存储程序代码的介质。
或者,本发明上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本发明各个实施例方法的全部或部分。而前述的存储介质包括:移动存储设备、ROM、磁碟或者光盘等各种可以存储程序代码的介质。
以上,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (11)
1.一种信号传输线路的故障检测电路,所述故障检测电路设置于系统级芯片中,包括:
信号发生支路,具有与信号传输线路相同的同步器模块和功能模块,所述功能模块用于通过所述同步器模块接收IO信号并对所接收的IO信号进行处理;
第一检测支路,连接于所述信号传输线路的同步器电路模块输出端与信号发生支路的同步器电路模块输出端之间,包括:
第一检测模块,用于判断所述信号传输线路的同步器模块输出端的第一中间信号和所述信号发生支路的同步器模块输出端的第一发生信号之间的第一信号关系,以及基于所述第一信号关系对所述信号传输线路进行故障判断;
第一注错模块,用于判断所述第一检测模块的工作状态。
2.根据权利要求1所述的电路,所述第一检测模块为不等比较模块;相应的,
第一检测模块在所述第一信号关系为所述第一中间信号和所述第一发生信号不相等时,判定所述信号传输线路发生故障,输出第一中断信号。
3.根据权利要求1所述的电路,所述信号发生支路和所述信号传输线路均还包括脉冲宽度过滤器模块;相应的,所述故障检测电路还包括:
第二检测支路,连接于所述信号传输线路的脉冲宽度过滤器模块输出端与所述信号发生支路的脉冲宽度过滤器模块输出端之间,包括:
第二检测模块,用于判断所述信号传输线路的脉冲宽度过滤器模块输出端的第二中间信号与所述信号发生支路的脉冲宽度过滤器模块输出端第二发生信号的第二信号关系,以及基于所述第二信号关系对所述信号传输线路进行故障判断;
第二注错模块,用于判断所述第二检测模块的工作状态。
4.根据权利要求3所述的电路,所述第二检测支路还包括:
选择器,输入端与所述信号传输线路的同步器模块输出端以及所述信号发生线路的同步器模块输出端相连接,输出端与所述信号发生支路的脉冲宽度过滤器模块的输入端相连接,用于选择将所述信号传输线路的同步器模块输出端信号或所述信号发生支路的输出端信号作为所述信号发生支路的脉冲宽度过滤器模块的输入信号。
5.根据权利要求4所述的电路,所述信号传输线路的脉冲宽度过滤模块和所述信号发生支路的脉冲宽度过滤模块被配置为用于过滤相同脉冲宽度相反脉冲极性的过滤配置。
6.根据权利要求4所述的电路,所述第二检测支路还包括:
反向器,连接在所述信号传输线路的同步器模块输出端与所述信号发生支路的脉冲宽度过滤模块的输入端之间,用于将所述信号传输线路的同步器模块输出端信号进行反向之后输入至所述信号发生支路的脉冲宽度过滤模块;相应的,
所述信号传输线路的脉冲宽度过滤模块和所述信号发生支路的脉冲宽度过滤模块被配置为用于过滤相同脉冲宽度相反脉冲极性的过滤配置。
7.根据权利要求1所述的电路,所述信号发生支路为独立设置的与所述信号传输线路相同的信号传输线路或当前处于空闲状态的与所述信号传输线路相同的其他信号传输线路。
8.一种信号传输线路的故障检测方法,所述方法包括:
接收信号传输线路的同步器模块输出端的第一中间信号和信号发生支路的同步器模块输出端的第一发生信号;
在所述第一中间信号和第一发生信号的第一信号关系满足第一设定条件时输出第一中断指令。
9.一种芯片,所述芯片包括权利要求1-6中任一项所述的信号传输线路故障检测电路。
10.一种电子设备,所述电子设备包括权利要求9所述的芯片。
11.一种车辆,所述车辆包括权利要求10所述的电子设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211056639.2A CN115453315A (zh) | 2022-08-31 | 2022-08-31 | 一种信号传输线路的故障检测电路、方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211056639.2A CN115453315A (zh) | 2022-08-31 | 2022-08-31 | 一种信号传输线路的故障检测电路、方法及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115453315A true CN115453315A (zh) | 2022-12-09 |
Family
ID=84301649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211056639.2A Pending CN115453315A (zh) | 2022-08-31 | 2022-08-31 | 一种信号传输线路的故障检测电路、方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115453315A (zh) |
-
2022
- 2022-08-31 CN CN202211056639.2A patent/CN115453315A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5434804A (en) | Method and apparatus for synchronizing a JTAG test control signal to an on-chip clock signal | |
JPS6386009A (ja) | クロック障害検出回路 | |
CN101825917A (zh) | 时钟提供方法及信息处理设备 | |
JPS63273142A (ja) | クロス接続形検査回路及びそのための集積回路 | |
JP2009111824A (ja) | 高速クロック検知回路 | |
US20070074141A1 (en) | Simulation apparatus and simulation method | |
US5758065A (en) | System and method of establishing error precedence in a computer system | |
US9124258B2 (en) | Integrated circuit device, electronic device and method for detecting timing violations within a clock signal | |
Jutman et al. | Reliable health monitoring and fault management infrastructure based on embedded instrumentation and IEEE 1687 | |
JP7381752B2 (ja) | ロックステップで動作するプロセッサのモニタリング | |
US20110225470A1 (en) | Serial Interface Device Built-In Self Test | |
US6330694B1 (en) | Fault tolerant system and method utilizing the peripheral components interconnection bus monitoring card | |
CN101458624B (zh) | 可编程逻辑器件的加载方法、处理器和装置 | |
CN115453315A (zh) | 一种信号传输线路的故障检测电路、方法及芯片 | |
CN114238005B (zh) | 一种gpio防抖功能测试方法、系统、装置及芯片 | |
US11953550B2 (en) | Server JTAG component adaptive interconnection system and method | |
CN104216857B (zh) | 多工切换装置及其切换方法 | |
US20090160488A1 (en) | Apparatus and method for clock signal synchronization in JTAG testing in systems having modules processing clock signals at different rates | |
JP4962497B2 (ja) | クロック監視回路、情報処理装置およびクロック監視方法 | |
CN112291128A (zh) | 基于总线的通信系统、片上系统和用于其的方法 | |
GB2344184A (en) | Testing integrated circuits | |
US7523353B2 (en) | Method for detecting hang or dead lock conditions | |
CN118316837A (zh) | 高速串行通信互联标准链路状态的测试方法及外插卡模组 | |
JP2002139546A (ja) | テスト回路 | |
SU1499489A1 (ru) | Счетное устройство с контролем |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |