CN115459725A - 小型化带通滤波器及射频前端电路 - Google Patents

Abstract

本发明公开了一种小型化带通滤波器及射频前端电路，所述滤波器包括滤波电路、信号输入端口、信号输出端口、第一接地端口、第二接地端口和第三接地端口，所述信号输入端口、信号输出端口、第一接地端口、第二接地端口、第三接地端口分别与滤波电路连接，所述滤波电路采用集成无源器件技术布局在多层金属层上，由多个电感和多个电容构成，滤波电路版图呈平面对称结构。本发明的滤波器采用集成无源器件技术进行设计，在考虑电路静电防护能力的前提下，缩减滤波芯片尺寸，通过多条信号通路和集总元件引入多个传输零点，提升滤波器边带选择性以及阻带抑制深度和宽度。

Description

小型化带通滤波器及射频前端电路

技术领域

本发明涉及一种带通滤波器，尤其是一种小型化带通滤波器及射频前端电路，属于无线通信技术领域。

背景技术

随着移动通信系统的快速发展，市场对射频通信设备的需求也迅速提升。与此同时，由于加工技术精度的提高，对射频器件的性能要求也比以往更高了。其中，具备边带陡峭、阻带抑制深、通带损耗小、静电防护高等特性的小型化高选择性滤波器是当前射频技术从业者研究的重点。

集成无源器件(IPD)技术可以集成带通滤波器、带阻滤波器、功率分配器、巴伦、双工器或多工器等射频前端器件在较小的基板空间内，在提高性能的同时提高电路整体集成化水平。但由于半导体工艺限制，IPD技术也存在器件Q值小的缺陷，这直接制约了滤波器的电性能；此外薄膜工艺的电容耐受静电电压低的问题，目前一般是通过在输入输出端口并联额外大感值对地电感以提升芯片静电防护能力，但这种方法需要占用射频前端模组额外面积，不利于系统小型化，也增加了制造成本。如何利用IPD工艺设计满足终端射频模组需求的小型化高选择性，同时包含一定静电防护能力的滤波器芯片有待深入研究。

发明内容

本发明的目的是为了克服上述现有射频器件的缺点与不足，提供了一种小型化带通滤波器，该滤波器采用集成无源器件技术进行设计，在考虑电路静电防护能力的前提下，缩减滤波芯片尺寸，通过构建多条信号通道和集总元件引入多个传输零点，提升滤波器边带选择性以及阻带抑制深度和宽度。

本发明的另一目的在于提供一种射频前端电路。

本发明的目的可以通过采取如下技术方案达到：

一种小型化带通滤波器，包括滤波电路、信号输入端口、信号输出端口、第一接地端口、第二接地端口和第三接地端口，所述信号输入端口、信号输出端口、第一接地端口、第二接地端口、第三接地端口分别与滤波电路连接，所述滤波电路采用集成无源器件布局在多层金属层上，由多个电感和多个电容构成，滤波电路版图呈平面对称结构。

进一步的，所述滤波电路包括第一电感、第二电感、第三电感、第四电感、第一电容、第二电容、第三电容、第四电容、第五电容和第六电容；

所述第三电感与第五电容以及第四电感与第六电容分别构成滤波器的两阶并联谐振，并通过第一接地端口进行磁耦合构成射频信号主通道；所述第三电容与第四电容分别控制信号输入端口与信号输出端口的外部品质因数；所述第一电容与第二电容串联构成源负载交叉耦合通道；所述第一电感与第二电感通过第一接地端口产生磁耦合，以构成第三条信号通道；所述第五电容与第二接地端口以及第六电容与第三接地端口构成了两条串联谐振对地电路。

进一步的，所述第一电感的一端与信号输入端口连接，第一电感的另一端与第一接地端口连接；所述第二电感的一端与信号输出端口连接，第二电感的另一端与第一接地端口连接；

所述第一电容的一端与信号输入端口连接，第一电容的另一端与第二电容的一端连接，所述第二电容的另一端与信号输出端口连接；

所述第三电容的一端与信号输入端口连接，第三电容的另一端与第五电容的一端连接，所述第五电容的另一端与第二接地端口连接；

所述第四电容的一端与信号输出端口连接，第四电容的另一端与第六电容的一端连接，所述第六电容的另一端与第三接地端口连接；

所述第三电感的一端与第三电容的另一端连接，所述第四电感的一端与第四电容的另一端连接，所述第三电感的另一端与第四电感的另一端相连并共同连接到第一接地端口。

进一步的，所述第一电感、第二电感、第三电感和第四电感均采用3D立体结构，其中第一电感和第二电感的电感值相等，第三电感和第四电感的电感值相等。

进一步的，所述第一电容、第二电容、第三电容、第四电容、第五电容和第六电容均采用MIM平行板结构，其中第一电容与第二电容的电容值相等，第三电容与第四电容的电容值相等，第五电容与第六电容的电容值相等。

进一步的，所述第一电容、第二电容、第三电容、第四电容、第五电容和第六电容的顶层和底层均采用金属材料，顶层与底层之间加入中间层，所述中间层采用绝缘材料。

进一步的，所述金属层为三层，三层金属层分别为第一金属层、第二金属层和第三金属层，所述第一金属层、第二金属层和第三金属层由下至上依次层叠，第一金属层与第二金属层之间以及第二金属层与第三金属层之间通过金属过孔进行信号连接。

进一步的，还包括四层介质基板，四层介质基板分别为第一介质基板、第二介质基板、第三介质基板和第四介质基板，所述第一介质基板、第二介质基板、第三介质基板和第四介质基板由下而上依次层叠，所述第一金属层沉积于第一介质基板中，所述第二金属层沉积于第二介质基板中，所述第三金属层沉积于第四介质基板中。

进一步的，所述第一介质基板、第二介质基板和第四介质基板为钝化保护层，第三介质基板玻璃基板层。

本发明的另一目的可以通过采取如下技术方案达到：

一种射频前端电路，包括上述的小型化带通滤波器。

本发明相对于现有技术具有如下的有益效果：

本发明利用滤波电路中并联谐振器的电感，构建了从输入输出端口直接对地的全金属路径，在不外加电感和占用额外面积的情况下，保证了输入输出双边端口的静电防护能力；此外，本发明利用集成无源器件工艺布局了横向平面对称电路结构，有效提升滤波器集成度、缩减电路尺寸，同时降低电路设计与调试的复杂度；所设计滤波器能够在通带两侧引入多个有限频率传输零点，优化了边带选择性以及阻带抑制宽度与深度，能够很好地满足5G通信射频前端模组对滤波器件的指标需求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例的小型化带通滤波器的滤波电路版图。

图2为本发明实施例的小型化带通滤波器的工艺结构图。

图3为本发明实施例的小型化带通滤波器中第一金属层俯视示意图。

图4为本发明实施例的小型化带通滤波器中第二金属层俯视示意图。

图5为本发明实施例的小型化带通滤波器中第三金属层俯视示意图。

图6为本发明实施例的小型化带通滤波器电磁仿真S参数曲线图。

图7为本发明实施例的小型化带通滤波器通带部分的S参数曲线细节图。

图8为本发明实施例的小型化带通滤波器0.7-2.7GHz的S参数曲线细节图。

图9为本发明实施例的小型化带通滤波器5.15-5.95GHz的S参数曲线细节图。

图10为本发明实施例的小型化带通滤波器二次谐波频段的S参数曲线细节图。

图11为本发明实施例的小型化带通滤波器三次谐波频段的S参数曲线细节图。

其中，101-第一介质基板，102-第二介质基板，103-第三介质基板，104-第四介质基板，201-第一金属层，202-第二金属层，203-第三金属层，301-信号输入端口，302-信号输出端口，303-第一接地端口，304-第二接地端口，305-第三接地端口，L1-第一电感，L2-第二电感，L3-第三电感，L4-第四电感，C1-第一电容，C2-第二电容，C3-第三电容，C4-第四电容，C5-第五电容，C6-第六电容。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例：

如图1和图2所示，本实施例提供了一种小型化带通滤波器，该滤波器包括滤波电路、信号输入端口301、信号输出端口302、第一接地端口303、第二接地端口304和第三接地端口305，信号输入端口301、信号输出端口302、第一接地端口303、第二接地端口304和第三接地端口305分别与滤波电路连接，滤波电路采用集成无源器件技术布局在三层金属层上，由多个电感和多个电容构成，滤波电路版图呈平面对称结构，本实施例的滤波器中的导体材料为铜，元件大小和走线宽度为微米量级。

如图1～图5所示，三层金属层分别为第一金属层201、第二金属层202和第三金属层203，第一金属层201、第二金属层202和第三金属层203由下至上依次层叠，第一金属层201与第二金属层202之间以及第二金属层202与第三金属层203之间通过金属过孔进行信号连接。

为了更好地布局滤波电路，以及保护第一金属层201、第二金属层202和第三金属层203，本实施例的滤波器还包括四层介质基板，四层介质基板分别为第一介质基板101、第二介质基板102、第三介质基板103和第四介质基板104，第一介质基板101、第二介质基板102、第三介质基板103和第四介质基板104由下而上依次层叠，第一金属层201沉积于第一介质基板101中，第二金属层202沉积于第二介质基板102中，第三金属层203沉积于第四介质基板104中；各层介质基板可以包括但不仅限于玻璃、氮化硅、聚酰亚胺材料，本实施例的第一介质基板101、第二介质基板102和第四介质基板104为钝化保护层，第三介质基板103玻璃基板层。

进一步地，滤波电路包括第一电感L1、第二电感L2、第三电感L3、第四电感L4、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5和第六电容C6。

第三电感C3与第五电容C5以及第四电感C4与第六电容C6分别构成滤波器的两阶并联谐振，并通过第一接地端口303进行磁耦合构成射频信号主通道，产生通带频率响应；第三电容C3与第四电容C4分别控制信号输入端口301与信号输出端口302的外部品质因数；第一电容C1与第二电容C2串联构成源负载交叉耦合通道，可以在通带两边各产生一个传输零点；所述第一电感与第二电感通过第一接地端口产生磁耦合，以构成第三条信号通道，为信号产生额外通路，进而在低频引入传输零点；第五电容C5与第二接地端口304以及第六电容C6与第三接地端口305构成了两条串联谐振对地电路，可以在高阻带产生两个传输零点。

为了实现上述滤波电路的具体功能，第一电感L1的一端与信号输入端口301连接，第一电感L1的另一端与第一接地端口303连接；第二电感L2的一端与信号输出端口302连接，第二电感L2的另一端与第一接地端口303连接；第一电感L1与第二电感L2不仅参与电路的并联谐振，支撑滤波电路的频率选择功能，还将信号输入端口301、信号输出端口302直连到地，大幅提高了滤波电路的静电防护能力；第一电容的一端与信号输入端口连接，第一电容C1的另一端与第二电容C2的一端连接，所述第二电容的另一端与信号输出端口302连接；第三电容C3的一端与信号输入端口301连接，第三电容C3的另一端与第五电容C5的一端连接，第五电容C5的另一端与第二接地端口304连接；第四电容C4的一端与信号输出端口302连接，第四电容C4的另一端与第六电容C6的一端连接，第六电容C6的另一端与第三接地端口305连接；第三电感L3的一端与第三电容C3的另一端连接，第四电感L4的一端与第四电容C4的另一端连接，第三电感L3的另一端与第四电感L4的另一端相连并共同连接到第一接地端口303。

进一步地，第一电感L1、第二电感L2、第三电感L3和第四电感L4均采用3D立体结构，使电感具有高Q值特性，降低电路损耗，其中第一电感L1和第二电感L2的电感值相等，第三电感L3和第四电感L4的电感值相等。

进一步地，第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5和第六电容C6均采用MIM平行板结构，其中第一电容与第二电容的电容值相等，第三电容与第四电容的电容值相等，第五电容与第六电容的电容值相等。

进一步地，第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5和第六电容C6的顶层和底层均采用金属材料，电容的顶层与电容的底层之间加入中间层，中间层采用绝缘材料，在本实施例中，电容的顶层设置在第二金属层202，电容的底层设置在第一金属层201。

本实施例的滤波器通过协同融合设计使滤波电路中的并联电感既参与谐振支撑频率选择，也提供了输入输出双边端口直接对地的金属路径，不仅提高了滤波器芯片静电防护能力，还缩减了电路尺寸；采用横向平面对称的结构布局，降低电路设计与调试的复杂度；滤波器在小型化和提高静电防护的同时引入多个有限频率传输零点，保证了边带选择性和阻带抑制宽度与深度，能够很好地满足5G通信射频前端模组对滤波器件的指标需求。

如图6所示，为本实施例提供的小型化高选择性的IPD带通滤波器及射频前端电路的电磁仿真曲线图；仿真结果显示，滤波器通带范围为3.3GHz-4.2GHz，带内回波损耗整体优于-18dB，适用于第五代移动通信网络N77频段，通带两边的阻带内分别有两处和三处传输零点，其中低阻带传输零点位于1.59GHz和2.67GHz，高阻带传输零点位于5.69GHz、12.7GHz和22.9GHz；可以观察到，高阻带保持-20dB以下的抑制水平可至29GHz处。

如图7所示，为本实施例滤波器的通带S参数曲线细节图，在3.3GHz-4.2GHz的频带范围内，滤波器的插入损耗浮动范围为0.92dB-1.24dB。

如图8所示，为本实施例滤波器在0.7GHz-2.7GHz频段部分的S参数曲线细节图，仿真结果显示，在0.7GHz-2.7GHz频段的抑制保持在-24dB以下，保证了滤波芯片与2-4G蜂窝网、WiFi 2.4G以及GNSS信号的良好隔离。

如图9所示，为本实施例滤波器在5.15GHz-5.95GHz频段部分的S参数曲线细节图，仿真结果显示，在该频段内的抑制保持在-15dB以下，保证了滤波器芯片与WiFi 5G信号的较好隔离。

如图10和图11所示，为本申请实施例滤波器在通带二次谐波和三次谐波频段的S参数曲线细节图，仿真结果显示，在二次谐波频率范围内，滤波器衰减保持在-26.5dB以下，在三次谐波范围内，滤波器衰减保持在-32dB以下。

综上所述，本发明在保证静电防护能力的前提下，有效缩小滤波器尺寸，同时降低损耗，通过在通带两边引入多个传输零点，提升滤波器频率选择特性；此外，该滤波方案使用较少电容电感器件数量，且版图横向平面对称，电路结构简单，不仅限于N77频段滤波器设计，可拓展应用于其他通信频段。

以上所述，仅为本发明专利较佳的实施例，但本发明专利的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明专利所公开的范围内，根据本发明专利的技术方案及其发明构思加以等同替换或改变，都属于本发明专利的保护范围。

Claims (10)

1.一种小型化带通滤波器，其特征在于，包括滤波电路、信号输入端口、信号输出端口、第一接地端口、第二接地端口和第三接地端口，所述信号输入端口、信号输出端口、第一接地端口、第二接地端口、第三接地端口分别与滤波电路连接，所述滤波电路采用集成无源器件布局在多层金属层上，由多个电感和多个电容构成，滤波电路版图呈平面对称结构。

2.根据权利要求1所述的小型化带通滤波器，其特征在于，所述滤波电路包括第一电感、第二电感、第三电感、第四电感、第一电容、第二电容、第三电容、第四电容、第五电容和第六电容；

所述第三电感与第五电容以及第四电感与第六电容分别构成滤波器的两阶并联谐振，并通过第一接地端口进行磁耦合构成射频信号主通道；所述第三电容与第四电容分别控制信号输入端口与信号输出端口的外部品质因数；所述第一电容与第二电容串联构成源负载交叉耦合通道；所述第一电感与第二电感通过第一接地端口产生磁耦合，以构成第三条信号通道；所述第五电容与第二接地端口以及第六电容与第三接地端口构成了两条串联谐振对地电路。

3.根据权利要求2所述的小型化带通滤波器，其特征在于，所述第一电感的一端与信号输入端口连接，第一电感的另一端与第一接地端口连接；所述第二电感的一端与信号输出端口连接，第二电感的另一端与第一接地端口连接；

所述第一电容的一端与信号输入端口连接，第一电容的另一端与第二电容的一端连接，所述第二电容的另一端与信号输出端口连接；

所述第三电容的一端与信号输入端口连接，第三电容的另一端与第五电容的一端连接，所述第五电容的另一端与第二接地端口连接；

所述第四电容的一端与信号输出端口连接，第四电容的另一端与第六电容的一端连接，所述第六电容的另一端与第三接地端口连接；

所述第三电感的一端与第三电容的另一端连接，所述第四电感的一端与第四电容的另一端连接，所述第三电感的另一端与第四电感的另一端相连并共同连接到第一接地端口。

4.根据权利要求2-3任一项所述的小型化带通滤波器，其特征在于，所述第一电感、第二电感、第三电感和第四电感均采用3D立体结构，其中第一电感和第二电感的电感值相等，第三电感和第四电感的电感值相等。

5.根据权利要求2-3任一项所述的小型化带通滤波器，其特征在于，所述第一电容、第二电容、第三电容、第四电容、第五电容和第六电容均采用MIM平行板结构，其中第一电容与第二电容的电容值相等，第三电容与第四电容的电容值相等，第五电容与第六电容的电容值相等。

6.根据权利要求2-3任一项所述的小型化带通滤波器，其特征在于，所述第一电容、第二电容、第三电容、第四电容、第五电容和第六电容的顶层和底层均采用金属材料，顶层与底层之间加入中间层，所述中间层采用绝缘材料。

7.根据权利要求1-3任一项所述的小型化带通滤波器，其特征在于，所述金属层为三层，三层金属层分别为第一金属层、第二金属层和第三金属层，所述第一金属层、第二金属层和第三金属层由下至上依次层叠，第一金属层与第二金属层之间以及第二金属层与第三金属层之间通过金属过孔进行信号连接。

8.根据权利要求7所述的小型化带通滤波器，其特征在于，还包括四层介质基板，四层介质基板分别为第一介质基板、第二介质基板、第三介质基板和第四介质基板，所述第一介质基板、第二介质基板、第三介质基板和第四介质基板由下而上依次层叠，所述第一金属层沉积于第一介质基板中，所述第二金属层沉积于第二介质基板中，所述第三金属层沉积于第四介质基板中。

9.根据权利要求8所述的小型化带通滤波器，其特征在于，所述第一介质基板、第二介质基板和第四介质基板为钝化保护层，第三介质基板玻璃基板层。

10.一种射频前端电路，其特征在于，包括权利要求1-9任一项所述的小型化带通滤波器。

Images