Nothing Special   »   [go: up one dir, main page]

CN115398644A - 基于iii族氮化物的晶体管器件 - Google Patents

基于iii族氮化物的晶体管器件 Download PDF

Info

Publication number
CN115398644A
CN115398644A CN202180031754.1A CN202180031754A CN115398644A CN 115398644 A CN115398644 A CN 115398644A CN 202180031754 A CN202180031754 A CN 202180031754A CN 115398644 A CN115398644 A CN 115398644A
Authority
CN
China
Prior art keywords
field plate
gate
nitride based
group iii
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180031754.1A
Other languages
English (en)
Inventor
H·布雷奇
J·特维南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN115398644A publication Critical patent/CN115398644A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种基于III族氮化物的晶体管器件，其具有栅极漏极电容(CGD)、漏极源极电容(CDS)和漏极源极导通电阻(RDSon)。漏极源极电压(VDS)为0V时的栅极漏极电容(CGD)即CGD(0V)与VDS的值>0V时的栅极漏极电容CGD即CGDV的比率至少为3:1，其中VDS小于15V。

Description

基于III族氮化物的晶体管器件
背景技术
迄今为止，在功率电子应用中使用的晶体管典型地已经是利用硅(Si)半导体材料制备的。用于功率应用的常见的晶体管器件包括Si CoolMOS®、Si功率MOSFET和Si绝缘栅双极晶体管(IGBT)。最近，已经考虑了碳化硅(SiC)功率器件。诸如氮化镓(GaN)器件之类的III族-N半导体器件现在正成为用以承载大电流、支持高电压和提供极低的导通电阻和快速开关时间的有吸引力的候选。
氮化镓器件对于用于通信系统的功率放大器而言也是有吸引力的候选。在效率和功率密度方面，III族-氮化物材料的诸如高击穿场值、饱和速度和低场迁移率之类的优点好过基于硅的器件。
然而，对基于III族氮化物的器件的进一步改进是合期望的。高的2DEG密度(造成低的Rdson和高的饱和电流)导致高的寄生电容(例如栅极漏极电容CGD)，这特别是对于RF应用而言可能具有不想要的效果。挑战是在不降低2DEG密度的情况下将寄生电容最小化为恰是低于工作电压的。
发明内容
根据本发明，基于III族氮化物的晶体管器件包括位于基于III族氮化物的基础层的第一主表面上的源极电极、漏极电极和栅极电极，其中栅极在横向上被布置在源极电极和漏极电极之间。基于III族氮化物的晶体管器件还包括在横向上被布置在栅极电极和漏极电极之间并且与栅极电极和漏极电极间隔开的场板。
在一些实施例中，栅极电极的底部具有50 nm至500 nm，或30 nm至350 nm，例如大约250 nm的宽度，并且栅极电极和场板之间在最靠近点处的距离为30 nm至500 nm，或30nm至350 nm，例如大约250 nm。在一些实施例中，栅极电极的底部和场板的底部均具有200nm至350nm，例如大约250 nm的宽度，并且栅极电极和场板之间在最靠近点处的距离为200nm至350 nm，例如大约250 nm。
在一些实施例中，基于III族氮化物的晶体管器件具有栅极漏极电容(CGD)、漏极源极电容(CDS)和漏极源极导通电阻(RDSon)。在一些实施例中，漏极源极电压(VDS)为0V时的栅极漏极电容(CGD)即CGD(0V)与VDS的值 > 0V时的栅极漏极电容CGD即CGDV的比率至少为2:1，或至少为6:1，其中VDS小于20V。在一些实施例中，栅极漏极电容(CGD)的比率处在至少3:1，其中VDS小于15V。
在一些实施例中，VDS = 0V时的CGD的值与VDS电压在0 < VDS < 15V的范围内时的CGD的值的比率大于2.5，和/或VDS = 0V时的CGD的值与VDS电压在0 < VDS < 15V的范围内时的CGD的值的比率大于4，和/或VDS = 0V时的CGD的值与VDS电压在0 < VDS < 15V的范围内时的CGD的值的比率大于5，和/或VDS = 0V时的CGD的值与VDS电压在0 < VDS < 12V的范围内时的CGD的值的比率大于3，和/或VDS = 0V时的CGD的值与VDS电压在0 < VDS < 20V的范围内时的CGD的值的比率大于6，和/或VDS = 0V时的CGD的值与VDS电压在0 < VDS < 12V的范围内时的CGD的值的比率大于10，和/或VDS = 0V时的CGD的值与VDS电压在0 < VDS < 10V的范围内时的CGD的值的比率大于15。
在一些实施例中，基于III族氮化物的晶体管器件包括：位于基于III族氮化物的基础层的第一主表面上的源极电极、漏极电极和栅极电极，其中栅极在横向上被布置在源极电极和漏极电极之间；被布置在第一主表面上的钝化层；以及被电连接到源极电极的场板，场板具有被布置在钝化层上的下表面，场板在横向上被布置在栅极电极和漏极电极之间并且在横向上与栅极电极和漏极电极间隔开。该基于III族氮化物的晶体管器件具有栅极漏极电容(CGD)、漏极源极电容(CDS)和漏极源极导通电阻(RDSon)。漏极源极电压(VDS)为0V时的栅极漏极电容(CGD)即CGD(0V)与VDS的值 > 0V时的栅极漏极电容CGD即CGDV的比率至少为3:1，其中VDS小于15V。
在一些实施例中，在VDS的值的子范围内的dCGD/dVDS小于-10fF/mm/V，值的子范围大于100 mV，并且在其中5 V < VDS < 20V、优选地5 V < VDS < 15V的 VDS的范围内。在一些实施例中，在VDS的值的子范围内的dCGD/dVDS小于-15fF/mm/V，值的子范围大于100 mV。在一些实施例中，在VDS的值的子范围内的dCGD/dVDS小于-30fF/mm/V，子值范围大于100 mV。在这些实施例中，存在与器件的工作电压相比更低得多的电压下的在栅极漏极电容CDG的值上的急剧降低。
实现了高的饱和电流Idssat。在一些实施例中，Idssat至少为300 mA/mm，或至少-400 mA/mm直到1 A/mm。
栅极漏极电容CGD可能是低的，并且处于20 fF/mm至30 fF/mm的区内，例如在ns =8.6e12cm-2的情况下为30 fF/mm。在一些实施例中，在20V或15V或甚至10V的低电压下CGD小于100fF/mm。在一些实施例中，在20V或15V或甚至10V的低电压下CGD小于50fF/mm。
在一些实施例中，Rdson小于10 ohm*mm，或小于5 ohm*mm，或小于3.2 ohm*mm。
在一些实施例中，基于III族氮化物的晶体管器件包括栅极源极电容CGS，并且在VDS的值下的CGS/CDS大于2或大于3或大于5，其中VDS小于20V。
在一些实施例中，钝化层具有厚度dFP以使得场板与导电沟道间隔开一定距离，使得漏极源极电压(VDS)为0V时的栅极漏极电容(CGD)即CGD(0V)与VDS的值 > 0V时的栅极漏极电容CGD即CGDV的比率大于3:1，或至少为5:1，其中VDS小于15V。
在一些实施例中，钝化层具有厚度dFP以使得场板与导电沟道间隔开一定距离，使得VDS = 0V时的CGD的值与VDS电压在0 < VDS < 15V的范围内时的CGD的值的比率大于3，和/或使得VDS = 0V时的CGD的值与VDS电压在0 < VDS < 15V的范围内时的CGD的值的比率大于4，使得VDS = 0V时的CGD的值与VDS电压在0 < VDS < 15V的范围内时的CGD的值的比率大于5，和/或使得VDS = 0V时的CGD的值与VDS电压在0 < VDS < 12V的范围内时的CGD的值的比率大于3，和/或使得VDS = 0V时的CGD的值与VDS电压在0 < VDS < 10V的范围内时的CGD的值的比率大于5，和/或使得VDS = 0V时的CGD的值与VDS电压在0 < VDS < 20V的范围内时的CGD的值的比率大于6。
由于高电阻的半导体可以充当电介质，因此在一些实施例中，取决于金属场板和二维电荷气之间的材料(即，钝化层的材料和介于中间的半导体材料)的介电常数来选择金属场板和二维电荷气之间的距离，使得漏极源极电压(VDS)为0V时的栅极漏极电容(CGD)即CGD(0V)与VDS的值 > 0V时的栅极漏极电容CGD即CGDV的比率大于3:1，或至少为4:1，或至少为5:1，其中VDS小于15V，和/或使得VDS = 0V时的CGD的值与VDS电压在0 < VDS < 12V的范围内时的CGD的值的比率大于3，和/或使得VDS = 0V时的CGD的值与VDS电压在0 < VDS < 10V的范围内时的CGD的值的比率大于5，和/或使得VDS = 0V时的CGD的值与VDS电压在0 < VDS < 20V的范围内时的CGD的值的比率大于6。
在一些实施例中，场板和第一主表面之间的材料的介电常数除以场板的下表面和第一主表面之间的距离是在5e-8 F/cm2和1e-6 F/cm2之间。
在一些实施例中，在场板的下表面和第一主表面之间的钝化层的厚度dFP为110 nm以下或10 nm ≤ dFP ≤ 110 nm，或者小于60 nm或10 nm ≤ dFP ≤ 60 nm。
在一些实施例中，钝化层由SiNX形成。
在一些实施例中，钝化层由非晶绝缘材料形成。
在一些实施例中，钝化层由与二氧化硅相比具有更高介电常数的材料(还已知为“高k”电介质)形成，例如基于铪或基于锆的电介质材料，诸如硅酸铪、二氧化铪、硅酸锆和二氧化锆。这使得能够增加在场板的下表面和第一主表面之间的钝化层的厚度dFP，避免泄漏并且改进针对这些薄钝化层的可靠性。
在一些实施例中，栅极电极的底部具有30 nm至500 nm，或30 nm至350 nm，或30nm至250 nm的宽度，并且在一些实施例中具有大约250 nm或更小的宽度，并且栅极电极和场板之间在最靠近点处的距离dGF为30 nm至500 nm或30 nm至350 nm或30 nm至250 nm或80nm至350 nm，或80 nm至250 nm或100 nm和350 nm或100 nm至250 nm。
在一些实施例中，栅极电极的底部具有30 nm至500 nm，或30 nm至350 nm，或30nm至250 nm的宽度，并且场板的下表面具有30 nm至1000 nm的宽度，并且栅极电极和场板之间在最靠近点处的距离dGF为30 nm至350 nm或30 nm至350 nm或30 nm至250 nm或80 nm至350 nm，或80 nm至250 nm或100 nm和350 nm或100 nm至250 nm。
在一些实施例中，栅极电极的底部和场板的下表面均具有30 nm至500 nm，或30nm至350 nm或30 nm至250 nm的宽度，并且在一些实施例中具有大约250 nm或更小的宽度，并且栅极电极和场板之间在最靠近点处的距离dGF为30 nm至500 nm，例如大约250 nm或更小。
由于对于较低的值而言栅极源极电容CGS增加，因此dGF的下限可以增加到80 nm或100 nm，从而栅极电极和场板之间在最靠近点处的距离dGF可以处于80 nm至500 nm，或100nm至500 nm的范围内。
由于对于栅极电极和场板之间的较高的距离而言电流增益h21减小，因此栅极电极和场板之间在最靠近点处的距离dGF的上限可以减小到350 nm或250 nm，从而dGF处于30nm至350 nm或30 nm至250 nm的范围内。在一些实施例中，dGF处于80 nm至350 nm，或80 nm至250 nm或100 nm和350 nm或100 nm至250 nm的范围内。
在一些实施例中，基于III族氮化物的晶体管器件包括在频率f下的最大稳定增益(MSG)和在预定条件下测量的电流增益h21，或者在频率f下的最大可用增益(MAG)和在预定条件下测量的电流增益h21，其中比率MSG/h212 >6dB，或>7dB，或>8dB，或者比率MAG/h212 >6dB，或>7dB，或>8dB。以dB为单位的 MSG/h212的比率被限定为10·log10(MSG/h212)。
在一些实施例中，基于III族氮化物的晶体管器件包括在4 GHz的频率下测量的大于26dB的最大稳定增益(MSG)并且比率MSG/h212 >6dB，或>7dB，或>8dB。
在一些实施例中，基于III族氮化物的晶体管器件包括在4 GHz的频率下测量的大于26dB的最大可用增益(MAG)并且比率MAG/h212 >6dB，或>7dB，或> 8dB。
在一些实施例中，基于III族氮化物的晶体管器件包括在28 GHz的频率下测量的大于12dB的最大稳定增益(MSG)并且比率MSG/h212 >7dB，或>10dB，或>13dB。
在一些实施例中，基于III族氮化物的晶体管器件包括在28GHz的频率下测量的大于12dB的最大可用增益(MAG)并且比率MAG/h212 >7dB，或>10dB，或>13dB。
在一些实施例中，场板包括一个或多个导电通孔，一个或多个导电通孔实质上垂直于第一主表面延伸，并且被通过在栅极电极上方延伸并且与栅极电极间隔开的横向场板重分布结构电连接到源极电极。
在一些实施例中，源极电极、栅极电极、漏极电极和场板均具有细长形状，并且在第一主表面上在纵向方向上实质上彼此平行地延伸。
在一些实施例中，横向场板重分布结构包括位于场板上方并且实质上平行于纵向方向延伸的纵向区段以及在纵向方向上以一定间距间隔开的多个横越区段，每个横越区段在栅极电极上方延伸并且与栅极电极间隔开，并且被通过导电通孔电连接到场板。
在一些实施例中，基于III族氮化物的晶体管器件进一步包括横向栅极重分布结构，横向栅极重分布结构包括多个栅极横越区段，每个栅极横越区段与栅极电极间隔开并且被通过导电通孔电连接到栅极电极，横向栅极重分布结构的栅极横越区段与横向场板重分布结构的横越区段交错。
横向栅极分布结构的一个或多个栅极横越区段实质上垂直于细长的条带状栅极电极的长度延伸，并且在包括两个或更多个区段的实施例中被沿着栅极电极的长度以一定间距间隔开。在一些实施例中，横向栅极分布结构的一个或多个栅极横越区段被布置在与横向场板重分布结构的横越区段相同的平面内，并且与横向场板重分布结构的横越区段间隔开并且实质上平行于横向场板重分布结构的横越区段延伸。
横向栅极分布结构的栅极横越区段和横向场板分布结构的横越区段在条带状源极电极和漏极电极的长度内被布置在基于III族氮化物的晶体管器件的有源区上方。
在一些实施例中，源极电极被电连接到横向场板重分布结构。
在一些实施例中，基于III族氮化物的晶体管器件进一步包括在纵向方向上延伸的源极重分布结构，并且源极重分布结构被布置在源极电极上方并且与源极电极间隔开，其中源极电极被通过一个或多个导电通孔电连接到源极重分布结构，并且源极重分布结构与场板重分布结构的横越区段是一体的。
在一些实施例中，横向场板重分布结构的纵向区段在横向上比导电通孔和场板宽。
在一些实施例中，场板被划分成两个场板区段，这两个场板区段实质上彼此平行地延伸并且在横向上彼此间隔开，这两个场板区段在横向上被布置在栅极电极和漏极电极之间并且与栅极电极和漏极电极间隔开。
在一些实施例中，提供了一种基于III族氮化物的晶体管器件，其包括：被布置在基于III族氮化物的基础层的第一主表面上的第一钝化层；被布置在第一钝化层上的第二钝化层；源极欧姆接触、漏极欧姆接触和位于基于III族氮化物的基础层的第一主表面上的栅极，其中栅极在横向上被布置在源极欧姆接触和漏极欧姆接触之间，并且包括延伸到第二钝化层的上表面的栅极通孔。基于III族氮化物的晶体管器件还包括场板，场板在横向上被布置在栅极和漏极欧姆接触之间并且与栅极和漏极欧姆接触间隔开，并且延伸到第二钝化层的上表面。基于III族氮化物的晶体管器件还包括：从源极欧姆接触延伸到第二钝化层的上表面的第一通孔、从漏极欧姆接触延伸到第二钝化层的上表面的第二通孔，其中第二钝化层覆盖源极欧姆接触和漏极欧姆接触的外周区；以及实质上平坦的第一绝缘层，第一绝缘层被布置在第二钝化层的上表面上并且被布置在栅极电极、场板、第一通孔和第二通孔的外周区上。
在一些实施例中，栅极电极的底部具有30 nm至500 nm的宽度，并且栅极电极和场板之间在最靠近点处的距离dGF为30 nm至500 nm。
在一些实施例中，栅极电极的底部具有30 nm至500 nm的宽度，并且场板的下表面具有30 nm至1000 nm的宽度，并且栅极电极和场板之间在最靠近点处的距离dGF为30 nm至350 nm。
在一些实施例中，栅极电极的底部和场板的底部均具有50 nm至400 nm，或200 nm至350 nm，例如大约250 nm的宽度，并且栅极电极和场板之间在最靠近点处的距离为100nm至400 nm，或200 nm至350 nm，例如大约250 nm。
在一些实施例中，源极欧姆接触包括具有导电表面的底部部分，导电表面包括外周部分和中心部分，外周部分和中心部分实质上共面并且具有不同的组成。
在一些实施例中，第一通孔位于导电表面的中心部分上。
在一些实施例中，漏极欧姆接触包括具有导电表面的底部部分，导电表面包括外周部分和中心部分，外周部分和中心部分实质上共面并且具有不同的组成。
在一些实施例中，第二通孔位于导电表面的中心部分上。
在一些实施例中，中心部分包括TiN，并且外周部分包括铝或铝铜或钛铝合金。
在一些实施例中，场板的底部与第一钝化层直接接触，栅极通孔的底部与第一主表面直接接触，源极欧姆接触至少部分地延伸通过第一钝化层，并且漏极欧姆接触至少部分地延伸通过第一钝化层。
在一些实施例中，场板实质上垂直于第一主表面延伸，并且被通过在栅极电极上方延伸并且与栅极电极间隔开的横向场板重分布结构电连接到源极电极。
在一些实施例中，源极电极、栅极电极、漏极电极和场板均具有细长形状，并且在第一主表面上在纵向方向上实质上彼此平行地延伸。
在一些实施例中，横向场板重分布结构包括位于场板上方并且实质上平行于纵向方向延伸的纵向区段，和在纵向方向上以一定间距间隔开的多个横越区段，每个横越区段在栅极电极上方延伸并且与栅极电极间隔开，并且被通过场板导电通孔电耦合到场板。
在一些实施例中，基于III族氮化物的晶体管器件进一步包括横向栅极重分布结构，横向栅极分布结构包括实质上垂直于纵向方向延伸的多个栅极横越区段，每个栅极横越区段与栅极电极间隔开并且被通过栅极导电通孔电连接到栅极电极，横向栅极分布结构的栅极横越区段与横向场板分布结构的横越区段交错。
在一些实施例中，源极电极被电连接到横向场板重分布结构。
在一些实施例中，横向栅极分布结构的一个或多个栅极横越区段被布置在与横向场板重分布结构的横越区段相同的平面内，并且与横向场板重分布结构的横越区段间隔开并且实质上平行于横向场板重分布结构的横越区段延伸。横向栅极分布结构的栅极横越区段和横向场板分布结构的横越区段在条带状源极电极和漏极电极的长度内被布置在基于III族氮化物的晶体管器件的有源区上方。
在一些实施例中，基于III族氮化物的晶体管器件进一步包括在纵向方向上延伸的源极重分布结构，并且源极重分布结构被布置在源极电极上方并且与源极电极间隔开，其中源极电极被通过一个或多个源极导电通孔电连接到源极重分布结构，并且源极重分布结构与场板重分布结构的横越区段是一体的。
源极重分布结构可以被布置在与栅极重分布结构和场板重分布结构相同的平面内。
在一些实施例中，横向场板重分布结构的纵向区段在横向上比场板宽。
在一些实施例中，场板被划分成两个场板区段，这两个场板区段实质上彼此平行地延伸并且在横向上彼此间隔开，这两个场板区段在横向上被布置在栅极电极和漏极电极之间并且与栅极电极和漏极电极间隔开。
本领域技术人员在阅读以下详细描述并且在查看随附附图时将认识到附加的特征和优点。
附图说明
附图中的元素未必相对于彼此成比例。同样的参考标号指明对应的类似部件。各种所图示的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘了示例性实施例，并且在随后的描述中详述示例性实施例。
图1a图示根据实施例的基于III族氮化物的晶体管器件的横截面视图并且图1b图示其平面视图。
图2a图示具有和不具有深度缩放的场板(deeply scaled field-plate (DSFP))的(0.2×2×240)μm晶体管在VDS = 15V时的DC输出特性并且图2b图示其DC输入特性。
图3a图示具有和不具有深度缩放的场板(DSFP)的(0.2×2×240)μm晶体管的击穿特性并且图3b图示其漏极滞后双脉冲测量。
图4的(a)图示在具有和不具有深度缩放的场板(DSFP)的情况下的断开状态电容CGD并且图4的(b)示出在具有和不具有深度缩放的场板(DSFP)的情况下的断开状态电容CDS。源极连接的场板的夹断电压为10V。
图5图示具有和不具有深度缩放的场板(DSFP)的(0.2×2×240)μm晶体管的小信号行为，示出了针对带场板器件的显著增益改进。
图6图示针对钝化层的不同厚度值的以pF/mm为单位的栅极漏极电容CGD的比率的线图。
图7a图示针对具有图7c中示出的尺寸的晶体管结构测量的MAG、MSC和h21的线图，图7b图示针对具有图7c中示出的尺寸的晶体管结构测量的MSG/h212和MAG/h212的线图。
具体实施方式
在以下的详细描述中，参照随附附图，随附附图形成在此的一部分，并且在随附附图中通过图示方式示出了其中可以实践本发明的具体实施例。在这方面，参照被描述的(多个)图的定向使用诸如“顶部”、“底部”、“前面”、“后面”、“前方”、“末尾”等的方向术语。因为实施例的组件可以是以许多不同的定向定位的，所以方向术语被用于说明的目的并且绝不是进行限制。要理解的是在不脱离本发明的范围的情况下，可以利用其它的实施例并且可以作出结构或逻辑上的改变。以下对本发明的详细描述不是在限制的意义上取得的，并且本发明的范围由所附权利要求限定。
下面将解释许多示例性的实施例。在这种情况下，在各图中相同的结构特征是由相同或相似的参考标号标识的。在本描述的上下文中，“横向”或“横向方向”应当被理解为意味着一般地平行于半导体材料或半导体载体的横向延伸而行进的方向或延伸。因此横向方向一般地平行于这些表面或侧延伸。与此相对，术语“竖向”或“竖向方向”被理解为意味着一般地垂直于这些表面或侧并且因此垂直于横向方向行进的方向。因此竖向方向在半导体材料或半导体载体的厚度方向上行进。
如在本说明书中采用的那样，当诸如层、区或衬底的元素被提及为在另一元素“上”或延伸到另一元素“上”时，其可以直接在另一元素上或直接延伸到另一元素上，或者也可以存在中间元素。与此相对，当元素被提及为“直接在”另一元素上或“直接延伸到”另一元素上时，没有中间元素存在。
如在本说明书中采用的那样，当元素被提及为“连接”或“耦合”到另一元素时，其可以被直接连接或耦合到另一元素，或者可以存在中间元素。与此相对，当元素被提及为“直接连接”或“直接耦合”到另一元素时，没有中间元素存在。
如在此使用的那样，用语“III族氮化物”指代包括氮(N)和至少一种III族元素的化合物半导体，至少一种III族元素包括铝(Al)、镓(Ga)、铟(In)和硼(B)，并且包括但是不限制于其合金中的任何一种，诸如例如氮化铝镓(AlxGa(1-x)N)、氮化铟镓(InyGa(1-y)N)、氮化铝铟镓(AlxInyGa(1-x-y)N)、氮化镓砷磷(GaAsaPbN(1-a-b))和氮化铝铟镓砷磷(AlxInyGa(1-x-y)AsaPbN(1-a-b))。氮化铝镓和AlGaN指代由表达式AlxGa(1-x)N描述的合金，其中0＜x＜1。
在此描述的一些实施例中提供了一种基于III族氮化物的晶体管器件，晶体管器件具有短的栅极长度Lg(例如Lg≤250 nm以及优化的反馈电容Cgd。这样的短的栅极长度对于要求在50 GHz至150 GHz的范围内的高的过渡频率fT的射频应用晶体管而言是有用的。这样的短的栅极长度可以是使用高准确度图案化(使用DUV平版印刷处理)来实现的。
图1a图示根据实施例的基于III族氮化物的器件10的示意性横截面视图，并且图1b图示该器件10的平面视图。
基于III族氮化物的器件10包括基于III族氮化物的层11。第一欧姆接触12、第二欧姆接触13和栅极14被布置在基于III族氮化物的层11的第一主表面15上。基于III族氮化物的器件10可以是晶体管器件16，诸如高电子迁移率晶体管(HEMT)。在其中III族氮化物器件10是晶体管器件16的实施例中，第一欧姆接触12可以提供源极接触，并且第二欧姆接触13可以提供漏极接触。栅极14在横向上被布置在源极接触12和漏极接触13之间。基于III族氮化物的器件10还包括场板17，场板17位于第一主表面15上，并且在横向上位于栅极14和漏极接触13之间并且与栅极14和漏极接触13间隔开。
基于III族氮化物的层11被形成在衬底19上，衬底19可以是异质衬底，衬底19具有能够支持至少一个III族氮化物层的外延生长的生长表面20。支承衬底20可以是单晶硅衬底，例如<111>或<110>硅晶片或单晶蓝宝石衬底。
基于III族氮化物的层11可以具有多个层。多层III族氮化物结构11可以包括被布置在生长表面20上的III族氮化物缓冲结构21，被布置在III族氮化物缓冲结构21上的III族氮化物沟道层22，和被布置在III族氮化物沟道层22上的III族氮化物势垒层23。III族氮化物势垒层23具有与III族氮化物沟道层22不同的组成和带隙，使得在它们之间形成异质结24。例如，III族氮化物沟道层22可以包括氮化镓，并且III族氮化物势垒层23可以包括氮化铝镓。异质结24能够支持图1中由虚线26示意性指示的二维电荷气。第一欧姆接触12和第二欧姆接触13与二维电荷气26形成欧姆接触。
III族氮化物层11还可以包括被布置在III族氮化物势垒层23上的进一步的III族氮化物层27。进一步的III族氮化物层27例如可以是氮化镓上覆层。
用于硅衬底的典型的缓冲结构21包括在硅衬底上的AlN起始层，该AlN起始层可以具有几百纳米的厚度，随后是AlxGa(1-x)N层序列，对于每层而言厚度再次为几百纳米，由此在生长AlGaN背侧势垒的GaN层之前，大约为50-75%的Al含量降低到10-25%。替换地，可以使用超晶格缓冲。再次地，使用硅衬底上的AlN起始层。取决于所选取的超晶格，生长AlN和AlxGa(1-x)N对的序列，其中AlN层和AlxGa(1-x)N的厚度在2-25nm的范围内。取决于合期望的击穿电压，超晶格可以包括在20和100之间个的对。替换地，可以与上面提到的超晶格组合使用如上面描述的AlxGa(1-x)N层序列。
在诸如图1a中图示的实施例之类的一些实施例中，缓冲结构21包括被布置在衬底20上的基于掺碳III族氮化物的缓冲层28和被布置在基于掺碳III族氮化物的缓冲层28上的III族氮化物背侧势垒层29。沟道层22被布置在III族氮化物背侧势垒层29上。III族氮化物背侧势垒层29包括具有比沟道层22大的带隙的III族氮化物，并且例如当沟道层22由氮化镓形成时，可以由氮化铝镓形成。
基于III族氮化物的器件10包括被布置在基于III族氮化物的层11的第一主表面15上的第一钝化层18。钝化层18可以由氮化硅形成。
源极接触12、栅极14和漏极接触15延伸通过第一钝化层18，而场板17被布置在第一钝化层18上，并且被通过第一钝化层18与下面的基于III族氮化物的层11间隔开。在一些实施例中，源极接触12、栅极14和漏极接触15与基于III族氮化物的层11直接接触。在图1A中图示的实施例中，源极接触12、栅极14和漏极接触15与基于III族氮化物的上覆层27直接接触。
在一些实施例中，第一欧姆接触12和第二欧姆接触13中的每个包括具有上导电表面31的底部部分30，上导电表面31位于被布置在第一钝化层18上的第二钝化层32内。欧姆接触12、13中的每个可以具有相同的结构。欧姆接触12、13可以是实质上同时制备的，并且是在栅极14和场板17的制备之前制备的。栅极14和场板17均由导电材料形成。栅极14可以是肖特基接触。在其它实施例中，晶体管器件16包括绝缘栅极接触。在一些实施例中，栅极14包括被布置在III族氮化物层11上的p掺杂的III族氮化物区和被布置在p掺杂的III族氮化物区上的金属栅极。
第二钝化层32位于源极欧姆接触12、漏极欧姆接触13、栅极14、场板17和第一钝化层18上。如图1中由虚线31指示那样，第二钝化层32可以包括两个子层33、34。下子层33位于基于III族氮化物的层11上，并且在基于III族氮化物的器件10的制造期间，与第一欧姆接触12和第二欧姆接触13的底部部分30的导电表面31形成平坦表面，之后上子层34被沉积到平坦表面上。下子层33和上子层34可以具有相同的组成，例如氧化硅，并且可以是使用TEOS(原硅酸四乙酯)处理形成的。第一钝化层18位于基于III族氮化物的层11的上表面和第二钝化层31之间，并且可以具有与第二钝化层31不同的组成。
由虚线35表示的该平坦化表面的形成使得在其上构建的后续层能够是平坦的。这使得能够在制备欧姆接触22、23之后使用平版印刷技术来形成栅极14和场板17，由此能够在该平坦化表面35上执行用于至少制备栅极14和场板17的底部部分的光致抗蚀剂掩模和沉积处理。这种方法使得能够更精确地结构化用于栅极14和场板17的光致抗蚀剂层，因为其被形成在平坦表面35上并且可以是在对于多层III族结构11形成欧姆接触22、23(其典型地涉及更高的处理温度)之后形成的。作为光致抗蚀剂层的更精确的结构化的结果，可以更精确地控制栅极14和场板17的尺寸和位置。这还使得如在欧姆接触12和栅极14的底部处测量的欧姆源极接触12和栅极14之间距离DSG能够被减小，并且以该减小的长度下可靠地产生。栅极到源极的距离dSG可以小于0.5 µm，例如250 nm或更小，以便降低RDSON并且提高器件性能。光致抗蚀剂层的结构化越是精确，场板17相对于栅极的位置dGFP越是还能够被更可靠地控制并且还可以小于0.5 µm，例如30 nm至500 nm，30 nm至350 nm或250 nm或更小，例如30 nm至250 nm。
附加地，改进了栅极处理的临界尺寸控制，以提高可制造性和器件性能。栅极长度LG和/或场板的长度LFP也可以小于0.5 µm，例如250 nm或更小。由于归因于在形成底部部分16之后形成平坦化表面35，栅极和场板的光致抗蚀剂处理不受由欧姆金属接触12、13创建的形貌台阶的影响，因此使得能够进行栅极电极的这种高准确度图案化。这样的形貌台阶将损害所涉及的抗反射涂覆和抗蚀剂涂覆处理的局部均匀性，并且将使平版印刷曝光处理的焦深劣化。实际上，小尺寸平版印刷结构的控制将受到严重限制。
在一些实施例中，欧姆接触22、23的上导电表面21包括单一组成。欧姆接触22、23可以包括单一组成，或者可以包括不同组成的两个或更多个层的堆叠。
在一些实施例中，欧姆接触22、23的上导电表面21包括共面的不同组成的两个区。中心部分和外周部分可以被提供为底部部分的上表面，底部部分包括阱，阱包括延伸到下方部分中的第一组成的金属或合金，下方部分包括不同的第二组成的金属或合金。阱的上表面提供导电表面的中心部分，并且下方部分的上表面提供导电表面的外周部分，从而阱的上表面和下方部分的上表面实质上共面。
在一些实施例中，阱和导电表面的中心部分包括导电势垒材料，并且下方部分和外周部分包括欧姆接触材料。欧姆接触材料是与多层III族氮化物结构11的最上的III族氮化物层的III族氮化物材料形成欧姆接触的材料。在一些实施例中，阱和导电表面的中心部分的导电势垒材料包括氮化钛，并且下方部分和导电表面的外周部分包括铝或铝铜合金或钛铝合金。
欧姆接触12、13的底部部分20和栅极通孔14的下方部分可以被称为电极，即源极电极、栅极电极和漏极电极。
参照图1b的顶视图，欧姆接触12、13，栅极14和场板17具有细长的条带状结构，其具有延伸到图1A的附图的平面中并且在晶体管器件10的纵向方向或Y方向上延伸的最长尺寸或长度，如使用笛卡尔坐标系示出的那样。欧姆接触12、13，栅极14和场板17实质上彼此平行地延伸。场板17在X方向上在横向上位于栅极14和漏极欧姆接触13之间并且与栅极14和漏极欧姆接触13间隔开。
场板17被通过金属化结构的一个或多个横越导电部分40电连接到源极电位和源极欧姆接触12，横越导电部分40在X方向上延伸并且实质上垂直于场板17的长度。在包括两个或更多个横越部分40的实施例中，每个横越部分40在Y方向上与邻近的横越部分40间隔开。横越部分被布置在第一主表面15上方并且被通过一个或多个钝化层或绝缘层(例如第一钝化层18和第二钝化层32)与第一主表面15间隔开。横越部分40相应地被通过导电通孔43、44电连接到场板17和欧姆源极接触12。
栅极14可以被电连接到栅极流道41，栅极流道41被定位为在横向上相邻于细长的源极欧姆接触12的与面向栅极14的侧相对的侧之处并且与该侧间隔开。栅极14可以被通过金属化结构的在栅极流道41和栅极14之间横向地延伸并且在源极欧姆接触12上方延伸的一个或多个横越部分42电连接到栅极流道41。连接到栅极14的横越部分42和连接到场板17的横越部分41可以是在Y方向上交替地布置的。横越部分42被布置在场板17和源极欧姆接触12上方，并且被通过一个或多个钝化层或绝缘层与场板17和源极欧姆接触12间隔开。横越部分42相应地被通过导电通孔45、46电连接到栅极14和栅极流道41。
被电连接到场板的横越部分40和被连接到栅极14的横越部分42可以被布置在同一平面内，并且位于III族氮化物晶体管器件10的有源区上方。
在任何晶体管器件中，存在在还转化为高饱和电流的低Rdson和寄生耦合电容即反馈电容Cgd之间的折衷。Rdson越低，Cgd和Cds越高。高的Cgd在RF和毫米波功率放大器的设计方面具有各种缺陷，例如降低增益、使稳定性劣化、并且不利地影响对于某些应用而言所要求的匹配。
可以使用足够靠近地接近于栅极/漏极沟道的源极连接的场板来夹断栅极/漏极沟道，即在典型地应当低于所施加的DC漏极电压的特定电压下耗尽栅极/漏极沟道。然而，该沟道的片层电荷(sheet charge)越高并且所施加的DC漏极电压越低，这越是变得更有挑战的。在RF的基于III族氮化物的晶体管的情况下，片层电荷高，从而这样的沟道只能在30V或更高的电压下被耗尽。
根据在此描述的实施例，基于III族氮化物的晶体管器件被提供有电气器件特性，即非常低的Cgd和仍然高的Isat，这同时增加增益和稳定性而不显著地放开饱和电流。这可以被用于提供具有更高得多的性能的高频电路。另一个优点是显著减少了对输入的反馈，这显著改进了输入匹配。
公开了基于III族氮化物的晶体管器件，例如HEMT，晶体管器件具有短的栅极长度Lg，例如Lg≤250 nm，以及优化的反馈电容Cgd。这样的短的栅极长度对于要求在50 GHz至150 GHz的范围内的高过渡频率fT的射频应用晶体管而言是有用的。
在一些实施例中，基于III族氮化物的晶体管器件具有栅极漏极电容(CGD)、漏极源极电容(CDS)和漏极源极导通电阻(RDSon)。漏极源极电压(VDS)为0V时的栅极漏极电容(CGD)即CGD(0V)与VDS的值 > 0V时的栅极漏极电容CGD即CGDV的比率至少为3:1，其中VDS小于15V。
在一些实施例中，基于III族氮化物的晶体管器件具有在VDS的值的范围内小于-10fF/mm/V的dCGD/dVDS，值的范围大于100 mV。
在一些实施例中，基于III族氮化物的晶体管器件包括小于10 ohm*mm的Rdson的值。
在一些实施例中，基于III族氮化物的晶体管器件包括在VDS的值下的大于2或大于3或大于5的CGS/CDS比率，其中VDS小于20V。
在一些实施例中，钝化层18具有厚度dFP，使得场板与导电沟道间隔开一定距离，使得漏极源极电压(VDS)为0V时的栅极漏极电容(CGD)即CGD(0V)与VDS的值 > 0V时的栅极漏极电容CGD即CGDV的比率大于3:1，其中VDS小于15V。
在一些实施例中，VDS = 0V时的CGD的值与VDS电压在0 < VDS < 15V的范围内时的CGD的值的比率大于3或4或5，和/或VDS = 0V时的CGD的值与VDS电压在0 < VDS < 12V的范围内时的CGD的值的比率大于3，和/或VDS = 0V时的CGD的值与VDS电压在0 < VDS < 10V的范围内时的CGD的值的比率大于5，和/或VDS = 0V时的CGD的值与VDS电压在0 < VDS < 20V的范围内时的CGD的值的比率大于6。
在一些实施例中，场板的下表面和第一主表面之间的钝化层18的厚度dFP为110 nm以下或10 nm ≤ dFP ≤ 110 nm。钝化层18可以由高k电介质形成，例如基于铪或基于锆的电介质材料，诸如硅酸铪、二氧化铪、硅酸锆和二氧化锆。
在一些实施例中，场板17和第一主表面15之间的材料的介电常数除以场板17的下表面和第一主表面15之间的距离为5e-8 F/cm2和1e-6 F/cm2之间。
在一些实施例中，栅极14的底部和场板17的下表面均具有30 nm至500 nm，或50nm至400 nm，例如250 nm的宽度，并且栅极14和场板17之间在最靠近点处的距离dGF为30nm至350 nm，例如250 nm。在一些实施例中，场板17的下表面具有更大的宽度，例如在50 nm至1000 nm或500 nm至1000 nm的范围内。
在一些实施例中，基于III族氮化物的晶体管器件包括在频率f下的最大稳定增益(MSG)和在预定条件下测量的电流增益h21，或者在频率f下的最大可用增益(MAG)和在预定条件下测量的电流增益h21，其中比率MSG/h212 >6dB，或>7dB，或>8dB，或者比率MAG/h212 >6dB，或>7dB，或>8dB。单位为dB的 MSG/h212的比率被限定为10·log10(MSG/h212)。
在一些实施例中，基于III族氮化物的晶体管器件包括在4 GHz的频率下测量的大于26dB的最大稳定增益(MSG)，并且比率MSG/h212 >6dB，或>7dB，或>8dB。
在一些实施例中，基于III族氮化物的晶体管器件包括在4 GHz的频率下测量的大于26dB的最大可用增益(MAG)，并且比率MAG/h212 >6dB，或>7dB，或> 8dB。
在一些实施例中，基于III族氮化物的晶体管器件包括在28 GHz的频率下测量的大于12dB的最大稳定增益(MSG)，并且比率MSG/h212 >7dB，或> 8dB，或>9dB，或>10dB，或>13dB。
在一些实施例中，基于III族氮化物的晶体管器件包括在28GHz的频率下测量的大于12dB的最大可用增益(MAG)，并且比率MAG/h212 >7dB，或> 8dB，或>9dB，或>10dB，或>13dB。
使用用于制备基于III族氮化物的器件(诸如晶体管器件)的方法，该方法使得能够制备具有短的栅极长度Lg(例如Lg≤250 nm)以及优化的反馈电容Cgd的器件。这样的短的栅极长度对于要求在50 GHz至150 GHz的范围内的高的过渡频率fT的射频应用晶体管而言是有用的。这样的短的栅极长度可以是使用高准确度图案化实现的，对于高准确度图案化而言要求具有薄的光致抗蚀剂流的平版印刷处理，例如DUV平版印刷处理。
这样的光致抗蚀剂的处理对于晶片上的形貌台阶——诸如由在栅极结构之前制备的源极接触和漏极接触的欧姆金属创建的台阶——是高度敏感的。本公开利用了欧姆金属化构思，欧姆金属化构思不留下由于用于源极接触和漏极接触的欧姆金属堆叠的RIE(反应离子蚀刻)图案化所致的诸如纵向台阶之类的形貌台阶，从而可以应用平版印刷来形成更短的栅极长度并且将栅极定位为更靠近源极接触以减小RDSON。方法可以是使用200 mmCMOS生产线的处理能力执行的，并且因此在具有至少200 mm的直径的晶片上成本有效地进行。
可以使用欧姆接触优先方法来制备基于III族氮化物的器件，特别是诸如HEMT(高电子迁移率晶体管)之类的晶体管器件。在实施例中，方法是在可以具有6英寸或更大的直径的晶片上执行的，并且包括在制备栅极结构之前使欧姆金属平坦化。欧姆金属可以是通过如下形成的：在III族氮化物钝化中打开窗口，沉积欧姆金属堆叠，对欧姆金属堆叠进行结构化，以及应用欧姆金属退火步骤以使欧姆金属合金化。可以通过如下来平坦化欧姆金属：在晶片的前侧上沉积CMP(化学机械抛光)停止层，在结构化的欧姆金属上使用化学机械抛光以产生平坦化的表面，以及之后剥除停止层的剩余部分。
平坦化的表面被用于器件的进一步处理，例如使用DUV平版印刷形成栅极而不存在影响平版印刷处理的精确度的下方形貌。该方法的优点包括使得能够有低的栅极到源极距离以提高器件性能并且改进栅极处理的临界尺寸控制以提高可制造性和器件性能。
下面，具有深度缩放的源极连接的场板的在Si衬底上生长的示例AlGaN/GaN HEMT的电气特性。在200 mm高电阻率Si衬底上生长外延层，并且在高容量200 mm硅制备厂中处理器件。场板直接落在35 nm厚的SiN钝化层上，挨着0:2 μm长栅极。栅极和场板交替地连接到栅极流道和源极金属以确保小的栅极和场板电阻。
利用该场板构思，针对15V的漏极电压在5.0 GHz下，小信号增益与无场板器件相比改进了7.3dB，达到大于26dB。击穿电压改进了30V，达到170V。
氮化镓(GaN)高电子迁移率晶体管是用于下一代通信系统中的功率放大器(PA)的非常有吸引力的候选。在效率和功率密度方面，III族氮化物材料的诸如高击穿场值、饱和速度和低场迁移率之类的优点好过基于硅的器件。然而，商业上可获得的GaN器件典型地生长在碳化硅衬底上，带来更高得多的成本的缺点。在硅衬底上生长宽带隙氮化物的能力打开了为高容量和成本敏感应用提供III族氮化物材料的优点的可能性。附加地，其带来充分运用基于CMOS的针对GaN器件的处理能力的优点。
给出了用于GaN HEMT的深度缩放的场板构思的电气特性，该构思利用200 mm制备环境中的先进金属处理能力来提升击穿电压和小信号增益。
所研究的器件是通过金属-有机化学气相沉积在高电阻率(4000 cm) 200 mm直径的硅(111)衬底上生长的AlGaN/GaN异质结构。外延堆叠由如下构成：3 nm GaN上覆层、18nm厚Al0.24Ga0.76N势垒层、300 nm厚GaN沟道和Al0.04Ga0.96N背侧势垒，随后是掺碳应力缓解缓冲和AlN成核层。根据霍尔测量，发现有8.44 × 1012cm-2的平均片层载流子密度，具有2125 cm2V-1s-1的电子迁移率。使用全光学DUV处理在CMOS兼容制备环境中制备晶体管。形成不含Au的欧姆接触，产生通过传输线模型测量而测量到的针对源极接触的平均接触电阻RC= 0.5 mm以及针对漏极接触的平均接触电阻RC = 0.8 mm。对于带场板器件而言，源极连接的场板金属落在35 nm厚的氮化硅钝化层上，挨着200 nm长的栅极电极而没有任何凹槽。栅极电极和源极场板之间的间隔为300 nm。栅极-源极间隔和栅极-漏极距离为0.5 μm和1.8μm。在没有任何剥离处理的情况下限定所有电极。晶体管被由基于多级镶嵌的后道(BEOL)处理的电介质完全包封。在BEOL中将栅极和源极连接的场板交替地连接到栅极流道和欧姆源极接触，以获得低的栅极和场板电阻。所制备的带场板器件的示意性结构被示出在图1中。
DC和脉冲特性
图2a和图2b中示出了具有和不具有深度缩放的源极连接的场板的(0.2×2×240)μm的SiN钝化晶体管的DC输出特性和DC输入特性。具有场板的晶体管呈现0:72Amm-1的在VGS= 0V时测量的最大漏极电流，并且不具有场板的结构呈现0:70Amm-1的最大漏极电流。
图2a图示具有和不具有深度缩放的场板(DSFP)的(0.2×2×240)μm晶体管在VDS= 15V时的DC输出特性，并且图2b图示具有和不具有深度缩放的场板(DSFP)的(0.2×2×240)μm晶体管在VDS = 15V时的DC输入特性。针对场板器件最大跨导被确定为gm = 0.30Smm-1，并且针对非场板器件最大跨导被确定为gm = 0.28 Smm-1。阈值电压相应地为Vth =-2.76V和Vth = -3.0V。在这些结果的情况下，两种器件在DC特性上没有示出显著差异。相反，使用深度缩放的场板，击穿电压从140V增加30V达到170V，如在图3a中示出那样。在横向上的击穿由在漏极电压斜变期间的突然的漏极电流下降确定。
图3a图示具有和不具有深度缩放的场板(DSFP)的(0.2×2×240)μm晶体管的击穿特性，并且图3b图示具有和不具有深度缩放的场板(DSFP)的(0.2×2×240)μm晶体管的漏极滞后双脉冲测量。
为了评估俘获行为，执行针对各种漏极电压应力条件的双脉冲漏极滞后测量。在应力脉冲期间，栅极电压被保持在VGS = -8:0V的断开状态，并且漏极电压被保持在VDS =Vstress。归一化到无应力值的饱和电流Idsat和动态导通电阻Rdson的相对减小在图3b中示出。针对大于12V的应力电压，针对带场板器件观察到显著更少的俘获。Idsat的减小和Rdson的增加这两者都可以是显著降低的。针对带场板器件，在施加60V的应力电压之后Rdson提高了142%。
RF特性
使用Agilent N5230A矢量网络分析器(VNA)和片外SOLT标准达到20 GHz来测量S参数，评估器件RF特性。为了示出深度源极连接的场板对RF行为的影响，针对各种漏极电压确定断开状态电容Cgd和Cds。在晶片上开路和短去嵌入之后，根据G. Dambrine，A. Cappy，F. Heliodore和E. Playez的“A new method for determining the FET small-signalequivalent circuit”(IEEE Transactions on Microwave Theory and Techniques,vol. 36, no. 7, pp. 1151–1159, July 1988)，通过0:5 GHz下的y参数的虚部来近似电容。具有和不具有深度缩放的场板的情况下的依赖于偏置的电容的比较被示出在图5中。
图4图示在具有和不具深度缩放的场板(DSFP)的情况下的断开状态电容(a)CGD和(b)CDS。源极连接的场板的夹断电压为10V。
可以通过CGD和CDS上的阶跃减小而观察到深度缩放的场板在Vp = 10V时的夹断特性。深度缩放的场板通过将栅极电极与漏极电极屏蔽并且通过在夹断之后使栅极下方的耗尽区朝向漏极延伸来有效地减小栅极-漏极耦合。这两种效应都导致栅极-漏极电容的显著降低。类似地，源极连接的场板导致源极和漏极之间的强耦合，造成增加的CDS。
在Vd = 15V的漏极电压下并且在Id = 100 mAmm-1的电流下针对两种器件测量了小信号MSG和MAG以及电流增益h21。结果在图5中示出。
图5图示具有和不具深度缩放的场板(DSFP)的(0.2×2×240)μm晶体管的小信号行为，示出了针对带场板器件的显著的增益改进。截止频率是通过外推法确定的，给出针对两种器件的最大fT = 46 GHz。使用依照G. Dambrine，A. Cappy，F. Heliodore和E.Playez的“A new method for determining the FET small-signal equivalentcircuit”(IEEE Transactions on Microwave Theory and Techniques, vol. 36, no.7, pp. 1151–1159, July 1988)的标准小信号等效电路来对小信号特性建模。在全频率范围内优化了测量的S参数(Smeas)和建模的S参数(Smodel)的相对偏差(Smeas - Smodel)/Smeas。在表I中总结了外部参数和内部参数。
Figure 541729DEST_PATH_IMAGE001
表1：2×240μm器件的小信号模型的参数。
如之前讨论的那样，当引入深度缩放的源极连接的场板时，电容CGD从95 fFmm-1降低到17 fFmm-1的值，引起7:3 dB的增益增加。关于针对观测到的增益增强的解释可以是场板下方的薄的钝化层和小的栅极场板距离，同时将栅极和场板电阻保持得低。
在这些示例的深度缩放的源极连接的场板的情况下，实现了针对常规的基于常通GaN的RF晶体管的高的小信号增益。
图6图示针对具有不同的钝化层厚度值的晶体管结构在0和40V之间的电压下测量的以pF/mm为单位的栅极漏极电容CGD的比率的线图。针对20nm、35nm、40nm、54nm、60nm和100nm的钝化层厚度的模拟结果是利用线示出的，并且针对35nm和53nm的钝化层的测量结果是利用符号示出的。钝化层由SiNx形成。每条曲线包括栅极漏极电容在低于器件的工作电压的电压值下的急剧下降。对于20nm的钝化层厚度而言在低于10V时看到急剧降低，并且对于20nm和35nm的钝化层厚度而言在10V左右或略高于10V时看到急剧降低。在高于大约8V的电压下的CGD的值处于20fF/mm至30fF/mm的范围内并且是非常低的。
图7a图示针对具有图7c中示出的基板结构和尺寸并且在VDS = 40V和Id = 50 mA/mm下测量的III族氮化物晶体管结构的在不同频率下测量的MAG、MSC和h21的线图，并且图7b图示针对具有图7c中示出的基板结构和尺寸并且在VDS = 40V和Id = 50 mA/mm下测量的III族氮化物晶体管结构的在不同频率下测量的MSG/h212和MAG/h212的线图。
在该结构中，钝化层18由SiNx形成并且具有50 nm的厚度dFP。栅极电极14的底部具有190 nm的宽度并且栅极电极14和场板17之间的距离dGF为190 nm。场板17具有690 nm的宽度。栅极电极14的漏极侧边缘和漏极电极13之间的距离为1700nm，并且栅极电极14的源极侧边缘和源极电极12之间的距离为500nm。
在4GHz下，h21为18.7dB，MSG和MAG为27.3 dB，MSG/h212和MAG/h212为8.6dB。在28GHz下，h21为3.1dB，MSG和MAG为17.1dB，并且MSG/h212和MAG/h212为14dB。
提供了200 mm硅衬底上的0:2 μm GaN HEMT的深度缩放的源极连接的场板构思。带场板器件产生针对工作在28V以下并且达到X波段的GaN RF晶体管报告的高的小信号增益。靠近地接近于栅极电极落在薄钝化层上的源极连接的场板将电场与栅极屏蔽并且减小栅极-漏极电容。在BEOL中交替的栅极连接和场板连接被用于确保低的栅极和场板电阻。该创新的器件构思在保持良好的dc特性的同时示出增强的击穿特性、更低的电流崩塌和显著更高的增益。
为了容易描述而使用诸如“下面”、“下部”、“下”、“上方”、和“上”等的空间相对术语来解释一个元素相对于第二元素的定位。这些术语意图涵盖器件的除了与各图中描绘的那些不同的不同定向之外的不同定向。进一步地，诸如“第一”、“第二”等的术语也被用于描述各种元素、区、区段等并且也不意图进行限制。贯穿于描述，同样的术语指代同样的元素。
如在此使用的那样，术语“具有”、“包含”、“包括”和“包括有”等是开放式术语，其指示存在所声明的元素或特征但是不排除附加的元素或特征。量词“一”、“一个”和指代词“该”意图包括复数以及单数，除非上下文另外清楚地指示。要理解的是，除非另外具体指出，否则在此描述的各种实施例的特征可以被彼此组合。
虽然已经在此图示和描述了具体的实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种各样的替换的和/或等同的实现可以替代所示出和描述的具体实施例。本申请意图覆盖在此讨论的具体实施例的任何适配或变化。因此，意图的是本发明仅受权利要求及其等同物限制。

Claims (19)

1.一种基于III族氮化物的晶体管器件，包括：
位于基于III族氮化物的基础层的第一主表面上的源极电极、漏极电极和栅极电极，其中栅极在横向上被布置在源极电极和漏极电极之间；
被布置在第一主表面上的钝化层；
电连接到源极电极的场板，场板具有被布置在钝化层上的下表面，场板在横向上被布置在栅极电极和漏极电极之间并且在横向上与栅极电极和漏极电极间隔开；
其中基于III族氮化物的晶体管器件具有栅极漏极电容(CGD)、漏极源极电容(CDS)和漏极源极导通电阻(RDSon)，
其中漏极源极电压(VDS)为0V时的栅极漏极电容(CGD)即CGD(0V)与VDS的值 > 0V时的栅极漏极电容CGD即CGDV的比率至少为3:1，其中VDS小于15V。
2.根据权利要求1所述的基于III族氮化物的晶体管器件，其中
VDS = 0V时的CGD的值与VDS电压在0 < VDS < 15V的范围内时的CGD的值的比率大于4，和/或
VDS = 0V时的CGD的值与VDS电压在0 < VDS < 12V的范围内时的CGD的值的比率大于3，和/或
VDS = 0V时的CGD的值与VDS电压在0 < VDS < 15V的范围内时的CGD的值的比率大于5。
3.根据权利要求1或2所述的基于III族氮化物的晶体管器件，其中在VDS的值的子范围内的dCGD/dVDS小于-10fF/mm/V，值的子范围大于100 mV，并且其中5 V < VDS < 20 V。
4.根据权利要求1至3之一所述的基于III族氮化物的晶体管器件，其中Rdson小于10ohm*mm。
5.根据权利要求1至4之一所述的基于III族氮化物的晶体管器件，其中所述基于III族氮化物的晶体管器件包括栅极源极电容CGS，并且在VDS的值下的CGS/CDS大于2或大于3或大于5，其中VDS小于20V。
6.根据权利要求1至5之一所述的基于III族氮化物的晶体管器件，其中钝化层具有厚度dFP，使得场板与导电沟道间隔开一定距离，使得漏极源极电压(VDS)为0V时的栅极漏极电容(CGD)即CGD(0V)与VDS的值 > 0V时的栅极漏极电容CGD即CGDV的比率大于3:1，其中VDS小于15V。
7.根据权利要求1至6之一所述的基于III族氮化物的晶体管器件，其中钝化层具有厚度dFP，使得场板与导电沟道间隔开一定距离，使得VDS = 0V时的CGD的值与VDS电压在0 < VDS< 15V的范围内时的CGD的值的比率大于3，和/或
使得VDS = 0V时的CGD的值与VDS电压在0 < VDS < 12V的范围内时的CGD的值的比率大于3，和/或
使得VDS = 0V时的CGD的值与VDS电压在0 < VDS < 15V的范围内时的CGD的值的比率大于5。
8.根据权利要求6或7所述的基于III族氮化物的晶体管器件，其中场板和第一主表面之间的材料的介电常数除以场板的下表面和第一主表面之间的距离是在5e-8 F/cm2和1e-6F/cm2之间。
9.根据权利要求6至8之一所述的基于III族氮化物的晶体管器件，其中钝化层由SiNX形成或者由具有比二氧化硅高的介电常数的材料形成。
10.根据权利要求1至9之一所述的基于III族氮化物的晶体管器件，其中栅极电极的底部具有30 nm至500 nm的宽度，并且栅极电极和场板之间在最靠近点处的距离dGF为30 nm至500 nm。
11.根据权利要求10所述的基于III族氮化物的晶体管器件，其中栅极电极的底部具有30 nm至500 nm的宽度，并且场板的下表面具有30 nm至1000 nm的宽度，并且栅极电极和场板之间在最靠近点处的距离dGF为30 nm至350 nm。
12.根据权利要求1至11之一所述的基于III族氮化物的晶体管器件，其中所述基于III族氮化物的晶体管器件包括在频率f下的最大稳定增益(MSG)和在预定条件下测量的电流增益h21，或者在频率f下的最大可用增益(MAG)和在预定条件下测量的电流增益h21，其中比率MSG/h212 >6dB，或>7dB，或>8dB，或者比率MAG/h212 >6dB，或>7dB，或>8dB。
13.根据权利要求12所述的基于III族氮化物的晶体管器件，其中
所述基于III族氮化物的晶体管器件包括在4 GHz的频率下测量的大于26dB的最大稳定增益(MSG)并且比率MSG/h212 >6dB，或>7dB，或>8dB，或者
所述基于III族氮化物的晶体管器件包括在4 GHz的频率下测量的大于26dB的最大可用增益(MAG)并且比率MAG/h212 >6dB，或>7dB，或> 8dB，
所述基于III族氮化物的晶体管器件包括在28 GHz的频率下测量的大于12dB的最大稳定增益(MSG)并且比率MSG/h212 >7dB，或>10dB，或>13dB，或者
所述基于III族氮化物的晶体管器件包括在28GHz的频率下测量的大于12dB的最大可用增益(MAG)并且比率MAG/h212 >7dB，或>10dB，或>13dB。
14.根据权利要求1至13之一所述的基于III族氮化物的晶体管器件，其中场板包括一个或多个导电通孔，所述一个或多个导电通孔实质上垂直于第一主表面延伸，并且被通过在栅极电极上方延伸并且与栅极电极间隔开的横向场板重分布结构电连接到源极电极。
15.根据权利要求14所述的基于III族氮化物的晶体管器件，其中源极电极、栅极电极、漏极电极和场板均具有细长形状，并且在第一主表面上在纵向方向上实质上彼此平行地延伸，
其中横向场板重分布结构包括位于场板上方并且实质上平行于纵向方向延伸的纵向区段，和在纵向方向上以一定间距间隔开的多个横越区段，每个横越区段在栅极电极上方延伸并且与栅极电极间隔开，并且被通过导电通孔电连接到场板。
16.根据权利要求1至15之一所述的基于III族氮化物的晶体管器件，进一步包括横向栅极重分布结构，横向栅极分布结构包括多个栅极横越区段，每个栅极横越区段与栅极电极间隔开并且被通过导电通孔电连接到栅极电极，横向栅极分布结构的栅极横越区段与横向场板分布结构的横越区段交错。
17.根据权利要求13至16之一所述的基于III族氮化物的晶体管器件，其中源极电极被电连接到横向场板重分布结构。
18.根据权利要求13至17之一所述的基于III族氮化物的晶体管器件，其中横向场板重分布结构的纵向区段在横向上比导电通孔和场板宽。
19.根据权利要求13至18之一所述的基于III族氮化物的晶体管器件，其中场板被划分成两个场板区段，这两个场板区段实质上彼此平行地延伸并且在横向上彼此间隔开，这两个场板区段在横向上被布置在栅极电极和漏极电极之间并且与栅极电极和漏极电极间隔开。
CN202180031754.1A 2020-04-28 2021-04-28 基于iii族氮化物的晶体管器件 Pending CN115398644A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20171930.9 2020-04-28
EP20171930.9A EP3905335A1 (en) 2020-04-28 2020-04-28 Group iii nitride-based transistor device
PCT/EP2021/061165 WO2021219740A1 (en) 2020-04-28 2021-04-28 Group iii nitride-based transistor device

Publications (1)

Publication Number Publication Date
CN115398644A true CN115398644A (zh) 2022-11-25

Family

ID=70476079

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202110464426.2A Pending CN113571573A (zh) 2020-04-28 2021-04-28 Iii族氮化物器件以及制备基于iii族氮化物的器件的方法
CN202110464442.1A Pending CN113571574A (zh) 2020-04-28 2021-04-28 基于ⅲ族氮化物的晶体管器件
CN202180031754.1A Pending CN115398644A (zh) 2020-04-28 2021-04-28 基于iii族氮化物的晶体管器件

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202110464426.2A Pending CN113571573A (zh) 2020-04-28 2021-04-28 Iii族氮化物器件以及制备基于iii族氮化物的器件的方法
CN202110464442.1A Pending CN113571574A (zh) 2020-04-28 2021-04-28 基于ⅲ族氮化物的晶体管器件

Country Status (5)

Country Link
US (4) US11929405B2 (zh)
EP (4) EP3905335A1 (zh)
KR (2) KR20210133874A (zh)
CN (3) CN113571573A (zh)
WO (1) WO2021219740A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658998A (zh) * 2021-07-19 2021-11-16 中国船舶重工集团公司第七二三研究所 一种具有沟槽源极场板的AlGaN/GaN高电子迁移率晶体管

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220102344A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Gallium nitride (gan) three-dimensional integrated circuit technology
US20230197797A1 (en) * 2021-12-20 2023-06-22 Nxp B.V. Transistors with source-connected field plates
CN117133801A (zh) * 2022-05-20 2023-11-28 联华电子股份有限公司 具有场板结构的氮化镓元件及其制作方法
US20240347628A1 (en) * 2023-04-11 2024-10-17 Nxp Usa, Inc. Semiconductor device with diffusion barrier layer and method of fabrication therefor

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6345399B1 (en) * 2000-09-27 2002-02-12 International Business Machines Corporation Hard mask process to prevent surface roughness for selective dielectric etching
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US8399911B2 (en) * 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
TW200903858A (en) * 2007-03-09 2009-01-16 Univ California Method to fabricate III-N field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
JP2008277604A (ja) * 2007-05-01 2008-11-13 Oki Electric Ind Co Ltd 電界効果トランジスタ
US20100109018A1 (en) * 2008-10-31 2010-05-06 The Regents Of The University Of California Method of fabricating semi-insulating gallium nitride using an aluminum gallium nitride blocking layer
US7759710B1 (en) * 2009-05-05 2010-07-20 Chang Gung University Oxidized low density lipoprotein sensing device for gallium nitride process
US8653559B2 (en) * 2011-06-29 2014-02-18 Hrl Laboratories, Llc AlGaN/GaN hybrid MOS-HFET
US9443941B2 (en) * 2012-06-04 2016-09-13 Infineon Technologies Austria Ag Compound semiconductor transistor with self aligned gate
DE102014113465B4 (de) * 2014-09-18 2022-01-13 Infineon Technologies Austria Ag Elektronisches Bauteil
US9647075B2 (en) * 2015-09-16 2017-05-09 Nxp Usa, Inc. Segmented field plate structure
CN105355555A (zh) * 2015-10-28 2016-02-24 中国科学院微电子研究所 一种GaN基增强型功率电子器件及其制备方法
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
US10249506B2 (en) * 2016-03-03 2019-04-02 Gan Systems Inc. GaN-on-si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof
US9793389B1 (en) * 2016-06-15 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited Apparatus and method of fabrication for GaN/Si transistors isolation
US10515822B2 (en) * 2016-06-20 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing bottom layer wrinkling in a semiconductor device
US9711511B1 (en) * 2016-06-27 2017-07-18 Globalfoundries Inc. Vertical channel transistor-based semiconductor memory structure
WO2018063399A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Layered spacer formation for ultrashort channel lengths and staggered field plates
US10461161B1 (en) * 2017-01-23 2019-10-29 Navitas Semiconductor, Inc. GaN device with floating field plates
EP3655989A1 (en) * 2017-07-20 2020-05-27 Swegan AB A heterostructure for a high electron mobility transistor and a method of producing the same
TWI656640B (zh) * 2017-09-08 2019-04-11 黃知澍 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
US20200227544A1 (en) * 2017-09-28 2020-07-16 Intel Corporation Gallium nitride transistors with drain field plates and their methods of fabrication
EP3783663A1 (en) * 2019-08-21 2021-02-24 Infineon Technologies AG Semiconductor device and method
CN113178485A (zh) * 2020-10-22 2021-07-27 西南交通大学 一种P型槽栅结合极化层结构的GaN HEMT器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658998A (zh) * 2021-07-19 2021-11-16 中国船舶重工集团公司第七二三研究所 一种具有沟槽源极场板的AlGaN/GaN高电子迁移率晶体管

Also Published As

Publication number Publication date
WO2021219740A1 (en) 2021-11-04
KR20210133874A (ko) 2021-11-08
KR20210133875A (ko) 2021-11-08
EP4143886A1 (en) 2023-03-08
US11929405B2 (en) 2024-03-12
US20230170393A1 (en) 2023-06-01
EP3905336A3 (en) 2021-11-10
US20240258382A1 (en) 2024-08-01
CN113571573A (zh) 2021-10-29
EP3905337A1 (en) 2021-11-03
US20210336015A1 (en) 2021-10-28
EP3905335A1 (en) 2021-11-03
CN113571574A (zh) 2021-10-29
US20210336043A1 (en) 2021-10-28
EP3905336A2 (en) 2021-11-03
US12087830B2 (en) 2024-09-10

Similar Documents

Publication Publication Date Title
Xing et al. InAlN/GaN HEMTs on Si with high ${{f}} _ {\text {T}} $ of 250 GHz
US9831315B2 (en) Semiconductor devices with field plates
US20230170393A1 (en) Group III Nitride-Based Transistor Device
US10840353B2 (en) High electron mobility transistor with dual thickness barrier layer
Corrion et al. High-Speed AlN/GaN MOS-HFETs With Scaled ALD $\hbox {Al} _ {2}\hbox {O} _ {3} $ Gate Insulators
EP2839508A1 (en) Device with graded barrier layer
US11594625B2 (en) III-N transistor structures with stepped cap layers
US20220302291A1 (en) Field effect transistor with multiple stepped field plate
JP2023546727A (ja) 少なくとも部分的に埋め込まれたフィールド・プレートを有する電界効果トランジスタ
Yoon et al. Wide head T-shaped gate process for low-noise AlGaN/GaN HEMTs
Lu Ultrawide Bandgap Nitride Semiconductor Heterojunction Field Effect Transistors
Zimmermann et al. 4-NM AlN BARRIER ALL BINARY HFET WITH SiN x GATE DIELECTRIC
Moschetti Ultra-low power InAs/AlSb HEMTs for cryogenic low-noise applications
Palanichamy Breakdown Voltage Improvement Techniques in AlGaN/GaN HEMTs
Higashiwaki et al. Development of millimeter‐wave GaN HFET technology
Lim et al. Comparative Study of DC and Microwave Characteristics of 0.12 µm Double-Recessed Gate AlGaAs/InGaAs/GaAs Pseudomorphic High-Electron-Mobility Transistors Using Dielectric-Assisted Process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination