Nothing Special   »   [go: up one dir, main page]

CN117133801A - 具有场板结构的氮化镓元件及其制作方法 - Google Patents

具有场板结构的氮化镓元件及其制作方法 Download PDF

Info

Publication number
CN117133801A
CN117133801A CN202210558816.0A CN202210558816A CN117133801A CN 117133801 A CN117133801 A CN 117133801A CN 202210558816 A CN202210558816 A CN 202210558816A CN 117133801 A CN117133801 A CN 117133801A
Authority
CN
China
Prior art keywords
layer
dual damascene
gallium nitride
field plate
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210558816.0A
Other languages
English (en)
Inventor
林大钧
蔡馥郁
蔡滨祥
邱崇益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202210558816.0A priority Critical patent/CN117133801A/zh
Priority to US17/835,983 priority patent/US20230377952A1/en
Priority to TW111130631A priority patent/TW202347791A/zh
Publication of CN117133801A publication Critical patent/CN117133801A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种具有场板结构的氮化镓元件及其制作方法，其中该具有场板结构的氮化镓元件的结构包含一基板、一栅极位于该基板上、一钝化层覆盖在该栅极上、一源极与一漏极位于该基板以及该钝化层上、一停止层位于该源极、该漏极以及该钝化层上、以及双镶嵌互连结构分别连接该源极与该漏极，其中该双镶嵌互连结构具有一位于该停止层下方的导孔件部位以及一位于该停止层上方的沟槽部位，该导孔件部位与该源极或该漏极连接，且其中一该双镶嵌互连结构的该沟槽部位向该漏极的方向水平延伸并与该栅极在垂直方向上重叠，如此作为氮化镓元件的场板结构。

Description

具有场板结构的氮化镓元件及其制作方法
技术领域
本发明涉及一种氮化镓元件，更特定言之，其涉及一种使用双镶嵌互连结构作为场板的氮化镓元件。
背景技术
目前全球绝大多数的半导体元件都是以硅作为基础材料与沟道的硅基半导体，不过在高电压高功率元件的应用方面，硅基元件由于其导通电阻过大，容易造成电能大量损耗，且在高频工作环境下，硅基元件的切换频率相对较低，其性能表现远不如氮化镓(GaN)或碳化硅(SiC)等宽能隙化合物半导体材料。氮化镓等宽能隙化合物半导体材料相较于传统的硅基材料具有更宽的带隙，更低的导通电阻，故越能耐高温、高压、高频以及高电流，能源转换效率也较好，因此氮化镓元件集合了散热佳、体积小、能源耗损小、功率高等四种优良特性，其适用于功率半导体方面的应用，近年来在5G与电动车等高端产业的需求推升下，氮化镓材料崛起成为第三代半导体材料的明日之星。
一般的氮化镓元件中通常会具有场板(field plate，或称为场效电板)结构，用以改善氮化镓元件的击穿电压与阈值电压，并降低高压运作时栅极与漏极之间的导通电阻RDS(on)。然而，现今现有的场板结构对于氮化镓元件的效能提升仍嫌不足，业内的技术人士仍需进一步地开发与改良现有的场板结构设计，以期能对氮化镓元件的电阻电容(RC)与功耗表现有进一步的提升。
发明内容
有鉴于目前现有氮化镓元件场板结构的不足，本发明特此提出了一种新颖的场板结构设计，其特点在于使用连接源极或漏极的双镶嵌互连结构作为额外的场板，可进一步改善氮化镓元件的电阻电容(RC)与功耗表现。
本发明的其一面向在于提出一种具有场板结构的氮化镓元件，其结构包含一基板、一栅极位于该基板上、一钝化层覆盖在该栅极上、一源极与一漏极位于该基板以及该钝化层上、一停止层位于该源极、该漏极以及该钝化层上、以及双镶嵌互连结构分别连接该源极与该漏极，其中该双镶嵌互连结构具有一位于该停止层下方的导孔件部位与一位于该停止层上方的沟槽部位，该导孔件部位与该源极或该漏极连接，且其中一该双镶嵌互连结构的该沟槽部位向该漏极的方向水平延伸并与该栅极在垂直方向上重叠，如此作为氮化镓元件的场板结构。
本发明的另一面向在于提出一种具有场板结构的氮化镓元件的制作方法，其步骤包含一种具有场板结构的氮化镓元件的制作方法，包含提供一基底、在该基底上形成一栅极以及一钝化层覆盖该基底以及该栅极、在该钝化层中形成凹槽界定出源极与漏极区域并裸露出下方的该基板、在该钝化层上形成一源极以及一漏极，该源极以及该漏极与该基底直接接触、在该源极、该漏极以及该钝化层上依序形成一第一层间介电层、一停止层以及一第二层间介电层、图案化该第一层间介电层、该停止层以及该第二层间介电层，如此形成双镶嵌凹槽并裸露出该源极与该漏极，其中该双镶嵌凹槽具有一位于该停止层下方的导孔部位以及一位于该停止层上方的沟槽部位，该导孔部位裸露出部分的该源极或部分的该漏极，且其中一该双镶嵌凹槽的该沟槽部位往该漏极的方向水平延伸并与该栅极在垂直方向上重叠、以及在该些双镶嵌凹槽中填入金属以形成分别连接该源极与该漏极的双镶嵌互连结构。
本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。
附图说明
本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：
图1为本发明优选实施例中一氮化镓元件的截面示意图；以及
图2至图8为本发明优选实施例中一氮化镓元件的制作流程的截面示意图。
需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
主要元件符号说明
100 基底
102 缓冲层
104 沟道层
106 栅极
108 钝化层
110a 源极
110b 漏极
111 水平延伸部位
112 第一层间介电层
114 停止层
116 第二层间介电层
118 双镶嵌互连结构
118a 导孔件部位
118b 沟槽部位
119 双镶嵌互连结构
119a 导孔件部位
119b 沟槽部位
120 蚀刻停止层
121 水平延伸部位
122 凹槽
124 双镶嵌凹槽
124a 导孔部位
124b 沟槽部位
具体实施方式
现在下文将详细说明本发明的示例性实施例，其会参照附图示出所描述的特征以便阅者理解并实现技术效果。阅者将可理解文中的描述仅通过例示的方式来进行，而非意欲要限制本案。本案的各种实施例和实施例中彼此不冲突的各种特征可以以各种方式来加以组合或重新设置。在不脱离本发明的精神与范畴的情况下，对本案的修改、等同物或改进对于本领域技术人员来说是可以理解的，并且旨在包含在本案的范围内。
阅者应能容易理解，本案中的「在…上」、「在…之上」和「在…上方」的含义应当以广义的方式被解读，以使得「在…上」不仅表示「直接在」某物「上」而且还包括在某物「上」且其间有居间特征或层的含义，并且「在…之上」或「在…上方」不仅表示「在」某物「之上」或「上方」的含义，而且还可以包括其「在」某物「之上」或「上方」且其间没有居间特征或层(即，直接在某物上)的含义。
此外，诸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。
阅者通常可以至少部分地从上下文中的用法理解术语。例如，至少部分地取决于上下文，本文所使用的术语「一或多个」可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如「一」、「一个」、「该」或「所述」之类的术语同样可以被理解为传达单数用法或者传达复数用法。另外，术语「基于」可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确地描述的额外因素，这同样至少部分地取决于上下文。
阅者更能了解到，当「包含」与/或「含有」等词用于本说明书时，其明定了所陈述特征、区域、整体、步骤、操作、要素以及/或部件的存在，但并不排除一或多个其他的特征、区域、整体、步骤、操作、要素、部件以及/或其组合的存在或添加的可能性。
如本文中使用的，术语「层」是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水准、竖直和/或沿倾斜表面延伸。基底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成触点、互连线和/或通孔)和一个或多个介电层。
现在下文将说明本发明一氮化镓(GaN)元件的结构及其制作方法的实施例。氮化镓元件是一种场效晶体管，其结合了具有不同能隙的材料之间的结(即异质结)来作为沟道，而非一般如金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)中使用掺杂区作为沟道。
首先请参照图1，其为根据本发明优选实施例中一氮化镓元件的截面示意图。本发明的氮化镓元件是建构在一基底100上。基底100可为一硅晶片，其具有〈111〉晶向平面的硅层，作为元件设置的基础。硅〈111〉层可对上层提供理想的晶格匹配，如对上层的氮化镓(GaN)缓冲层或是超晶格层等，避免后续异质外延过程中因为两种材质的晶格常数与热膨胀系数差异过大而产生插排或缺陷等问题。在一些实施例中，基底100也可以半导体化合物来制成，如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)、或是磷化铟(InP)。在一些实施例中，基底100也可以半导体合金来制成，如硅锗(SiGe)、碳化硅锗(SiGeC)、磷化砷镓(GaAsP)、或是磷化铟镓(GaInP)。
复参照图1，在本发明的氮化镓元件结构中，基底100上形成有一缓冲层102。缓冲层102是设置来界定出一高阻值层，以增加氮化镓元件的击穿电压，并减少其垂直漏电流。缓冲层102的电阻会高于后续制作工艺中所会形成的沟道层的电阻。在一些实施例中，缓冲层102含有一或多个III-V族化合物层。这类III-V族化合物材料的例子包括但不限定是氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铟铝镓(InAlGaN)等。在一些实施例中，缓冲层102也可掺有掺质来达到预定的高阻值。在一些实施例中，这类掺质是p型掺质。在一些实施例中，缓冲层102包含掺有p型掺质的氮化镓。这类p型掺质的例子包括但不限定是碳、铁、镁、或锌。在一些其他实施例中，缓冲层102与基底100之间还可以形成额外的成核层与超晶格叠层等层结构来进一步改善插排或缺陷问题。此外，缓冲层102也可以做成平台结构(mesa)的型态来进一步改善元件之间的隔离效果。
复参照图1，在本发明的氮化镓元件结构中，一沟道层104形成在缓冲层102上。在本发明实施例中，沟道层104的电阻值会低于缓冲层102的电阻值，以改进氮化镓元件的电流表现。在一些实施例中，沟道层104含有一或多个III-V族化合物层。这类III-V族化合物材料的例子包括但不限定是氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铟铝镓(InAlGaN)等。在一些实施例中，沟道层104可包含交互设置的p型掺杂与n型掺杂的III-V族化合物层。
再者，沟道层104上还会形成有一阻障层(未图示)，如一氮化铝(AlN)层。沟道层104与该阻障层之间会形成一异质结，其间存在着能隙不连续性，如此该阻障层中因压电效应产生的电子会落入沟道层104中，因而产生出一高移动传导性的电子薄层，即二维电子气(two-dimension electron gas,2DEG)，其邻近两层结构的界面处。须注意上述实施例是n型氮化镓元件的例子，其二维电子气中的电子是沟道层104中的电荷载体，后续在阻障层上形成栅极与源/漏极等结构即可制作出高电子移动率晶体管(high electron mobilitytransistor,HEMT)。在其他实施例中，如p型氮化镓元件的例子中，阻障层与沟道层104之间所形成的电荷载体会是二维空穴气(two-dimension hole gas,2DHG)，后续在阻障层上形成出栅极与源/漏极等结构即可制作出高空穴移动率晶体管(high hole mobilitytransistor,HHMT)。
复参照图1，在本发明的氮化镓元件结构中，一栅极106形成在沟道层104上方。栅极106可为p型掺杂的氮化镓层(p-GaN)，其可耗尽下方沟道层104中所产生的电荷载体，使元件转变为正常关闭态(normally-off)。在一些实施例中，栅极106具有固定的掺杂浓度。这类p型掺质的例子包括但不限定是碳、铁、镁、或锌。栅极106上也可以额外形成其他掺杂浓度的p型掺杂氮化镓层来增加元件的栅极操作电压。
复参照图1，在本发明的氮化镓元件结构中，栅极106与沟道层104上覆盖有一钝化层108，如一氮化硅层，其可为氮化镓元件的栅极、源/漏极提供隔离效果，以减少漏电流。钝化层108还可作为后续场板部位或场板结构的介电层。在实施例中，钝化层108的材质也可以选用氧化硅、氧化铝、氮化铝、氮氧化硅、铁氟龙或是氧化铪等。
复参照图1，在本发明的氮化镓元件结构中，栅极106的两侧分别形成有源极110a与漏极110b。在本发明实施例中，源极110a与漏极110b是沿着形成在钝化层108中的凹槽122表面以及钝化层108表面呈共形分布。栅极106、源极110a、漏极110b以及沟道层104一起构成了本发明的氮化镓元件、在栅极106施加电压即可调控元件的电流以及沟道的开关。在一些实施例中，源极110a与漏极110b包含一或多种导电材料，如钛/铝/镍/金等金属、其复层、或是其硅化物，并通过快速热退火等制作工艺来形成欧姆接触。源极110a与漏极110b会穿过沟道层104而与下方的缓冲层102接触。在其他实施例中，源极110a与漏极110b也可能不穿过沟道层104而是与之接触。再者，从图中可以看到，所形成的源极110a会具有一水平延伸部位111在钝化层108上水平并共形地延伸，其较佳接近漏极110b的位置并与栅极106在垂直方向上重叠。上述源极110a的水平延伸部位111在本发明实施例中可作为其中一场板结构，以调变该处电场来达到较佳的击穿电压并降低高压运作时栅极与漏极之间的导通电阻RDS(on)，进一步改善氮化镓元件的电阻电容(RC)与功耗表现。在一些实施例中，漏极110b也可形成类似的水平延伸部位来作为场板结构。
复参照图1，在本发明的氮化镓元件结构中，一第一层间介电层112形成在钝化层108、源极110a以及漏极110b的表面上，其材质可为氧化硅，其中第一层间介电层112会填满凹槽122中剩余的空间，部分的第一层间介电层112会介于源极110a与漏极110b之间并将两者隔开。第一层间介电层112上还依序形成有一停止层114以及一第二层间介电层116，其材质可分别为氮化硅和氧化硅。停止层114是以共形方式覆盖在第一层间介电层112表面上，其中部分的停止层114会与下层的源极110a与漏极110b直接接触。在本发明实施例中，停止层114可避免后续所形成的双镶嵌互连结构穿过或是电迁移进入下方的第一层间介电层112而与源极110a或漏极110b接触造成短路。形成在停止层114上的第二层间介电层116则具有一平坦顶面，并且作为该后续所要形成的双镶嵌互连结构的沟槽部位所在的层级。
复参照图1，上述的第一层间介电层112、停止层114以及第二层间介电层116等层结构中形成有双镶嵌互连结构118,119，其材质可为铜，分别与下方的源极110a与漏极110b连接。在本发明实施例中，双镶嵌互连结构118,119都是由一导孔件(via)部位118a,119a与一沟槽(trench)部位118b,119b所构成。其中，导孔件部位118a,119a大致形成在第一层间介电层112的层级中，如形成在图中所示的凹槽122中并与下方的源极110a与漏极110b连接，凹槽122的其余部位则为第一层间介电层112所填满。双镶嵌互连结构118,119的沟槽部位118b,119b大致可形成在第二层间介电层116的层级中且顶面会与周围的第二层间介电层116表面齐平。
再者，在本发明实施例中，与源极110a连接的双镶嵌互连结构118的沟槽部位118b会具有类似下方源极110a水平延伸部位111的水平延伸部位121在停止层114上水平地延伸，其较佳接近与漏极110b连接的双镶嵌互连结构119的沟槽部位119b的位置并与下方的栅极106在垂直方向上重叠。水平延伸部位121与沟槽部位119b之间可被第二层间介电层116隔开。上述双镶嵌互连结构118的水平延伸部位121在本发明实施例中可作为另一场板结构，与源极110a的水平延伸部位121相同，用以调变该处电场来达到较佳的击穿电压并降低高压运作时栅极与漏极之间的导通电阻RDS(on)，进一步改善氮化镓元件的电阻电容(RC)与功耗表现。在一些实施例中，与漏极110b连接的双镶嵌互连结构119也可形成类似的水平延伸部位来作为场板结构。最后，一蚀刻停止层120形成在双镶嵌互连结构118,119与第二层间介电层116齐平的顶面上。蚀刻停止层120的材质可为氮化硅或碳氮化硅，其作为后续形成上层图案的光刻制作工艺中的蚀刻停止层之用。
在说明了本发明氮化镓元件的结构后，接下来的实施例将依序参照图2至图8的截面示意图来说明本发明氮化镓元件的制作流程。
首先请参照图2。提供一基底100作为本发明氮化镓元件设置的基础。基底100可为一硅晶片，其具有〈111〉晶向平面的硅层，可对上层提供理想的晶格匹配，避免后续异质外延过程中产生插排或缺陷等问题。在一些实施例中，基底100也可以半导体化合物来制成，如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)、或是磷化铟(InP)。在一些实施例中，基底100也可以半导体合金来制成，如硅锗(SiGe)、碳化硅锗(SiGeC)、磷化砷镓(GaAsP)、或是磷化铟镓(GaInP)。
接着，在基底100上形成一缓冲层102。缓冲层102是设置来界定出一高阻值层，以增加氮化镓元件的击穿电压并减少垂直漏电流。缓冲层102材料包括但不限定是氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铟铝镓(InAlGaN)等，其可通过外延生长制作工艺来形成，如金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)制作工艺、以及氢化物气相外延(HVPE)制作工艺等。在一些其他实施例中，缓冲层102也可以做成平台结构(mesa)的型态来进一步改善元件之间的隔离效果。
在缓冲层102形成后，接着在缓冲层102上形成一沟道层。在本发明实施例中，沟道层104含有一或多个III-V族化合物层。这类III-V族化合物材料的例子包括但不限定是氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铟铝镓(InAlGaN)等。在一些实施例中，沟道层104可包含交互设置的p型掺杂与n型掺杂的III-V族化合物层。同样地，沟道层104可以外延生长制作工艺来形成，其例子包含但不限定是金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)制作工艺、以及氢化物气相外延(HVPE)制作工艺等。沟道层104上还会形成有一阻障层(未图示)，如一氮化铝(AlN)层，以产生二维电子气(two-dimension electron gas,2DEG)作为沟道层104中的电荷载体。
复参照图2，在沟道层104形成后，接着在沟道层104的上方形成一图案化栅极106。栅极106可为p型掺杂的氮化镓层(p-GaN)，其可耗尽下方沟道层104中所产生的电荷载体，使元件转变为正常关闭态(normally-off)。一些实施例中，栅极106可以外延生长制作工艺来形成，其例子包含但不限定是金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)制作工艺、以及氢化物气相外延(HVPE)制作工艺等，并搭配光刻制作工艺来定义出其栅极图案。
需注意在本发明制作工艺中，上述形成缓冲层102、沟道层104、p型掺杂氮化镓栅极106的步骤都可以在相同的制作工艺腔体中临场(in-situ)进行，不需换腔体，以节省成本并降低污染。
复参照图2，在栅极106形成后，接着在栅极106与沟道层104上覆盖一层钝化层108，如一氮化硅层，其可为氮化镓元件的栅极、源/漏极提供隔离效果。钝化层108可以化学气相沉积(CVD)制作工艺形成，其材质也可以选用氧化硅、氧化铝、氮化铝、氮氧化硅、铁氟龙或是氧化铪等。
请参照图3。在钝化层108形成后，接着进行一光刻制作工艺在栅极106两侧的钝化层108中形成凹槽122。凹槽122会穿过下方的沟道层104而露出缓冲层102。由于后续会在栅极106的一侧形成场板结构之故，其中一侧的凹槽122较佳距离栅极106较远。
请参照图4。在凹槽122形成后，接下来在凹槽122表面上形成源极110a与漏极110b。在本发明实施例中，源极110a与漏极110b是沿着凹槽122表面以及钝化层108表面呈共形分布。在一些实施例中，源极110a与漏极110b包含一或多种导电材料，如钛/铝/镍/金等金属、其复层、或是其硅化物，其可以物理气相沉积(PVD)制作工艺先形成一层共同的材料层后再进行光刻制作工艺图案化成个别的源极110a与漏极110b，之后可再进行快速热退火制作工艺来形成欧姆接触。所形成的源极110a与漏极110b会穿过沟道层104而与下方的缓冲层102接触。须注意，从图中可以看到，所形成的源极110a会具有一水平延伸部位111在钝化层108上水平并共形地延伸，其较佳接近漏极110b的位置并与栅极106在垂直方向上重叠。
请参照图5。在源极110a与漏极110b形成后，接着在钝化层108、源极110a以及漏极110b的表面上形成一第一层间介电层112。第一层间介电层112的材质可为氧化硅，其可通过CVD制作工艺在整个基底上毯覆一层厚的氧化硅层，之后再进行回蚀刻制作工艺而形成。源极110a以及漏极110b在此步骤中具有蚀刻停止层的功效。最终所形成的第一层间介电层112会填满凹槽剩余的空间，而部分的第一层间介电层112会介于源极110a与漏极110b之间并将两者隔开。此外如图所示，有部分的第一层间介电层112会残留在源极110a水平延伸部位111的侧壁上并有部分的水平延伸部位111会裸露出来。
请参照图6。在第一层间介电层112形成后，接着在第一层间介电层112上依序形成一停止层114以及一第二层间介电层116。停止层114与第二层间介电层116的材质可分别为氮化硅和氧化硅，其都可通过CVD制作工艺沉积形成，其中停止层114是以共形方式覆盖在第一层间介电层112表面上，部分的停止层114会与下方裸露出来的源极110a与漏极110b直接接触。第二层间介电层116形成后还会进行一平坦化制作工艺，如CMP制作工艺，使其具有一平坦的制作工艺面。
请参照图7。在停止层114以及第二层间介电层116形成后，接着进行一双镶嵌制作工艺，在第一层间介电层112、停止层114以及第二层间介电层116中形成双镶嵌凹槽124。双镶嵌制作工艺可包含两道光刻制作工艺，其分别形成双镶嵌凹槽124的导孔部位124a与沟槽部位124b，制作工艺中可以先制作导孔部位(via first)或是先制作沟槽部位(trenchfirst)，其中导孔部位124a主要形成在钝化层108的层级中，沟槽部位124b主要形成在第二层间介电层116的层级中，而中间的停止层114可作为该两道光刻制作工艺之间的停止层。所形成的双镶嵌凹槽124的导孔部位124a与沟槽部位124b也会以该停止层114为分界。需注意源极端的双镶嵌凹槽124的沟槽部位124b会向漏极端水平延伸，较佳与下方的栅极106重叠，以制作出本发明所需的场板结构。
最后请参照图8。在双镶嵌凹槽124形成后，接着在凹槽中填入铜金属，形成双镶嵌互连结构118,119。铜金属可以铜电化学电镀的方式形成在双镶嵌凹槽124中，并在之后进行一平坦化制作工艺，如CMP制作工艺，移除超出第二层间介电层116表面的部位，使得两者的顶面齐平。在本发明实施例中，源极端与漏极端所形成的双镶嵌互连结构118,119都是由一导孔件部位118a,119a与一沟槽部位118b,119b所构成，其中导孔件部位118a,119a大致形成在第一层间介电层112的层级中并与下方的源极110a与漏极110b连接。沟槽部位118b,119b大致形成在第二层间介电层116的层级中且顶面会与周围的第二层间介电层116表面齐平，且源极端的沟槽部位118b具有类似下方源极110a水平延伸部位111的水平延伸部位121在停止层114上水平地延伸，其较佳接近与漏极110b连接的双镶嵌互连结构119的沟槽部位119b的位置并与下方的栅极106在垂直方向上重叠，如此其可以作为另一场板结构，用以调变该处电场来达到较佳的击穿电压并降低高压运作时栅极与漏极之间的导通电阻RDS(on)，进一步改善氮化镓元件的电阻电容(RC)与功耗表现。
复参照图8。最后，再于第二层间介电层116与双镶嵌互连结构118,119齐平的顶面上形成一蚀刻停止层120，如此即完成了本发明氮化镓元件的制作。蚀刻停止层120的材质可为氮化硅或碳氮化硅，其可通过CVD制作工艺形成，并可作为后续后段制作工艺(BEOL)中的蚀刻停止层或扩散阻挡层之用。
综合上述实施例说明，阅者可以了解到，本发明所提出的氮化镓元件及其制作方法可通过双镶嵌互连制作工艺形成从双镶嵌互连结构延伸出的额外场板结构，所形成的场板结构可通过增设的中间停止层来与下方的源极、漏极或场板结构隔开，如此进一步改善氮化镓元件的电性表现。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (19)

1.一种具有场板结构的氮化镓元件，包含：
基板；
栅极，位于该基板上；
钝化层，覆盖在该栅极上；
源极与漏极，位于该基板以及该钝化层上；
停止层，位于该源极、该漏极以及该钝化层上；以及
双镶嵌互连结构，分别连接该源极与该漏极，其中该双镶嵌互连结构具有位于该停止层下方的导孔件部位与位于该停止层上方的沟槽部位，该导孔件部位与该源极或该漏极连接，且其中该双镶嵌互连结构的该沟槽部位向该漏极的方向水平延伸并与该栅极在垂直方向上重叠，如此作为氮化镓元件的场板结构。
2.如权利要求1所述的具有场板结构的氮化镓元件，其中该钝化层具有凹槽裸露出下方的该基板，该源极与该漏极顺着该凹槽的表面共形延伸并与该基板直接接触。
3.如权利要求1所述的具有场板结构的氮化镓元件，其中该基板依序包含硅层、缓冲层以及沟道层。
4.如权利要求1所述的具有场板结构的氮化镓元件，其中该缓冲层的材料为氮化镓，该沟道层的材料为氮化铝镓。
5.如权利要求1所述的具有场板结构的氮化镓元件，其中该源极具有场板部位顺着该钝化层的表面往该漏极的方向共形延伸并与该栅极在垂直方向上重叠，该场板部位介于该钝化层与该停止层之间，该场板部位与延伸到该栅极上方的该双镶嵌互连结构的该沟槽部位在垂直方向上重叠。
6.如权利要求1所述的具有场板结构的氮化镓元件，其中该停止层的下方与上方分别具有第一层间介电层与第二层间介电层，该双镶嵌互连结构的该导孔件部位位于该第一层间介电层中，该双镶嵌互连结构的该沟槽部位位于该第二层间介电层中，该导孔件部位与该沟槽部位以该停止层为分界。
7.如权利要求6所述的具有场板结构的氮化镓元件，还包含蚀刻停止层位于该双镶嵌互连结构以及该第二层间介电层上。
8.如权利要求7所述的具有场板结构的氮化镓元件，其中该蚀刻停止层的材料为氮化硅或碳氮化硅。
9.如权利要求6所述的具有场板结构的氮化镓元件，其中该第一层间介电层与该第二层间介电层的材料为氧化硅，该停止层的材料为氮化硅。
10.如权利要求1所述的具有场板结构的氮化镓元件，其中该源极与该漏极的材料包含钛、铝、镍或金、或是上述材料的复层结构、或是上述材料的硅化物。
11.如权利要求1所述的具有场板结构的氮化镓元件，其中该栅极的材料为p型掺杂的氮化镓。
12.如权利要求1所述的具有场板结构的氮化镓元件，其中该双镶嵌互连结构的材料为铜。
13.一种具有场板结构的氮化镓元件的制作方法，包含：
提供基底；
在该基底上形成栅极以及钝化层覆盖该基底以及该栅极；
在该钝化层中形成凹槽界定出源极与漏极区域并裸露出下方的该基板；
在该钝化层上形成源极以及漏极，该源极以及该漏极与该基底直接接触；
在该源极、该漏极以及该钝化层上依序形成第一层间介电层、停止层以及第二层间介电层；
图案化该第一层间介电层、该停止层以及该第二层间介电层，如此形成双镶嵌凹槽并裸露出该源极与该漏极，其中该双镶嵌凹槽具有位于该停止层下方的导孔部位以及位于该停止层上方的沟槽部位，该导孔部位裸露出部分的该源极或部分的该漏极，且其中该双镶嵌凹槽的该沟槽部位往该漏极的方向水平延伸并与该栅极在垂直方向上重叠；以及
在该些双镶嵌凹槽中填入金属以形成分别连接该源极与该漏极的双镶嵌互连结构。
14.如权利要求13所述的具有场板结构的氮化镓元件的制作方法，其中该双镶嵌互连结构具有位于该停止层下方的导孔件部位与位于该停止层上方的沟槽部位，该导孔件部位与该源极或该漏极接触，且其中该双镶嵌互连结构的该沟槽部位往该漏极的方向水平延伸并与该栅极在垂直方向上重叠，如此作为氮化镓元件的场板结构。
15.如权利要求14所述的具有场板结构的氮化镓元件的制作方法，其中该源极具有场板部位顺着该钝化层的表面往该漏极的方向水平延伸并与该栅极在垂直方向上重叠，该场板部位介于该钝化层与该停止层之间，且该场板部位与该双镶嵌互连结构延伸至该栅极上方的该沟槽部位重叠。
16.如权利要求13所述的具有场板结构的氮化镓元件的制作方法，还包含在该双镶嵌互连结构以及该第二层间介电层上形成蚀刻停止层。
17.如权利要求13所述的具有场板结构的氮化镓元件的制作方法，其中在该些双镶嵌凹槽中填入金属的步骤包含铜电化学电镀制作工艺。
18.如权利要求13所述的具有场板结构的氮化镓元件的制作方法，还包含在该些双镶嵌互连结构形成后进行化学机械平坦化制作工艺，使得该些双镶嵌互连结构的顶面与周围的该第二层间介电层的顶面齐平。
19.如权利要求13所述的具有场板结构的氮化镓元件的制作方法，其中形成该双镶嵌凹槽的步骤包含：
进行第一光刻制作工艺形成该双镶嵌凹槽的该导孔部位；以及
在该第一光刻制作工艺后，以该停止层为蚀刻停止层进行第二光刻制作工艺形成该双镶嵌凹槽的该沟槽部位。
CN202210558816.0A 2022-05-20 2022-05-20 具有场板结构的氮化镓元件及其制作方法 Pending CN117133801A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210558816.0A CN117133801A (zh) 2022-05-20 2022-05-20 具有场板结构的氮化镓元件及其制作方法
US17/835,983 US20230377952A1 (en) 2022-05-20 2022-06-09 Gallium Nitride Device with Field Plate Structure and Method of Manufacturing the Same
TW111130631A TW202347791A (zh) 2022-05-20 2022-08-15 具有場板結構的氮化鎵元件及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210558816.0A CN117133801A (zh) 2022-05-20 2022-05-20 具有场板结构的氮化镓元件及其制作方法

Publications (1)

Publication Number Publication Date
CN117133801A true CN117133801A (zh) 2023-11-28

Family

ID=88792006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210558816.0A Pending CN117133801A (zh) 2022-05-20 2022-05-20 具有场板结构的氮化镓元件及其制作方法

Country Status (3)

Country Link
US (1) US20230377952A1 (zh)
CN (1) CN117133801A (zh)
TW (1) TW202347791A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117542882A (zh) * 2024-01-10 2024-02-09 英诺赛科(苏州)半导体有限公司 一种氮化镓器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119399B2 (en) * 2004-02-27 2006-10-10 Infineon Technologies Ag LDMOS transistor
US7824968B2 (en) * 2006-07-17 2010-11-02 Chartered Semiconductor Manufacturing Ltd LDMOS using a combination of enhanced dielectric stress layer and dummy gates
EP1921669B1 (en) * 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
US20120228704A1 (en) * 2011-03-07 2012-09-13 Dong-Hyuk Ju High-Voltage MOSFET with High Breakdown Voltage and Low On-Resistance and Method of Manufacturing the Same
US9711463B2 (en) * 2015-01-14 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors
US10396166B2 (en) * 2016-03-11 2019-08-27 Mediatek Inc. Semiconductor device capable of high-voltage operation
US9954100B2 (en) * 2016-03-24 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for high voltate transistors
US10790365B2 (en) * 2018-02-23 2020-09-29 Vanguard International Semiconductor Corporation Lateral diffused metal oxide semiconductor field effect transistor
US10971624B2 (en) * 2018-03-19 2021-04-06 Macronix International Co., Ltd. High-voltage transistor devices with two-step field plate structures
US11610971B2 (en) * 2018-12-17 2023-03-21 Intel Corporation Cap layer on a polarization layer to preserve channel sheet resistance
US11355596B2 (en) * 2019-12-17 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. High power device with self-aligned field plate
EP3905335A1 (en) * 2020-04-28 2021-11-03 Infineon Technologies AG Group iii nitride-based transistor device
US11637068B2 (en) * 2020-12-15 2023-04-25 Globalfoundries U.S. Inc. Thermally and electrically conductive interconnects
JPWO2022172588A1 (zh) * 2021-02-10 2022-08-18
US11942541B2 (en) * 2021-08-30 2024-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for forming the same
US11972999B2 (en) * 2021-12-07 2024-04-30 Globalfoundries U.S. Inc. Unlanded thermal dissipation pillar adjacent active contact
US20240063219A1 (en) * 2022-08-16 2024-02-22 Globalfoundries U.S. Inc. Integrated depletion and enhancement mode gallium nitride high-electron mobility transistors
US20240085247A1 (en) * 2022-09-13 2024-03-14 Globalfoundries U.S. Inc. TEMPERATURE DETECTION USING NEGATIVE TEMPERATURE COEFFICIENT RESISTOR IN GaN SETTING

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117542882A (zh) * 2024-01-10 2024-02-09 英诺赛科(苏州)半导体有限公司 一种氮化镓器件及其制备方法
CN117542882B (zh) * 2024-01-10 2024-03-26 英诺赛科(苏州)半导体有限公司 一种氮化镓器件及其制备方法

Also Published As

Publication number Publication date
TW202347791A (zh) 2023-12-01
US20230377952A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
US9502550B2 (en) High electron mobility semiconductor device and method therefor
CN102668091A (zh) 横向功率晶体管器件及其制造方法
CN112490286B (zh) 半导体装置及其制作方法
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
US11855174B2 (en) High electron mobility transistor having conductive plate on passivation layer and method for forming the same
CN114080691B (zh) 氮化物基半导体装置及其制造方法
US12074202B2 (en) Nitride-based semiconductor device and method for manufacturing the same
CN117133801A (zh) 具有场板结构的氮化镓元件及其制作方法
US20240006498A1 (en) Field effect transistor device
CN114207840B (zh) 氮化物基半导体装置及其制造方法
CN113892188B (zh) 半导体器件及其制造方法
TWI831494B (zh) 高電子遷移率電晶體
TWI795022B (zh) 高電子遷移率電晶體
US20240006523A1 (en) Field effect transistor device
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN112490278B (zh) 具有减少的缺陷的半导体外延结构
CN115662973B (zh) 半导体封装器件及其制造方法
CN114175273B (zh) 半导体器件和其制造方法
WO2023197088A1 (zh) 半导体元件及其制作方法
US20240282841A1 (en) Gan device with n2 pre-treatment and method of performing n2 pre-treatment
CN117897818A (zh) 半导体器件及其制造方法
TW202341484A (zh) 半導體元件及其製作方法
CN117916866A (zh) 基于氮化物的半导体器件及其制造方法
CN115985894A (zh) 高电子迁移率晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination