Nothing Special   »   [go: up one dir, main page]

CN114937603A - 具有滤波功能的导通基板、载板布线结构及其制作方法 - Google Patents

具有滤波功能的导通基板、载板布线结构及其制作方法 Download PDF

Info

Publication number
CN114937603A
CN114937603A CN202210307677.4A CN202210307677A CN114937603A CN 114937603 A CN114937603 A CN 114937603A CN 202210307677 A CN202210307677 A CN 202210307677A CN 114937603 A CN114937603 A CN 114937603A
Authority
CN
China
Prior art keywords
layer
column
pillar
conducting
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210307677.4A
Other languages
English (en)
Inventor
陈先明
徐小伟
黄高
黄本霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202210307677.4A priority Critical patent/CN114937603A/zh
Publication of CN114937603A publication Critical patent/CN114937603A/zh
Priority to US17/955,855 priority patent/US20230309240A1/en
Priority to KR1020220125121A priority patent/KR20230139287A/ko
Priority to TW111138871A priority patent/TWI833387B/zh
Priority to JP2022184580A priority patent/JP7553530B2/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L28/10—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/143—Treating holes before another process, e.g. coating holes before coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1446—Treatment after insertion of lead into hole, e.g. bending, cutting, caulking or curing of adhesive but excluding soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种具有滤波功能的导通基板的制作方法，包括准备核心层并在核心层内形成第一导通孔和第二导通孔，在第一导通孔内壁上及核心层表面上形成牺牲铜层并在第二导通孔内壁上形成金属层，在第一导通孔内形成金属柱，在核心层下表面上形成覆盖金属柱底端的下绝缘层并在第二导通孔内形成下绝缘柱，在第一导通孔内壁和金属柱之间形成沿轴向包裹金属柱的磁体得到第一导通柱，在核心层上表面上形成覆盖金属柱顶端的上绝缘层并在第二导通孔内形成上绝缘柱，得到第二导通柱，去除上绝缘层、下绝缘层以及残留的牺牲铜柱层，并分别磨平第一导通柱和第二导通柱的端部，即得。还提供了一种具有滤波功能的导通基板、载板布线结构及其制作方法。

Description

具有滤波功能的导通基板、载板布线结构及其制作方法
技术领域
本发明涉及半导体封装领域，具体涉及具有滤波功能的导通基板、载板布线结构及其制作方法。
背景技术
随着电子技术迅速发展，各种电子产品尺寸在不断减小，工作频率也在不断提升，带电感器件尺寸也不断小型化，集成度越来越高。虽然实现嵌埋方式获得了广泛应用，但是，现有带磁体布线的制作方式工艺复杂，生产周期长，品质良率低，生产成本高；磁体形成的工艺复杂，导致带磁体的布线密度低，无法满足高集成、小型化、高密度布线的需求。
发明内容
本发明的实施方案涉及提供一种具有滤波功能的导通基板、载板布线结构及其制作方法。
本发明第一方面涉及一种具有滤波功能的导通基板的制作方法，包括如下步骤：
(a)准备核心层，并在所述核心层内形成分别沿高度方向贯穿所述核心层的至少一个第一导通孔和至少一个第二导通孔；
(b)在所述至少一个第一导通孔的内壁上及所述核心层的表面上分别形成牺牲铜层，在所述至少一个第二导通孔的内壁上形成金属层；
(c)在所述至少一个第一导通孔内形成金属柱；
(d)蚀刻所述核心层下表面上的部分牺牲铜层暴露所述金属柱的底端，在所述核心层下表面上形成覆盖所述金属柱的底端的下绝缘层，并在所述至少一个第二导通孔内形成下绝缘柱；
(e)蚀刻所述核心层上表面上的部分牺牲铜层以及所述至少一个第一导通孔的内壁上的牺牲铜层，在所述至少一个第一导通孔的内壁和所述金属柱之间形成沿轴向包裹所述金属柱的磁体，得到第一导通柱层；
(f)继续蚀刻所述核心层上表面上的部分牺牲铜层，在所述核心层的上表面上形成形成覆盖所述金属柱的顶端的上绝缘层，并在所述至少一个第二导通孔内形成上绝缘柱，所述上绝缘柱和所述下绝缘柱共同形成填充第二导通孔的的绝缘柱，得到第二导通柱层；
(g)去除所述上绝缘层、所述下绝缘层以及所述核心层上下表面残留的牺牲铜柱层，并分别磨平所述第一导通柱层和所述第二导通柱层的端部，以使所述第一导通柱层的端部和所示第二导通柱层的端部分别与所述核心层平齐，得到具有滤波功能的导通基板。
在一些实施方案中，步骤(d)包括：
(d1)在所述核心层的上下表面上分别施加第一光阻层和第二光阻层，曝光显影所述第二光阻层形成第二特征图案；
(d2)在所述第二特征图案中蚀刻暴露的所述核心层下表面上的部分牺牲铜层，暴露所述金属柱的底端；
(d3)移除所述第一光阻层和所述第二光阻层；
(d4)在所述核心层的下表面上层压绝缘材料，形成覆盖所述金属柱的底端的下绝缘层，并在所述至少一个第二导通孔内形成下绝缘柱。
在一些实施方案中，步骤(e)包括：
(e1)在所述核心层的上表面上施加第三光阻层，曝光显影所述第三光阻层形成暴露所述至少一个第一导通孔的顶端的第三特征图案；
(e2)在所述第三特征图案中蚀刻所述至少一个第一导通孔的内壁上的牺牲铜层；
(e3)移除所述第三光阻层；
(e4)在所述至少一个第一导通孔的内壁和所述金属柱之间形成沿轴向包裹所述金属柱的磁体；
(e5)磨平所述磁体和所述金属柱，得到第一导通柱层。
在一些实施方案中，步骤(e4)包括通过丝印的方式在所述至少一个第一导通孔的内壁和所述金属柱之间形成沿轴向包裹所述金属柱的磁体。
在一些实施方案中，步骤(f)包括：
(f1)在所述核心层的上下表面上分别施加第四光阻层，曝光显影所述第四光阻层形成第四特征图案；
(f2)在所述第四特征图案中蚀刻暴露的所述核心层上表面上的部分牺牲铜层；
(f3)移除所述第四光阻层；
(f4)在所述核心层的上表面上层压绝缘材料，形成覆盖所述金属柱的顶端的上绝缘层，并在所述至少一个第二导通孔内形成上绝缘柱，所述上绝缘柱和所述下绝缘柱共同形成填充第二导通孔的绝缘柱，得到第二导通柱层。
本发明的第二方面涉及一种载板布线结构的制作方法，包括如下步骤：
(a)采用本发明的第一方面所述的具有滤波功能的导通基板的制作方法制备具有滤波功能的导通基板；
(b)在所述导通基板的上下表面上分别形成第一线路层和第二线路层，所述第一线路层和所述第二线路层通过所述第一导通柱层或所述第二导通柱层导通连接。
在一些实施方案中，还包括：
(c)承接步骤(b)，在所述第一线路层和所述第二线路层上分别形成第一增层和第二增层，在所述第一增层和所述第二增层内分别形成第一铜柱层和第二铜柱层，并分别在所述第一增层和所述第二增层的表面上形成第三线路层和第四线路层，所述第一线路层和所述第三线路层通过所述第一铜柱层导通连接，所述第二线路层和所述第四线路层通过所述第二铜柱层导通连接；
(j)在所述第三线路层和所述第四线路层上分别形成第三增层和第四增层，在所述第三增层和所述第四增层内分别形成第三铜柱层和第四铜柱层，并分别在所述第三增层和所述第四增层的表面上形成第五线路层和第六线路层，所述第三线路层和所述第五线路层通过所述第三铜柱层导通连接，所述第四线路层和所述第六线路层通过所述第四铜柱层导通连接。
本发明的第三方面涉及一种具有滤波功能的导通基板，其采用本发明的第一方面所述的具有滤波功能的导通基板的制作方法制备。
在一些实施方案中，包括核心层、分别沿高度方向贯穿所述核心层的第一导通柱层和第二导通柱层，所述第一导通柱层内的导通柱包括金属柱和沿轴向包裹所述金属柱的磁体，所述第二导通柱层内的导通柱包括绝缘柱和沿轴向包裹所述绝缘柱的金属层，其中所述第一导通柱层具有滤波功能。
在一些实施方案中，所述第一导通柱层的端部与所述核心层平齐或高出所述核心层，所述第二导通柱层的端部与所述核心层平齐或高出所述核心层。
在一些实施方案中，所述绝缘柱选自纯树脂或含玻纤的树脂。
在一些实施方案中，所述核心层包括聚酰亚胺、环氧树脂、双马来酰亚胺/三嗪树脂、聚苯醚、聚丙烯酸酯、半固化片、膜状有机树脂或它们的组合。
在一些实施方案中，所述金属柱包括可抗蚀刻的且具有低电阻率和高导热特性的混合金属。
本发明的第四方面提供一种载板布线结构，包括本发明的第一方面所述的具有滤波功能的导通基板。
在一些实施方案中，还包括在所述导通基板的第一侧的第一线路层、在所述导通基板的第二侧的第二线路层，所述第一线路层和所述第二线路层通过所述第一导通柱层或所述第二导通柱层导通连接。
在一些实施方案中，还包括在所述第一线路层上的第一增层、在所述第一增层内的第一铜柱层、在所述第一增层表面上的第三线路层、在所述第三线路层上的第三增层、在所述第三增层内的第三铜柱层、在所述第三增层上的第五线路层，所述第一线路层和所述第三线路层通过所述第一铜柱层导通连接，所述第三线路层和所述第五线路层通过所述第三铜柱层导通连接。
在一些实施方案中，还包括在所述第二线路层上的第二增层、在所述第二增层内的第二铜柱层、在所述第二增层表面上的第四线路层、在所述第四线路层上的第四增层、在所述第四增层内的第四铜柱层、在所述第四增层上的第六线路层，所述第二线路层和所述第四线路层通过所述第二铜柱层导通连接，所述第四线路层和所述第六线路层通过所述第四铜柱层导通连接。
从上面所述可以看出，本发明提供的具有滤波功能的导通基板、载板布线结构及其制作方法，进行磁体内部布线时无需增加绝缘层，在金属柱周围直接形成磁腔，增加带磁体布线的密度，满足高集成化、小型化、微型化发展趋势；使用低电阻率、高导热混合金属材料制作磁体内金属柱，降低导通柱阻值，能够快速把磁体内热导出，提升埋磁产品的可靠性；具有滤波功能的导通基板的制作方法缩短了带磁基板的制作流程，简化了生产工艺，提升了生产良率，降低了生产成本。
附图说明
为了更好地理解本发明并示出本发明的实施方式，以下纯粹以举例的方式参照附图。
具体参照附图时，必须强调的是特定的图示是示例性的并且目的仅在于说明性地讨论本发明的优选实施方案，并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言，没有试图将本发明的结构细节以超出对本发明基本理解所必须的详细程度来图示；参照附图的说明使本领域技术人员认识到本发明的几种形式可如何实际体现出来。在附图中：
图1为本发明一个实施例的具有滤波功能的导通基板100的截面示意图；
图2为本发明一个实施例的载板布线结构200的截面示意图；
图3(a)～3(m)示出本发明一个实施方案的载板布线结构200的制造方法的各步骤中间结构的截面示意图。
具体实施方式
随着电子技术迅速发展，各种电子产品的尺寸在不断地减小，工作频率也在不断提升，对带电感器件尺寸也不断小型化，集成度越来越高。
现有技术中采用嵌埋方式实现带磁体布线的制作，例如，在基板上根据需求使用机械钻孔、机械锣及激光切割的方式制作开孔，使用填塞的方式把磁性材料填充在基板开口处，固化后使用机械研磨的方式去除表面突出或附着的多余载体；形成需要的磁体，在磁体上使用机械钻孔或激光等加工方式形成第一通孔，使用填塞的方式把绝缘材料填充到第一通孔内，使用同样的方式处理研磨去掉表面突起或表面附着的多余绝缘体，继续制作第二通孔，对第二通孔进行电镀，形成磁体内部导体，再进行第二通孔绝缘体填充制作。
但是，现有技术中在基板完成带磁体布线结果的过程复杂：填充磁体制作基板开口，在磁体内制作通孔填充绝缘层，在绝缘体内制作导体，再次进行绝缘体填充，多次形成通孔，对位精度较大，无法实现密集布线，工艺复杂生产周期长，生产成本高。并且，在带磁体布线基板制作中多次研磨，增加基板涨缩和变形，直接影响基板品质良率，增加产能压力，生产成本高。
为了解决该问题，本发明提供了一种具有滤波功能的导通基板的制作方法，包括准备核心层并在核心层内形成至少一个第一导通孔和至少一个第二导通孔，在第一导通孔的内壁上及核心层的表面上形成牺牲铜层并在第二导通孔的内壁上形成金属层，在第一导通孔内形成金属柱，在核心层下表面上形成覆盖金属柱的底端的下绝缘层并在第二导通孔内形成下绝缘柱，在第一导通孔的内壁和金属柱之间形成沿轴向包裹金属柱的磁体得到第一导通柱，在核心层的上表面写上形成覆盖金属柱的顶端的上绝缘层并在第二导通孔内形成上绝缘柱，上绝缘柱和下绝缘柱共同形成填充第二导通孔的绝缘柱，得到第二导通柱，去除上绝缘层、下绝缘层以及残留的牺牲铜柱层，并分别磨平第一导通柱和第二导通柱的端部，即得。
本发明进行磁体内部布线时无需增加绝缘层，在导通柱周围直接形成磁腔，增加带磁体布线的密度，满足高集成化、小型化、微型化发展趋势；使用低电阻率、高导热混合金属材料制作磁体内导通柱，降低导通柱阻值，能够快速把磁体内热导出，提升埋磁产品的可靠性；具有滤波功能的导通基板的制作方法缩短了带磁基板的制作流程，简化了生产工艺，提升了生产良率，降低了生产成本。
参照图1，示出具有滤波功能的导通基板100的截面示意图。导通基板100包括核心层101，通常，核心层101可以包括聚酰亚胺、环氧树脂、双马来酰亚胺/三嗪树脂、聚苯醚、聚丙烯酸酯、半固化片、膜状有机树脂或它们的组合。
核心层101内设置有分别沿高度方向贯穿核心层的第一导通柱层和第二导通柱层，第一导通柱层内的导通柱包括金属柱1015和沿轴向包裹金属柱1015的磁体1019，第一导通柱具有滤波功能。
金属柱1015可以包括可抗蚀刻的且具有低电阻率和高导热特性的混合金属；例如，银混合物或金混合物，具体不做限定。
通常，第一导通柱层可以包括多个导通柱，其截面尺寸可以相同，也可以不同，其截面形状可以相同，也可以不同。优选，第一导通柱层截面形状均为圆形，上下尺寸均匀，对于滤波更具优势，并利用将磁体内热导出，提升埋磁产品的可靠性。
第一导通柱层的端部可以与核心层101平齐，也可以高出核心层101；优选，第一导通柱层的端部与核心层101平齐。
第二导通柱层内的导通柱包括绝缘柱1022和沿轴向包裹绝缘柱1022的金属层1014；其中，绝缘柱可以选自纯树脂，也可以选自含有玻纤的树脂。
通常，第二导通柱层也可以包括多个导通柱，其截面尺寸可以相同，也可以不同，其截面形状可以相同，也可以不同。优选，第二导通柱层截面形状均为圆形，且上下尺寸均匀，对于信号传输稳定更具优势。
第二导通柱层的端部可以与核心层平齐，也可以高出核心层；优选，第二导通柱层的端部与核心层平齐。
参照图2，示出载板布线结构200的截面示意图。载板布线结构200包括如图1所示的具有滤波功能的导通基板100，还包括在导通基板100的第一侧的第一线路层2011、在导通基板100的第二侧的第二线路层3011，第一线路层2011和第二线路层3011通过第一导通柱层或第二导通柱层导通连接。
在第一线路层2011上设置有第一增层201，在第一增层201内设置有第一铜柱层2012，在第一增层201表面上设置有第三线路层4011，第一线路层2011和第三线路层4011通过第一铜柱层2012导通连接。
在第三线路层4011上设置有第三增层401，在第三增层401内设置有第三铜柱层4012，在第三增层401表面上设置有第五线路层4013，第三线路层4013和第五线路层4013通过第三铜柱层4012导通连接。
在第二线路层3011上设置有第二增层301，在第二增层301内设置有第二铜柱层3012，在第二增层301表面上设置有第四线路层5011，第二线路层3011和第四线路层5011通过第二铜柱层3012导通连接。
在第四线路层5011上设置有第四增层501，在第四增层501内设置有第四铜柱层5012，在第四增层501表面上设置有第六线路层5013，第四线路层5011和第六线路层5013通过第四铜柱层5012导通连接。
在第五线路层4013外设置有第一阻焊层601，在第一阻焊层601内设置有第一阻焊开窗6011，在第六线路层5013外设置有第二阻焊层701，在第二阻焊层701内设置有第二阻焊开窗7011。
参照图3(a)～3(m)，示出本发明一个实施方案的载板布线结构200的制作方法的各个步骤的中间结构的截面示意图。
所述制作方法包括如下步骤：准备核心层101，并在核心层101内形成分别沿高度方向贯穿核心层101的至少一个第一导通孔1011和至少一个第二导通孔1012—步骤(a)，如图3(a)所示。
通常，核心层101可以是双面覆铜的核心板，也可以是双面不含铜的核心板。
核心层101可以包括聚酰亚胺、环氧树脂、双马来酰亚胺/三嗪树脂、聚苯醚、聚丙烯酸酯、半固化片、膜状有机树脂或它们的组合。
本实施方案提及的核心层可以是双面覆铜的核心板，也可以是双面不含铜的核心板，可以根据需要进行选择。后续流程仅以双面不含铜的核心板进行演示，但是并不限定该方法仅适用于双面不含铜的核心板。
接着，在第一导通孔1011的内壁上及核心层101的表面上分别形成牺牲铜层1013，在第二导通孔的1012的内壁上形成金属层1014—步骤(b)，如图3(b)所示。
通常，可以采用化学镀或溅射的方式分别在第一导通孔1011的内壁上、核心层101的表面上以及第二导通孔1012的内壁上形成金属种子层，然后在金属种子层上分别电镀至所需要的的铜厚，得到牺牲铜层1013和金属层1014。
然后，在第一导通孔1011内形成金属柱1015—步骤(c)，如图3(c)所示。
通常，可以选择能够抗蚀刻且具有低电阻率、高导热特性的混合金属材料制作金属柱1015；混合金属材料可以为银混合物或金混合物等，具体不做限定。
本实施方案中，使用低电阻率、高导热混合金属材料制作磁体内金属柱，降低金属柱阻值，能够快速把磁体内热导出，提升埋磁产品的可靠性。
本实施方案中可以首先使用丝印的方式在第一导通孔1011内形成金属柱1015，然后固化，最后机械磨板以使金属柱1015的端部与核心层101平齐。
接着，在核心层101的上下表面上分别施加第一光阻层1016和第二光阻层1017，曝光显影第二光阻层1017形成第二特征图案，在第二特征图案中蚀刻暴露的核心层101下表面上的部分牺牲铜层，以暴露金属柱1015的底端—步骤(d)，如图3(d)所示。
通常，可以通过贴膜或涂覆的方式施加光阻层。
然后，移除第一光阻层1016和第二光阻层1017，在核心层101的下表面上层压绝缘材料，形成覆盖金属柱1015的底端的下绝缘层1021b，并在第二导通孔1012内形成下绝缘柱1022b—步骤(e)，如图3(e)所示。
通常，绝缘材料可以选自纯树脂，也可以选自含玻纤的树脂，根据需要进行选择。
可选地，可以通过涂覆或压合的方式层压绝缘材料。
接着，在核心层101的上表面上施加第三光阻层1018，曝光显影第三光阻层1018形成暴露第一导通孔1011的顶端的第三特征图案，在第三特征图案中蚀刻第一导通孔1011的内壁上的牺牲铜层—步骤(f)，如图3(f)所示。
然后，移除第三光阻层1018，在第一导通孔1011的内壁和金属柱1015之间形成沿轴向包裹金属柱1015的磁体1019—步骤(g)，如图3(g)所示。
通常，可以通过丝印的方式形成磁体1019。
本实施方案中，磁体内部布线无需增加绝缘层，在金属柱周围直接形成磁腔，增加带磁体布线的密度，满足高集成化、小型化、微型化发展趋势。
接着，磨平磁体1019和金属柱1015，得到第一导通柱层—步骤(h)，如图3(h)所示。通常，第一导通柱层的顶端可以与牺牲铜层1013平齐。
然后，在核心层101的上下表面上分别施加第四光阻层，曝光显影所述第四光阻层形成第四特征图案，在第四特征图案中蚀刻暴露的核心层101上表面上的部分牺牲铜层，移除第四光阻层，在核心层101的上表面上层压绝缘材料，形成覆盖金属柱101的顶端的上绝缘层1021a，并在第二导通孔1012内形成上绝缘柱，上绝缘柱和下绝缘柱1022b共同形成填充第二导通孔1012的绝缘柱1022，金属层1014和绝缘柱1022共同形成第二导通柱层—步骤(i)，如图3(i)所示。
接着，去除上绝缘层1021a、下绝缘层1021b以及核心层101上下表面残留的牺牲铜柱层，并分别磨平第一导通柱层和第二导通柱层的端部，第一导通柱层的端部和第二导通柱层的端部分别与核心层101平齐，得到具有滤波功能的导通基板100—步骤(j)，如图3(j)所示。
通常，可以通过机械磨板，去除上绝缘层1021a、下绝缘层1021b以及核心层101上下表面残留的牺牲铜柱层。
本实施方案中制备导通基板时，缩短了带磁基板的制作流程，简化了生产工艺，提升了生产良率，降低了生产成本。
然后，在导通基板100的上下表面上分别形成第一线路层2011和第二线路层3011，第一线路层2011和第二线路层3011通过第一导通柱层或第二导通柱层导通连接，得到具有滤波功能的基板布线结构—步骤(k)，如图3(k)所示。
通常，可以通过如下步骤制备：
在导通基板100的上下表面上分别形成第一金属种子层和第二金属种子层；
在第一金属种子层和第二金属种子层上分别施加第五光阻层和第六光阻层，曝光显影形成第五特征图案和第六特征图案；
在第五特征图案和第六特征图案中分别电镀形成第一线路层2011和第二线路层3011；
移除第五光阻层和第六光阻层，并蚀刻暴露的第一金属种子层和第二金属种子层。
接着，在第一线路层2011和第二线路层3011上分别形成第一增层201和第二增层301，在第一增层201内和第二增层301内分别形成第一铜柱层2012和第二铜柱层3012，并分别在第一增层201和第二增层301的表面上形成第三线路层4011和第四线路层5011，第一线路层2011和第三线路层4011通过第一铜柱层2012导通连接，第二线路层3011和第四线路层5011通过第二铜柱层3012导通连接—步骤(l)，如图3(l)所示。
通常，可以通过在增层内激光打孔→在增层表面及孔的侧壁和底部制作种子层→种子层上施加光阻层→曝光显影形成特征图案→在特征图案中电镀形成线路层和铜柱层→移除光阻层并蚀刻暴露的种子层的过程，制备增层、位于增层内的铜柱层以及位于增层表面的线路层。
最后，在第三线路层4011和第四线路层5011上分别形成第三增层401和第四增层501，在第三增层401内和第四增层501分别形成第三铜柱层4012和第四铜柱层5012，并分别在第三增层401和第四增层501的表面上形成第五线路层4013和第六线路层5013，第三线路层4011和第五线路层4013通过第三铜柱层4012导通连接，第四线路层5011和第六线路层5013通过第四铜柱层5012导通连接，在第三增层401外形成第一阻焊层601并在第一阻焊层601内形成6011，在第四增层501外形成第二阻焊层701并在第二阻焊层701内形成7011，得到载板布线结构200—步骤(m)，如图3(m)所示
本领域技术人员将会认识到，本发明不限于上下文中具体图示和描述的内容。而且，本发明的范围由所附权利要求限定，包括上文所述的各个技术特征的组合和子组合以及其变化和改进，本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。
在权利要求书中，术语“包括”及其变体例如“包含”、“含有”等是指所列举的组件被包括在内，但一般不排除其他组件。

Claims (17)

1.一种具有滤波功能的导通基板的制作方法，包括如下步骤：
(a)准备核心层，并在所述核心层内形成分别沿高度方向贯穿所述核心层的至少一个第一导通孔和至少一个第二导通孔；
(b)在所述至少一个第一导通孔的内壁上及所述核心层的表面上分别形成牺牲铜层，在所述至少一个第二导通孔的内壁上形成金属层；
(c)在所述至少一个第一导通孔内形成金属柱；
(d)蚀刻所述核心层下表面上的部分牺牲铜层暴露所述金属柱的底端，在所述核心层下表面上形成覆盖所述金属柱的底端的下绝缘层，并在所述至少一个第二导通孔内形成下绝缘柱；
(e)蚀刻所述核心层上表面上的部分牺牲铜层以及所述至少一个第一导通孔的内壁上的牺牲铜层，在所述至少一个第一导通孔的内壁和所述金属柱之间形成沿轴向包裹所述金属柱的磁体，得到第一导通柱层；
(f)继续蚀刻所述核心层上表面上的部分牺牲铜层，在所述核心层的上表面上形成形成覆盖所述金属柱的顶端的上绝缘层，并在所述至少一个第二导通孔内形成上绝缘柱，所述上绝缘柱和所述下绝缘柱共同形成填充第二导通孔的的绝缘柱，得到第二导通柱层；
(g)去除所述上绝缘层、所述下绝缘层以及所述核心层上下表面残留的牺牲铜柱层，并分别研磨所述第一导通柱层和所述第二导通柱层的端部，以使所述第一导通柱层的端部和所示第二导通柱层的端部分别与所述核心层平齐，得到具有滤波功能的导通基板。
2.根据权利要求1所述的制作方法，其中步骤(d)包括：
(d1)在所述核心层的上下表面上分别施加第一光阻层和第二光阻层，曝光显影所述第二光阻层形成第二特征图案；
(d2)在所述第二特征图案中蚀刻暴露的所述核心层下表面上的部分牺牲铜层，暴露所述金属柱的底端；
(d3)移除所述第一光阻层和所述第二光阻层；
(d4)在所述核心层的下表面上层压绝缘材料，形成覆盖所述金属柱的底端的下绝缘层，并在所述至少一个第二导通孔内形成下绝缘柱。
3.根据权利要求1所述的制作方法，其中步骤(e)包括：
(e1)在所述核心层的上表面上施加第三光阻层，曝光显影所述第三光阻层形成暴露所述至少一个第一导通孔的顶端的第三特征图案；
(e2)在所述第三特征图案中蚀刻所述至少一个第一导通孔的内壁上的牺牲铜层；
(e3)移除所述第三光阻层；
(e4)在所述至少一个第一导通孔的内壁和所述金属柱之间形成沿轴向包裹所述金属柱的磁体；
(e5)磨平所述磁体和所述金属柱，得到第一导通柱层。
4.根据权利要求3所述的制作方法，其中步骤(e4)包括通过丝印的方式在所述至少一个第一导通孔的内壁和所述金属柱之间形成沿轴向包裹所述金属柱的磁体。
5.根据权利要求1所述的制作方法，其中步骤(f)包括：
(f1)在所述核心层的上下表面上分别施加第四光阻层，曝光显影所述第四光阻层形成第四特征图案；
(f2)在所述第四特征图案中蚀刻暴露的所述核心层上表面上的部分牺牲铜层；
(f3)移除所述第四光阻层；
(f4)在所述核心层的上表面上层压绝缘材料，形成覆盖所述金属柱的顶端的上绝缘层，并在所述至少一个第二导通孔内形成上绝缘柱，所述上绝缘柱和所述下绝缘柱共同形成填充第二导通孔的绝缘柱，金属层和绝缘柱共同形成第二导通柱层。
6.一种载板布线结构的制作方法，包括如下步骤：
(a)采用权利要求1～5任一项所述的具有滤波功能的导通基板的制作方法制备具有滤波功能的导通基板；
(b)在所述导通基板的上下表面上分别形成第一线路层和第二线路层，所述第一线路层和所述第二线路层通过所述第一导通柱层或所述第二导通柱层导通连接。
7.根据权利要求6所述的制作方法，还包括：
(c)承接步骤(b)，在所述第一线路层和所述第二线路层上分别形成第一增层和第二增层，在所述第一增层和所述第二增层内分别形成第一铜柱层和第二铜柱层，并分别在所述第一增层和所述第二增层的表面上形成第三线路层和第四线路层，所述第一线路层和所述第三线路层通过所述第一铜柱层导通连接，所述第二线路层和所述第四线路层通过所述第二铜柱层导通连接；
(j)在所述第三线路层和所述第四线路层上分别形成第三增层和第四增层，在所述第三增层和所述第四增层内分别形成第三铜柱层和第四铜柱层，并分别在所述第三增层和所述第四增层的表面上形成第五线路层和第六线路层，所述第三线路层和所述第五线路层通过所述第三铜柱层导通连接，所述第四线路层和所述第六线路层通过所述第四铜柱层导通连接。
8.一种具有滤波功能的导通基板，其采用权利要求1～5任一项所述的具有滤波功能的导通基板的制作方法制备。
9.根据权利要求8所述的具有滤波功能的导通基板，包括核心层、分别沿高度方向贯穿所述核心层的第一导通柱层和第二导通柱层，所述第一导通柱层内的导通柱包括金属柱和沿轴向包裹所述金属柱的磁体，所述第二导通柱层内的导通柱包括绝缘柱和沿轴向包裹所述绝缘柱的金属层，其中所述第一导通柱层具有滤波功能。
10.根据权利要求9所述的具有滤波功能的导通基板，其中所述第一导通柱层的端部与所述核心层平齐或高出所述核心层，所述第二导通柱层的端部与所述核心层平齐或高出所述核心层。
11.根据权利要求9所述的具有滤波功能的导通基板，其中所述绝缘柱选自纯树脂或含玻纤的树脂。
12.根据权利要求9所述的具有滤波功能的导通基板，其中所述核心层包括聚酰亚胺、环氧树脂、双马来酰亚胺/三嗪树脂、聚苯醚、聚丙烯酸酯、半固化片、膜状有机树脂或它们的组合。
13.根据权利要求9所述的具有滤波功能的导通基板，其中所述金属柱包括可抗蚀刻的且具有低电阻率和高导热特性的混合金属。
14.一种载板布线结构，包括权利要求8～12任一项所述的具有滤波功能的导通基板。
15.根据权利要求14所述的载板布线结构，还包括在所述导通基板的第一侧的第一线路层、在所述导通基板的第二侧的第二线路层，所述第一线路层和所述第二线路层通过所述第一导通柱层或所述第二导通柱层导通连接。
16.根据权利要求15所述的载板布线结构，还包括在所述第一线路层上的第一增层、在所述第一增层内的第一铜柱层、在所述第一增层表面上的第三线路层、在所述第三线路层上的第三增层、在所述第三增层内的第三铜柱层、在所述第三增层上的第五线路层，所述第一线路层和所述第三线路层通过所述第一铜柱层导通连接，所述第三线路层和所述第五线路层通过所述第三铜柱层导通连接。
17.根据权利要求15所述的载板布线结构，还包括在所述第二线路层上的第二增层、在所述第二增层内的第二铜柱层、在所述第二增层表面上的第四线路层、在所述第四线路层上的第四增层、在所述第四增层内的第四铜柱层、在所述第四增层上的第六线路层，所述第二线路层和所述第四线路层通过所述第二铜柱层导通连接，所述第四线路层和所述第六线路层通过所述第四铜柱层导通连接。
CN202210307677.4A 2022-03-25 2022-03-25 具有滤波功能的导通基板、载板布线结构及其制作方法 Pending CN114937603A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210307677.4A CN114937603A (zh) 2022-03-25 2022-03-25 具有滤波功能的导通基板、载板布线结构及其制作方法
US17/955,855 US20230309240A1 (en) 2022-03-25 2022-09-29 Conductive substrate and carrier plate wiring structure with filtering function, and manufacturing method of same
KR1020220125121A KR20230139287A (ko) 2022-03-25 2022-09-30 필터링 기능을 구비한 도통 기판, 캐리어 기판 배선 구조 및 이의 제조 방법
TW111138871A TWI833387B (zh) 2022-03-25 2022-10-13 具有濾波功能的導通基板、載板佈線結構及其製作方法
JP2022184580A JP7553530B2 (ja) 2022-03-25 2022-11-18 フィルタリング機能を有する導電性基板、キャリアボード配線構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210307677.4A CN114937603A (zh) 2022-03-25 2022-03-25 具有滤波功能的导通基板、载板布线结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114937603A true CN114937603A (zh) 2022-08-23

Family

ID=82861609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210307677.4A Pending CN114937603A (zh) 2022-03-25 2022-03-25 具有滤波功能的导通基板、载板布线结构及其制作方法

Country Status (5)

Country Link
US (1) US20230309240A1 (zh)
JP (1) JP7553530B2 (zh)
KR (1) KR20230139287A (zh)
CN (1) CN114937603A (zh)
TW (1) TWI833387B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843302B2 (en) 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US8227706B2 (en) 2008-12-31 2012-07-24 Intel Corporation Coaxial plated through holes (PTH) for robust electrical performance
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
KR102069629B1 (ko) * 2014-05-08 2020-01-23 삼성전기주식회사 칩 전자부품 및 그 제조방법
GB201816833D0 (en) 2018-10-16 2018-11-28 Univ College Cork National Univ Of Ireland Cork A vertical magnetic structure for integrated power conversion
TWI780668B (zh) * 2020-05-28 2022-10-11 日商村田製作所股份有限公司 用於半導體複合裝置之模組

Also Published As

Publication number Publication date
JP2023143662A (ja) 2023-10-06
JP7553530B2 (ja) 2024-09-18
TW202339569A (zh) 2023-10-01
KR20230139287A (ko) 2023-10-05
TWI833387B (zh) 2024-02-21
US20230309240A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
CN100508692C (zh) 制造具有薄核心层的印刷电路板的方法
US7377033B2 (en) Method of making circuitized substrate with split conductive layer and information handling system utilizing same
US8709940B2 (en) Structure of circuit board and method for fabricating the same
US20030223207A1 (en) High density laminated substrate structure and manufacture method thereof
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
KR20160114792A (ko) 코일 내장 집적회로 기판 및 그 제조 방법
CN112382574B (zh) 具有埋磁电感结构的封装基板及其制作方法
KR101109323B1 (ko) 인쇄회로기판의 제조방법
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
US7814649B2 (en) Method of making circuitized substrate with filled isolation border
KR20180128766A (ko) 전자부품 내장 인쇄회로기판
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
CN114937603A (zh) 具有滤波功能的导通基板、载板布线结构及其制作方法
CN111741592B (zh) 多层基板及其制作方法
KR20210000161A (ko) 인쇄회로기판 및 그 제조방법
US11350520B2 (en) Component carrier and method of manufacturing the same
EP4246542A1 (en) An inductor inlay for a component carrier, and manufacturing method
KR102175184B1 (ko) 버티컬 타입의 패시브 소자를 갖는 멀티 인쇄회로기판 및 그 제조 방법
US20140076611A1 (en) Printed circuit board and method of manufacturing the same
US20200383208A1 (en) Printed circuit board
CN116207081A (zh) 一种嵌埋同轴电感的基板及其制作方法
CN116344358A (zh) 芯片封装结构及其制作方法
CN114390779A (zh) 三维电路模组及其制造方法
CN112312650A (zh) 微细层间线路结构及其制法
KR20130070129A (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination