Nothing Special   »   [go: up one dir, main page]

CN114842758A - 拼接显示面板的制作方法及拼接显示面板 - Google Patents

拼接显示面板的制作方法及拼接显示面板 Download PDF

Info

Publication number
CN114842758A
CN114842758A CN202210412080.6A CN202210412080A CN114842758A CN 114842758 A CN114842758 A CN 114842758A CN 202210412080 A CN202210412080 A CN 202210412080A CN 114842758 A CN114842758 A CN 114842758A
Authority
CN
China
Prior art keywords
layer
display panel
transparent substrate
encapsulation layer
back plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210412080.6A
Other languages
English (en)
Inventor
李林霜
王恺君
苑春歌
陈黎暄
吴明洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202210412080.6A priority Critical patent/CN114842758A/zh
Priority to US17/758,976 priority patent/US20240194838A1/en
Priority to PCT/CN2022/103076 priority patent/WO2023201895A1/zh
Publication of CN114842758A publication Critical patent/CN114842758A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例公开了一种拼接显示面板的制作方法及拼接显示面板，先对背板的正面进行封装，形成第一封装层；然后将至少两个背板固定在透明基板上，使得相邻两个背板的侧面和透明基板之间形成凹槽；接着在凹槽中形成第二封装层，得到封装半成品；最后，在封装半成品的周侧形成第三封装层，从而得到拼接显示面板。本申请可以解决显示面板的侧面封装难度高以及拼接显示面板的拼缝明显的技术问题。

Description

拼接显示面板的制作方法及拼接显示面板
技术领域
本申请涉及显示领域，具体涉及一种拼接显示面板的制作方法及拼接显示面板。
背景技术
相较于传统方式当中的有机发光二极管显示器(Organic Light-EmittingDiode，OLED)和液晶显示器(Liquid Crystal Display，LCD)的显示技术而言，Mini LED或Micro LED显示技术具有更低的功耗、更快的响应时间以及更高的图像分辨率和色域。
但受限于Mini LED或Micro LED显示面板的尺寸，目前大尺寸的Mini LED或MicroLED显示装置主要通过多个显示面板之间的拼接所构成。
在现有技术中，显示装置在制作完之后，需要经过RA测试(Reliability Test，可靠性测试)。为了提高MiniLED或MicroLED显示装置的信赖性，需要对MiniLED或MicroLED显示面板的四边侧面进行封装，目前主要通过对基板侧面进行涂布实现，在对现有技术的研究和实践过程中，本申请的发明人发现，主要缺陷有：
(1)侧涂对侧封胶的黏度有很高的要求，黏度较低时，胶水会留到正面，且需要多次侧涂多次固化，很难得到较厚的封装层；黏度较高时，侧涂后的胶水气泡明显，导致WVIR(Water Vapor Transmission Rate，即水汽透过率)较高，阻水性能下降；
(2)侧涂后的侧封胶气泡明显以及堆积密度降低，导致需要更高的厚度来满足RA要求，边框明显增大，导致拼缝明显。
发明内容
本申请实施例提供一种拼接显示面板的制作方法及拼接显示面板，可以解决显示面板的侧面封装难度高以及拼接显示面板的拼缝明显的技术问题。
本申请实施例提供一种拼接显示面板的制作方法，包括：
步骤B1、提供至少两个背板，所述背板的表面设有发光器件；
步骤B2、在所述背板上形成第一封装层，所述第一封装层覆盖所述发光器件；
步骤B3、在透明基板上设置至少两个所述背板，所述第一封装层设于所述背板和所述透明基板之间，相邻两个所述背板的侧面和所述透明基板之间围合形成凹槽；
步骤B4、在所述凹槽内形成第二封装层，得到封装半成品；
步骤B5、在所述封装半成品的周侧形成第三封装层。
可选的，在本申请的一些实施例中，在所述步骤B3中，所述背板呈阵列分布，所述凹槽的宽度为40微米～1000微米。
可选的，在本申请的一些实施例中，在所述背板上形成第一封装层之后，所述步骤B2还包括：对所述背板进行切割处理，以去除所述背板的工艺边。
可选的，在本申请的一些实施例中，在所述步骤B1中，所述背板呈长方形；
在所述步骤B3中，所述背板的长边与相邻的所述背板的长边之间的所述凹槽的宽度为40微米～700微米，所述背板的短边与相邻的所述背板的短边之间的所述凹槽的宽度为40微米～1000微米。
可选的，在本申请的一些实施例中，在所述步骤B3中，所述透明基板包括第一区和第二区，所述第一区环绕所述第二区设置，所述背板和所述凹槽对应所述第二区设置；
在所述步骤B5中，所述第三封装层对应所述第一区设置。
可选的，在本申请的一些实施例中，所述第一区的宽度为0.2毫米～1毫米。
可选的，在本申请的一些实施例中，所述第一封装层的透光率大于第三封装层的透光率，所述第二封装层的透光率大于第三封装层的透光率。
本申请实施例还提供一种拼接显示面板，包括：
透明基板；
至少两个背板，设于所述透明基板的一侧，所述背板靠近所述透明基板的表面设有发光器件，相邻两个所述背板的侧面和所述透明基板之间围合形成凹槽；
第一封装层，设于所述透明基板和所述背板之间，所述第一封装层覆盖所述发光器件；
第二封装层，设于所述凹槽内；以及
第三封装层，设于所述至少两个背板的周侧。
可选的，在本申请的一些实施例中，所述背板呈长方形，所述背板的长边与相邻的所述背板的长边之间的所述第二封装层的宽度为40微米～700微米，所述背板的短边与相邻的所述背板的短边之间的所述第二封装层的宽度为40微米～1000微米。
可选的，在本申请的一些实施例中，所述第一封装层的透光率大于第三封装层的透光率，所述第二封装层的透光率大于第三封装层的透光率。
本申请实施例采用一种拼接显示面板的制作方法及拼接显示面板，先对背板的正面进行封装，形成第一封装层；然后将至少两个背板固定在透明基板上，使得相邻两个背板的侧面和透明基板之间形成凹槽；接着在凹槽中形成第二封装层，得到封装半成品；最后，在封装半成品的周侧形成第三封装层，从而得到拼接显示面板。本申请实施例的有益效果在于：
(1)通过在凹槽中填充胶水即可形成第二封装层，操作简单，易于实现，且对胶水的黏度要求低，不容易产生气泡，第二封装层一次成型，不存在堆积密度低的问题，第二封装层的阻水性能好，可以提高产品的信赖性；
(2)通过调整凹槽的宽度可以获得任意宽度的第二封装层，有利于减小拼接显示面板的拼缝。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的拼接显示面板的制作方法的流程示意图；
图2是本申请实施例提供的在背板上形成第一封装层的剖视结构示意图；
图3是本申请实施例提供的对背板和第一封装层进行切割处理以及在背板上绑定覆晶薄膜的剖视结构示意图；
图4是本申请实施例提供的在透明基板上设置至少两个背板的剖视结构示意图；
图5是本申请实施例提供的在透明基板上设置至少两个背板的平面结构示意图；
图6是本申请实施例提供的在凹槽内形成第二封装层的剖视结构示意图；
图7是本申请实施例提供的在凹槽内形成第二封装层的平面结构示意图；
图8是本申请实施例提供的在封装半成品的周侧形成第三封装层的剖视结构示意图；
图9是本申请实施例提供的在封装半成品的周侧形成第三封装层的平面结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种拼接显示面板的制作方法及拼接显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图1，本申请实施例提供一种拼接显示面板的制作方法，包括：
步骤B1、如图2所示，提供至少两个背板20，背板20的表面设有发光器件24；
步骤B2、如图2和图3所示，在背板20上形成第一封装层40，第一封装层40覆盖发光器件24；
步骤B3、如图4和图5所示，在透明基板10上设置至少两个背板20，第一封装层40设于背板20和透明基板10之间，相邻两个背板20的侧面和透明基板10之间围合形成凹槽30；
步骤B4、如图6和图7所示，在凹槽30内形成第二封装层50，得到封装半成品100；
步骤B5、如图8和图9所示，在封装半成品100的周侧形成第三封装层60。
本申请实施例中，先对背板20的正面进行封装，形成第一封装层40；然后将至少两个背板20固定在透明基板10上，使得相邻两个背板20的侧面和透明基板10之间形成凹槽30；接着在凹槽30中形成第二封装层50，得到封装半成品100；最后，在封装半成品100的周侧形成第三封装层60，从而得到拼接显示面板。与在背板20的侧面涂布封装胶水的方式相比，本申请实施例的有益效果在于：
(1)通过在凹槽30中填充胶水即可形成第二封装层50，操作简单，易于实现，且对胶水的黏度要求低，不容易产生气泡，第二封装层50一次成型，不存在堆积密度低的问题，第二封装层50的阻水性能好，可以提高产品的信赖性；
(2)通过调整凹槽30的宽度可以获得任意宽度的第二封装层50，有利于减小拼接显示面板的拼缝。
具体的，本申请实施例的拼接显示面板的制作方法中，步骤B1具体包括：
步骤B11、提供衬底21，衬底21的材料具体可以但不限于为玻璃；
步骤B12、在衬底21形成驱动电路层22和绑定部23，驱动电路层22电性连接于绑定部23；
步骤B13、在驱动电路层22上形成发光器件24，具体可以通过表面贴装工艺(Surface Mounted Technology，SMT)或者巨量转移工艺将发光器件24转移至驱动电路层22上。其中，发光器件24可以为发光二极管(Light-Emitting Diode，LED)，具体可以为微发光二极管(Micro Light-Emitting Diode，Micro LED)或迷你发光二极管(Mini Light-Emitting Diode，Mini LED)。
具体的，在上述步骤B12中，绑定部23设于衬底21的一侧，如此设置，如图4所示，当将背板20进行拼接时，可以将背板20对应设有绑定部23的一侧朝外设置，有利于减小拼缝。
具体的，在上述步骤B12中，驱动电路层22包括薄膜晶体管，薄膜晶体管包括栅极、有源层、源极和漏极，薄膜晶体管可以为顶栅结构，其中，有源层的材料可以为非晶硅(a-Si)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)或低温多晶硅(Low Temperature Poly-Silicon，p-Si)。在此实施例中，背板20的透光率可以达到80％以上。
具体的，在上述步骤B2中，可以采用喷涂或狭缝式涂布等工艺形成第一封装层40，第一封装层40的材料可以选自硅胶、环氧树脂胶等胶水中的一种或两种以上。通过上述设置，可以获得高透光率的第一封装层40，第一封装层40的透光率可以大于或等于90％。
具体的，在上述步骤B2中，若第一封装层40的厚度过大，则会有较大的光损；若第一封装层40的厚度过小，则会降低封装效果，水汽容易侵蚀驱动电路层22或发光器件24。为了避免上述问题，宜将第一封装层40的厚度设置为发光器件24的1.2～2倍，既能减小光损，又能保证封装效果，有效减少水汽侵蚀。
具体的，如图1～图3所示，在背板20上形成第一封装层40之后，步骤B2还包括：对背板20进行切割处理，以去除背板20的工艺边。此设置下，可以减小背板20的非显示区的面积，有利于减小拼接显示面板的拼缝。在切割过程中，可以同时切割背板20和第一封装层40，从而使得背板20的侧面平整，以便于后续进行侧面封装。在此实施例中，可以但不限于通过激光切割的方式对背板20进行切割处理。
具体的，工艺边的宽度可以为5毫米-20毫米，例如，工艺边的宽度可以为5毫米、7毫米、8毫米、10毫米、12毫米、14毫米、16毫米、18毫米或20毫米，根据实际情况的选择和具体需求设置，工艺边的宽度可以做适当调整，在此不做唯一限定。
具体的，在步骤对背板20进行切割的过程中，对应背板20的长边的切割精度的负公差为0～350微米，所切割去除的部分后续由第二封装层50补上，如此设置，可以保证后续拼接时相邻两个背板20的长边之间的拼缝较小。
具体的，对应背板20的短边的切割精度的负公差为0～500微米，所切割去除的部分后续由第二封装层50补上，如此设置，可以保证后续拼接时相邻两个背板20的短边之间的拼缝较小。
需要说明的是，对应背板20的短边的切割精度的负公差指的是切割后所得到背板20的长边的长度减去背板20的长边的理论长度的差值，对应背板20的长边的切割精度的负公差指的是切割后所得到背板20的短边的长度减去背板20的短边的理论长度的差值。
具体的，如图1～图3所示，在对背板20进行切割处理后，步骤B2还包括：将覆晶薄膜70绑定于背板20的绑定部23。在此实施例中，覆晶薄膜70包括芯片71，芯片71通过绑定部23与驱动电路层22电性连接，继而控制驱动电路层22工作。
具体的，在上述步骤B1中，背板20呈长方形，具体来说，衬底21呈长方形。在上述步骤B12中，还包括在衬底21上形成走线，绑定部23通过走线与驱动电路层22电性连接。在上述步骤B2中，在对背板20进行切割处理后，背板20的长边的边缘与走线的距离大于100微米，如此设置，可以防止切割时误伤走线。在此实施例中，绑定部23对应背板20的短边设置。
具体的，如图5所示，在步骤B3中，背板20呈阵列分布，具体来说，背板20按照N列×M行的方式呈阵列分布，其中，M和N均为正整数，且M和N的乘积大于或等于2。例如，背板20按照2列×M行的方式呈阵列分布，M为正整数。在此实施例中，凹槽30的宽度为40微米～1000微米，即相邻两个背板20之间的距离为40微米～1000微米，后续设于凹槽30内的凹槽30的宽度也为40微米～1000微米，有利于实现无缝拼接。
具体的，在步骤B3中，背板20的长边与相邻的背板20的长边之间的凹槽30的宽度为40微米～700微米，背板20的短边与相邻的背板20的短边之间的凹槽30的宽度为40微米～1000微米。在此实施例中，背板20的其中一个短边设有绑定部23。
具体的，在本申请实施例中，对应背板20的长边设置的凹槽30的宽度可以为40微米、50微米、100微米、150微米、200微米、250微米、300微米、350微米、400微米、450微米、500微米、550微米、600微米、650微米或700微米，对应背板20的短边设置的凹槽30的宽度可以为40微米、50微米、100微米、200微米、300微米、400微米、500微米、600微米、700微米、800微米、900微米或1000微米，根据实际情况的选择和具体需求设置，对应背板20的长边设置的凹槽30的宽度和对应背板20的短边设置的凹槽30的宽度可以做适当调整，在此不做唯一限定。
具体的，由于背板20的短边设有绑定部23，因此，背板20的短边部分的预留的宽度较大，为了保证后续拼接时相邻两个背板20的拼缝较小，对应背板20的短边的切割精度的负公差范围要大于对应背板20的长边的切割精度的负公差范围，由于背板20的短边内缩较多，会使得对应短边设置的凹槽30的宽度大于对应长边设置的凹槽30的宽度，因此，背板20的短边的第二封装层50的宽度要大于长边的第二封装层50的宽度，有利于防止水汽从背板20的短边进入背板20内部。
具体的，在本申请实施例中，透明基板10的材料可以为玻璃或钢化玻璃，使得透明基板10的透光率大于或等于90％。当然，根据实际情况的选择和具体需求设置，透明基板10的材料也可以为PET(聚对苯二甲酸乙二醇酯)膜材或者其他透明膜材，只要保证透明基板10的透光率大于或等于90％即可，在此不做唯一限定。
具体的，在上述步骤B4中，可以通过填充的方式将胶水填充至凹槽30中，使得胶水与背板20的背离透明基板10的一侧的表面平齐，然后再对胶水进行固化，从而得到第二封装层50。在此实施例中，具体可以通过点涂、喷涂或浸涂等方式将胶水填充至凹槽30中。
具体的，在上述步骤B4中，胶水的材料可以选自环氧树脂和丙烯酸树脂等中的一种或两种，所制得的第二封装层50具有低水汽透过率(Water Vapor Transmission Rate，WVIR)，第二封装层50的水汽透过率小于或等于10-3克/平方米/天。通过上述设置，可以大大提高背板20的侧封装效果。在此实施例中，第二封装层50的透光率可以大于或等于90％，有利于消除拼缝。
具体的，在步骤B3中，如图5所示，透明基板10包括第一区11和第二区12，第一区11环绕第二区12设置，背板20和凹槽30对应第二区12设置，即透明基板10的边缘超出背板20的外侧边缘。此设置下，结合图9，在步骤5中，在形成第三封装层60的过程中，由于透明基板10的第一区11延伸至背板20的外边缘，因此，透明基板10的第一区11可以起到辅助和阻挡作用，防止涂布形成第三封装层60的过程中，胶水溢流至背板20的出光侧，避免第三封装层60影响出光的情况发生，从而使得所形成第三封装层60对应第一区11设置。
具体的，在步骤B3中，第一区11的宽度为0.2毫米～1毫米，例如，第一区11的宽度可以为0.2毫米、0.3毫米、0.4毫米、0.5毫米、0.6毫米、0.7毫米、0.8毫米、0.9毫米或1毫米。此设置下，可以保证透明基板10的第一区11的辅助和阻挡作用，防止涂布形成第三封装层60的过程中，胶水溢流至背板20的出光侧，避免第三封装层60影响出光的情况发生。
具体的，第一封装层40的透光率大于第三封装层60的透光率，第二封装层50的透光率大于第三封装层60的透光率。此设置下，可以避免拼接显示面板发生漏光的情况。在此实施例中，第三封装层60的材料可以为黑色胶水。
请参阅图8和图9，本申请实施例还提供一种拼接显示面板，包括透明基板10、至少两个背板20、第一封装层40、第二封装层50以及第三封装层60，背板20设于透明基板10的一侧，背板20靠近透明基板10的表面设有发光器件24，相邻两个背板20的侧面和透明基板10之间围合形成凹槽30；第一封装层40设于透明基板10和背板20之间，第一封装层40覆盖发光器件24；第二封装层50凹槽30内；第三封装层60设于上述至少两个背板20的周侧，即第三封装层60环绕上述至少两个背板20和第二封装层50设置。
具体的，背板20还包括衬底21、驱动电路层22和绑定部23，衬底21的材料具体可以但不限于为玻璃，驱动电路层22和绑定部23设于衬底21上，驱动电路层22电性连接于绑定部23，发光器件24设于驱动电路层22上。在此实施例中，发光器件24可以为发光二极管(Light-Emitting Diode，LED)，具体可以为微发光二极管(Micro Light-Emitting Diode，Micro LED)或迷你发光二极管(Mini Light-Emitting Diode，Mini LED)。
具体的，绑定部23设于衬底21的一侧，如此设置，当将背板20进行拼接时，可以将背板20对应设有绑定部23的一侧朝外设置，有利于减小拼缝。
具体的，驱动电路层22包括薄膜晶体管，薄膜晶体管包括栅极、有源层、源极和漏极，薄膜晶体管可以为顶栅结构，其中，有源层的材料可以为非晶硅(a-Si)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)或低温多晶硅(Low Temperature Poly-Silicon，p-Si)。在此实施例中，背板20的透光率可以达到80％以上。
具体的，第一封装层40的材料可以选自硅胶、环氧树脂胶等胶水中的一种或两种以上。通过上述设置，可以获得高透光率的第一封装层40，第一封装层40的透光率可以大于或等于90％。
具体的，若第一封装层40的厚度过大，则会有较大的光损；若第一封装层40的厚度过小，则会降低封装效果，水汽容易侵蚀驱动电路层22或发光器件24。为了避免上述问题，宜将第一封装层40的厚度设置为发光器件24的1.2～2倍，既能减小光损，又能保证封装效果，有效减少水汽侵蚀。
具体的，拼接显示面板还包括覆晶薄膜70，覆晶薄膜70绑定于绑定部23。在此实施例中，覆晶薄膜70包括芯片71，芯片71通过绑定部23与驱动电路层22电性连接，继而控制驱动电路层22工作。
具体的，背板20呈长方形，具体来说，衬底21呈长方形。背板20还包括设于衬底21上的走线，绑定部23通过走线与驱动电路层22电性连接。在此实施例中，绑定部23对应背板20的短边设置。
具体的，背板20呈阵列分布，具体来说，背板20按照N列×M行的方式呈阵列分布，其中，M和N均为正整数，且M和N的乘积大于或等于2。例如，背板20按照2列×M行的方式呈阵列分布，M为正整数。在此实施例中，相邻两个背板20之间的第二封装层50的宽度为40微米～1000微米，有利于实现无缝拼接。
具体的，背板20的长边与相邻的背板20的长边之间的第二封装层50的宽度为40微米～700微米，背板20的短边与相邻的背板20的短边之间的第二封装层50的宽度为40微米～1000微米。
具体的，在本申请实施例中，背板20的长边与相邻的背板20的长边之间的第二封装层50的宽度可以为40微米、50微米、100微米、150微米、200微米、250微米、300微米、350微米、400微米、450微米、500微米、550微米、600微米、650微米或700微米，背板20的短边与相邻的背板20的短边之间的第二封装层50的宽度可以为40微米、50微米、100微米、200微米、300微米、400微米、500微米、600微米、700微米、800微米、900微米或1000微米，根据实际情况的选择和具体需求设置，背板20的长边与相邻的背板20的长边之间的第二封装层50的宽度和背板20的短边与相邻的背板20的短边之间的第二封装层50的宽度可以做适当调整，在此不做唯一限定。
具体的，背板20的其中一个短边设有绑定部23，为了避免水汽从背板20的短边的绑定部23侵入背板20内部，可以使得背板20的短边与相邻的背板20的短边之间的第二封装层50的宽度大于背板20的长边与相邻的背板20的长边之间的第二封装层50的宽度。
具体的，在本申请实施例中，透明基板10的材料可以为玻璃或钢化玻璃，使得透明基板10的透光率大于或等于90％。当然，根据实际情况的选择和具体需求设置，透明基板10的材料也可以为PET(聚对苯二甲酸乙二醇酯)膜材或者其他透明膜材，只要保证透明基板10的透光率大于或等于90％即可，在此不做唯一限定。
具体的，在上述步骤B4中，第二封装层50的材料可以选自环氧树脂和丙烯酸树脂等中的一种或两种，所制得的第二封装层50具有低水汽透过率(Water VaporTransmission Rate，WVIR)，第二封装层50的水汽透过率小于或等于10-3克/平方米/天。通过上述设置，可以大大提高背板20的侧封装效果。在此实施例中，第二封装层50的透光率可以大于或等于90％，有利于消除拼缝。
具体的，透明基板10包括第一区11和第二区12，第一区11环绕第二区12设置，背板20和凹槽30对应第二区12设置，即透明基板10的边缘超出背板20的外侧边缘。此设置下，在形成第三封装层60的过程中，由于透明基板10的第一区11延伸至背板20的外边缘，因此，透明基板10的第一区11可以起到辅助和阻挡作用，防止涂布形成第三封装层60的过程中，胶水溢流至背板20的出光侧，避免第三封装层60影响出光的情况发生，从而使得所形成第三封装层60对应第一区11设置。
具体的，第一区11的宽度为0.2毫米～1毫米，例如，第一区11的宽度可以为0.2毫米、0.3毫米、0.4毫米、0.5毫米、0.6毫米、0.7毫米、0.8毫米、0.9毫米或1毫米。此设置下，可以保证透明基板10的第一区11的辅助和阻挡作用，防止涂布形成第三封装层60的过程中，胶水溢流至背板20的出光侧，避免第三封装层60影响出光的情况发生。
具体的，第三封装层60的宽度为0.2毫米～1毫米，例如，第三封装层60的宽度可以为0.2毫米、0.3毫米、0.4毫米、0.5毫米、0.6毫米、0.7毫米、0.8毫米、0.9毫米或1毫米。
具体的，第一封装层40的透光率大于第三封装层60的透光率，第二封装层50的透光率大于第三封装层60的透光率。此设置下，可以避免拼接显示面板发生漏光的情况。在此实施例中，第三封装层60的材料可以为黑色胶水。
以上对本申请实施例所提供的一种拼接显示面板的制作方法及拼接显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种拼接显示面板的制作方法，其特征在于，包括：
步骤B1、提供至少两个背板，所述背板的表面设有发光器件；
步骤B2、在所述背板上形成第一封装层，所述第一封装层覆盖所述发光器件；
步骤B3、在透明基板上设置至少两个所述背板，所述第一封装层设于所述背板和所述透明基板之间，相邻两个所述背板的侧面和所述透明基板之间围合形成凹槽；
步骤B4、在所述凹槽内形成第二封装层，得到封装半成品；
步骤B5、在所述封装半成品的周侧形成第三封装层。
2.如权利要求1所述的拼接显示面板的制作方法，其特征在于，在所述步骤B3中，所述背板呈阵列分布，所述凹槽的宽度为40微米～1000微米。
3.如权利要求2所述的拼接显示面板的制作方法，其特征在于，在所述背板上形成第一封装层之后，所述步骤B2还包括：对所述背板进行切割处理，以去除所述背板的工艺边。
4.如权利要求3所述的拼接显示面板的制作方法，其特征在于，在所述步骤B1中，所述背板呈长方形；
在所述步骤B3中，所述背板的长边与相邻的所述背板的长边之间的所述凹槽的宽度为40微米～700微米，所述背板的短边与相邻的所述背板的短边之间的所述凹槽的宽度为40微米～1000微米。
5.如权利要求1所述的拼接显示面板的制作方法，其特征在于，在所述步骤B3中，所述透明基板包括第一区和第二区，所述第一区环绕所述第二区设置，所述背板和所述凹槽对应所述第二区设置；
在所述步骤B5中，所述第三封装层对应所述第一区设置。
6.如权利要求5所述的拼接显示面板的制作方法，其特征在于，所述第一区的宽度为0.2毫米～1毫米。
7.如权利要求1所述的拼接显示面板的制作方法，其特征在于，所述第一封装层的透光率大于第三封装层的透光率，所述第二封装层的透光率大于第三封装层的透光率。
8.一种拼接显示面板，其特征在于，包括：
透明基板；
至少两个背板，设于所述透明基板的一侧，所述背板靠近所述透明基板的表面设有发光器件，相邻两个所述背板的侧面和所述透明基板之间围合形成凹槽；
第一封装层，设于所述透明基板和所述背板之间，所述第一封装层覆盖所述发光器件；
第二封装层，设于所述凹槽内；以及
第三封装层，设于所述至少两个背板的周侧。
9.如权利要求8所述的拼接显示面板，其特征在于，所述背板呈长方形，所述背板的长边与相邻的所述背板的长边之间的所述第二封装层的宽度为40微米～700微米，所述背板的短边与相邻的所述背板的短边之间的所述第二封装层的宽度为40微米～1000微米。
10.如权利要求8所述的拼接显示面板，其特征在于，所述第一封装层的透光率大于第三封装层的透光率，所述第二封装层的透光率大于第三封装层的透光率。
CN202210412080.6A 2022-04-19 2022-04-19 拼接显示面板的制作方法及拼接显示面板 Pending CN114842758A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210412080.6A CN114842758A (zh) 2022-04-19 2022-04-19 拼接显示面板的制作方法及拼接显示面板
US17/758,976 US20240194838A1 (en) 2022-04-19 2022-06-30 Manufacturing method of splicing display panel and splicing display panel
PCT/CN2022/103076 WO2023201895A1 (zh) 2022-04-19 2022-06-30 拼接显示面板的制作方法及拼接显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210412080.6A CN114842758A (zh) 2022-04-19 2022-04-19 拼接显示面板的制作方法及拼接显示面板

Publications (1)

Publication Number Publication Date
CN114842758A true CN114842758A (zh) 2022-08-02

Family

ID=82566039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210412080.6A Pending CN114842758A (zh) 2022-04-19 2022-04-19 拼接显示面板的制作方法及拼接显示面板

Country Status (3)

Country Link
US (1) US20240194838A1 (zh)
CN (1) CN114842758A (zh)
WO (1) WO2023201895A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472095A (zh) * 2022-08-25 2022-12-13 惠科股份有限公司 显示装置及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010106637A1 (ja) * 2009-03-17 2010-09-23 パイオニア株式会社 有機ｅｌモジュールおよびその製造方法
CN109215520A (zh) * 2018-10-11 2019-01-15 惠州市华星光电技术有限公司 Led显示屏及其制作方法
CN109545998A (zh) * 2018-10-15 2019-03-29 武汉华星光电半导体显示技术有限公司 显示面板及制作方法
CN111028697A (zh) * 2018-10-09 2020-04-17 财团法人工业技术研究院 拼接显示装置
CN113178139A (zh) * 2021-04-27 2021-07-27 上海天马微电子有限公司 一种显示面板、制备方法及装置
CN114038340A (zh) * 2021-11-29 2022-02-11 深圳市华星光电半导体显示技术有限公司 拼接显示装置以及拼接显示屏
CN114188467A (zh) * 2021-12-01 2022-03-15 Tcl华星光电技术有限公司 显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2000254964A1 (en) * 2000-06-16 2002-01-08 Gl Displays, Inc. Seamless tiled active matrix liquid crystal display

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010106637A1 (ja) * 2009-03-17 2010-09-23 パイオニア株式会社 有機ｅｌモジュールおよびその製造方法
CN111028697A (zh) * 2018-10-09 2020-04-17 财团法人工业技术研究院 拼接显示装置
CN109215520A (zh) * 2018-10-11 2019-01-15 惠州市华星光电技术有限公司 Led显示屏及其制作方法
CN109545998A (zh) * 2018-10-15 2019-03-29 武汉华星光电半导体显示技术有限公司 显示面板及制作方法
CN113178139A (zh) * 2021-04-27 2021-07-27 上海天马微电子有限公司 一种显示面板、制备方法及装置
CN114038340A (zh) * 2021-11-29 2022-02-11 深圳市华星光电半导体显示技术有限公司 拼接显示装置以及拼接显示屏
CN114188467A (zh) * 2021-12-01 2022-03-15 Tcl华星光电技术有限公司 显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472095A (zh) * 2022-08-25 2022-12-13 惠科股份有限公司 显示装置及其制备方法
CN115472095B (zh) * 2022-08-25 2024-02-09 惠科股份有限公司 显示装置及其制备方法

Also Published As

Publication number Publication date
WO2023201895A1 (zh) 2023-10-26
US20240194838A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
US9575370B2 (en) Liquid crystal display device
CN104167429B (zh) 一种柔性显示面板及其制备方法、显示装置
US8786816B2 (en) Display panel and manufacturing method for the same
KR101870798B1 (ko) 플렉서블 디스플레이 장치와 이의 제조방법
US20210294137A1 (en) Display device comprising a flip chip film connected to a connecting surface of a plurality of bonding pins and manufacturing method thereof
KR102204976B1 (ko) 표시 장치 및 그것의 제조 방법
US20200075880A1 (en) Organic light-emitting diode display panel, method for fabricating the same and display device
US20110255034A1 (en) Display device
KR101595659B1 (ko) 액정 표시 소자 및 그 제조 방법
US10395615B2 (en) Display panel and method for manufacturing the same cross-references to related applications
US10312316B2 (en) Display apparatus and method of manufacturing the same, package cover plate
WO2021208876A1 (zh) 显示面板的封装方法、显示面板及显示装置
CN103533795B (zh) 显示用基板及其制作方法、显示装置
US9268192B2 (en) Electrophoretic display apparatus
CN112599570A (zh) 显示面板及其制备方法
WO2020124782A1 (zh) 像素模块及显示设备
KR102339969B1 (ko) 칩-온-필름 회로 및 그를 포함하는 플렉서블 표시장치
CN114842758A (zh) 拼接显示面板的制作方法及拼接显示面板
CN109061957B (zh) 一种显示装置以及显示装置的制备方法
CN203983288U (zh) 一种柔性显示面板、显示装置
US20140036212A1 (en) Liquid crystal display device and method of manufacturing the same
CN114843300A (zh) 显示面板的制作方法及拼接显示装置
CN110854152A (zh) 一种封装结构、封装结构制程方法及显示面板
US20240045300A1 (en) Touch display device and manufacturing method thereof
CN114973979B (zh) 显示模组及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220802

RJ01 Rejection of invention patent application after publication