CN114252754B - 集成电路、破裂状态检测器以及其破裂状态检测方法 - Google Patents
集成电路、破裂状态检测器以及其破裂状态检测方法 Download PDFInfo
- Publication number
- CN114252754B CN114252754B CN202011026996.5A CN202011026996A CN114252754B CN 114252754 B CN114252754 B CN 114252754B CN 202011026996 A CN202011026996 A CN 202011026996A CN 114252754 B CN114252754 B CN 114252754B
- Authority
- CN
- China
- Prior art keywords
- detection ring
- circuit
- current
- ring
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 139
- 238000005259 measurement Methods 0.000 claims abstract description 33
- 238000012360 testing method Methods 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 16
- 230000009471 action Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 101001057156 Homo sapiens Melanoma-associated antigen C2 Proteins 0.000 description 5
- 102100027252 Melanoma-associated antigen C2 Human genes 0.000 description 5
- 238000005336 cracking Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种集成电路、破裂状态检测器以及其破裂状态检测方法。破裂状态检测器包括检测环、多个开关以及电流测量电路。检测环由多个导线线段串连而成。检测环邻近设置在集成电路中的至少一保护环的侧边。每一开关设置在相邻的二导线线段间。开关分别依据多个控制信号以被导通或断开。电流测量电路发送控制信号,依据每一开关的导通或断开状态以测量检测环上的电流,以检测出集成电路的破裂状态。
Description
技术领域
本发明涉及一种集成电路、破裂状态检测器以及其破裂状态检测方法,且特别是涉及一种有可检测集成电路短路或开路状态的集成电路的破裂状态检测器以及其破裂状态检测方法。
背景技术
随着集成电路朝向更轻薄短小的趋势发展,对于集成电路的后段的封装以及测试,也产生了影响。更薄更复杂的封装制程容易使集成电路产生微小的破裂(crack),而且破裂程度需要达到使阻抗变化量较大时才比较容易检测出来(例如造成电路开路(Open))。这些带有微小的破裂的集成电路往往在长时间的使用后,才会产生失效的问题,并造成客诉的案件。在此,若可提供有效的机制来检测破裂状态所产生的失效问题,可用来评估与改善制程参数,并降低集成电路发生微小破裂(micro crack)的机率。
发明内容
本发明是针对一种集成电路、破裂状态检测器以及其破裂状态检测方法,可有效检测出集成电路因破裂状态所造成的短路或开路状态。
根据本发明的实施例,破裂状态检测器包括检测环、多个开关以及电流测量电路。检测环由多个导线线段串连而成。检测环邻近设置在集成电路中的至少一保护环的侧边。检测环具有第一端点以及第二端点以分别接收第一参考电压以及第二参考电压。每一开关设置在相邻的二导线线段间。开关分别依据多个控制信号以被导通或断开。电流测量电路发送控制信号,依据每一开关的导通或断开状态以测量检测环上的电流,以检测出集成电路的破裂状态。
根据本发明的实施例,集成电路包括至少一保护环以及如上所述的破裂状态检测器。保护环环绕在集成电路的周围。破裂状态检测器与保护环相邻设置。
根据本发明的实施例,破裂状态的检测方法适于集成电路。其中,集成电路上具有环绕在集成电路周围的至少一保护环。破裂状态的检测方法包括:邻近保护环设置检测环,其中检测环由多个导线线段串连而成;在检测环上设置多个开关,其中每一开关设置在相邻的二导线线段间;发送控制信号以分别控制开关的导通或断开状态;以及,测量检测环上的电流,以检测出集成电路的破裂状态。
根据上述,本发明的破裂状态检测器可自动检测出集成电路因破裂状态所产生的开路会短路的现象,可有效检测出集成电路因破裂而产生短路的位置,帮助提供集成电路失效分析时的漏电位置定位。
附图说明
包含附图以便进一步理解本发明,且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例,并与描述一起用于解释本发明的原理。
图1示出本发明一实施例的破裂状态检测器的示意图;
图2A至图2F示出本发明实施例的短路状态测试动作的多个实施方式的示意图;
图3示出本发明实施例的开路状态测试动作的示意图;
图4示出本发明一实施例的集成电路的示意图;
图5示出本发明实施例的破裂状态的检测方法的流程图;
图6示出本发明另一实施例的破裂状态的检测方法的流程图。
附图标号说明
100:破裂状态检测器;
110、410:检测环;
120、420:电流测量电路;
400:集成电路;
CT1~CT10:控制信号;
ED1:第一端点;
ED2:第二端点;
GR1~GR3:保护环;
S510~S540、S610~S632:检测步骤;
SP1~SP6:短路路径;
SW1~SW10:开关;
VD1:第一参考电压;
VD2:第二参考电压;
VSS:参考电压;
WLA1~WLA11:导线线段。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
请参照图1,图1示出本发明一实施例的破裂状态检测器的示意图。破裂状态检测器100包括检测环110、开关SW1~SW10以及电流测量电路120。检测环110包括依序相互串接的多个导线线段WLA1~WLA11。开关SW1~SW10依序设置在检测环110中,其中,各开关SW1~SW10设置在二相邻的导线线段WLA1~WLA11间。细节上来说明,在本实施例中,开关SW1设置在相邻的导线线段WLA1与WLA2间,开关SW2设置在相邻的导线线段WLA2与WLA3间。并依此类推,可以得知开关SW1~SW10所分别设置的位置。
开关SW1~SW10分别接收控制信号CT1~CT10,并分别依据控制信号CT1~CT10以被导通或断开。
此外,检测环110并具有第一端点ED1以及第二端点ED2。导线线段WLA1~WLA11依序排列在第一端点ED1以及第二端点ED2间。第一端点ED1用以接收第一参考电压VD1,第二端点ED2可用以接收第二参考电压VD2。并且,检测环110可以设置在保护环GR1~GR3的侧边。附带一提的,保护环GR1~GR3的数量没有一定的限制。在单一集成电路中,集成电路的周围常设置一个或多个的保护环(guard ring),本发明实施例的检测环110可以设置在集成电路的最内层的保护环GR3的内侧,如图1所示。或者,检测环110也可以设置在任二保护环GR1~GR3的中间,没有一定的限制。在本实施例中,保护环GR1~GR3接收参考电压VSS。
电流测量电路120耦接至开关SW1~SW11,并耦接至检测环110的第一端点ED1以及第二端点ED2。电流测量电路120用以提供第一参考电压VD1至第一端点ED1,并提供第二参考电压VD2至第二端点ED2。并且,电流测量电路120产生控制信号CT1~CT10以分别操控开关SW1~SW10的导通或断开状态。其中,各开关SW1~SW10可以独立进行控制。
电流测量电路120用以依据各开关SW1~SW10的导通或断开状态以测量检测环110上的电流,并经以检测出破裂状态检测器100所在的集成电路的破裂状态。
在本实施例中,集成电路的破裂状态的检测动作可以包括短路状态测试动作以及开路状态检测动作。以下请参照图2A至图2F,图2A至图2F示出本发明实施例的短路状态测试动作的多个实施方式的示意图。在图2A中,以图1示出的硬件架构为基础,在破裂状态检测器100进行短路状态测试动作时,电流测量电路120发送控制信号CT1~CT10以使所有的开关SW1~SW10均为导通的状态,并且,电流测量电路120传送具有相同电压值的第一参考电压VD1以及第二参考电压VD2分别至检测环110的第一端点ED1以及第二端点ED2。此外,第一参考电压VD1以及第二参考电压VD2的电压值,与保护环GR1~GR3所接收的参考电压VSS不相同。例如,保护环GR1~GR3所接收的参考电压VSS可以为接地电压,第一参考电压VD1以及第二参考电压VD2的电压值可以为大于接地电压的电压值的任意电压值。
基于理想状态下,检测环110的两端点(第一端点ED1以及第二端点ED2)与保护环GR1~GR3是相互隔离的。因此,在理想状态下,电流测量电路120测量到检测环110上第一端点ED1或第二端点ED2与保护环GR1~GR3的任一间的电流应该趋近于0。然而,在实际的应用上,由于集成电路可能产生破裂的现象,而致使保护环GR1~GR3的至少其中之一与检测环110间产生短路的现象。而这个短路的现象会使得检测环110的第一端点ED1和/或第二端点ED2与保护环GR1~GR3的至少其中之一产生回路,并产生电流。因此,电流测量电路120在检测出检测环110上的电流大于一个预设的临界值时,可以判断集成电路有发生破裂的状态并导致短路的现象被产生。
上述的临界值可用以排除电流测量电路120因电流测量误差而造成短路状态的误判断,临界值的大小可以由设计者进行设置,没有一定的限制。
附带一提的,为了防止检测环110因短路现象产生过大的电流,检测环110的第一端点ED1以及第二端点ED2间可串接具有适当阻值的电阻。
在当电流测量电路120检测出检测环110与保护环GR1~GR3间发生短路现象时,可进一步针对发生短路现象的位置进行检测。在此,电流测量电路120可还依据开关SW1~SW10的排列顺序,依照第一顺序(开关SW1至开关SW10)或第二顺序(开关SW10至开关SW1)依序使开关SW1~SW10的逐一的被切断,再测量检测环110上的电流。并依据所测量的检测环110上的电流以判断检测环110上与保护环GR1~GR3间发生短路的位置。上述的第一顺序与第二顺序相反。
在此请参照图2B,若保护环GR1~GR3与检测环110上的导线线段WLA3间产生一短路路径SP1。在本实施方式中,可依照第一顺序(开关SW1至开关SW10),在第一步骤,先切断开关SW1并保持开关SW2~SW10为导通,此时保护环GR1~GR3通过短路路径SP1以与第二端点ED2间产生回路,并使电流测量电路120可测量到检测环110的第二端点ED2与参考电压VSS间具有大于临界值的电流。因此,短路位置的测试动作需持续进行。接着,在第二步骤,进一步使开关SW1以及SW2均被切断,其余开关SW3~SW10维持导通,保护环GR1~GR3仍可通过短路路径SP1以与第二端点ED2间产生回路,并使电流测量电路120可测量到检测环110上具有大于临界值的电流。因此,短路位置的测试动作需持续进行。再接下来,在第三步骤,开关SW1~SW3均被切断。值得注意的,此时短路路径SP1与检测环110间的连接被切断,其余开关SW4~SW10维持导通,也因此,电流测量电路120可测量到检测环110的电流小于临界值。据此,可以判定检测环110上,介于开关SW3与SW2间的导线线段WLA3上具有短路路径SP1,并可获得检测环110上发生短路状态的位置。
在图2C中,若当所有的开关SW1~SW10都被切断,电流测量电路120所测量到检测环110上的电流仍大于临界值时,则表示保护环GR1~GR3与导线线段WLA1间发生短路路径SP3,和/或保护环GR1~GR3与导线线段WLA11间发生短路路径SP2。同样可以判断出检测环110上发生短路状态的位置。
另外,在图2D中,保护环GR1~GR3与检测环110的导线线段WLA9间产生一短路路径SP4。本实施方式可依据第二顺序(开关SW10至开关SW1),在第一步骤,先切断开关SW10并保持开关SW9~SW1为导通,此时保护环GR1~GR3通过短路路径SP4以与第一端点ED1间产生回路,并使电流测量电路120可测量到检测环110的第一端点ED1与参考电压VSS间具有大于临界值的电流。因此,短路位置的测试动作需持续进行。接着,在第二步骤,进一步使开关SW10以及SW9均被切断,其余开关SW8~SW1维持导通,保护环GR1~GR3仍可通过短路路径SP4以与第一端点ED1间产生回路,并使电流测量电路120可测量到检测环110上具有大于临界值的电流。因此,短路位置的测试动作需持续进行。再接下来,在第三步骤,开关SW10~SW8均被切断,开关SW7~SW1维持导通。值得注意的,此时短路路径SP4与检测环110间的连接被切断,也因此,电流测量电路120可测量到检测环110的电流会小于临界值。据此,可以判定检测环110上,介于开关SW8与SW9间的导线线段WLA9上具有短路路径SP4,并可获得检测环110上发生短路状态的位置。
与图2C的实施方式相同,在依据第二顺序进行测试的过程中,若所有的开关SW10~SW1都被切断,而电流测量电路120测量到检测环110的电流仍大于临界值,则表示短路路径产生在导线线段WLA1和/或WLA11上。
在图2E的实施方式中,电流测量电路120可产生不同大小的第一参考电压VD1以及第二参考电压VD2,并分别提供第一参考电压VD1以及第二参考电压VD2至检测环110的第一端点ED1以及第二端点ED2。其中,当第一参考电压VD1大于第二参考电压VD2时,第二参考电压VD2可以等于保护环GR1~GR3所接收的参考电压VSS。相对的,当第一参考电压VD1小于第二参考电压VD2时,第一参考电压VD1可以等于保护环GR1~GR3所接收的参考电压VSS。
以第一参考电压VD1与参考电压VSS相同为范例,在当所有的开关SW1~SW10均导通时,电流测量电路120可测量到第二端点ED2与参考电压VSS间具有一大于临界值的电流。接着,依据第一顺序(开关SW1~SW10),依序切断一开关。例如,在第一阶段中,切断开关SW1(开关SW2~SW10维持导通)。基于图2E中,保护环GR1~GR3与检测环110间具有短路路径SP5。因此,电流测量电路120维持可测量到第二端点ED2与参考电压VSS间具有一大于临界值的电流,表示短路位置的测试动作需持续进行。在第二阶段中,开关SW2被切断,开关SW3~SW10维持导通。此时,检测环110的第二端点ED2仍可通过短路路径SP5连接至参考电压VSS,因此电流测量电路120维持可测量到大于临界值的电流。
在此请注意,在第二阶段中,开关SW1可以是被切断或也可以是被导通,没有固定的限制。
延续上述的作法,并在多个阶段中分别依序使开关SW3~SW8被切断。当开关SW8被切断时,短路路径SP5与检测环110的第二端点ED2间的连接路径被切断。因此,电流测量电路120可测量到小于临界值的电流。据此,可以得知,短路路径SP5是发生在开关SW7及SW8间的导线线段上。此外,在当电流测量电路120测量到小于临界值的电流时,短路状态位置的测试动作可以停止。
附带一提的,若当开关SW10被切断后,电流测量电路120测量到的电流仍大于临界值时,表示短路路径发生在开关SW10以及第二端点ED2间。
在图2F的实施方式中,以第二参考电压VD2与参考电压VSS相同为范例,在当所有的开关SW1~SW10均导通时,电流测量电路120可测量到第一端点ED1与参考电压VSS间具有一大于临界值的电流。接着,依据第二顺序(开关SW10~SW1),依序切断一开关。例如,在第一阶段中,切断开关SW10(开关SW9~SW1维持导通)。基于图2F中,保护环GR1~GR3与检测环110间具有短路路径SP6。因此,电流测量电路120维持可测量到第一端点ED1与参考电压VSS间具有一大于临界值的电流,表示短路位置的测试动作需持续进行。在第二阶段中,开关SW9被切断,开关SW8~SW1维持导通。此时,检测环110的第一端点ED1仍可通过短路路径SP6连接至参考电压VSS,因此电流测量电路120维持可测量到大于临界值的电流。
在此请注意,在第二阶段中,开关SW10可以是被切断或也可以是被导通,没有固定的限制。
延续上述的作法,并在多个阶段中分别依序使开关SW8、SW7被切断。在图2F中,当开关SW7被切断时,短路路径SP6与检测环110的第一端点ED1间的连接路径被切断。因此,电流测量电路120可测量到小于临界值的电流。据此,可以得知,短路路径SP6是发生在开关SW7及SW8间的导线线段上。此外,在当电流测量电路120测量到小于临界值的电流时,短路状态位置的测试动作可以停止。
附带一提的,若当开关SW1被切断后,电流测量电路120测量到的电流仍大于临界值时,表示短路路径发生在开关SW1以及第一端点ED1间。
在另一方面,请重新参照图1。在进行集成电路的开路状态测试中,电流测量电路120可使第一参考电压VD1与第二参考电压VD2不相同。并提供控制信号CT1~CT10以使开关SW1~SW10均被导通。在理论上,基于检测环110的第一端点ED1以及第二端点ED2间具有电压差(第一参考电压VD1与第二参考电压VD2间的差),电流测量电路120应可测量到检测环110上具有一定大小的电流。因此,若当电流测量电路120检测出检测环110上的电流小于临界值时,表示检测环110上至少有一部分因集成电路的破裂状态而产生开路的状态,并可完成开路状态的测试动作。
值得一提的,开路状态的测试动作可在短路状态的测试动作之前。并在开路状态测试动作测试出测试环110无开路状态时,才进行短路状态的测试动作。
以下请参照图3,图3示出本发明实施例的开路状态测试动作的示意图。在图3中,以图1示出的硬件架构为基础,在开路状态的测试动作中,电流测量电路120发送控制信号CT1~CT10以使开关SW1~SW10均导通。电流测量电路120并提供不相同的第一参考电压VD1以及第二参考电压VD2分别至检测环110的第一端点ED1以及第二端点ED2。
在正常状态下,基于第一参考电压VD1以及第二参考电压VD2不相同,检测环110的第一端点ED1以及第二端点ED2间所形成的回路上应该具有一定的电流。因此,若电流测量电路120检测出检测环110上的电流小于一预设的临界值时,表示检测环110可能因为集成电路的破裂状态而产生了开路的状态。
上述的临界值可以依据第一参考电压VD1以及第二参考电压VD2的电压差,以及检测环110的等效电阻值来设定,没有一定的限制。
以下请参照图4,图4示出本发明一实施例的集成电路的示意图。集成电路400包括保护环GR1~GR3、检测环410、电流测量电路420以及开关SW1~SW8。检测环410、电流测量电路420以及开关SW1~SW8组成破裂状态检测器。检测环410具有第一端点ED1以及第二端点ED2。开关SW1~SW8依序排列在第一端点ED1以及第二端点ED2间,并分别依据电流测量电路420所产生的控制信号CT1~CT8以被导通或断开。电流测量电路420并分别提供第一参考电压VD1以及第二参考电压VD2至第一端点ED1以及第二端点ED2间。
保护环GR1~GR3设置在集成电路400的外围,并环绕集成电路400。检测环410则可以设置在保护环GR1~GR3的一侧边。在本实施例中,检测环410设置在最内圈的保护环GR3的内侧。在本发明其他实施例中,检测环410也可以设置在保护环GR1~GR3其中之二的间。用以建构检测环410的材料可以与建构保护环GR1~GR3的材料相同,没有一定的限制。检测环410以及保护环GR1~GR3可以通过本领域具通常知识者所熟知的方式来设置,没有特定的限制。在本实施例中,保护环GR1~GR3接收参考电压VSS可以为集成电路400中的接地电压。
开关SW1~SW8可以通过本领域具通常知识者所熟知的半导体组件来建构,例如晶体管。
在进行集成电路400的破裂状态检测动作时,电流测量电路420可提供相同的或不相同的第一参考电压VD1以及第二参考电压VD2分别至第一端点ED1以及第二端点ED2间。关于破裂状态检测动作的细节,可参照前述图2A至图3实施方式,在此不多赘述。
电流测量电路420可以具有电压提供电路以及控制信号产生电路。其中的电压提供电路可以依据测试动作的不同,提供相同或不相同的第一参考电压VD1以及第二参考电压VD2。控制信号产生电路可以为一数字电路,通过接收命令来启动上述的短路状态测试动作或开路状态测试动作,并经以产生控制信号CT1~CT8。其中,集成电路400可接收由外部装置所提供的信号以产生上述的命令。
由上述的说明不难得知,本发明的集成电路400,可以在任意需要的时间点执行集成电路400的破裂状态的检测动作。也就是说,本发明实施例的集成电路400可以在完成可靠度测试后的任意时间点,一次或多次的执行破裂状态的检测动作。也可以在长时间使用后,一次或多次的执行破裂状态的检测动作。有效随时且实时的监控集成电路400的破裂状态。
值得一提的,本发明实施例中,开关SW1~SW8的数量,以及设置在检测环410上的位置,都没有固定的限制。设计者可以依据集成电路400的物理结构和/或检测分辨率的要求来决定开关SW1~SW8的数量,以及各开关SW1~SW8的位置,没有固定的限制。
以下请参照图5,图5示出本发明实施例的破裂状态的检测方法的流程图。图5的检测流程适用于集成电路。其中,集成电路上具有环绕在集成电路的周围的至少一保护环。在步骤S510中,邻近上述的至少一保护环设置检测环,其中检测环由多个导线线段串连而成。在步骤S520中,在检测环上设置多个开关,其中各开关设置在相邻的二导线线段间。接着,在步骤S530中,发送多个控制信号以分别控制上述多个开关的导通或断开状态。并且,在步骤S540中,测量检测环上的电流,以检测出集成电路的破裂状态。
关于上述步骤的实施细节,在前述的多个实施例以及实施方式都有详细的说明,在此恕不多赘述。
以下请参照图6,图6示出本发明另一实施例的破裂状态的检测方法的流程图。在步骤S610中,进行开路状态的测试动作,并在测试结果表示检测环有开路状态时,指示开路状态被检测出(步骤S611)。步骤S610的开路状态的测试动作可依据前述图3实施例的内容来进行,在此不多赘述。
若步骤S610检测出检测环无开路状态时,可执行步骤S620以进行短路状态的检测动作。步骤S620的短路状态的测试动作可依据前述图2A实施例的内容来进行,在此不多赘述。在当步骤S620的测试结果表示检测环有短路状态时,可执行步骤S630的短路位置的检测动作。相对的,若当步骤S620的测试结果表示检测环无短路状态时,则指示检测环没有开路以及短路状态(步骤S621)。
步骤S630可以通过上述图2B至图2F的至少其中之一的实施方式来进行,在此不多赘述。并在当所检测出的检测环的电流小于临界值时,可检测出短路位置,并停止测试(步骤S631)。若步骤S630持续检测出检测环的电流大于临界值时,则可能在检测环的端点(第一端点和/或第二端点)有发生被破坏的现象,并停止测试(步骤S632)。
根据上述,本发明通过设置检测环,并在检测环中设置多个开关。经由提供不同或相同的参考电压至检测环的两个端点,再配合开关的导通或断开动作,可有效检测集成电路因破裂而造成的短路或开路现象。本发明实施例的破裂状态检测器设置在集成电路中,因此可以随时的被启动可以帮助集成电路发生失效分析时的漏电位置定位,并进一步调整集成电路的制造程序、制造参数,可提升集成电路的可靠度。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种破裂状态检测器,适用于集成电路,包括:
检测环,由多个导线线段串连而成,所述检测环邻近设置在所述集成电路中的至少一保护环的侧边,所述检测环具有第一端点以及第二端点以分别接收第一参考电压以及第二参考电压;
多个开关,每一所述开关设置在相邻的二导线线段间,所述多个开关分别依据多个控制信号以被导通或断开;以及
电流量测电路,发送所述控制信号,依据每一所述开关的导通或断开状态以量测所述检测环上的电流,
其中在短路状态测试中,所述电流量测电路使所述第一参考电压与所述第二参考电压相同,使所述第一参考电压与所述至少一保护环所接收的一第三参考电压不相同,所述电流量测电路在所述多个开关均为被导通的状态量测所述检测环上的电流以判定所述集成电路的破裂状态。
2.根据权利要求1所述的破裂状态检测器,其中在所述短路状态测试中,当所述检测环上的电流大于临界值时,所述电流量测电路判断所述检测环上与所述至少一保护环间发生短路。
3.根据权利要求2所述的破裂状态检测器,其中在所述短路状态测试中,当所述检测环上的电流大于所述临界值时,所述电流量测电路更依据所述多个开关的排列顺序,使每一所述开关依据第一顺序逐一被切断,并依据所述检测环上的电流以判断所述检测环上与所述至少一保护环间发生短路的位置。
4.根据权利要求3所述的破裂状态检测器,其中在所述短路状态测试中,当所述检测环上的电流大于所述临界值时,所述电流量测电路更依据所述多个开关的排列顺序,使所述多个开关依据与所述第一顺序相反的第二顺序逐一被切断,并依据所述检测环上的电流以判断所述检测环上与所述至少一保护环间发生短路的位置。
5.一种破裂状态检测器,适用于集成电路,包括:
检测环,由多个导线线段串连而成,所述检测环邻近设置在所述集成电路中的至少一保护环的侧边,所述检测环具有第一端点以及第二端点以分别接收第一参考电压以及第二参考电压;
多个开关,每一所述开关设置在相邻的二导线线段间,所述多个开关分别依据多个控制信号以被导通或断开;以及
电流量测电路,发送所述控制信号,依据每一所述开关的导通或断开状态以量测所述检测环上的电流,
其中在短路状态测试中,所述电流量测电路使所述第一参考电压与所述第二参考电压不相同,在初始时间区间所述破裂状态检测器使所述多个开关均为被导通,并在所述初始时间区间后使每一所述开关依据第一顺序被切断,所述电流量测电路并依据出所述检测环上的电流是否小于一临界值以判定所述集成电路的破裂状态,
在所述短路状态测试中,在所述初始时间区间使所述多个开关均为被导通,并在所述初始时间区间后使每一所述开关依据与所述第一顺序相反的第二顺序被切断,所述电流量测电路并依据出所述检测环上的电流是否小于所述临界值以判定所述集成电路的破裂状态。
6.一种集成电路,包括:
至少一保护环,环绕在所述集成电路的周围;以及
根据权利要求1所述的破裂状态检测器,设置在所述集成电路中。
7.一种破裂状态的检测方法,适于集成电路,其中所述集成电路上具有环绕在所述集成电路的周围的至少一保护环,所述检测方法包括:
邻近所述至少一保护环设置检测环,其中,所述检测环具有第一端点以及第二端点以分別接收第一參考電壓以及第二參考電壓,所述检测环由多个导线线段串连而成;
在所述检测环上设置多个开关,其中每一所述开关设置在相邻的二导线线段间;
发送多个控制信号以分别控制所述多个开关的导通或断开状态;以及
量测所述检测环上的电流,
其中在短路状态测试中:
使所述第一参考电压与所述第二参考电压相同,使所述第一参考电压与所述至少一保护环所接收的第三参考电压不相同;以及
在所述多个开关均为被导通的状态量测所述检测环上的电流以判定所述集成电路的破裂状态。
8.根据权利要求7所述的检测方法,其中在所述短路状态测试中,当所述检测环上的电流大于临界值时,判断所述检测环上与所述至少一保护环间发生短路。
9.根据权利要求8所述的检测方法,其中在所述短路状态测试中:
当所述检测环上的电流大于所述临界值时,依据第一顺序逐一切断每一所述开关;以及
依据所述检测环上的电流以判断所述检测环上与所述至少一保护环间发生短路的位置。
10.根据权利要求9所述的检测方法,其中在所述短路状态测试中:
当所述检测环上的电流大于所述临界值时,依据与所述第一顺序相反的第二顺序逐一切断每一所述开关;以及
依据所述检测环上的电流以判断所述检测环上与所述至少一保护环间发生短路的位置。
11.一种破裂状态的检测方法,适于集成电路,其中所述集成电路上具有环绕在所述集成电路的周围的至少一保护环,所述检测方法包括:
邻近所述至少一保护环设置检测环,其中,所述检测环具有第一端点以及第二端点以分別接收第一參考電壓以及第二參考電壓,所述检测环由多个导线线段串连而成;
在所述检测环上设置多个开关,其中每一所述开关设置在相邻的二导线线段间;
发送多个控制信号以分别控制所述多个开关的导通或断开状态;以及
量测所述检测环上的电流,
其中在一短路状态测试中:
使所述第一参考电压与所述第二参考电压不相同;
在初始时间区间使所述多个开关均为被导通;
在所述初始时间区间后使每一所述开关依据第一顺序被切断;
依据出所述检测环上的电流是否小于临界值以判定所述集成电路的破裂状态;以及
在所述初始时间区间后使每一所述开关依据与所述第一顺序相反的第二顺序被切断,依据出所述检测环上的电流是否小于所述临界值以判定所述集成电路的破裂状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011026996.5A CN114252754B (zh) | 2020-09-25 | 2020-09-25 | 集成电路、破裂状态检测器以及其破裂状态检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011026996.5A CN114252754B (zh) | 2020-09-25 | 2020-09-25 | 集成电路、破裂状态检测器以及其破裂状态检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114252754A CN114252754A (zh) | 2022-03-29 |
CN114252754B true CN114252754B (zh) | 2024-02-27 |
Family
ID=80790660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011026996.5A Active CN114252754B (zh) | 2020-09-25 | 2020-09-25 | 集成电路、破裂状态检测器以及其破裂状态检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114252754B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102760728A (zh) * | 2011-04-27 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 芯片测试结构以及测试方法 |
CN205544207U (zh) * | 2016-01-26 | 2016-08-31 | 江苏通领科技有限公司 | 一种导线绝缘层破裂检测电路 |
JP2017157719A (ja) * | 2016-03-02 | 2017-09-07 | 東芝メモリ株式会社 | 半導体装置 |
CN107407702A (zh) * | 2015-03-05 | 2017-11-28 | 高通股份有限公司 | 用于检测三维(3d)集成电路(ic) (3dic)中的硅穿孔(tsv)裂纹的tsv裂纹传感器以及相关方法和系统 |
CN107728042A (zh) * | 2017-11-13 | 2018-02-23 | 睿力集成电路有限公司 | 具有保护测试的集成电路及其测试方法 |
CN110197822A (zh) * | 2018-02-27 | 2019-09-03 | 三星电子株式会社 | 裂纹检测芯片 |
CN111256957A (zh) * | 2020-03-06 | 2020-06-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示面板裂纹的检测方法 |
CN111653225A (zh) * | 2020-06-19 | 2020-09-11 | 上海天马有机发光显示技术有限公司 | 显示模组、其裂纹检测方法及显示装置 |
-
2020
- 2020-09-25 CN CN202011026996.5A patent/CN114252754B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102760728A (zh) * | 2011-04-27 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 芯片测试结构以及测试方法 |
CN107407702A (zh) * | 2015-03-05 | 2017-11-28 | 高通股份有限公司 | 用于检测三维(3d)集成电路(ic) (3dic)中的硅穿孔(tsv)裂纹的tsv裂纹传感器以及相关方法和系统 |
CN205544207U (zh) * | 2016-01-26 | 2016-08-31 | 江苏通领科技有限公司 | 一种导线绝缘层破裂检测电路 |
JP2017157719A (ja) * | 2016-03-02 | 2017-09-07 | 東芝メモリ株式会社 | 半導体装置 |
CN107728042A (zh) * | 2017-11-13 | 2018-02-23 | 睿力集成电路有限公司 | 具有保护测试的集成电路及其测试方法 |
CN110197822A (zh) * | 2018-02-27 | 2019-09-03 | 三星电子株式会社 | 裂纹检测芯片 |
CN111256957A (zh) * | 2020-03-06 | 2020-06-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示面板裂纹的检测方法 |
CN111653225A (zh) * | 2020-06-19 | 2020-09-11 | 上海天马有机发光显示技术有限公司 | 显示模组、其裂纹检测方法及显示装置 |
Non-Patent Citations (1)
Title |
---|
渤海大学学报自然科学版第27卷(2006年)目次;渤海大学学报(自然科学版)(04);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN114252754A (zh) | 2022-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8497695B2 (en) | Semiconductor device with fault detection function | |
TW201913127A (zh) | 平行測試結構 | |
JP5020273B2 (ja) | 真空遮断器真空試験器 | |
US20160061880A1 (en) | Methods, apparatus and system for tddb testing | |
JP2007158346A (ja) | プローブセンシング用パッド及びプローブ針接触位置検査方法 | |
CN114252754B (zh) | 集成电路、破裂状态检测器以及其破裂状态检测方法 | |
JP7093436B1 (ja) | 集積回路、クラック状態検出器およびクラック状態検出方法 | |
TWI730895B (zh) | 積體電路、破裂狀態偵測器以及其破裂狀態偵測方法 | |
US11300610B1 (en) | Integrated circuit, crack status detector and crack status detection method | |
KR101274208B1 (ko) | 접촉 불량 검출회로를 구비하는 반도체 장치 | |
EP1949120B1 (en) | Method for testing a passive infrared sensor | |
US11156672B2 (en) | Semiconductor device | |
CN110958002B (zh) | 固态功率开关器件 | |
KR20060013828A (ko) | 자기 차폐 기능을 갖는 반도체 웨이퍼 및 그것의 테스트방법 | |
US20090121733A1 (en) | Test circuit for use in a semiconductor apparatus | |
US7009404B2 (en) | Method and device for testing the ESD resistance of a semiconductor component | |
WO2022179031A1 (zh) | 复合测试机及其使用方法 | |
KR20140085012A (ko) | 반도체 집적회로 및 그의 구동방법 | |
US20080077827A1 (en) | Test method for semiconductor device | |
CN113782459B (zh) | 半导体芯片的边缘裂纹检测装置及其方法 | |
CN112904256A (zh) | 一种自动测试机的线路自检方法 | |
US20230168300A1 (en) | Crack detector for semiconductor dies | |
US7583093B2 (en) | Electrical test method of an integrated circuit | |
CN113504457B (zh) | 提升检测精度的电路测试装置和方法 | |
JP2014033000A (ja) | 半導体装置および半導体装置の試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |