CN103956352B - 功率半导体芯片的铜金属化结构及其制作方法 - Google Patents
功率半导体芯片的铜金属化结构及其制作方法 Download PDFInfo
- Publication number
- CN103956352B CN103956352B CN201410213221.7A CN201410213221A CN103956352B CN 103956352 B CN103956352 B CN 103956352B CN 201410213221 A CN201410213221 A CN 201410213221A CN 103956352 B CN103956352 B CN 103956352B
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- forming
- copper metallization
- over
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 437
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 437
- 239000010949 copper Substances 0.000 title claims abstract description 437
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title abstract 2
- 238000001465 metallisation Methods 0.000 claims abstract description 240
- 230000004888 barrier function Effects 0.000 claims abstract description 177
- 239000000758 substrate Substances 0.000 claims description 81
- 229920002120 photoresistant polymer Polymers 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 53
- 230000003014 reinforcing effect Effects 0.000 claims description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 19
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 230000002787 reinforcement Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 150000001879 copper Chemical class 0.000 abstract 2
- 230000008569 process Effects 0.000 description 24
- 230000009286 beneficial effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000637 aluminium metallisation Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种功率半导体芯片的铜金属化结构及其制作方法。所述功率半导体芯片包括发射极/源极区、栅极区和集电极/漏极区，在每一个电极区对应铜金属化结构依次包括阻挡层、籽铜层、铜金属化层，该铜金属化结构还包括增强层，其中，增强层位于籽铜层和铜金属化层之间，或者，增强层位于阻挡层和籽铜层之间，或者，增强层位于铜金属化层的上方。这种铜金属化结构能够减少铜金属化层的厚度，因而有利于降低铜金属化的工艺难度和成本，并且能够保证铜引线键合点的寿命与可靠性。
Description
技术领域
本发明涉及功率半导体芯片的制造技术领域，尤其涉及一种功率半导体芯片的铜金属结构及其制作方法。
背景技术
与金属铝相比，金属铜具有更低的电阻率，更好的热导率及屈服强度等性能，采用铜引线键合可以大大提高模块的可靠性，相应地，功率半导体芯片正面的铜金属化技术也得到越来越广泛的应用。
目前，功率半导体芯片表面的铜金属化结构主要包括位于衬底上方的阻挡层、籽铜层以及金属铜化层。
由于铜引线的硬度比铝引线的硬度大，因此在金属铜引线键合时对键合点施加的功率较大，常规的铜金属化层厚度不能承受如此大的功率。所以，需要增加铜金属化层的厚度，而且随着铜引线线径的增大，所需功率还需要进一步增大，导致铜金属化层的厚度也需要相应进一步增大，最终的铜金属化层的厚度为常规铝金属化层厚度的数倍，而铜金属化层采用剥离工艺来实现，因此光刻胶造型的厚度也很大，从而增加了金属化工艺的难度与成本。
而且随着铜引线线径的增大，即使数倍于铝金属化层厚度的铜金属化层也不一定能够满足铜引线键合的要求，不能保证较大线径的铜引线键合成品率，最终影响铜引线键合点的寿命与可靠性。
发明内容
有鉴于此，本发明提供了一种新的功率半导体芯片的铜金属化结构及其制作方法，以降低铜金属化层的厚度，并保证铜引线键合点的寿命与可靠性。
为了达到上述目的，本发明采用了如下技术方案：
一种功率半导体芯片的铜金属化结构，所述功率半导体芯片包括发射极/源极区、栅极区和集电极/漏极区；所述栅极区和所述集电极/漏极区之间存在第一间隔；在所述发射极/源极区对应的衬底内部设置有两个以上的元胞，所述元胞在电气上并联连接，在每个所述元胞结构内包括一个基区，每个所述基区内设置有两个源极区；在所述发射极/源极区包括位于两个相邻的所述基区内的相邻源极区的之间的衬底上方的第一绝缘层和第一多晶硅层，所述第一多晶硅层埋在所述第一绝缘层内；
在所述栅极区包括位于所述栅极区内的衬底上方的第二绝缘层和第二多晶硅层，所述第二多晶硅层通过所述第二绝缘层与所述发射极/源极区和所述衬底实现电绝缘，且所述第二绝缘层覆盖部分所述第二多晶硅层；
在所述集电极/漏电极区对应的衬底靠近表面的内部设置有与所述衬底的导电类型相反的掺杂区域；
所述铜金属化结构包括：
位于所述基区的两个源极区之间的衬底上方、所述第一绝缘层上方以及所述第二绝缘层的第一部分上方的第一阻挡层；位于未被所述第二绝缘层覆盖的第二多晶硅层上方以及所述第二绝缘层的第二部分上方的第二阻挡层；其中，所述第一阻挡层和所述第二阻挡层之间存在第二间隔；位于所述掺杂区域上方的第三阻挡层；
依次位于所述第一阻挡层上方的第一籽铜层和第一铜金属化层；依次位于所述第二阻挡层上方的第二籽铜层和第二铜金属化层；依次位于所述第三阻挡层上方的第三籽铜层和第三铜金属化层；
在所述发射极/源极区还包括：第一增强层，所述第一增强层位于所述第一籽铜层和所述第一铜金属化层之间，或者，所述第一增强层位于所述第一阻挡层和所述第一籽铜层之间，或者，所述第一增强层位于所述第一铜金属化层的上方；
在所述栅极区还包括：第二增强层，所述第二增强层位于所述第二籽铜层和所述第二铜金属化层之间，或者，所述第二增强层位于所述第二阻挡层和所述第二籽铜层之间，或者，所述第二增强层位于所述第二铜金属化层的上方；
在所述集电极/漏极区还包括：第三增强层，所述第三增强层位于所述第三籽铜层和所述第三铜金属化层之间，或者，所述第三增强层位于所述第三阻挡层和所述第三籽铜层之间，或者，所述第三增强层位于所述第三铜金属化层的上方。
较优地，所述第一增强层、所述第二增强层和/或所述第三增强层分别为一整体结构。
较优地，所述整体结构为其内部设置有若干个开口的网状结构。
较优地，所述第一增强层包括至少两个间断的部分，和/或，所述第二增强层包括至少两个间断的部分，和/或，所述第三增强层包括至少两个间断的部分。
较优地，所述第二增强层的形状和大小与所述栅极区的形状和大小相同。
较优地，还包括若干条栅极母线，所述栅极母线位于所述第二间隔内，所述栅极母线的一端连接所述栅极区，另一端沿着所述栅极区向所述发射极/源极区延伸的方向延伸。
较优地，还包括栅极母线，所述栅极母线包围所述发射极/源极区，且所述栅极母线与所述发射极/源极区之间存在间隙。
较优地，所述第一增强层和/或所述第二增强层和/或所述第三增强层的材质为Ni、Pd或Pt。
较优地，所述第一增强层和/或所述第二增强层和/或所述第三增强层的厚度范围在1～5微米。
较优地，所述第一铜金属化层和/或所述第二铜金属化层和/或所述第三铜金属化层的厚度不超过15微米。
较优地，还包括位于位于所述第三阻挡层下方的金半接触层。
一种功率半导体芯片的铜金属化结构的制作方法，所述功率半导体芯片包括发射极/源极区、栅极区和集电极/漏极区；所述栅极区和所述集电极/漏极区之间存在第一间隔；
在所述发射极/源极区对应的衬底内部设置有两个以上的元胞，所述元胞在电气上并联连接，在每个所述元胞结构内包括一个基区，每个所述基区内设置有两个源极区；在所述发射极/源极区包括位于两个相邻的所述基区内的相邻源极区的之间的衬底上方的第一绝缘层和第一多晶硅层，所述第一多晶硅层埋在所述第一绝缘层内；
在所述栅极区包括位于所述栅极区内的衬底上方的第二绝缘层和第二多晶硅层，所述第二多晶硅层通过所述第二绝缘层与所述发射极/源极区和所述衬底实现电绝缘，且所述第二绝缘层覆盖部分所述第二多晶硅层；
在所述集电极/漏电极区对应的衬底靠近表面的内部设置有与所述衬底的导电类型相反的掺杂区域；
所述铜金属化结构的制作方法，包括：
分别在所述基区的两个源极区之间的衬底上方、第一绝缘层上方以及所述第二绝缘层的第一部分上方形成第一阻挡层；分别在未被所述第二绝缘层包围的第二多晶硅层上方以及所述第二绝缘层的第二部分上方形成第二阻挡层；其中，所述第一阻挡层和所述第二阻挡层存在第二间隔；在所述掺杂区域上方形成第三阻挡层；
依次在所述第一阻挡层上方形成第一籽铜层和第一铜金属化层；依次在所述第二阻挡层上方形成第二籽铜层和第二铜金属化层；依次在所述第三阻挡层上方形成第三籽铜层和第三铜金属化层；
其中，在形成所述第一阻挡层之后，并在形成所述第一籽铜层之前，还包括：在所述第一阻挡层上方形成第一增强层，或者，在形成所述第一籽铜层之后，在形成所述第一铜金属化层之前，还包括：在所述第一籽铜层上方形成第一增强层，或者，在形成所述第一铜金属化层之后，还包括：在所述第一铜金属化层上方形成第一增强层；
在形成所述第二阻挡层之后，并在形成所述第二籽铜层之前，还包括：在所述第二阻挡层上方形成第二增强层，或者，在形成所述第二籽铜层之后，在形成所述第二铜金属化层之前，还包括：在所述第二籽铜层上方形成第二增强层，或者，在形成所述第二铜金属化层之后，还包括：在所述第二铜金属化层上方形成第二增强层；
在形成所述第三阻挡层之后，并在形成所述第三籽铜层之前，还包括：在所述第三阻挡层上方形成第三增强层，或者，在形成所述第三籽铜层之后，在形成所述第三铜金属化层之前，还包括：在所述第三籽铜层上方形成第三增强层，或者，在形成所述第三铜金属化层之后，还包括：在所述第三铜金属化层上方形成第三增强层。
较优地，形成所述增强层，具体包括：
在所述籽铜层上方形成初始增强层，或者在所述阻挡层上方形成初始增强层，或者，在所述铜金属化层上方形成初始增强层；
对所述初始增强层进行刻蚀，以形成预定图案的增强层；
或者，
在所述籽铜层上方进行光刻胶造型，以在所述籽铜层上方形成光刻图案；
在未被所述光刻胶覆盖的所述籽铜层和所述光刻胶上方形成增强层；
剥离所述光刻胶以及位于所述光刻胶上方的增强层，以在所述籽铜层的上方形成预定图案的增强层；
或者，
在所述阻挡层上方进行光刻胶造型，以在所述阻挡层上方形成光刻图案；
在未被所述光刻胶覆盖的所述阻挡层和所述光刻胶上方形成增强层；
剥离所述光刻胶以及位于所述光刻胶上方的增强层，以在所述阻挡层的上方形成预定图案的增强层；
或者，
在所述铜金属化层上方进行光刻胶造型，以在所述铜金属化层上方形成光刻图案；
在未被所述光刻胶覆盖的所述铜金属化层和所述光刻胶上方形成增强层；
剥离所述光刻胶以及位于所述光刻胶上方的增强层，以在所述铜金属化层的上方形成预定图案的增强层；
其中，所述增强层为所述第一增强层或所述第二增强层或所述第三增强层。
较优地，在形成所述第三阻挡层之前，还包括：在所述掺杂区域上方形成金半接触层。
本发明具有以下有益效果：
本发明提供的功率半导体芯片的铜金属化结构，在每一个电极区内均包括增强层，该增强层能够增强铜金属化层的机械强度，因此在满足大线径的铜引线键合的要求的前提下，可以尽量减少铜金属化层的厚度。因而增强层的设置有利于减少铜金属化层的厚度，而铜金属化层厚度的减小，有利于降低工艺难度和成本，并且能够保证铜引线键合点的寿命与可靠性。
附图说明
为了清楚地理解现有技术或本发明实施例的技术方案，下面对描述现有技术或本发明实施例用到的附图进行简要说明。显而易见地，这些附图仅是本发明实施例所述的部分附图，本领域普通技术人员在不付出创造性劳动的前提下还可以获得其他的附图。
图1是本发明实施例一的功率半导体芯片的铜金属化结构的截面示意图；
图2是本发明实施例一的功率半导体芯片的铜金属化结构的剖面示意图；
图3(1)至图3(7)是本发明实施例一的功率半导体芯片的铜金属化结构的增强层的结构示意图；
图4(1)至图4(2)是本发明实施例一的功率半导体芯片的铜金属化结构的示出电极层和增强层的截面示意图；
图5是本发明实施例一的功率半导体芯片的铜金属化结构的一种制作方法流程示意图；
图6(1)至图6(7)是本发明实施例一的功率半导体芯片的铜金属化结构的一种制作方法的一系列制程对应的剖面结构示意图；
图7是本发明实施例一的功率半导体芯片的铜金属化结构的另外一种制作方法流程示意图；
图8(1)至图8(4)是本发明实施例一的功率半导体芯片的铜金属化结构的另外一种制作方法的一系列制程对应的剖面结构示意图；
图9是本发明实施例二的功率半导体芯片的铜金属化结构的剖面示意图；
图10是本发明实施例三的功率半导体芯片的铜金属化结构的剖面示意图。
附图标记：
201：衬底，202：阻挡层，2021：第一阻挡层，2022：第二阻挡层，2023：第三阻挡层，203：籽铜层，2031：第一籽铜层，2032：第二籽铜层，2033：第三籽铜层，204：增强层，2041：第一增强层，2042：第二增强层，2043：第三增强层，2051：第一铜金属化层，2052：第二铜金属化层，2053：第三铜金属化层，206：金半接触层；
201’：衬底，2021’：第一阻挡层，2022’：第二阻挡层，2023’：第三阻挡层，2031’：第一籽铜层，2032’：第二籽铜层，2033’：第三籽铜层，2041’：第一增强层，2042’：第二增强层，2043’：第三增强层，2051’：第一铜金属化层，2052’：第二铜金属化层,2053’：第三铜金属化层，206’：金半接触层；
201’’：衬底，2021’’：第一阻挡层，2022’’：第二阻挡层，2023’’：第三阻挡层，2031’’：第一籽铜层，2032’’：第二籽铜层，2033’’：第三籽铜层，2041’’：第一增强层，2042’’：第二增强层，2043’’：第三增强层，2051’’：第一铜金属化层，2052’’：第二铜金属化层，2053’’：第三铜金属化层，206’’：金半接触层；
2：电极层，3：引线键合区，40：开口，41：带状结构；
2041-1：第一增强层的第一部分，2041-2：第一增强层的第二部分，2041-3：第一增强层的第三部分；
100：光刻胶层；
10：第一间隔，20：第二间隔；
A：发射极/源极区，B：栅极区，C：集电极/漏极区，50：栅极母线；
01：基区，02：源极区，11：第一绝缘层，12：第一多晶硅层，21：第二绝缘层，22：第二多晶硅层。
具体实施方式
下面结合附图对本发明实施例所述的功率半导体芯片的铜金属化结构及其制作方法进行描述。
需要说明的是，本发明实施例所述的功率半导体芯片的铜金属化结构适用于三电极及三电极以上的的功率半导体芯片。根据目前半导体器件的类型，三电极及三电极以上的功率半导体器件包括横向IGBT及MOSFET类器件，其栅极结构可以为平面栅或者沟槽栅。这类器件包括三个电极，所以该器件上的用于形成电极的铜金属化结构包括至少三个相互隔离的部分。
实施例一
参见图1，图1是本发明三电极功率半导体芯片的截面示意图。如图1所示，该三电极功率半导体芯片包括发射极/源极区A、栅极区B以及集电极/漏电极区C。该发射极/源极区A、栅极区B以及集电极/漏电极区C之间相互隔离，以实现电气的绝缘。在栅极区B与集电极/漏电极区C之间存在第一间隔10，在发射极/源极区A和栅极区B之间存在第二间隔20。
所述三个电极区(A、B、C)均位于芯片的内部。另外，本发明对这三个电极区域的大小和形状不做限定，换句话说，在实现电极各自功能的前提下，这三个电极区域的形状可以为任意形状。并且在三个电极区域也可以位于芯片内部的任意区域。通常来说，栅极区B可以位于芯片的中间区域、或者芯片靠近边缘的区域，或者位于芯片的某一角落处，并且栅极区B与发射极/源极区A相邻。
为了清楚地理解本发明的三电极功率半导体器件的铜金属化结构，结合图2所示的铜金属化结构剖面示意图进行描述。
参见图2，图2是三电极功率半导体器件的铜金属化结构的剖面示意图。如图2所示，本发明实施例提供的三电极功率半导体器件包括衬底201，在所述发射极/源极区A对应的衬底201内部设置有两个以上的元胞，所述元胞在电气上并联连接，在每个所述元胞结构内包括一个基区01，每个所述基区01内设置有两个源区02；在所述发射极/源极区A包括位于两个相邻的所述基区01内的相邻源区02的之间的衬底201上方的第一绝缘层11和第一多晶硅层12，所述第一多晶硅层12埋在所述第一绝缘层11内；
在所述栅极区B包括位于所述栅极区B内的衬底201上方的第二绝缘层21和第二多晶硅层22，所述第二多晶硅层22通过所述第二绝缘层21与所述发射极/源极区A和所述衬底201实现电绝缘，且所述第二绝缘层21覆盖部分所述第二多晶硅层22；
在所述集电极/漏电极区C对应的衬底201靠近表面的内部设置有与所述衬底的导电类型相反的掺杂区域30；当衬底201的导电类型为N型时，该掺杂区域30的导电类型为P型，当衬底201的导电类型为P型时，该掺杂区域30的导电类型为N型；
如图2所示，所述铜金属化结构包括：
位于所述基区01的两个源区02之间的衬底201上方、所述第一绝缘层11上方以及所述第二绝缘层21的第一部分上方的第一阻挡层2021；位于未被所述第二绝缘层21覆盖的第二多晶硅层22上方以及所述第二绝缘层21的第二部分上方的第二阻挡层2022；其中，所述第一阻挡层2021和所述第二阻挡层2022之间存在第二间隔；位于所述掺杂区域30上方的第三阻挡层2023；
依次位于所述第一阻挡层2021上方的第一籽铜层2031、第一增强层2041以及第一铜金属化层2051；
依次位于所述第二阻挡层2022上方的第二籽铜层2032、第二增强层2042以及第二铜金属化层2052；
依次位于所述第三阻挡层2023上方的第三籽铜层2033、第三增强层2043以及第三铜金属化层2053。
为了降低集电极/漏电极区C与衬底之间的接触电阻，作为本发明的优选实施例，在集电极/漏电极区C对应的衬底和第三阻挡层之间设置有金半金属层206。尤其当掺杂区域30的掺杂浓度较低时，例如小于1e17cm-3时，更优选在集电极/漏电极区对应的衬底上方分别形成金半接触层206。该金半接触层206可以为金属铝层，其厚度优选在1-10微米之间。
需要说明的是，在本发明实施例中，功率半导体芯片的衬底内部的结构即基区和源区以及位于衬底上方的绝缘层和多晶硅层的结构与现有技术中的IGBT或MOSFET类器件的相对应的结构相同。
需要说明的是，在本实施例中的铜金属化结构中，所述第一阻挡层2021和第二阻挡层2022未覆盖第二绝缘层21的全部表面；也就是说，整个第二绝缘层21不仅包括所述第一部分和第二部分，还包括其他部分。第一阻挡层2021和第二阻挡层2022在第二绝缘层的第一部分和第二部分之间存在第二间隔20，换句话说，第一阻挡层2021和第二阻挡层2022之间的间隔设置在部分第二绝缘层21的上方。更具体地说，第一阻挡层2021和第二阻挡层2022之间的间隔20设置在所述第二绝缘层12除第一部分和第二部分以外的其它部分区域。由于第二绝缘层12能够起到电绝缘的作用，所以，第一阻挡层2021和第二阻挡层2022在电气上是相互绝缘的。
由于第一阻挡层2021和第二阻挡层2022在电气上是相互绝缘的，所以依次位于第一阻挡层2021上方的第一籽铜层2031、第一增强层2041以及第一铜金属化层2051与依次位于第二阻挡层2022上方的第二籽铜层2032、第二增强层2042以及第二铜金属化层2052也是相互绝缘的。因而，就在器件的发射极/源极区A内形成了器件的发射极/源极的铜金属化结构，在器件的栅极区B形成了器件的栅极的铜金属化结构。
同时，器件的集电极/漏电极区C与栅极区B之间存在第一间隔10，所以集电极/漏电极区C与栅极区B之间也也是相互绝缘的。因此形成于集电极/漏电极区C上的第三阻挡层2023、第三籽铜层2033、第三增强层2043以及第三铜金属化层2053共同构成了器件的集电极/漏电极的铜金属化结构。
在本发明实施例中，第一绝缘层11和第二绝缘层21可以为二氧化硅材料。
第一籽铜层2031、第二籽铜层2032和第三籽铜层2033的材质为金属铜，其厚度优选在50～1000纳米之间。
第一阻挡层2021、第二阻挡层2022和第三阻挡层2023的作用是阻挡铜金属离子向衬底201扩散，其材质可以为Ti、Ta、TiN或TaN，厚度范围优选在10～1000纳米之间
第一增强层2041、第二增强层2042和第三增强层2043的作用是提高整个铜金属化层结构的机械强度，其为金属材料，优选为Ni、Pd或Pt，厚度范围优选在1～5微米之间。
由于第一增强层2041、第二增强层2042和第三增强层2043的设置，第一铜金属化层2051、第二铜金属化层2052和第三铜金属化层的厚度可以不超过15微米，即可充分满足铜引线键合的机械强度要求。
通过以上描述可知，在器件发射极/源极区A、栅极区B以及集电极/漏极区C的铜金属化结构可知，本发明提供的铜金属化结构包括增强层，增强层的设置可以提高电极区的铜金属化结构的机械强度，能够使得较薄的铜金属化层就能满足大线径铜引线键合的机械强度的要求。而且，较薄的铜金属化层有利于降低制作铜金属化层的工艺难度，也有利于降低制作成本。
第一籽铜层2031和第一铜金属化层2051共同构成了发射极/源极的电极层，由于第一增强层2041位于第一籽铜层2031和第一铜金属化层2051之间，所以，换句话说，第一增强层2041位于发射极/源极的电极层的内部。同样，第二籽铜层2032和第二铜金属化层2052共同构成了栅极电极层，第二增强层2042位于栅极电极层的内部。第三籽铜层2033和第三铜金属化层2053共同构成了集电极/漏电极的电极层，第三增强层2043位于集电极/漏电极电极层的内部。
需要说明的是，在本发明实施例中，位于发射极/源极区A上的第一阻挡层2021、第一籽铜层2031、第一铜金属化层2041覆盖发射极/源极区A的整个区域。位于栅极区B上的第二阻挡层2022、第二籽铜层2032、第二铜金属化层2042覆盖栅极区B的整个区域。位于集电极/漏极区C上的第三阻挡层2023、第三籽铜层2033、第三铜金属化层2043覆盖集电极/漏极区C的整个区域。
在本发明实施例中，第一增强层2041的面积可以与发射极/源极区电极层的面积相同，也可以小于发射极/源极电极层的面积。而且由于第一增强层2041的导电率小于铜电极的导电率，因而为了降低接触电阻，提高电极的导电率，在铜金属化结构的机械强度达到要求后，应尽可能地采用较小面积的第一增强层2041，所以，作为本发明的优选实施例，第一增强层2041的面积小于发射极/源极电极层的面积，也就是说，第一增强层2041的面积小于第一籽铜层2031或第一铜金属化层2051的面积。
同发射极/源极区A相同，集电极/漏电极区C为了提高电流的流通能力，也是尽量采用较小面积的第三增强层2043。作为本发明的优选实施例，第三增强层2043的面积小于集电极/漏电极电极层的面积，换句话说，第三增强层2043的面积小于第三籽铜层2033或第三铜金属化层2053的面积。
但是，对于横向IGBT器件或MOSFET器件来说，栅极区B没有电流流通，所以，在栅极区B，第二增强层2042的面积优选与栅极区B的面积相同以最大可能地提高栅极区的铜金属化结构的机械强度。即第二增强层2042的面积和形状与栅极电极层的面积和形状相同。当然，第二增强层2042的面积也可以小于栅极区的面积。
当第一增强层2041的面积小于发射极/源极电极层的面积时，此时，第一增强层2041仅覆盖第一籽铜层2031的部分表面。此时，第一铜金属化层2051覆盖在第一增强层2041和未被第一增强层2041覆盖的第一籽铜层的上方。这样，第一增强层2041就被第一籽铜层2031和第一铜金属化层2051包围，从而形成了第一增强层2041位于发射极/源极电极层内部的结构。同样，当第三增强层2043的面积小于集电极/漏电极电极层的面积时，第三增强层2043就被第三籽铜层2033和第三铜金属化层2053包围，从而形成了第三增强层2043位于集电极/漏电极电极层内部的结构。
进一步地，在器件的发射极/源极区A和/或集电极/漏电极区C，为了实现满足机械强度的要求并尽量少用增强层的目的，本发明可以通过优化第一增强层2041、第三增强层2043与铜引线键合区的位置关系来实现。
为了避免重复，在下面的描述中，将第一增强层2041和第三增强层2043统一称为增强层204。将发射极/源极区A和集电极/漏电极区C统一称为电极区。
在铜金属化结构中，芯片铜引线键合区内或引线键合点处由于铜引线的键合，需要较大的机械强度，因此，为了充分利用增强层提高机械强度的作用，增强层优选位于芯片铜引线键合区内或引线键合点处，进一步优选地，增强层位于芯片铜引线键合区的正下方，并且增强层的外围轮廓包围引线键合点或引线键合区的轮廓，并且进一步优选地，增强层的外围轮廓比引线键合点或引线键合区的轮廓大20％～50％。
为了清楚地理解引线键合区与电极层以及增强层的位置关系，请参阅图3(1)。如图3(1)所示的电极区，在电极层2的内部设置有引线键合区3，为了提高铜金属化结构的机械强度，在引线键合区3的外围设置有增强层204，所述增强层204的边缘包围所述引线键合区3，并且所述增强层204的外围轮廓比所述引线键合区的外围轮廓大。
另外，还可以通过优化增强层204的图形结构来实现上述实现满足机械强度的要求并尽量少用增强层的目的。具体可以通过以下几种方式：
如图3(1)所示，所述增强层204为一整体结构，该整体结构的形状可以为任意形状，如圆形、任意多边形或其组合。
图3(1)所示的结构为整体结构的增强层的机械强度较大，但是，由于其为一完整的整体结构，在铜金属化结构上设置有较多的增强层，其接触电阻较大，不利于电极的导电性能。为了提高电极区的导电性能，所述增强层204的结构可以如图3(2)所示，为一内部设置有若干个开口40的网状结构。这样既不影响增强层的整体结构，也实现了少用增强层204的目的。其中，在本发明实施例中，对所述开口40的形状不作限定，其可以为任意图形的形状，例如为圆形、椭圆形或任意多边形。
另外，增强层204也可以包括两个以上的间断部分，如图3(3)所示，增强层204包括两个间断部分：第一部分204-1和第二部分204-2，彼此相离，且均位于电极层的内部，并且每一部分的增强层均可以如图3(2)所示开有若干个开口40。
另外，增强层204的结构也可以如图3(4a)和图3(4b)所示，包括两个间断部分：第一部分204-1和第二部分204-2，且均位于电极层的内部，其中第二部分204-2被第一部分204-1半包围，并且每一部分均可如图3(2)所示开有若干个开口。
增强层204的结构也可以如图3(5)所示，包括三个间断部分：第一部分204-1、第二部分204-2和第三部分204-3，彼此相离，其中，第三部分204-3被第二部分204-2全包围，并且每一部分均可如图3(2)所示开有若干个开口。
增强层的结构也可以如图3(6)所示，包括两个或两个以上的部分：第一部分204-1、第二部分204-2和第三部分204-3，彼此相离，且所述各个部分形成闭合环状结构。
为了提高增强层的机械强度，如图3(7)所示，在图3(6)所示的基础上，再增加连接各个部分的带状结构41，以使增强层的各个部分连接形成一整体结构。
通过上述图3(1)至图3(7)所示的增强层的结构和形状可以实现采用最小面积的增强层使铜金属化机械强度满足大线径引线键合的要求。
为了更加清楚地理解各个电极区的增强层和电极层之间的位置关系，请参阅图4(1)和图4(2)所示的芯片截面示意图。在该截面示意图中，仅示出了各个电极区的增强层和电极层。如图4(1)所示，在发射极/源极区A内，设置的第一增强层2041的结构为一内部设置有多个开口的网状结构，同样，在集电极/漏电极区C内，设置的第三增强层2043的结构也为一内部设置有多个开口的网状结构，这种增强层结构在实现最大可能地提高铜金属化结构机械强度时，能够达到采用较小面积的增强层的目的。
在栅极区B内，第二增强层2042的面积和形状与栅极区的面积和形状相同，以最大限度地提高栅极区的铜金属化结构的机械强度。
另外，为了让栅极信号更快地到达芯片元胞区，从而更均匀地控制芯片内部各元胞的开关，即提高元胞开关特性的均匀性，如图4(2)所示，还包括由栅极区引出的栅极母线50，栅极母线50包围发射极/源极区A，且所述栅极母线50与所述发射极/源极区A之间存在间隙。
以上为本发明实施例一提供的三电极功率半导体芯片的铜金属化结构。本发明还提供了上述三电极功率半导体芯片的铜金属化结构的制作方法。
结合图5至图6(7)对实施例一提供的横向IGBT或MOSFET器件的铜金属化结构的制作方法的具体实施方式进行描述。
如图5所示，实施例一提供的横向IGBT或MOSFET器件的铜金属化结构的制作方法包括以下步骤：
S501、提供衬底201：
参见图6(1)，所述衬底201可以为N型衬底，根据三电极横向IGBT或MOSFET芯片的功能区域：发射极/源极区、栅电极区和集电极/漏电极区，所述衬底201包括发射极/源极区、栅电极区和集电极/漏电极区分别对应的衬底部分。
在所述发射极/源极区对应的衬底内部设置有两个以上的元胞，所述元胞在电气上并联连接，在每个所述元胞结构内包括一个基区01，每个所述基区01内设置有两个源区02；在所述发射极/源极区包括位于两个相邻的所述基区01内的相邻源区02的之间的衬底上方的第一绝缘层11和第一多晶硅层12，所述第一多晶硅层12埋在所述第一绝缘层11内；
在所述栅极区包括位于所述栅极区内的衬底上方的第二绝缘层21和第二多晶硅层22，所述第二多晶硅层22通过所述第二绝缘层21与所述发射极/源极区和所述衬底实现电绝缘，且所述第二绝缘层21覆盖部分所述第二多晶硅层22；
在所述集电极/漏电极区对应的衬底靠近表面的内部设置有与所述衬底的导电类型相反的掺杂区域30。
需要说明的是，若在衬底上方没有形成绝缘层和多晶硅层，则需要采用本领域常用技术手段在衬底上方的预定预定区域分别形成第一绝缘层、第一多晶硅层、第二绝缘层、第二多晶硅层。
S502、在集电极/漏电极区对应的衬底上方形成金半接触层206：
为了降低集电极/漏电极区与衬底之间的接触电阻，作为本发明的优选实施例，参见图6(2)，在形成阻挡层202之前，还包括：在集电极/漏电极区对应的衬底上方形成金半接触层206。尤其当衬底内部的掺杂区域30的掺杂浓度较低时，例如小于1e17cm-3时，更优选在集电极/漏电极区对应的衬底上方形成金半接触层206。该金半接触层206可以为金属铝层，其厚度优选在1-10微米之间。
S503、在衬底上方形成阻挡层202，该阻挡层覆盖整个衬底表面：
参见图6(3)，采用淀积的方法在衬底上方形成阻挡层202，该阻挡层202覆盖整个衬底表面，具体覆盖第一绝缘层11的表面、第二绝缘层21的表面，以及第二多晶硅层22的表面以及未被第一绝缘层11、第二绝缘层21，以及第二多晶硅层22覆盖的衬底表面。
S504、选择性刻蚀阻挡层202，使位于发射极/源极区的阻挡层和位于栅极区的阻挡层以及位于集电极/漏电极区上方的阻挡层相互隔离，从而在发射极/源极区形成第一阻挡层2021，在栅极区形成第二阻挡层2022，在集电极/漏电极区形成第三阻挡层2023：
参见图6(4)，采用本领域的常规技术手段，选择性刻蚀位于第二绝缘层部分表面上方的阻挡层202以及位于栅极区对应的衬底和集电极/漏电极区对应的衬底之间的间隔上方的阻挡层202，从而使位于发射极/源极区的阻挡层和位于栅极区的阻挡层以及位于集电极/漏电极区上方的阻挡层相互隔离，从而在发射极/源极区形成第一阻挡层2021，在栅极区形成第二阻挡层2022，在集电极/漏电极区形成第三阻挡层2023。
所述阻挡层202的材质可以为Ti、Ta、TiN或TaN，厚度范围在10～1000纳米之间。
S505、在第一阻挡层2021、第二阻挡层2022以及第三阻挡层2023上方分别形成第一籽铜层2031、第二籽铜层2032和第三籽铜层2033：
具体地，参见图6(5a)，首先在第一阻挡层2021、第二阻挡层2022、第三阻挡层2023以及未被第一阻挡层2021、第二阻挡层2022、第三阻挡层2023覆盖的第二绝缘层21和衬底201上方形成籽铜层203：
参见图6(5b)，然后，去除形成于未被第一阻挡层2021、第二阻挡层2022、第三阻挡层2023覆盖的第二绝缘层21和衬底201上方形成籽铜层203，从而在第一阻挡层2021上方形成第一籽铜层2031，在第二阻挡层2032上方形成第二籽铜层2032，在第三阻挡层2033上方形成第三籽铜层2033。
需要说明的是，所述籽铜层203的厚度范围优选在50-1000纳米。
S506、在第一籽铜层2031、第二籽铜层2032和第三籽铜层2033上方分别形成第一增强层2041、第二增强层2042和第三增强层2043：
为了保证发射极/源极电极层的导电率，第一增强层2041的面积要尽量小，所以，作为本发明的优选实施例，第一增强层2041的面积小于第一籽铜层2031的面积，基于同样的理由，第三增强层2043的面积也小于第三籽铜层2033的面积。但是，由于在栅极区没有电流流通，所以为了尽最大可能地提高铜金属化结构的机械强度，优选第二增强层2042的面积与第二籽铜层2032的面积相等。
在第一籽铜层2031、第二籽铜层2032和第三籽铜层2033上方分别形成第一增强层2041、第二增强层2042和第三增强层2043，具体可以通过以下两种方式：
第一种：淀积方式：
首先，参见图6(6a1)，淀积一层增强层204，该增强层204覆盖第一籽铜层2031、第二籽铜层2032和第三籽铜层2033以及未被第一籽铜层2031、第二籽铜层2032和第三籽铜层2033覆盖的第二绝缘层21和衬底201的表面，然后，参见图6(6a2)，选择性刻蚀增强层204，以将位于第二绝缘层21上方的增强层刻蚀掉，从而使发射极/源极区的增强层、栅极区的增强层以及集电极/漏电极区的增强层相互隔离。从而在在第一籽铜层2031、第二籽铜层2032和第三籽铜层2033上方分别形成第一增强层2041、第二增强层2042和第三增强层2043。
需要说明的是，如果第一增强层2041和第三增强层2043为预定图案的结构，如上述图3(1)至图3(7)所示的任一结构，在选择性刻蚀前，还形成第一增强层2041和第三增强层2043的刻蚀图案，根据该刻蚀图案对增强层204进行选择性刻蚀，从而在发射极/源极区和集电极/漏电极区形成预定图案的第一增强层2041和第三增强层2043。
第二种：剥离方式：
所述剥离就是利用酸如HF等具有腐蚀性的液体腐蚀光刻胶，当光刻胶去除以后，附着在光刻胶上方的物质也会随之去除。
第一步：参见图6(6b1)所示，在第一籽铜层2031、第二籽铜层2032、第三籽铜层2033以及位于第一籽铜层2031和第二籽铜层2032之间的第二绝缘层21的表面上方以及第二籽铜层2032和第三籽铜层2033之间的衬底上方进行光刻图案化，以在第一籽铜层2031和第三籽铜层2033的上方形成预定图案的光刻胶层100、并且形成第一籽铜层2031和第二籽铜层2032之间的第二绝缘层的表面上方的光刻胶层100以及覆盖第二籽铜层2032和第三籽铜层2033之间的衬底上方的光刻胶层100。
第二步：参见图6(6b2)，在光刻胶层100上方以及未被所述光刻胶层100覆盖的第一籽铜层2031、第二籽铜层2032和第三籽铜层2033上方形成增强层204。
第三步：参见图6(6b3),剥离光刻胶层100以及其上方的增强层204，从而在第一籽铜层2031的上方形成第一增强层2041，在第二籽铜层2032的上方形成第二增强层2042、在第三籽铜层2033上方形成第三增强层2043。
需要说明的是，增强层204的材质为金属材料，优选为Ni、Pd或Pt。厚度范围优选在1-5微米。
S507、在第一增强层2041以及未被所述第一增强层2041覆盖的第一籽铜层2031上方形成第一铜金属化层2051，在第二增强层2042上方形成第二铜金属化层2052、在第三增强层2043以及未被所述第三增强层2043覆盖的第三籽铜层2033上方形成第三铜金属化层2053：
本发明实施例形成第一铜金属化层2051、第二铜金属化层2052和第三铜金属化层2053的方法可以采用剥离工艺。该剥离工艺的操作方法具体包括：首先进行光刻胶造型，然后淀积一层金属铜，最后采用剥离工艺实现第一铜金属化层2051、第二铜金属化层2052和第三铜金属化层2053的隔离。参见图6(7)，在第一增强层2041以及未被所述第一增强层2041覆盖的第一籽铜层2031上方形成第一铜金属化层2051，从而在器件的发射极/源极区上方形成了器件的发射极/源极。在第二增强层2042上方形成第二铜金属化层2052，从而在器件的栅极区域上方形成了器件的栅极。在第三增强层2043上方形成第三铜金属化层2053，从而在器件的集电极/漏电极区域上方形成了器件的集电极/漏极。
需要说明的是，第一籽铜层2031和第一铜金属化层2051共同构成发射极/源极电极层，由于第一增强层2041位于第一籽铜层2031和第一铜金属化层2051之间，所以，可以认为第一增强层2041位于发射极/源极电极层的内部。同样，第二增强层2042位于栅极电极层的内部。第三增强层2043位于集电极/漏电极电极层的内部。
以上形成了横向IGBT或MOSFET器件类的铜金属化结构的制作方法。其中，在形成的铜金属化结构中，增强层位于电极层的内部。
以上为本发明实施例一提供的铜金属化结构的制作方法实施例。上述实施例提供的制作方法，在制作阻挡层和籽铜层以后，立即对阻挡层和籽铜层进行了隔离，形成了相互隔离的第一阻挡层2021、第二阻挡层2022和第三阻挡层2023以及第一籽铜层2031、第二籽铜层2032和第三籽铜层2033。实际上，也可以在形成第一铜金属化层2051、第二铜金属化层2052和第三铜金属化层2053之后，再对先前形成的阻挡层和籽铜层进行隔离，从而形成相互隔离的第一阻挡层2021、第二阻挡层2022和第三阻挡层2023以及第一籽铜层2031、第二籽铜层2032和第三籽铜层2033。
最后形成相互隔离的阻挡层和籽铜层的制作方法请参见图7至图8(4)。
如图7所示，最后形成相互隔离的阻挡层和籽铜层的制作方法包括以下步骤：
S701至S703与上述步骤S501至S503相同，为了简要起见，在此不再详细描述，具体请参见上述实施例的描述。
S704、在阻挡层202的上方形成籽铜层203：
参见图8(1)所示，采用淀积工艺在阻挡层202的上方形成连续的籽铜层203。
S705、在芯片的发射极/源极区形成第一增强层2041，在栅极区形成第二增强层2042，在集电极/漏电极区形成第三增强层2043：
在芯片的发射极/源极区形成第一增强层2041，在栅极区形成第二增强层2042，在集电极/漏电极区形成第三增强层2043，具体可以通过以下两种方式：
第一种：淀积方式：
首先，参见图8(2a1)，在籽铜层203上方淀积一层增强层204，该增强层204覆盖整个籽铜层203，然后，参见图8(2a2)，选择性刻蚀增强层204，以在芯片的发射极/源极区形成第一增强层2041，在栅极区形成第二增强层2042，在集电极/漏电极区形成第三增强层2043。其中，第一增强层2041、第二增强层2042以及第三增强层2043之间相互隔离。
需要说明的是，如果第一增强层2041和第三增强层2043为预定图案的结构，如上述图3(1)至图3(7)所示的任一结构，在选择性刻蚀前，还形成第一增强层2041和第三增强层2043的刻蚀图案，根据该刻蚀图案对增强层进行选择性刻蚀，从而在发射极/源极区和集电极/漏电极区形成预定图案的第一增强层2041和第三增强层2043。
第二种：剥离方式：
第一步：参见图8(2b1)所示，在籽铜层203表面上方进行光刻图案化，以在籽铜层203的表面上方形成预定图案的光刻胶层100。该光刻胶层100覆盖发射极/源极区和集电极/漏电极区对应的籽铜层上方的部分区域以形成第一增强层2041和第三增强层2043的图案，并且该光刻胶层100覆盖发射极/源极区、栅电极区以及集电极/漏电极区相互隔离之间的区域。
第二步：参见图8(2b2)，在预定图案的光刻胶层100上方以及未被所述预定图案的光刻胶层100覆盖的籽铜层203上方形成增强层204。
第三步：参见图8(2b3)，剥离光刻胶层100以及其上方的增强层204，从而在芯片的发射极/源极区形成第一增强层2041，在栅极区形成第二增强层2042，在集电极/漏电极区形成第三增强层2043。
S706、采用剥离工艺形成相互隔离的第一铜金属化层2051、第二铜金属化层2052和第三籽铜层2053：
参见图8(3)，在发射极/源极区对应的衬底上方形成第一铜金属化层2051，该第一铜金属化层2051覆盖第一增强层2041以及未被第一增强层2041覆盖的位于发射极/源极区上的籽铜层；在栅极区对应的衬底上方形成第二铜金属化层2052，该第二铜金属化层2052覆盖位于栅极区的整个第二增强层2042；在集电极/漏电极区对应的衬底上方形成第三铜金属化层2053，该第三铜金属化层2053覆盖第三增强层2043以及未被第三增强层2043覆盖的位于集电极/漏电极区上的籽铜层。
需要说明的是，第一铜金属化层2051、第二铜金属化层2052以及第三铜金属化层2053的形成可以采用剥离工艺实现，即首先进行光刻图案化，以使光刻胶层覆盖未被第一增强层2041、第二增强层2042和第三增强层2043覆盖的籽铜层203上方。然后在第一增强层2041、第二增强层2042和第三增强层2043以及光刻胶层上方形成铜金属化层，最后采用剥离工艺去除光刻胶层及其上方的铜金属化层，从而形成相互隔离的第一铜金属化层2051、第二铜金属化层2052和第三籽铜层2053。
S707、刻蚀位于发射极/源极区和栅极区相互隔离的区域上方以及位于栅极区和集电极/漏电极区相互隔离的区域上方的阻挡层和籽铜层，从而形成相互隔离的第一阻挡层2021、第二阻挡层2022和第三阻挡层2023以及第一籽铜层2031、第二籽铜层2032和第三籽铜层2033。
参见图8(4)，刻蚀位于发射极/源极区和栅极区相互隔离的区域上方以及位于栅极区和集电极/漏电极区相互隔离的区域上方的阻挡层和籽铜层，从而形成相互隔离的第一阻挡层2021、第二阻挡层2022和第三阻挡层2023以及第一籽铜层2031、第二籽铜层2032和第三籽铜层2033。
以上为实施例一所述的横向IGBT或MOSFET器件的三电极铜金属化结构的另外一种制作方法。
另外，作为本发明制作方法的另一实施例，在形成阻挡层之后或者形成籽铜层之后，仅对其中的一层直接进行隔离，另外一层在形成铜金属化层之后在对其进行隔离。本领域普通技术人员在上述实施例公开的具体实施方式的基础上，很容易想到这种制作方法是如何实现的。为了简要起见，在此不再详细描述本实施例的具体制作方法。
归纳实施例一提供的横向IGBT或MOSFET器件的三电极铜金属化结构及其制作方法，可以看出，实施例一提供的铜金属化结构中，增强层位于籽铜层和铜金属化层之间，而由于籽铜层和铜金属化层共同构成电极层，所以实施例一中的增强层位于电极层的内部。实际上，增强层位于电极层的底部或顶部均可以起到提高铜金属化结构的整体机械强度的作用。因此，作为本发明的另一实施例，增强层可以位于电极层的底部。作为本发明的又一实施例，增强层还可以位于电极层的顶部。详细参见下述实施例二和实施例三。
详细参见下述实施例二和实施例三。
实施例二
首先，结合图9对增强层位于电极层底部的铜金属化结构进行说明。需要说明的是，图9所示的铜金属化结构与图2所示的铜金属化结构相似，其不同之处仅在于增强层的位置。为了简要起见，本实施例仅对其不同之处着重说明，其相同之处请参见实施例一的描述。
如图9所示，第一增强层2041’位于第一阻挡层2021’和第一籽铜层2031’之间，第二增强层2042’位于第二阻挡层2022’和第二籽铜层2032’之间，第三增强层2043’位于第三阻挡层2023’和第三籽铜层2033’之间。
需要说明的是，当上述所述的第一增强层2041’的面积小于发射极/源极电极层的面积时，第一增强层2041’未完全覆盖第一阻挡层2021’的表面，此时，第一籽铜层2031’覆盖第一增强层2041’的表面以及未被第一增强层2041’覆盖的第一阻挡层2021’的表面，这样就形成了第一增强层2041’被第一籽铜层2031’和第一阻挡层2021’包围的结构。也就是说，第一增强层2041’位于发射极/源极电极层的底部。
当上述所述的第三增强层2043’的面积小于集电极/漏电极电极层的面积时，第三增强层2043’未完全覆盖第三阻挡层2023’的表面，此时，第三籽铜层2033’覆盖第三增强层2043’的表面以及未被第三增强层2043’覆盖的第三阻挡层2023’的表面，这样就形成了第三增强层2043’被第三籽铜层2033’和第三阻挡层2023’包围的结构。也就是说，第三增强层2043’位于集电极/漏电极电极层的底部。
作为本发明的优选方案，第二增强层2042’的面积等于栅极电极层的面积，此时，第二增强层2042’完全覆盖第二籽铜层2032’的表面。也就是说，第二增强层1042’位于栅极电极层的底部。
调整实施例一中的制作铜金属化结构的工艺顺序，即可完成实施例二所述的铜金属化结构的制作。简单地说，实施例一的工艺顺序为：提供衬底-形成阻挡层-形成籽铜层-形成增强层-形成铜金属化层。将实施例一中的形成增强层的步骤放到形成阻挡层和形成籽铜层之间，即可完成实施例二所述的铜金属化结构的制作。即，实施例二所述的铜金属化结构的工艺顺序为：提供衬底-形成阻挡层-形成增强层-形成籽铜层-形成铜金属化层。
实施例二的铜金属化结构的制作方法与实施例一中的铜金属化结构的制作方法仅是工艺顺序的不同，其各对应步骤的工艺条件相同，为了简要起见，本实施例不再赘述其制作方法。各个工艺条件请参见实施例一的描述。
实施例三
实施例三所述的铜金属化结构为增强层位于电极层顶部的情形。具体参见图10所示的铜金属化结构。需要说明的是，图10所示的铜金属化结构与图2所示的铜金属化结构相似，其不同之处仅在于增强层的位置。为了简要起见，本实施例仅对其不同之处着重说明，其相同之处请参见实施例一的描述。
如图10所示，第一增强层2041”位于第一铜金属化层2051”的上方，第二增强层2042”位于第二铜金属化层2052”的上方，第三增强层2043”位于第三铜金属化层2053”的上方。
需要说明的是，当上述所述的第一增强层2041”的面积小于发射极/源极电极层的面积时，第一增强层2041”未完全覆盖第一铜金属化层2051”的表面。当上述所述的第三增强层2043”的面积小于集电极/漏极电极层的面积时，第三增强层2043”未完全覆盖第三铜金属化层2053”的表面。
调整实施例一中的制作铜金属化结构的工艺顺序，即可完成实施例三所述的铜金属化结构的制作。如在实施例二所述，实施例一的工艺顺序为：提供衬底-形成阻挡层-形成籽铜层-形成增强层-形成铜金属化层。将实施例一中的形成增强层的步骤放到形成铜金属化层之后，即可完成实施例三所述的铜金属化结构的制作。即，实施例三所述的铜金属化结构的工艺顺序为：提供衬底-形成阻挡层-形成籽铜层-形成铜金属化层-形成增强层。
实施例三的铜金属化结构的制作方法与实施例一中的铜金属化结构的制作方法仅是工艺顺序的不同，其各对应步骤的工艺条件相同，为了简要起见，本实施例不再赘述其制作方法。各个工艺条件请参见实施例一的描述。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (13)
1.一种功率半导体芯片的铜金属化结构，所述功率半导体芯片包括发射极/源极区、栅极区和集电极/漏极区；所述栅极区和所述集电极/漏极区之间存在第一间隔；在所述发射极/源极区对应的衬底内部设置有两个以上的元胞，所述元胞在电气上并联连接，在每个所述元胞结构内包括一个基区，每个所述基区内设置有两个源极区；在所述发射极/源极区包括位于两个相邻的所述基区内的相邻源极区的之间的衬底上方的第一绝缘层和第一多晶硅层，所述第一多晶硅层埋在所述第一绝缘层内；
在所述栅极区包括位于所述栅极区内的衬底上方的第二绝缘层和第二多晶硅层，所述第二多晶硅层通过所述第二绝缘层与所述发射极/源极区和所述衬底实现电绝缘，且所述第二绝缘层覆盖部分所述第二多晶硅层；
在所述集电极/漏极区对应的衬底靠近表面的内部设置有与所述衬底的导电类型相反的掺杂区域；
其特征在于，所述铜金属化结构包括：
位于所述基区的两个源极区之间的衬底上方、所述第一绝缘层上方以及所述第二绝缘层的第一部分上方的第一阻挡层；位于未被所述第二绝缘层覆盖的第二多晶硅层上方以及所述第二绝缘层的第二部分上方的第二阻挡层；其中，所述第一阻挡层和所述第二阻挡层之间存在第二间隔；位于所述掺杂区域上方的第三阻挡层；
依次位于所述第一阻挡层上方的第一籽铜层和第一铜金属化层；依次位于所述第二阻挡层上方的第二籽铜层和第二铜金属化层；依次位于所述第三阻挡层上方的第三籽铜层和第三铜金属化层；
在所述发射极/源极区还包括：第一增强层，所述第一增强层位于所述第一籽铜层和所述第一铜金属化层之间，或者，所述第一增强层位于所述第一阻挡层和所述第一籽铜层之间，或者，所述第一增强层位于所述第一铜金属化层的上方；
在所述栅极区还包括：第二增强层，所述第二增强层位于所述第二籽铜层和所述第二铜金属化层之间，或者，所述第二增强层位于所述第二阻挡层和所述第二籽铜层之间，或者，所述第二增强层位于所述第二铜金属化层的上方；
在所述集电极/漏极区还包括：第三增强层，所述第三增强层位于所述第三籽铜层和所述第三铜金属化层之间，或者，所述第三增强层位于所述第三阻挡层和所述第三籽铜层之间，或者，所述第三增强层位于所述第三铜金属化层的上方。
2.根据权利要求1所述的铜金属化结构，其特征在于，所述第一增强层、所述第二增强层和/或所述第三增强层分别为一整体结构。
3.根据权利要求2所述的铜金属化结构，其特征在于，所述整体结构为其内部设置有若干个开口的网状结构。
4.根据权利要求1所述的铜金属化结构，其特征在于，所述第一增强层包括至少两个间断的部分，和/或，所述第二增强层包括至少两个间断的部分，和/或，所述第三增强层包括至少两个间断的部分。
5.根据权利要求1所述的铜金属化结构，其特征在于，所述第二增强层的形状和大小与所述栅极区的形状和大小相同。
6.根据权利要求1所述的铜金属化结构，其特征在于，还包括栅极母线，所述栅极母线包围所述发射极/源极区，且所述栅极母线与所述发射极/源极区之间存在间隙。
7.根据权利要求1-6任一项所述的铜金属化结构，其特征在于，所述第一增强层和/或所述第二增强层和/或所述第三增强层的材质为Ni、Pd或Pt。
8.根据权利要求1-6任一项所述的铜金属化结构，其特征在于，所述第一增强层和/或所述第二增强层和/或所述第三增强层的厚度范围在1～5微米。
9.根据权利要求1-6任一项所述的铜金属化结构，其特征在于，所述第一铜金属化层和/或所述第二铜金属化层和/或所述第三铜金属化层的厚度不超过15微米。
10.根据权利要求1-6任一项所述的铜金属化结构，其特征在于，还包括位于所述第三阻挡层下方的金半接触层。
11.一种功率半导体芯片的铜金属化结构的制作方法，所述功率半导体芯片包括发射极/源极区、栅极区和集电极/漏极区；所述栅极区和所述集电极/漏极区之间存在第一间隔；
在所述发射极/源极区对应的衬底内部设置有两个以上的元胞，所述元胞在电气上并联连接，在每个所述元胞结构内包括一个基区，每个所述基区内设置有两个源极区；在所述发射极/源极区包括位于两个相邻的所述基区内的相邻源极区的之间的衬底上方的第一绝缘层和第一多晶硅层，所述第一多晶硅层埋在所述第一绝缘层内；
在所述栅极区包括位于所述栅极区内的衬底上方的第二绝缘层和第二多晶硅层，所述第二多晶硅层通过所述第二绝缘层与所述发射极/源极区和所述衬底实现电绝缘，且所述第二绝缘层覆盖部分所述第二多晶硅层；
在所述集电极/漏极区对应的衬底靠近表面的内部设置有与所述衬底的导电类型相反的掺杂区域；
其特征在于，所述铜金属化结构的制作方法，包括：
分别在所述基区的两个源极区之间的衬底上方、第一绝缘层上方以及所述第二绝缘层的第一部分上方形成第一阻挡层；分别在未被所述第二绝缘层包围的第二多晶硅层上方以及所述第二绝缘层的第二部分上方形成第二阻挡层；其中，所述第一阻挡层和所述第二阻挡层存在第二间隔；在所述掺杂区域上方形成第三阻挡层；
依次在所述第一阻挡层上方形成第一籽铜层和第一铜金属化层；依次在所述第二阻挡层上方形成第二籽铜层和第二铜金属化层；依次在所述第三阻挡层上方形成第三籽铜层和第三铜金属化层；
其中，在形成所述第一阻挡层之后，并在形成所述第一籽铜层之前，还包括：在所述第一阻挡层上方形成第一增强层，或者，在形成所述第一籽铜层之后，在形成所述第一铜金属化层之前，还包括：在所述第一籽铜层上方形成第一增强层，或者，在形成所述第一铜金属化层之后，还包括：在所述第一铜金属化层上方形成第一增强层；
在形成所述第二阻挡层之后，并在形成所述第二籽铜层之前，还包括：在所述第二阻挡层上方形成第二增强层，或者，在形成所述第二籽铜层之后，在形成所述第二铜金属化层之前，还包括：在所述第二籽铜层上方形成第二增强层，或者，在形成所述第二铜金属化层之后，还包括：在所述第二铜金属化层上方形成第二增强层；
在形成所述第三阻挡层之后，并在形成所述第三籽铜层之前，还包括：在所述第三阻挡层上方形成第三增强层，或者，在形成所述第三籽铜层之后，在形成所述第三铜金属化层之前，还包括：在所述第三籽铜层上方形成第三增强层，或者，在形成所述第三铜金属化层之后，还包括：在所述第三铜金属化层上方形成第三增强层。
12.根据权利要求11所述的制作方法，其特征在于，形成所述增强层，具体包括：
在所述籽铜层上方形成初始增强层，或者在所述阻挡层上方形成初始增强层，或者，在所述铜金属化层上方形成初始增强层；
对所述初始增强层进行刻蚀，以形成预定图案的增强层；
或者，
在所述籽铜层上方进行光刻胶造型，以在所述籽铜层上方形成光刻图案；
在未被所述光刻胶覆盖的所述籽铜层和所述光刻胶上方形成增强层；
剥离所述光刻胶以及位于所述光刻胶上方的增强层，以在所述籽铜层的上方形成预定图案的增强层；
或者，
在所述阻挡层上方进行光刻胶造型，以在所述阻挡层上方形成光刻图案；
在未被所述光刻胶覆盖的所述阻挡层和所述光刻胶上方形成增强层；
剥离所述光刻胶以及位于所述光刻胶上方的增强层，以在所述阻挡层的上方形成预定图案的增强层；
或者，
在所述铜金属化层上方进行光刻胶造型，以在所述铜金属化层上方形成光刻图案；
在未被所述光刻胶覆盖的所述铜金属化层和所述光刻胶上方形成增强层；
剥离所述光刻胶以及位于所述光刻胶上方的增强层，以在所述铜金属化层的上方形成预定图案的增强层；
其中，所述增强层为所述第一增强层或所述第二增强层或所述第三增强层。
13.根据权利要求11或12所述的制作方法，其特征在于，在形成所述第三阻挡层之前，还包括：在所述掺杂区域上方形成金半接触层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410213221.7A CN103956352B (zh) | 2014-05-20 | 2014-05-20 | 功率半导体芯片的铜金属化结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410213221.7A CN103956352B (zh) | 2014-05-20 | 2014-05-20 | 功率半导体芯片的铜金属化结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103956352A CN103956352A (zh) | 2014-07-30 |
| CN103956352B true CN103956352B (zh) | 2016-06-29 |
Family
ID=51333605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410213221.7A Active CN103956352B (zh) | 2014-05-20 | 2014-05-20 | 功率半导体芯片的铜金属化结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103956352B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114334681A (zh) * | 2021-12-31 | 2022-04-12 | 江苏芯德半导体科技有限公司 | 一种六面包覆的扇出型芯片封装方法和封装结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165524A (zh) * | 2013-04-03 | 2013-06-19 | 株洲南车时代电气股份有限公司 | 一种igbt芯片及其正面铜金属化结构的制作方法 |
| CN103426861A (zh) * | 2012-05-15 | 2013-12-04 | 英飞凌科技股份有限公司 | 功率半导体的可靠区域接合件 |
-
2014
- 2014-05-20 CN CN201410213221.7A patent/CN103956352B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426861A (zh) * | 2012-05-15 | 2013-12-04 | 英飞凌科技股份有限公司 | 功率半导体的可靠区域接合件 |
| CN103165524A (zh) * | 2013-04-03 | 2013-06-19 | 株洲南车时代电气股份有限公司 | 一种igbt芯片及其正面铜金属化结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103956352A (zh) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210119042A1 (en) | Methods of Reducing the Electrical and Thermal Resistance of SIC Substrates and Device Made Thereby | |
| CN106549009A (zh) | 层叠式半导体器件结构及其制作方法 | |
| US10319595B2 (en) | Reverse conducting IGBT device and manufacturing method therefor | |
| US8236639B2 (en) | Semiconductor device manufacturing method | |
| EP2965352B1 (en) | Method for manufacturing a bond pad arrangement for a vertical power mosfet | |
| CN103165524B (zh) | 一种igbt芯片及其正面铜金属化结构的制作方法 | |
| CN104183578A (zh) | 具有集成裂缝传感器的半导体部件以及用于检测半导体部件中裂缝的方法 | |
| WO2006035877A1 (ja) | 半導体装置 | |
| US8324686B2 (en) | Semiconductor device and method for manufacturing | |
| JP2008306196A (ja) | 融合金属層を使用しているオン抵抗の低い電力用ｆｅｔ | |
| CN110993683B (zh) | 一种功率半导体器件及其制作方法 | |
| CN103956352B (zh) | 功率半导体芯片的铜金属化结构及其制作方法 | |
| CN103325768B (zh) | 有电流测量单元的集成功率晶体管电路装置及其制造方法 | |
| US9698103B2 (en) | Semiconductor device and manufacturing method therefor | |
| CN104051518A (zh) | 形成hemt半导体装置及其结构的方法 | |
| CN101273462A (zh) | 带有改进的接触焊盘的半导体器件及其制造方法 | |
| US10373945B2 (en) | Semiconductor device having electro-static discharge protection structure | |
| CN106486553A (zh) | 高压氮化镓肖特基二极管 | |
| CN103956349B (zh) | 功率半导体芯片的铜金属化结构及其制作方法 | |
| KR20070073235A (ko) | 고전압 소자 및 그의 제조방법 | |
| US9754859B2 (en) | Semiconductor device | |
| US9466688B2 (en) | Semiconductor device with multilayer contact and method of manufacturing the same | |
| EP2432023B1 (en) | Method of manufacturing a trench gate semiconductor device | |
| CN106876482A (zh) | 基于垂直沟道的mesfet器件及其制备方法 | |
| CN103985685B (zh) | 功率半导体芯片的铜金属化结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200930 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right |