Nothing Special   »   [go: up one dir, main page]

CN103715245B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103715245B
CN103715245B CN201310329317.5A CN201310329317A CN103715245B CN 103715245 B CN103715245 B CN 103715245B CN 201310329317 A CN201310329317 A CN 201310329317A CN 103715245 B CN103715245 B CN 103715245B
Authority
CN
China
Prior art keywords
layer
sls
semiconductor device
cushion
cushions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310329317.5A
Other languages
English (en)
Other versions
CN103715245A (zh
Inventor
石黑哲郎
山田敦史
中村哲
中村哲一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103715245A publication Critical patent/CN103715245A/zh
Application granted granted Critical
Publication of CN103715245B publication Critical patent/CN103715245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供半导体装置，所述半导体装置包括：形成在衬底上的缓冲层；形成在缓冲层上的SLS(应变层超晶格)缓冲层；形成在SLS缓冲层上并且由半导体材料形成的电子渡越层；以及形成在电子渡越层上并且由半导体材料形成的电子供给层。此外，缓冲层由AlGaN形成并且包括具有不同Al组成比的两层或更多层，SLS缓冲层通过将包括AlN的第一晶格层和包括GaN的第二晶格层交替地层叠而形成，并且缓冲层中的各层中与SLS缓冲层接触的一层中的Al组成比大于或等于SLS缓冲层中的Al有效组成比。

Description

半导体装置
技术领域
文中所讨论的实施方案涉及半导体装置。
背景技术
氮化物半导体如GaN、AlN、InN等以及其混合晶体的材料可以具有宽的带隙，使得被用作高功率电子器件或短波长发光器件。其中，已经研究和开发了场效应晶体管(FET)的技术，尤其是作为高功率器件的高电子迁移率晶体管(HEMT)(参见例如日本公开特许公报No.2002-359256)。
使用这种氮化物半导体的HEMT被用于高功率和高效率放大器、高功率开关器件等。
在使用这种氮化物半导体的HEMT中，氮化铝镓/氮化镓(AlGaN/GaN)异质结构形成在衬底上，以使得其GaN层可以用作电子渡越层。此外，衬底可由蓝宝石、碳化硅(SiC)、氮化镓(GaN)、硅(Si)等形成。
在氮化物半导体中，例如，GaN由于其较高的耐压特性而具有优异的电子特性，这归因于GaN较高的饱和电子速度和较宽的带隙。此外，GaN具有纤维锌矿型晶体结构，以使得其在平行于c轴的<0001>方向上具有极性。
此外，当形成AlGaN/GaN异质结构时，在AlGa层中，由于AlGaN和GaN之间的晶格畸变，可激发压电极化。因此，在通道的界面(边界表面)附近可产生高浓度二维电子气体(2DEG)。结果，使用GaN的HEMT被认为具有作为高频电源器件的前景。
在使用氮化物半导体的HEMT中，通过使用大且廉价的硅衬底作为衬底，可大大降低成本。因此，可以以较低的成本提供使用氮化物半导体的HEMT。硅衬底是导电的。因此，当使用这种硅衬底时，可以在硅衬底上形成具有较高绝缘性能的氮化物层，并且可以在氮化物层上形成氮化物半导体层如电子渡越层。
然而，由于硅和氮化物之间晶格常数和热膨胀系数的差异，在衬底或氮化物半导体层上可能形成弯曲或裂纹。因此，可能难以形成具有较高绝缘性能的厚的氮化物层。结果，在衬底-栅极方向上的漏电流可能增加，并且难以确保垂直方向(即，衬底的厚度方向)上足够的耐压。
作为在硅衬底上形成厚的氮化物层同时控制弯曲或裂纹产生的方法，已知的技术是以多个循环交替地形成GaN基薄膜和AlN基薄膜而形成应变层超晶格(SLS)缓冲层(参见例如日本公开特许公报No.2012-23314和No.2007-67077)。
在SLS缓冲层中，通过形成均被包括在超晶格中并且具有小于或等于其临界膜厚度的厚度的GaN基薄膜和AlN基薄膜，可以形成厚的氮化物层，同时控制在膜形成期间由于晶格常数的差异导致的弯曲和裂纹的产生。
此外，在SLS缓冲层中，通过将大的压缩应变容纳在SLS缓冲层的膜中，当在膜形成之后温度下降时，可以产生穿过氮化物层的实体的另一大的压缩应变。如上所述，通过形成SLS缓冲层，可以增大具有较宽带隙和较高绝缘性能的AlN层的厚度。因此，可以改善垂直方向上的耐压。
发明内容
根据本发明的一方面，一种半导体装置包括：衬底；形成在衬底上的缓冲层；形成在缓冲层上的SLS(应变层超晶格)缓冲层；形成在SLS缓冲层上并且由半导体材料形成的电子渡越层；以及形成在电子渡越层上并且由半导体材料形成的电子供给层。此外，缓冲层由AlGaN形成并且包括具有不同Al组成比的两层或更多层，SLS缓冲层通过将包括AlN的第一晶格层和包括GaN的第二晶格层交替地层叠而形成，并且在缓冲层中的各层中与SLS缓冲层接触的一层中的Al组成比大于或等于SLS缓冲层中的Al有效组成比。
附图说明
图1是示出根据本发明第一实施方案的半导体装置的一个示例性结构；
图2示出一个示例性SLS缓冲层；
图3是示出在衬底-栅极方向上的漏电流特性的示例性曲线图；
图4A和4B示出为获得图3的漏电流特性而制造的样品；
图5是示出GaN层的表面状态的示例性曲线图；
图6A和6B示出根据第一实施方案的半导体装置的示例性制造步骤；
图7示出根据第一实施方案的半导体装置的一种示例性构造；
图8A和8B示出根据第一实施方案的半导体装置的一种示例性构造；
图9示出根据本发明的第二实施方案的分立封装的半导体装置；
图10示出根据第二实施方案的电源装置的一种示例性电路图；以及
图11示出根据第二实施方案的高功率放大器的一种示例性构造。
具体实施方式
根据相关的现有技术，即使使用了SLS缓冲层，也可能由于SLS缓冲层中的层叠层的干扰而产生漏电流。结果，可能不能获得期望的耐压。此外，压缩应变可能不被容纳在SLS缓冲层内。因此，可能产生弯曲或裂纹。
为了克服上述问题，作为利用包括GaN等作为半导体材料的氮化物半导体的半导体装置例如场效应晶体管，期望的是提供一种能在衬底上形成较厚的氮化物层并且能降低衬底-栅极方向上的漏电流的半导体装置。
本文中描述了本发明的实施方案。在说明书中，可以重复使用相同的附图标记以描述相同的元件等，并且可省略重复的描述。
第一实施方案
半导体装置
接下来，描述根据第一实施方案的半导体装置。文中示例性地描述的根据第一实施方案的半导体装置是具有AlGaN/GaN单异质结构的HEMT。
如图1所示，在根据第一实施方案的半导体装置中，成核层11、第一缓冲层21、第二缓冲层22、第三缓冲层23、SLS缓冲层30、电子渡越层41、电子供给层42、以及盖层43依次地形成在衬底10上。
此外，栅电极51、源电极52、以及漏电极53形成在盖层43上。此外，在本实施方案中，第一缓冲层21、第二缓冲层22和第三缓冲层23可以被共同描述为缓冲层20。
衬底10可以由硅(Si)、碳化硅(SiC)、蓝宝石、氮化镓(GaN)等形成。在本实施方案中，使用Si(111)衬底。包括从成核层11到SLS缓冲层30的各层的氮化物层、电子渡越层41、电子供给层42、盖层43等通过金属有机气相外延(MOVPE)或分子束外延(MBE)形成。
在本实施方案中，MOVPE用于形成从成核层11到SLS缓冲层30、电子渡越层41、电子供给层42、盖层43等的氮化物层。
成核层11由厚度约为200nm的AlN层形成。
在缓冲层20中，第一缓冲层21的组成是AlXGa1-XN，第二缓冲层22的组成是AlYGa1- YN，第三缓冲层23的组成是AlZGa1-ZN，以使得满足关系1＞X＞Y＞Z＞0。
具体地，第一缓冲层21由Al0.8Ga0.2N形成，第二缓冲层22由Al0.5Ga0.5N形成，第三缓冲层23由Al0.3Ga0.7N形成。
正如所描述的那样，第一缓冲层21、第二缓冲层22和第三缓冲层23形成为使得随着到衬底10的距离的增加，Al的组成比依次降低。
在本实施方案中，术语“Al的组成比”是指Al原子(的数量)与Al原子和Ga原子(的数量)之和的比。而且，值X、Y和Z是指对应的“Al的组成比”。
此外，缓冲层20形成为使得第一缓冲层21、第二缓冲层22和第三缓冲层23的累计(共同的)膜厚(即，缓冲层20的厚度)在500nm到1000nm的范围内。在本实施方案中，缓冲层20形成为使得缓冲层20的厚度大约为800nm。
如图2所示，SLS缓冲层30通过将成为第一晶格层31的AlN层和成为第二晶格层32的GaN层交替地层叠而形成。AlN在a轴和c轴上的晶格常数分别为和GaN在a轴和c轴上的晶格常数分别为和因此，AlN和GaN的晶格常数彼此不同。
在本实施方案中，第一晶格层31形成为具有大于或等于0.5nm并且小于或等于10nm的厚度。第二晶格层32形成为具有大于或等于10nm并且小于或等于40nm的厚度。此外，第一晶格层31和第二晶格层32形成为使得第二晶格层32的厚度与第一晶格层31的厚度的比大于或等于4并且小于或等于20。
此外，文中的术语“Al有效组成比”是指包括在SLS缓冲层30中的Al组成比(即，Al(原子)的数量与Al和Ga(原子)的数量之和的比)。在本实施方案中，为了方便起见，当第一晶格层31的厚度与第一晶格层31和第二晶格层32的厚度之和的比指定为“P”时，SLS缓冲层30的Al的有效组成可以描述(表示)为“AlPGa1-PN”。
在本实施方案中，通过对成为第一晶格层31的具有5nm厚度的AlN层和成为第二晶格层32的具有20nm厚度的GaN层进行100次循环的交替层叠而形成SLS缓冲层30。通过这样做，SLS缓冲层30形成为使得SLS缓冲层30的总厚度为2500nm。因此，包括在SLS缓冲层30中的AlN层的层叠厚度为500nm。在这种情况下，SLS缓冲层30中的Al的有效组成为Al0.2Ga0.8N，并且在SLS缓冲层30中的Al有效组成比为0.2。
此外，当SLS缓冲层30的厚度过薄时，具有较高绝缘性能的氮化物层的层叠厚度薄。当SLS缓冲层30的厚度过厚时，当在膜形成之后温度下降时，衬底可能由于SLS缓冲层30中的膜收缩而破裂。因此，理想的是SLS缓冲层30的厚度大于或等于1000nm并且小于或等于3000nm。
在本实施方案中，SLS缓冲层30形成为使得在第三缓冲层23中的Al有效组成比大于或等于在SLS缓冲层30中的Al的有效组成(即Z≥P＞0)。
此外，可基于彼此不同的AlGaN组成形成第一晶格层31和第二晶格层32。在这种情况下，当第一晶格层31的组成指定为“AlRGa1-RN”并且第二晶格层32的组成指定为“AlsGa1- SN”时，满足关系R＞S。
此外，为了控制(减少)SLS缓冲层30中的载流子的产生并且增大SLS缓冲层30的电阻，SLS缓冲层30可掺杂有杂质元素如Fe、Mg、C等。在这种情况下，理想的是并非在整个SLS缓冲层30中而是仅在第一晶格层31或第二晶格层30中的一个中掺杂有杂质元素。
此外，在SLS缓冲层30中，由于在第一晶格层31和第二晶格层32之间的带不连续性，所以可能在成为具有较窄带隙的GaN层的第二晶格层32的界面附近产生载流子。
因此，理想的是全部的第二晶格层32掺杂有杂质元素如Fe、Mg、C等，或者在第二晶格层32中的接近第一晶格层31和第二晶格层32之间界面的区域掺杂有杂质元素如Fe、Mg、C等(包括其任意组合)。
此外，理想的是如上所述的那样注入(掺杂)到SLS缓冲层30中的杂质元素如Fe、Mg、C等的浓度在1×1018cm-3到1×1020cm-3的范围中。在本实施方案中，Fe作为杂质元素以1×1019cm-3的浓度被注入到SLS缓冲层30中。
电子渡越层41由具有从500nm到1000nm厚度范围的GaN层形成。电子供给层42由具有约为20nm厚度的AlGaN层形成。通过这样做，在电子渡越层41的接近电子渡越层41和电子供给层42之间界面的区域中形成2DEG 41a(参见图1)。
此外，电子供给层42由具有Al组成比小于或等于0.3的AlGaN形成，以使得避免由于晶格失配而导致晶质的减少。此外，盖层43由具有约为5nm厚度的n-GaN层形成。
栅电极51、源电极52、以及漏电极53形成在盖层43上。
在本实施方案中，可以增加包括在衬底10和电子渡越层41之间的缓冲层20、SLS缓冲层30等的氮化物层的厚度。因此，可以减小在衬底-栅极方向上的漏电流。
半导体装置等的特性
接下来，参照图3描述了根据本实施方案的半导体装置的漏电流。图3是示出包括根据本实施方案的氮化物层的半导体装置的漏电流特性3A并且示出包括常规氮化物层的半导体装置的漏电流特性3B的曲线图。
包括根据本实施方案的氮化物层的半导体装置的漏电流特性3A是指具有如图4A所示的根据本实施方案的半导体装置中的直到衬底10上的电子渡越层41的层的半导体装置的漏电流特性。
具体地，成核层11、第一缓冲层21、第二缓冲层22、第三缓冲层23、SLS缓冲层30以及电子渡越层41形成在衬底10上，并且通过将电极111和电极112分别接触到衬底10的后表面和电子渡越层41的后表面来测量漏电流。
此外，作为衬底10，使用硅衬底，并且成核层11由具有200nm厚度的AlN层形成。第一缓冲层21由具有100nm厚度的Al0.8Ga0.2N形成，第二缓冲层22由具有200nm厚度的Al0.5Ga0.5N形成，第三缓冲层23由具有500nm厚度的Al0.3Ga0.7N形成。
通过这样做，包括第一缓冲层21、第二缓冲层22和第三缓冲层23的缓冲层20的总厚度为800nm。
通过对成为第一晶格层31的具有2nm厚度的AlN层和成为第二晶格层32的具有20nm厚度的GaN层进行90次循环的交替层叠而形成SLS缓冲层30。通过这样做，SLS缓冲层30的厚度约为2000nm。电子渡越层41由具有1200nm厚度的GaN层形成。
通过将电极111和电极112分别接触到衬底10的后表面和电子渡越层41的后表面，并且在电极111和电极112之间施加电压来测量漏电流。在图3的漏电流特性3A中表明了测量结果。
包括常规氮化物层的半导体装置的漏电流特性3B是指具有如图4B所示的在成核层11和SLS缓冲层30之间形成的一个缓冲层921的半导体装置的漏电流特性。具体地，成核层11、缓冲层921、SLS缓冲层30以及电子渡越层41形成在衬底10上，并且通过将电极111和电极112分别接触到衬底10的后表面和电子渡越层41的后表面来测量漏电流。
缓冲层921由具有50nm厚度的Al0.3Ga0.7N层形成。此外，除了形成缓冲层921而不是形成第一缓冲层21、第二缓冲层22和第三缓冲层23之外，图4B的结构与图4A的结构相同。通过将电极111和112分别接触到衬底10的后表面和电子渡越层41的后表面，并且在电极111和电极112之间施加电压来测量漏电流。在图3的漏电流特性3B中表明了测量结果。
如图3所示，在相同的施加电压下，包括根据本实施方案形成的氮化物层的半导体装置的漏电流特性3A低于包括常规氮化物层的半导体装置的漏电流特性3B。因此，与常规半导体装置相比，根据本实施方案的半导体装置在衬底-栅极方向上的漏电流可以减少得更多。
图5示出经测量的半导体的衬底的弯曲值(即，在高度方向上的变化)，其中在衬底10上形成上至电子渡越层41的层。图5示出包括根据本实施方案的氮化物层的半导体中的衬底的表面形状5A，并且示出在包括常规氮化物层的半导体中的衬底的表面形状5B。
在此处，“在包括根据本实施方案的氮化物层的半导体中的衬底的表面形状5A”是指除电极111和电极112之外如图4A所示的半导体中的电子渡越层41的表面形状。此外，“在包括常规氮化物层的半导体中的衬底的表面形状5B”是指除电极111和电极112之外如图4B所示的半导体中的电子渡越层41的表面形状。
如图5所示，在包括根据本实施方案的氮化物层的半导体中的衬底的表面形状5A在高度上的差异小于200μm。另一方面，在包括常规氮化物层的半导体中的衬底的表面形状5B在高度上的差异为约350μm。
因此，与常规半导体装置中的弯曲相比，根据本实施方案的半导体装置中的弯曲可得以减小。
制造半导体装置的方法
参照图6A和6B描述根据本实施方案的半导体装置的制造方法。
首先，如图6A所示，在衬底10上依次地并且层叠地形成成核层11、第一缓冲层21、第二缓冲层22、第三缓冲层23、SLS缓冲层30、电子渡越层41、电子供给层42和盖层43。
具体地，首先，在氢气氛中将衬底10加热几分钟。之后，通过使用MOVPE的外延生长在衬底10上依次地形成成核层11、第一缓冲层21、第二缓冲层22、第三缓冲层23、SLS缓冲层30、电子渡越层41、电子供给层42和盖层43。通过这样做，可以在电子渡越层41的接近电子渡越层41和电子供给层42之间界面的区域中形成2DEG 41a。
在使用MOVPE的外延生长阶段，使用三甲基镓(TMG)作为Ga的源气体，使用三甲基铝(TMA)作为Al的源气体，并且使用氨气(NH3)作为N的源气体。此外，当注入Fe作为杂质元素时，使用环戊二烯基铁(Cp2Fe，又名二茂铁)作为Fe的源气体。此外，当注入Mg作为杂质元素时，使用环戊二烯基镁(Cp2Mg)作为Mg的源气体。使用H2作为载气将每种源气体提供到MOVPE装置的室中。
衬底10可由蓝宝石、硅(Si)、碳化硅(SiC)等形成。在本实施方案中，例如使用硅(Si)衬底。
成核层11由具有从100nm到200nm厚度范围的AlN层形成。
第一缓冲层21由具有约100nm厚度的Al0.8Ga0.2N形成，第二缓冲层22由具有约200nm厚度的Al0.5Ga0.5N形成，第三缓冲层23由具有约500nm厚度的Al0.3Ga0.7N形成。
SLS缓冲层30通过对AlN层和GaN层进行100次循环的交替层叠而形成。在此处，AlN层成为第一晶格层31并且具有5nm厚度，GaN层成为第二晶格层32并且具有20nm厚度。此外，可以将杂质元素如Fe、Mg、C等可以注入到SLS缓冲层30的一部分中。在这种情况下，当注入Fe和Mg作为杂质元素时，杂质元素的源气体通过鼓泡而被气化，并且被供应到MOVPE装置的室中。
当注入C作为杂质元素时，通过调整第III族源气体如TMG或TMA的供应量与第V族源气体的供应量之比(V/III比)，可以调节注入到SLS缓冲层30中的C的浓度。具体地，通过降低V/III比(即，通过相对地增加第III族源气体的供应量)，可以增加SLS缓冲层30中的C浓度。
电子渡越层41由GaN形成以具有在500nm到1000nm范围中的厚度。这是因为理想的是电子渡越层41具有大于或等于预定厚度的厚度以避免由于位错等导致的电子浓度和迁移率降低。
当在例如MOVPE装置的室中的压力大于或等于60KPa并且V/III比大于或等于10000的条件下，通过外延生长形成电子渡越层41时，电子渡越层41可形成为具有较高品质和较低杂质浓度的GaN膜。
电子供给层42由具有约20nm厚度的AlGaN层形成。此外，电子供给层42由具有Al组成比小于或等于0.3的AlGaN形成以避免由于晶格失配而导致的晶质减少。
盖层43由具有约5nm厚度的n-GaN层形成。
接下来，如图6B所示，在盖层43上形成栅电极51、源电极52和漏电极53。
具体地，首先，将抗蚀剂涂在盖层43上。然后，通过使用曝光装置实施曝光工艺和显影工艺而形成抗蚀剂图案，该抗蚀剂图案具有与待形成的源电极52和漏电极53的区域对应的开口。之后，通过真空蒸镀形成由Ti/Al(膜厚：Ti：100nm以及Al：300nm)形成的金属层叠膜。
然后，将抗蚀剂图案和在抗蚀剂图案上形成的金属层叠膜浸渍在有机溶剂中以便被去除(剥离)。通过这样做，使用留下的金属层叠膜形成源电极52和漏电极53。然后，以约600℃(摄氏度)的温度实施快速热退火(RTA)以形成欧姆接触。
此外，之后，将另一抗蚀剂涂在盖层43上。然后，通过使用曝光装置实施曝光工艺和显影工艺形成抗蚀剂图案，该抗蚀剂图案具有与待形成栅电极51的区域对应的开口。
之后，通过真空蒸镀形成由Ni/Au(膜厚：Ni：50nm且Au：300nm)形成的金属层叠膜。然后，将抗蚀剂图案和在抗蚀剂图案上形成的金属层叠膜浸渍在有机溶剂中以便被去除(剥离)。通过这样做，使用留下的金属层叠膜形成栅电极51。
通过这样做，可以制造根据本实施方案的半导体装置。
本实施方案的另一半导体装置
在上述描述中，描述了本实施方案中的半导体装置中的缓冲层20包括第一缓冲层21、第二缓冲层22和第三缓冲层23的情况。然而，根据本实施方案，理想的是缓冲层20包括彼此具有不同组成的至少两个AlGaN层。
例如，如图7所示，缓冲层20可以仅包括第一缓冲层21和第二缓冲层22。在这种情况下，类似于上述情况，当第一缓冲层21的组成为AlXGa1-XN并且第二缓冲层22的组成为AlYGa1-YN时，满足关系1＞X＞Y＞0。
此外，缓冲层20可以包括彼此具有不同组成的四个或更多个AlGaN层。在这种情况下，按照Al组成比从衬底10侧到SLS缓冲层30侧增加的顺序形成(布置)彼此具有不同组成的四个或更多个AlGaN层。
此外，在这种情况下，缓冲层20形成为使得缓冲层20中的最上层(即，包括在缓冲层20中的靠近(接触)SLS缓冲层30的层)中的Al组成比大于SLS缓冲层30中的Al有效组成比。
此外，缓冲层20可以形成为使得按照Al组成比从衬底10侧到SLS缓冲层30侧逐渐减小(即，Al组成比是倾斜的)的顺序形成(布置)缓冲层20的彼此具有不同组成的各AlGaN层。同样地，在这种情况下，在缓冲层20中的最上层中的Al组成比大于SLS缓冲层30中的Al有效组成比。
此外，在本实施方案中，如图8A所示，通过去除盖层43和电子供给层42的一部分，可以在栅电极51的正下方形成凹槽61，以使得栅电极51形成在凹槽61中。通过这样做，可以去除在栅电极51正下方的2DEG 41a并且可以实现常断操作。
此外，如图8B所示，可以在盖层43和栅电极51之间形成p-GaN层62。通过这样做，类似地，可以去除在栅电极51正下方的2DEG 41a并且实现常断操作。
第二实施方案
接下来，描述第二实施方案。在本实施方案中，描述(提供)了半导体装置、电源装置和高频放大器。
文中本实施方案的半导体装置是指根据第一实施方案的分立封装的半导体装置。图9示意性地示出分立封装的半导体装置的内部。然而，电极的布置不同于第一实施方案中的图(例如，图1)所示出的电极的布置。
首先，利用划片(singulation)，通过切割根据第一实施方案制造的半导体装置来形成使用GaN基半导体材料的HEMT半导体芯片410。然后，用管芯粘合剂如焊料将半导体芯片410固定在引线框420上。在此处，半导体芯片410对应于第一实施方案中的半导体装置。
接下来，使用接合线431将栅电极411连接到栅极引线421，使用接合线432将源电极412连接到源极引线422，使用接合线433将漏电极413连接到漏极引线423。在此处，接合线431、432和433由金属材料形成。此外，在本实施方案中，栅电极411是指连接到根据第一实施方案的半导体装置中的栅电极51的栅电极焊垫。
类似地，源电极412是指连接到根据第一实施方案的半导体装置中的源电极52的源电极焊垫。漏电极413是指连接到根据第一实施方案的半导体装置中的漏电极53的漏电极焊垫。
接下来，通过传递模制方法以模制树脂440实施树脂密封。通过这样做，使得制造使用GaN基半导体材料的HEMT的分立封装的半导体装置成为可能。
接下来，描述根据本实施方案的电源装置和高频放大器。根据本实施方案的电源装置和高频放大器是指使用根据第一实施方案的半导体装置的电源装置和高频放大器。
首先，参照图10，描述根据本实施方案的电源装置。电源装置460包括高压一次电路461、低压二次电路462，以及设置在一次电路461和二次电路462之间的变压器463。
一次电路461包括交流(AC)电源464、所谓的“桥式整流电路”465、多个开关器件(在图10的示例中有四个开关器件)466、单开关器件467等。二次电路462包括多个开关器件(在图10的示例中有三个开关器件)468等。
在图10的示例中，根据第一实施方案的半导体装置用作开关器件466和467。此处，期望的是在一次电路461中的开关器件466和开关器件467是常断型半导体。使用由硅形成的普通金属绝缘体半导体场效应晶体管(MISFET)作为在二次电路462中使用的开关器件468。
接下来，参照图11，描述根据本实施方案的高频放大器。根据本实施方案的高频放大器470可以被用作例如用于移动电话的基站的高功率放大器。高频放大器470包括数字预失真电路471、混频器472、功率放大器473和定向耦合器474。
数字预失真电路471对输入信号的非线性失真进行补偿。混频器472将AC信号和被补偿非线性失真的输入信号进行混合。功率放大器473将与AC信号混合的输入信号进行放大。
在图11的示例中，功率放大器473包括根据第一实施方案的半导体装置。定向耦合器474对输入信号和输出信号等实施监测。在图11的电路中，通过开关操作，可以通过混频器472将输入信号与AC信号混合并且传输到数字预失真电路471。

Claims (19)

1.一种半导体装置，包括：
衬底；
形成在所述衬底上的缓冲层；
形成在所述缓冲层上的SLS(应变层超晶格)缓冲层；
形成在所述SLS缓冲层上并且由半导体材料形成的电子渡越层；和
形成在所述电子渡越层上并且由半导体材料形成的电子供给层；
其中所述缓冲层包括具有不同Al组成比的两层或更多层的AlGaN层，所述缓冲层的两层或更多层的AlGaN层按照Al组成比从衬底侧到SLS缓冲层侧减小的顺序来布置，
其中所述SLS缓冲层通过交替地层叠包含AlN的第一晶格层和包含GaN的第二晶格层来形成，以及
其中所述缓冲层的两层或更多层的AlGaN层中与所述SLS缓冲层接触的一层的Al组成比大于或等于所述SLS缓冲层的Al有效组成比，其中
所述Al有效组成比定义为所述第一晶格层的厚度相对所述第一晶格层和所述第二晶格层的厚度之和的比。
2.根据权利要求1所述的半导体装置，
其中所述缓冲层的厚度大于或等于500nm且小于或等于1000nm。
3.根据权利要求1或2所述的半导体装置，还包括：
形成在所述衬底和所述缓冲层之间的成核层，
其中所述成核层由AlN形成。
4.根据权利要求1或2所述的半导体装置，
其中所述缓冲层包括具有不同Al组成比的三个层。
5.根据权利要求1或2所述的半导体装置，
其中当用AlRGa1-RN表示所述第一晶格层的组成并且用AlSGa1-SN表示所述第二晶格层的组成时，满足式R＞S。
6.根据权利要求1或2所述的半导体装置，
其中所述第一晶格层由AlN形成，所述第二晶格层由GaN形成。
7.根据权利要求1或2所述的半导体装置，
其中所述第一晶格层的厚度大于或等于0.5nm且小于或等于10nm，所述第二晶格层的厚度大于或等于10nm且小于或等于40nm。
8.根据权利要求1或2所述的半导体装置，
其中所述第二晶格层的厚度与所述第一晶格层的厚度之比大于或等于4且小于或等于20。
9.根据权利要求1或2所述的半导体装置，
其中所述SLS缓冲层的厚度大于或等于1000nm且小于或等于3000nm。
10.根据权利要求1或2所述的半导体装置，
其中所述SLS缓冲层掺杂有选自Fe、Mg和C中的至少一种杂质元素。
11.根据权利要求10所述的半导体装置，
其中用于掺杂所述SLS缓冲层的所述杂质元素的浓度在1×1018cm-3至1×1020cm-3的范围内。
12.根据权利要求1或2所述的半导体装置，
其中所述衬底是硅衬底。
13.根据权利要求1或2所述的半导体装置，
其中所述缓冲层、所述SLS缓冲层、所述电子渡越层以及所述电子供给层是通过MOVPE(金属有机气相外延)形成的。
14.根据权利要求1或2所述的半导体装置，
其中所述电子渡越层由包含GaN的材料形成。
15.根据权利要求1或2所述的半导体装置，
其中所述电子供给层由包含AlGaN的材料形成。
16.根据权利要求1或2所述的半导体装置，
其中在所述电子供给层上形成有栅电极、源电极和漏电极。
17.根据权利要求1或2所述的半导体装置，还包括：
形成在所述电子供给层上的盖层，
其中所述盖层由包含n-GaN的材料形成。
18.一种电源装置，包括：
根据权利要求1或2所述的半导体装置。
19.一种放大器，包括：
根据权利要求1或2所述的半导体装置。
CN201310329317.5A 2012-09-28 2013-07-31 半导体装置 Active CN103715245B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012218251A JP2014072431A (ja) 2012-09-28 2012-09-28 半導体装置
JP2012-218251 2012-09-28

Publications (2)

Publication Number Publication Date
CN103715245A CN103715245A (zh) 2014-04-09
CN103715245B true CN103715245B (zh) 2017-06-06

Family

ID=50384329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310329317.5A Active CN103715245B (zh) 2012-09-28 2013-07-31 半导体装置

Country Status (4)

Country Link
US (1) US9184241B2 (zh)
JP (1) JP2014072431A (zh)
CN (1) CN103715245B (zh)
TW (1) TWI518899B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236477B (zh) * 2013-04-19 2015-08-12 安徽三安光电有限公司 一种led外延结构及其制备方法
US9093511B2 (en) * 2013-07-17 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having high breakdown voltage and method of making the same
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015070064A (ja) 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
CN105637620B (zh) * 2013-11-06 2018-11-20 夏普株式会社 氮化物半导体
US9123637B2 (en) * 2013-12-30 2015-09-01 Enkris Semiconductor, Inc. Semiconductor epitaxial structure and method for forming the same
KR102188493B1 (ko) * 2014-04-25 2020-12-09 삼성전자주식회사 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
JP6311480B2 (ja) * 2014-06-24 2018-04-18 富士通株式会社 化合物半導体装置及びその製造方法
JP2016035949A (ja) * 2014-08-01 2016-03-17 日本電信電話株式会社 窒化物半導体装置の製造方法
US9627530B2 (en) 2014-08-05 2017-04-18 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
TWI546959B (zh) * 2015-01-21 2016-08-21 國立交通大學 高速電晶體
US20160276472A1 (en) * 2015-03-17 2016-09-22 Hermes-Epitek Corp. Semiconductor Device and Manufacturing Method Thereof
TW201637078A (zh) * 2015-04-01 2016-10-16 環球晶圓股份有限公司 半導體元件
TWI552948B (zh) * 2015-06-05 2016-10-11 環球晶圓股份有限公司 半導體元件
JP6759886B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
US10204778B2 (en) 2016-12-28 2019-02-12 QROMIS, Inc. Method and system for vertical power devices
JP6781095B2 (ja) * 2017-03-31 2020-11-04 エア・ウォーター株式会社 化合物半導体基板
CN107180899B (zh) * 2017-07-21 2023-11-14 广东工业大学 一种深紫外led
JP7271101B2 (ja) * 2017-09-06 2023-05-11 クアーズテック株式会社 窒化物半導体エピ基板
CN109300855A (zh) * 2018-10-17 2019-02-01 湘能华磊光电股份有限公司 提高生长质量的led外延生长方法
CN109830536A (zh) * 2018-12-20 2019-05-31 厦门市三安集成电路有限公司 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法
TWI730494B (zh) * 2019-11-06 2021-06-11 錼創顯示科技股份有限公司 半導體結構
US11742390B2 (en) * 2020-10-30 2023-08-29 Texas Instruments Incorporated Electronic device with gallium nitride transistors and method of making same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP3548735B2 (ja) 2001-06-29 2004-07-28 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
US7138648B2 (en) 2003-12-17 2006-11-21 Palo Alto Research Center Incorporated Ultraviolet group III-nitride-based quantum well laser diodes
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
JP2007067077A (ja) 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
JP4670055B2 (ja) * 2006-03-20 2011-04-13 Ｄｏｗａエレクトロニクス株式会社 半導体基板及び半導体装置
JP5105160B2 (ja) * 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP4794656B2 (ja) * 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
JP5491116B2 (ja) * 2009-09-25 2014-05-14 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
US8847203B2 (en) * 2009-11-04 2014-09-30 Dowa Electronics Materials Co, Ltd. Group III nitride epitaxial laminate substrate
CN102959682A (zh) * 2010-06-25 2013-03-06 同和电子科技有限公司 外延生长基板与半导体装置、外延生长方法
JP5543866B2 (ja) 2010-07-16 2014-07-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
US8957454B2 (en) * 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ
JP6239499B2 (ja) * 2012-03-16 2017-11-29 古河電気工業株式会社 半導体積層基板、半導体素子、およびその製造方法
KR20130141290A (ko) * 2012-06-15 2013-12-26 삼성전자주식회사 초격자 구조체 및 이를 포함한 반도체 소자
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜

Also Published As

Publication number Publication date
US20140091314A1 (en) 2014-04-03
JP2014072431A (ja) 2014-04-21
US9184241B2 (en) 2015-11-10
CN103715245A (zh) 2014-04-09
TWI518899B (zh) 2016-01-21
TW201413948A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
CN103715245B (zh) 半导体装置
CN103715246B (zh) 半导体装置
CN103035698B (zh) 半导体器件
US9029868B2 (en) Semiconductor apparatus having nitride semiconductor buffer layer doped with at least one of Fe, Si, and C
CN104518019B (zh) 半导体器件及其制造方法
CN103035697B (zh) 半导体器件及制造方法
JP2015053328A (ja) 半導体装置
TW201513342A (zh) 半導體裝置及其製造方法
JP6674087B2 (ja) 化合物半導体装置及びその製造方法
CN104465744B (zh) 具有由氮化物半导体制成的缓冲层的半导体器件
KR101473577B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6216524B2 (ja) 半導体装置の製造方法及び半導体装置
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP6376257B2 (ja) 半導体装置
JP2015002341A (ja) 化合物半導体装置及びその製造方法
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
JP2017168862A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant