CN103246311B - 带有高阶曲率补偿的无电阻带隙基准电压源 - Google Patents

Abstract

本发明涉及一种基准电压源。本发明公开了一种带有高阶曲率补偿的无电阻带隙基准电压源。本发明的技术方案是，带有高阶曲率补偿的无电阻带隙基准电压源，包括第一电流源模块、第二电流源模块、高阶电流产生模块和基准电压产生模块；其中，第一电流源模块产生的第一偏置电压连接到高阶电流产生模块的一个输入端和基准电压产生模块的一个输入端；第二电流源模块产生的第二偏置电压连接到高阶电流产生模块的另一个输入端，高阶电流产生模块产生第三偏置电压连接到基到准电压产生模块的另一个输入端；基准电压产生模块的输出端输出基准电压。本发明的带隙基准电压源，采用高阶曲率补偿方法，获得了更低温度系数的带隙基准电压源。

Description

带有高阶曲率补偿的无电阻带隙基准电压源

技术领域

本发明涉及一种基准电压源，属于模拟集成电路技术领域。

背景技术

在模拟集成电路或混合信号设计领域，基准电压源是非常重要且常用的模块，应用在模拟与数字转换器、功率转换器、功率放大器等电路中，它的作用是为系统提供一个不随温度及供电电压变化的电压基准。

传统的基准电压源通常依靠带隙基准电路产生，如图1所示，其包括误差放大器A1，PMOS管M1、M2和M3构成的镜像电流源，电阻R1、R2以及PNP管T1、T2、T3。则根据双极型晶体管的电压电流特性得到基准输出电压V_REF

$V_{\mathrm{REF}}=V_{\mathrm{EBQ}3}+\frac{R_2}{R_1}{V}_T\ln N$

其中V_EBQ3是双极型晶体管T3的发射极与基极电压差；K是波尔兹曼常数，q是单位电荷的电量，T是温度。

虽然为温度的一阶项，但电压V_EBQ3的温度特性是呈非线性的，因此现有技术的带隙基准电压源的温度特性并不能达到很好的效果，需要采用其他的补偿方式来达到更高的基准电压精度。另外，由于现有技术的带隙基准电压源需要借助电阻实现，在一些特定的工艺中，例如标准数字CMOS(Complementary Metal-Oxide-Semiconductor)工艺往往没有电阻模型或者电阻模型并不可靠，因此无法使用传统架构来设计基准源。虽然现有技术中有以产生高阶电流来补偿带隙基准电压源的技术，但上述缺点依然存在，且温度特性并不够理想。

发明内容

本发明所要解决的技术问题，就是提供一种带有高阶曲率补偿的无电阻带隙基准电压源，采用高阶曲率补偿方法，获得更低温度系数的带隙基准电压源。

本发明解决所述技术问题，采用的技术方案是，带有高阶曲率补偿的无电阻带隙基准电压源，包括第一电流源模块、第二电流源模块、高阶电流产生模块和基准电压产生模块；第一电流源模块用于产生正温度系数电流，第二电流源模块用于产生负温度系数电流；

其中，第一电流源模块产生的第一偏置电压连接到高阶电流产生模块的第一输入端和基准电压产生模块的第一输入端；第二电流源模块产生的第二偏置电压连接到高阶电流产生模块的第二输入端，高阶电流产生模块产生的第三偏置电压连接到基准电压产生模块的第二输入端；基准电压产生模块的输出端输出基准电压。

具体的，所述高阶电流产生模块包括，PMOS管：MP1、MP2、MP3、MP4、MP5、MP6、MPN1、MPN2、MPN3、MPN4，NMOS管：MN1、MN2、MN3、MN4，以及运算放大器；其中：MP1的栅极与MP2、MP3的栅极相连连接输入第一偏置电压，源极连接电源电压，漏极连接MN1的栅极和漏极以及MN2的栅极，MN1的源极连接地电位；MN2的源极连接地电位，漏极连接MP2的漏极以及MPN1的栅极、漏极、源极和MPN2的衬底电位，MPN1的衬底连接地电位；MPN2的栅极、漏极、源极相连连接到MP3的漏极以及运算放大器的反向输入端；MP2、MP3的源极均连接电源电压；运算放大器的同相输入端连接MP4的漏极以及MPN3的栅极、漏极、源极，输出连接到MP4、MP6的栅极作为该模块的输出第三偏置电压，MP4的源极连接电源电压；MPN3的衬底电位连接到MPN4的栅极、漏极、源极以及MP5、MN3的漏极，MPN4的衬底连接到地电位；MP5的栅极连接输入第二偏置电压，源极连接电源电压；MN3的栅极连接MN4的栅极和漏极以及MP6的漏极，MN3以及MN4的源极连接地电位；MP6的源极连接电源电压。

具体的，所述基准电压产生模块包括，PMOS管：MP7、MP8、MP9、MP10、MP11、MP12，NMOS管：MN5、MN6、MN7、MN8，以及PNP管：Q1；其中，MP7的栅极与MP8、MP10的栅极相连连接输入第一偏置电压，源极连电源电压，漏极连接MN5的栅极和漏极以及MN6、MN7的栅极，MN5的源极连接地电位；MN6的源极连接地电位，漏极连接MP11的漏极以及MN8的栅极；MP11的栅极连接MP8、MP9的漏极以及Q1的发射极，源极连接MP12的源极以及MP10、MN8的漏极，MN8的源极连接地电位；MP12的栅极与漏极相连连接MN7的漏极作为基准电压产生模块的输出端，MN7的源极连接地电位；MP8、MP9、MP10的源极均连接电源电压，MP9的栅极连接输入第三偏置电压；Q1的基极与集电极相连并连接到地电位。

本发明的有益效果是，由于采用高阶曲率补偿，使得双极型晶体管的发射极与基极电压差近似为一个随温度线性变化的负温度系数电压，然后通过基准电压产生模块叠加一个正温度系数的线性化电压，产生基准输出电压，因此该带隙基准电压源具有更好的温度特性，能够提供更高的基准电压精度。本发明的带隙基准电压源未采用电阻模型，所以能够很好地兼容一些无电阻或者电阻模型精度不高的工艺，例如标准数字CMOS工艺等。

附图说明

图1为现有技术带隙基准电压源示意图；

图2为本发明的带隙基准电压源结构示意图；

图3为高阶电流产生模块结构示意图；

图4为基准电压产生模块结构示意图；

图5为本发明带隙基准电压源输出电压随温度变化波形图；

图6为本发明带隙基准电压源输出电压PSRR波形图。

其中，M1、M2、M3、MP1、MP2、MP3、MP4、MP5、MP6、MPN1、MPN2、MPN3、MPN4、MP7、MP8、MP9、MP10、MP11、MP12为PMOS(P-Metal-Oxide-Semiconductor)管；MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8为NMOS(N-Metal-Oxide-Semiconductor)管；T1、T2、T3、Q1为PNP管(PNP型晶体管)；R1、R2为电阻；A1、OP为运算放大器。

具体实施方案

下面结合附图和具体的实施例对本发明作进一步详细描述。

针对传统带隙基准电压源所存在的弊端，本发明提出了一种带有高阶曲率补偿的高精度无电阻带隙基准电压源，具体电路架构如图2所示，包括第一电流源模块，第二电流源模块，高阶电流产生模块、基准电压产生模块四个部分。第一电流源模块用于产生正温度系数电流，第二电流源模块用于产生负温度系数电流。

其中，第一电流源模块产生第一偏置电压VB1连接到高阶电流产生模块的第一输入端和基准电压产生模块的第一输入端；第二电流源模块产生第二偏置电压VB2连接到高阶电流产生模块的第二输入端，而高阶电流产生模块产生的第三偏置电压VB3连接到基准电压产生电路的第二输入端；基准电压产生模块的输出端输出基准电压VREF。

上述方案中高阶电流产生模块如图3所示，其由10个PMOS管：MP1、MP2、MP3、MP4、MP5、MP6、MPN1、MPN2、MPN3、MPN4(其中MPN1、MPN2、MPN3、MPN4作为PN结使用，所以会描述其衬底电位连接方式，其他PMOS管衬底电位均连接电源电压VIN)，4个NMOS管：MN1、MN2、MN3、MN4，以及一个运算放大器OP组成。具体连接关系为：MP1的栅极与MP2、MP3的栅极相连连接输入第一偏置电压VB1，源极连接电源电压VIN，漏极连接MN1的栅极和漏极以及MN2的栅极，MN1的源极连接地电位VSS；MN2的源极连接地电位VSS，漏极连接MP2的漏极以及MPN1的栅极、漏极、源极和MPN2的衬底电位，MPN1的衬底连接地电位；MPN2的栅极、漏极、源极相连连接到MP3的漏极以及运算放大器OP的反向输入端；MP2、MP3的源极均连接电源电压VIN；运算放大器OP的同相输入端连接MP4的漏极以及MPN3的栅极、漏极、源极，输出连接到MP4、MP6的栅极作为该模块的输出第三偏置电压VB3，MP4的源极连接电源电压VIN；MPN3的衬底电位连接到MPN4的栅极、漏极、源极以及MP5、MN3的漏极，MPN4的衬底连接到地电位；MP5的栅极连接输入第二偏置电压VB2，源极连接电源电压VIN；MN3的栅极连接MN4的栅极和漏极以及MP6的漏极，MN3以及MN4的源极连接地电位；MP6的源极连接电源电压VIN。

上述基准电压产生模块如图4所示，其由6个PMOS管MP7、MP8、MP9、MP10、MP11、MP12，4个NMOS管MN5、MN6、MN7、MN8，以及一个PNP双极型晶体管Q1组成。具体连接关系为：MP7的栅极与MP8、MP10的栅极相连连接输入第一偏置电压VB1，源极连电源电压VIN，漏极连接MN5的栅极和漏极以及MN6、MN7的栅极，MN5的源极连接地电位；MN6的源极连接地电位，漏极连接MP11的漏极以及MN8的栅极；MP11的栅极连接MP8、MP9的漏极以及Q1的发射极，源极连接MP12的源极以及MP10、MN8的漏极，MN8的源极连接地电位；MP12的栅极与漏极相连连接MN7的漏极作为基准的输出端VREF，MN7的源极连接地电位；MP8、MP9、MP10的源极均连接电源电压VIN，MP9的栅极连接输入第三偏置电压VB3；Q1的基极与集电极相连连接到地电位VSS。

上述第一电流源模块与第二电流源模块的具体结构可以参见相关资料，在此不再对这两个模块的电路架构进行描述，只对用到的一些关键性原理进行说明。其中第一电流源模块通过两个PNP晶体管的V_EB电压差产生PTAT电压△V_EB，并将该电压加于工作在线性区的MOS管两端而产生μV_T ^{^2}电流；而第二电流源模块通过提取MOS管阈值电压，并将所提取出的阈值电压加在工作于线性区的MOS管两端而产生μV_TH ^{^2}电流。由于在MOS管中迁移率μ＝CT^-n，其中C为常系数，n值为1.5左右的常数；而V_TH为NMOS管的阈值电压，V_TH＝V_TH0(1-λT)随温度升高线性减小(V_TH0为温度0K时MOS管的阈值电压，λ为NMOS管阈值电压的温度系数绝对值)；另外随温度升高线性增大。因此本发明所提出的隙基准电压源中第一电流源模块产生正温度系数电流，而第二电流源模块产生负温度系数电流。

上述高阶电流产生模块中MP1、MP2、MP3的宽长比相同，又栅极均连接第一偏置电压VB1，因此流过他们的电流也相同，所以MP1、MP2、MP3上流过的电流I₁＝K₁μV_T ^{^2}(K₁为常系数)；而MP5的栅极连接第二偏置电压VB2，所以MP5上流过的电流I₂＝K₂μV_TH ^{^2}(k₂为常系数)；另外晶体管MP4、MP6的宽长比相同，且栅极电压均为第三偏置电压VB3，因此流过MP4、MP6的电流也相同，均为高阶电流I₃。这样就会使MP3中电流和MN2电流对消，MP4中电流和MN3电流对消，从而流过MPN1的电流由MP2提供，流过MPN4的电流由MP5提供。

以下为高阶电流产生模块的工作原理：由于运算放大器OP的钳位作用，使得运放的同相输入端与反向输入端电压相同，因此VN＝VP，同时OP的输出端又控制MP4产生所需的高阶电流I₃；又PMOS管MPN1、MPN2、MPN3、MPN4的栅极、漏极、源极相连作为一个输入端，而衬底作为另外一个输入端，因此形成一个PN结，其中栅极、漏极、源极相连的一端作为PN结的正向端，衬底作为PN结的反向端，因此由PN结电流电压关系得：

(其中n、m为1、2、3、4，为MPN1～MNPN4的序号)

又V_MPN1+V_MPN2＝V_MPN3+V_MPN4

因此可得

$I_3=\frac{{I_1}^{^2}}{I_2}=\frac{{K_1}^{^2}\mathrm{\μ}{V_T}^{^4}}{K_2{V_{\mathrm{TH}}}^{^2}}=K_3\frac{T^{4-n}}{{(1-\mathrm{\λT})}^2}$ (K₃为常系数)

由于λ较小，因此

$\frac{1}{{(1-\mathrm{\λT})}^2}\≈{(1+\mathrm{\λT})}^2$

I₃≈K₃T^4-n(1+λT)²

所以高阶电流产生模块产生高阶温度系数电流，该电流可以用于补偿双极型晶体管发射极与基极电压差VEB电压在高温时的非线性，从而产生一个近似随温度线性变化的电压VEB，为基准电压的产生奠定基础。

另外本发明的高阶电流产生模块将PMOS管MPN1、MPN2、MPN3、MPN4连接成PN结，来代替传统采用BJT(Bipolar Junction Transistor)来产生高阶电流，不但大大减小了芯片设计的面积，并且该电路也克服了采用传统BJT基极电流对高阶电流产生模块的不利影响。

上述基准电压产生模块将第一电流源模块以及高阶电流产生模块产生的电流进行电流镜像并叠加输入到PNP双极型晶体管中，从而流入到Q₁的电流

$I_{Q1}={\mathrm{AI}}_1+B{I}_3=A{T}^{2-n}+B{K}_3{T}^{4-n}{(1+\mathrm{\λT})}^2=A{T}^{2-n}[1+\frac{B{K}_3{T}^2{(1+\mathrm{\λT})}^2}{A}]$

而

$\begin{array}{c}{V}_{\mathrm{EBQ}1}=V_T\ln \left[I_{Q1}{T}^{-\mathrm{\η}}\mathrm{Eexp}\left(\frac{V_{G0}}{V_T}\right)\right]\\ =V_{G0}+V_T\ln \mathrm{AE}-(\mathrm{\η}+n-2)V_T\ln T+V_T\ln [1+\frac{{\mathrm{BK}}_3{T}^2{(1+\mathrm{\λT})}^2}{A}]\end{array}$

又

ln(1+x)≈x-x^{^2}/2

$\begin{array}{c}{V}_{\mathrm{EBQ}1}\≈V_{G0}+V_T\ln \mathrm{AE}-(\mathrm{\η}+n-2)V_T\ln T+\frac{\mathrm{KB}{K}_3{T}^2{(1+\mathrm{\λT})}^{2}T}{\mathrm{qA}}[1-\frac{B{K}_3{T}^2{(1+\mathrm{\λT})}^2}{2A}]\\ \≈V_{G0}+V_T\ln \mathrm{AE}-(\mathrm{\η}+n-2)V_T\ln T+\frac{\mathrm{KB}{K}_3}{2q{A}^2}[2A{T}^3+4\mathrm{A\λ}{T}^4+(2A{\mathrm{\λ}}^2-B{K}_3)T^5]\end{array}$

其中V_G0为温度0K时硅的带隙电压；η为值3.5左右的常系数；A、B均为电流镜的镜像比例，可以通过改变MP8、MP9宽长比进行设置；K₃为常系数，可以通过改变高阶电流产生模块中的MP1、MP3、MP4、MP5宽长比进行设置；E为与温度无关的常量。由于V_EBQ1公式中最后一项是包括温度的三次方项、四次方项、五次项等高次项。因此来自于V_TlnT的非线性可以通过合理的设置MP8、MP9的宽长比参数以及高阶电流产生模块中MP1、MP3、MP4、MP5宽长比进行抵消，从而使V_EBQ1电压成为一个近似随温度线性减小的电压。

该基准电压产生模块中晶体管MP10、MN6、MN7流过电流均为μV_T ^{^2}电流的镜像电流，因此流过MP11和MP12的电流也为μV_T ^{^2}电流的常系数倍。

所以

$I_{\mathrm{MP}11}=M_1\mathrm{\μ}{V_T}^{^2}=\frac{\mathrm{\μ}{C}_{\mathrm{OX}}}{2}{\left(\frac{W}{L}\right)}_{\mathrm{MP}11}{(V_{\mathrm{GSMP}11}-V_{\mathrm{THP}})}^2$ (M₁为常系数)

$I_{\mathrm{MP}12}=M_2\mathrm{\μ}{V_T}^{^2}=\frac{\mathrm{\μ}{C}_{\mathrm{OX}}}{2}{\left(\frac{W}{L}\right)}_{\mathrm{MP}12}{(V_{\mathrm{GSMP}12}-V_{\mathrm{THP}})}^2$ (M₂为常系数)

因此

$V_{\mathrm{GSMP}11}=\frac{2M_1}{C_{\mathrm{OX}}}{\left(\frac{L}{W}\right)}_{\mathrm{MP}11}{V}_T+V_{\mathrm{THP}}$

$V_{\mathrm{GSMP}12}=\frac{2M_2}{C_{\mathrm{OX}}}{\left(\frac{L}{W}\right)}_{\mathrm{MP}12}{V}_T+V_{\mathrm{THP}}$

又

VREF＝V_BEQ1+V_GSMP11-V_GSMP12

所以

$\mathrm{VREF}=V_{\mathrm{BEQ}1}+\frac{2}{C_{\mathrm{OX}}}[M_1{\left(\frac{L}{W}\right)}_{\mathrm{MP}11}-M_2{\left(\frac{L}{W}\right)}_{\mathrm{MP}12}]V_T$

因此通过合理设置M1、M2以及MP11、MP12的宽长比，可以最终使所以最终得到一个近似不随温度变化的基准电压VREF。

该模块中MP8的作用是用来产生一个负反馈环路，用于多条之路的电流平衡，同时该负反馈也增大了基准电路的PSRR(Power Supply Rejection Ratio)。

本发明所提出的高精度无电阻带隙基准源，通过hspice仿真表明，在温度范围从-40℃至100℃，其温度系数仅有4.2ppm/℃，如图5所示。输入电压从2.4V至5V，其带隙基准电压变化范围仅有1mV。在输入电压3V、25℃且无外挂电容的情况下低频PSRR高达56dB，如图6所示。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (1)

1.带有高阶曲率补偿的无电阻带隙基准电压源，包括第一电流源模块、第二电流源模块、高阶电流产生模块和基准电压产生模块；第一电流源模块用于产生正温度系数电流，第二电流源模块用于产生负温度系数电流；

其中，第一电流源模块产生的第一偏置电压连接到高阶电流产生模块的第一输入端和基准电压产生模块的第一输入端；第二电流源模块产生的第二偏置电压连接到高阶电流产生模块的第二输入端，高阶电流产生模块产生的第三偏置电压连接到基准电压产生模块的第二输入端；基准电压产生模块的输出端输出基准电压；

所述高阶电流产生模块包括，PMOS管：MP1、MP2、MP3、MP4、MP5、MP6、MPN1、MPN2、MPN3、MPN4，NMOS管：MN1、MN2、MN3、MN4，以及运算放大器；其中：MP1的栅极与MP2、MP3的栅极相连连接输入第一偏置电压，源极连接电源电压，漏极连接MN1的栅极和漏极以及MN2的栅极，MN1的源极连接地电位；MN2的源极连接地电位，漏极连接MP2的漏极以及MPN1的栅极、漏极、源极和MPN2的衬底电位，MPN1的衬底连接地电位；MPN2的栅极、漏极、源极相连连接到MP3的漏极以及运算放大器的反向输入端；MP2、MP3的源极均连接电源电压；运算放大器的同相输入端连接MP4的漏极以及MPN3的栅极、漏极、源极，输出连接到MP4、MP6的栅极作为该模块的输出第三偏置电压，MP4的源极连接电源电压；MPN3的衬底电位连接到MPN4的栅极、漏极、源极以及MP5、MN3的漏极，MPN4的衬底连接到地电位；MP5的栅极连接输入第二偏置电压，源极连接电源电压；MN3的栅极连接MN4的栅极和漏极以及MP6的漏极，MN3以及MN4的源极连接地电位；MP6的源极连接电源电压；

所述基准电压产生模块包括，PMOS管：MP7、MP8、MP9、MP10、MP11、MP12，NMOS管：MN5、MN6、MN7、MN8，以及PNP管：Q1；其中，MP7的栅极与MP8、MP10的栅极相连连接输入第一偏置电压，源极连电源电压，漏极连接MN5的栅极和漏极以及MN6、MN7的栅极，MN5的源极连接地电位；MN6的源极连接地电位，漏极连接MP11的漏极以及MN8的栅极；MP11的栅极连接MP8、MP9的漏极以及Q1的发射极，源极连接MP12的源极以及MP10、MN8的漏极，MN8的源极连接地电位；MP12的栅极与漏极相连连接MN7的漏极作为基准电压产生模块的输出端，MN7的源极连接地电位；MP8、MP9、MP10的源极均连接电源电压，MP9的栅极连接输入第三偏置电压；Q1的基极与集电极相连并连接到地电位。