Nothing Special   »   [go: up one dir, main page]

KR20140094081A - 전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법 - Google Patents

전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법 Download PDF

Info

Publication number
KR20140094081A
KR20140094081A KR1020130006286A KR20130006286A KR20140094081A KR 20140094081 A KR20140094081 A KR 20140094081A KR 1020130006286 A KR1020130006286 A KR 1020130006286A KR 20130006286 A KR20130006286 A KR 20130006286A KR 20140094081 A KR20140094081 A KR 20140094081A
Authority
KR
South Korea
Prior art keywords
package
semiconductor chip
substrate
semiconductor
heat
Prior art date
Application number
KR1020130006286A
Other languages
English (en)
Inventor
김지철
황희정
배세란
신성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130006286A priority Critical patent/KR20140094081A/ko
Publication of KR20140094081A publication Critical patent/KR20140094081A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 스택형 반도체 패키지에 관한 것으로 해결하고자하는 기술적인 과제는 방열막 절연막 전기신호막으로 구성된 방열판을 이용하여 상부 패키지 및 하부 패키기를 전기적으로 연결하는 PoP(Packsge on Packsge) 반도체 패키지를 만들거나, 방열막 절연막 전기신호막으로 구성된 방열판을 이용하여 상부 반도체 칩과 하부 반도체 칩을 전기적으로 연결하는 SIP (System-In-Package) 반도체 패키지를 제공한다.
상기 방열판은 방열 기능과 전기신호회로를 실현하는 복합 기능을 가지고 있어 경박하고 전기적인 특성이 좋은 반도체 패키지를 얻을 수 있다.

Description

전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법{SEMICONDUCTOR PACKAGE HAVING THE HEAT SLUG ELECTRICAL SIGNAL LINE AND HEAT SPREADING FUNCTION AND A METHOD FOR PRODUCTION THEREOF}
본 발명은 전기적인 신호라인과 방열 기능을 동시에 수행 할 수 있는 방열판을 갖는 반도체 패키지에 관한 것으로, 보다 자세하게는 상부 반도체 칩 및 하부 반도체 칩을 전기적인 신호라인과 열을 발산하는 역할을 하는 방열판을 갖는 PoP (Package on Package) 또는 SIP (System-In-Package) 반도체 소자 패키지 및 패키지를 만드는 제조방법에 관한 것이다.
최근 반도체 산업의 추세는 지속적으로 반도체 제품을 소형화, 박막화, 경량화하고 고집적화, 고밀도화하는 것이다. 반도체 소자를 여러 개 탑재한 스택 패키지는 초박막이면서 고집적, 고밀도를 실현하는 패키지로 그 필요성이 점점 커지고 있다.
한편, 다층으로 스택하는 패키지는 층간 패키지 간에 서로 다른 디바이스 즉 로직 디바이스와 메모리 디바이스를 연결함에 있어서 많은 열이 발생한다. 또한 전기적인 연결을 잘해야 한다. 전기적인 연결과 방열 시스템은 반도체 특성과 품질에 많은 영향을 주는 문제점으로 대두되고 있다.
본 발명은 상기와 같은 문제를 해결하기 위한 전기적인 신호라인과 동시에 방열 기능을 갖춘 방열판을 채용하여 전기적 물리적 불량이 없고 품질 특성이 양호한 반도체 스택 패키지 및 제조방법을 제공한다.
본 발명이 이루고자 하는 기술적인 과제는 상부 반도체 칩 및 하부 반도체 칩이나 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판으로 연결하는 PoP (Package on Package) 또는 SIP (System-In-Package) 반도체 소자를 제공하는 데에 있다.
본 발명이 이루고자 하는 기술적 과제는 상부 반도체 칩 및 하부 반도체 칩이나 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판으로 연결하는 PoP (Package on Packsge) 또는 SIP (System-In-Package) 반도체 소자를 제조하는 제조방법을 제공하는 데에 있다.
상술한 기술적인 과제들을 해결하기 위한 상부 반도체 칩 및 하부 반도체 칩이나 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 또는 SIP (System-In-Package) 반도체 소자를 제공한다. 본 발명의 일 실시예에 따른 상부 반도체 패키지와 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판으로 연결하는 PoP(Package on Package) 반도체 소자는, 제 1 서브스트레이트, 상기 제 1 서브스트레이트 상에 있는 제 1 반도체 칩, 제 1 서브스트레이트 내에 있는 제 1 도전패드, 제 1 서브스트레이트 하에 있는 제 1 솔더, 제 1 반도체 칩을 감싸는 제 1 인캡슐란트 구조물, 제 1 열전달물질, 제 1 방열막, 제 1 보호막, 제 1 전기신호막, 제 2 서브스트레이트, 제 2 서브스트레이트 상에 있는 제 2 반도체, 제 2 반도체 칩을 감싸는 제 2 인캡슐란트, 제 2 서브스트레이트에 있는 제 2 도전패드, 제 2 반도체칩과 제 2 도전패드를 전기적으로 연결하는 제 1 와이어, 제2 도전패드 및 제1 전기신호막을 전기적으로 연결하는 제 2 솔더를 포함한다.
본 발명의 실시예에 따르면, 상기 제 2 반도체 칩은 다수개의 반도체칩을 포함 할 수 있다.
본 발명의 실시예에 따르면, 상기 제 1 전기신호막과 제 1 도전패드는 일체적으로 전기적으로 연결되어 형성된 것을 포함한다.
본 발명의 실시예에 따르면, 상기 제 1 반도체 칩과 제 1 도전패드는 소형 솔더볼로 전기적으로 연결되어 형성된 것을 포함한다.
본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판으로 연결하는 PoP(Package on Package) 반도체 소자는 제 3 서브스트레이트, 상기 제 3 서브스트레이트 상에 있는 제 3 반도체 칩, 제 3 서브스트레이트 내에 있는 제 3 도전패드, 제 3 서브스트레이트 하에 있는 제 3 솔더, 제 3 반도체 칩을 감싸는 제 3 인캡슐란트 구조물, 제 2 열전달 물질, 제 2 방열막, 제 2 보호막, 제 2 전기신호막, 상기 제 2 전기신호막 상에 있는 제 4 반도체 칩, 제 4 반도체 칩을 감싸는 제 4 인캡슐란트 구조물, 제 4 반도체칩과 제 2 전기신호막을 전기적으로 연결하는 제 2 와이어를 포함한다.
본 발명의 실시예에 따르면, 상기 제 4 반도체 칩은 다수개의 반도체칩을 포함 할 수 있다.
본 발명의 실시예에 따르면, 상기 제 2 전기신호막과 제 3 도전패드는 일체적으로 전기적으로 연결되어 형성된 것을 포함한다.
본 발명의 실시예에 따르면, 상기 제 3 반도체 칩과 제 3 도전패드는 솔더볼로 전기적으로 연결되어 형성된 것을 포함한다.
본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 칩을 전기적인 신호라인과 방열 기능을 하는 방열판으로 연결하는 SIP (System-In-Package) 반도체 소자는 제 4 서브스트레이트, 상기 제 4 서브스트레이트 상에 있는 제 5 반도체 칩, 제 4 서브스트레이트 내에 있는 제 4 도전패드, 제 4 서부스트레이트 하에 있는 제 4 솔더, 제 5 반도체 칩 상의 제 3 열전달물질, 제 6 반도체 칩, 제 3 전기신호막, 제 3 보호막, 제 3 방열막이 순차적으로 적층된 것을 포함한다.
본 발명의 실시예에 따르면, 상기 제 3 전기신호판과 제 4도전패드는 일체적으로 전기적으로 연결된 것을 포함할 수 있다.
본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 칩을 전기적인 신호라인과 방열 기능을 하는 방열판으로 연결하는 SIP (System-In-Package) 반도체 소자는 제 5 서브스트레이트, 상기 제 5 서브스트레이트 상에 있는 제 7 반도체 칩, 상기 제 5 서브스트레이트 내에 있는 제 5 도전패드, 제 5 서부스트레이트 하에 있는 제 5 솔더, 제 7 반도체 칩 상의 제 4 열전달물질, 제 8 반도체 칩, 제 4 전기신호막, 제 4 보호막, 제 4 방열막이 순차적으로 적층된 것을 포함 할 수 있다.
본 발명의 실시예에 따르면, 상기 제 4 전기신호판과 제 5 도전패드와의 전기적 연결하는 제 6 솔더를 포함 할 수 있다.
본 발명의 일 실시예에 따른 상부 반도체 패키지와 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP(Package on Package) 반도체 소자 제조방법은, 제 1 서브스트레이트, 상기 제 1 서브스트레이트 상에 있는 제 1 반도체 칩, 제 1 서브스트레이트 내에 있는 제 1 도전패드, 제 1 서브스트레이트 하에 있는 제 1 솔더, 제 1 반도체 칩을 감싸는 제 1 인캡슐란트 구조물, 제 1 열전달물질, 제 1 방열막, 제 1 보호막, 제 1 전기신호막이 있는 제 1 패키지를 형성하는 단계, 제 2 서브스트레이트, 제 2 서브스트레이트 상에 있는 제 2 반도체, 제 2 반도체 칩을 감싸는 제 2 인캡슐란트, 제 2 서브스트레이트에 있는 제 2 도전패드, 제 2 반도체칩과 제 2 도전패드를 전기적으로 연결하는 와이어, 제2 도전패드 및 제1 전기신호막을 전기적으로 연결하는 제 2 솔더가 있는 제 2 패키지를 형성하는 단계 및 상기 제 2 솔더를 제 1 전기신호막과 연결하는 단계를 포함한다.
본 발명의 일 실시예에 따른 상부 반도체 패키지와 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP(Package on Package) 반도체 소자 제조방법은, 제 3 서브스트레이트, 상기 제 3 서브스트레이트 상에 있는 제 3 반도체 칩, 제 3 서브스트레이트 내에 있는 제 3 도전패드, 제 3 서브스트레이트 하에 있는 제 3 솔더, 제 3 반도체 칩을 감싸는 제 3 인캡슐란트 구조물, 제 2 열전달물질, 제 2 방열막, 제 2 보호막, 제 2 전기신호막이 있는 제 3 패키지를 형성하는 단계 및 제 4 반도체 칩과 제 2 와이어를 이용하여 제 2 전기신호막과 연결하는 단계를 포함한다.
본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 칩을 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는SIP (System-In-Package) 반도체 소자제조방법은 제 4 서부스트레이트, 상기 제 4 서브스트레이트 상에 있는 제 5 반도체 칩, 제 4 서브스트레이트 내에 있는 제 4 도전패드, 제 4 서부스트레이트 하에 있는 제 4 솔더, 제 5 반도체 칩 상에 제 3 열전달물질, 제 6 반도체 칩을 차례로 형성하는 단계 및 제 3 전기신호막, 제 3 보호막, 제 3 방열막을 순차적으로 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 칩을 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 SIP (System-In-Package) 반도체 소자제조방법은 제 5 서부스트레이트, 상기 제 5 서브스트레이트 상에 있는 제 7 반도체 칩, 제 5 서브스트레이트 내에 있는 제 5 도전패드, 제 5 서부스트레이트 하에 있는 제 5 솔더, 제 7 반도체 칩 상에 제 4 열전달물질, 제 4 열전달물질 상에 제 8 반도체 칩을 차례로 형성하는 단계 및 제 4 전기신호막, 제 4 보호막, 제 4 방열막 순차적으로 형성하는 단계를 포함한다.
본 발명의 실시예에 따르면, 상기 제 4 전기신호판과 제 5 도전패드를 연결하는 제 6 솔더를 형성하는 공정을 더 포함 할 수 있다.
상술한 본 발명에 따르면, 상부 반도체 칩 및 하부 반도체 칩이나 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 또는 SIP (System-In-Package) 반도체 소자를 얻을 수 있다.
도 1은, 본 발명의 일실시예인 상부 반도체 패키지 및 하부 반도체 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 반도체 소자를 보여주는 단면도이다.
도 2 는, 본 발명의 다른 실시예인 상부 반도체 패키지 및 하부 반도체 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용 연결하는 PoP(Package on Package) 반도체 소자를 보여주는 단면도이다.
도 3은, 본 발명의 다른 실시예인 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용하여 연결하는 SIP(System-In-Package) 반도체 소자를 보여주는 단면도이다.
도 4는, 본 발명의 다른 실시예인 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용하여 연결하는 SIP(System-In-Package) 패키지 반도체 소자를 보여주는 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은, 본 발명의 일실시예인 상부 반도체 패키지 및 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 패키지 반도체 소자를 보여주는 단면도이다.
도 1을 참조하면, 도시된 바와 같이 본 발명의 일 실시예에 따른 상부 반도체 패키지와 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 패키지 반도체 소자(100)는, 제 1 서브스트레이트(120), 상기 제 1 서브스트레이트(120) 상에 있는 제 1 반도체 칩(110), 제 1 서브스트레이트(120) 내에 있는 제 1 도전패드(125), 제 1 서브스트레이트(120) 하에 있는 제 1 솔더(130), 제 1 반도체 칩(110)을 감싸는 제 1 인캡슐란트 구조물(140), 제 1 열전달물질(135), 제 1 방열막(145), 제 1 보호막(150), 제 1 전기신호막(155), 제 2 서브스트레이트(170), 제 2 서브스트레이트(170) 상에 있는 제 2 반도체(160), 제 2 반도체 칩(160)을 감싸는 제 2 인캡슐란트(185), 제 2 서브스트레이트(170)에 있는 제 2 도전패드(175), 제 2 반도체칩(160)과 제 2 도전패드(175)를 전기적으로 연결하는 제 1 와이어(165), 제 2 도전패드(175) 및 제1 전기신호판(155)을 전기적으로 연결하는 제 2 솔더(180)를 포함한다.
상기 제 1 반도체 칩(110)은 전자회로가 집적된 기능성 반도체 칩이 될 수 있으며 많은 열을 발생시키는 로직 디바이스일 수 있다. 제 1 반도체 칩(110)과 제 1 도전패드(125)는 솔더볼(115)을 이용하여 전기적으로 연결되어 전기적인 신호를 입출력 할 수 있다.
제 1 도전패드(125)는 제 1 서브스트레이트(120)에서 제 1 솔더(130) 통하여 전기적으로 연결된다. 제 1 인캡슐란트 구조물(140)은 통상의 에폭시 몰딩 컴파운드, 플라스틱 수지, 또는 그 등가물이 가능하며, 여기서 상기 제 1 인슐란트(140)구조물 물질은 한정하지 않는다. 또한 제 1 인슐란트(140)구조물 없이 패키지를 만들 수 있다.
상기 제 1 열전달물질(135)은 제 1 반도체 칩(110)에서 열을 흡수하여 냉각시키는 물질로 열전재 (Thermal Interface Material)로써 알려진 열전도 재료다. 열전재의 재료는 순수한 인듐으로부터, 주석과 비스무트 합금 등 금속물질과 약간의 에폭시 성분이 합유된 복합물로 만들 수 있다.
상기 제 1 열전달물질(135) 상의 제 1 방열막(145)은 금속판층으로 만들어 열방출을 할 수 있게 만들고 상부에 제1 보호막(150) 또는 절연막층을 형성한 후 제 1 전기신호막(155)이 형성되어 있다. 상기 제 1 전기신호막(155)은 전기회로가 인쇄된 PCB 기판 형태로 전기적인 신호 패턴이 있는 막이다. 상기 제 1 방열막(145), 제 1 보호막(150) 및 제 1 전기신호막(155)을 합하여 본 발명에서는 방열판이라고 한다.
그러므로 본 발명의 특징은 상기 방열판 (145, 150, 155)이 방열 기능과 전기회로라인적인 기능을 하여 상부 하부 반도체 패키지를 원활하게 전기적으로 연결하는 기능을 갖는 패키지이다. 그동안의 반도체 패키지에서의 방열판은 방열 기능 하나만 가지고 있어서 상하의 반도체 디바이스와 스택 구조를 이루기 위해서는 솔더볼과 전극패드가 있는 구조가 필요했다.
그러나 본 발명은 방열판이 방열 기능을 하고 보호막 또는 절연막이 전기적으로 절연을 시키면서 PCB 기판 같은 전기신호막이 형성되어 있어서 방열판 자체가 방열 기능과 전기회로적인 기능을 함께 할 수 있다. 이렇게 방열판을 다기능화 함으로써 스택 반도체 패키지를 손쉽게 만들 수 있다.
제 2 서브스트레이트(170)에 제 2 도전패드(175)가 형성되어 있고 제 2 서브스트레이트(170) 상에 제 2 반도체 칩(160)이 적층되어 제 1 와이어(165)를 통하여 제 2 도전패드(175)와 전기적으로 연결된다. 제 2 도전패드(175) 아래는 제 2 솔더(180)가 제 1 전기신호막(155)과 연결되어 있다. 상기 제 1 전기신호막(155)은 제 1 도전패드와 전기적으로 일체화되어 연결된다. 제 2 인캡슐란트(185)는 통상의 에폭시 몰딩 컴파운드, 플라스틱 수지, 또는 그 등가물이 가능하며, 여기서 상기 제 2 인슐란트(185)구조물 물질은 한정하지 않는다.
상기에서 설명한 바와 같이 상부 반도체 칩 및 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 갖는 방열판을 이용하여 연결하는 PoP (Package on Package) 반도체 패키지 소자를 얻을 수 있다.
도 2 는, 본 발명의 다른 실시예인 상부 반도체 패키지 및 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 반도체 소자를 보여주는 단면도이다.
도 2를 참조하면, 도시된 바와 같이 앞에서 설명한 본 발명에 따른 도 1의 PoP(Packsge on Packsge) 패키지 구성 중에서 상부 패키지 서브스트레이트 및 도전패드와 솔더 없이 상부 반도체 칩(260)을 직접 제 2 전기신호막(255)에 붙여 제 2 와이어(265)를 이용하여 전기적으로 연결하는 방법이다.
모든 구성 요소는 도 1과 같고 상부 패키지 서브스트레이트 및 도전패드와 솔더 만이 없다. 중복적인 설명 없이 상부 반도체 칩 (260) 및 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판(245, 250, 255)을 이용하여 연결하는 PoP (Package on Package) 패키지 반도체 소자를 얻을 수 있음을 보여 주고 있다. 상기와 같이 상부 패키지 서브스트레이트 및 도전패드와 솔더 없이도 직접 전기적인 신호라인과 방열 기능을 하는 방열판(245, 250, 255)을 이용하여 PoP (Package on Package) 패키지를 만들 수 있어 반도체 패키지의 대용량화와 경박화를 실현할 수 있다.
도 3은, 본 발명의 다른 실시예인 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 방열판을 이용하여 연결하는 SIP(System-In-Package) 반도체 소자를 보여주는 단면도이다.
도 3을 참조하면, 도시된 바와 같이 본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 SIP(System-In-Package) 패키지 반도체 소자(300)는, 제 4 서브스트레이트(320), 상기 제 4 서브스트레이트(320) 상에 있는 제 5 반도체 칩(310), 제 4 서브스트레이트(320) 내에 있는 제 4 도전패드(325), 제 4 서브스트레이트(320) 하에 있는 제 4 솔더(330), 제 5 반도체 칩(310) 상에 제 3 열전달물질(335), 제 3 열전달물질(335) 상에 제 6 반도체 칩((340), 제 3 전기신호막(355), 제 3 보호막(356), 제 3 방열막(365)을 포합한다.
상기에서 설명한바와 같이 하나의 패키지 안에서 두 개 이상의 반도체 칩을 이용하여 반도체 소자를 구현 할 때도 본 발명의 사상인 전기적인 신호라인과 방열 기능을 하는 방열판(355, 360, 365)을 이용하여 연결하는 개념을 활용하여 반도체 패키지를 형성할 수 있다.
도 4는, 본 발명의 다른 실시예인 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 SIP(System-In-Package) 반도체 소자를 보여주는 단면도이다.
도 4를 참조하면, 도시된 바와 같이 앞에서 설명한 본 발명에 따른 도 3의 SIP(System-In-Package) 패키지 반도체 소자와 동일한 구조를 지니며 단지 제 4 전기신호막((455)과 제 5 도전패드(425)의 전기적인 연결을 제 6 솔더(470)를 이용하여 수행하는 차이점이 있다. 그러므로 중복되는 설명은 피하고 본 발명의 사상 전기적인 신호라인과 방열 기능을 하는 방열판(455, 460, 465)을 이용하여 연결하는 개념을 활용하여 반도체 패키지를 형성할 수 있는 다양한 방법을 보여주는 것으로 초점을 맞추어 언급한다.
상기에서 보여주었던 다양한 실시예들은 본 발명의 사상인 전기적인 신호라인과 방열 기능이 함게 있는 방열판을 이용하여 패키지 간 또는 반도체 칩을 연결하여 반도체 패키지를 형성할 수 있었다.
반도체 패키지 소자를 만드는 방법 또한 앞에서 설명한 본 발명의 실시예에 따른 상부 반도체 패키지와 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 패키지 반도체 소자 제조방법으로, 제 1 서브스트레이트, 상기 제 1 서브스트레이트 상에 있는 제 1 반도체 칩, 제 1 서브스트레이트 내에 있는 제 1 도전패드, 제 1 서브스트레이트 하에 있는 제 1 솔더, 제 1 반도체 칩을 감싸는 제 1 인캡슐란트 구조물, 제 1 열전달물질, 제 1 방열막, 제 1 보호막, 제 1 전기신호막이 있는 제 1 패키지를 형성하는 단계, 제 2 서브스트레이트, 제 2 서브스트레이트 상에 있는 제 2 반도체, 제 2 반도체 칩을 감싸는 제 2 인캡슐란트, 제 2 서브스트레이트에 있는 제 2 도전패드, 제 2 반도체칩과 제 2 도전패드를 전기적으로 연결하는 와이어, 제2 도전패드 및 제1 전기신호막을 전기적으로 연결하는 제 2 솔더가 있는 제 2 패키지를 형성하는 단계 및 상기 제 2 솔더를 제 1 전기신호막과 연결하는 단계를 포함한다.
또한 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 SIP (System-In-Package) 패키지 반도체 소자 제조 방법은, 제 4 서부스트레이트, 상기 제 4 서브스트레이트 상에 있는 제 5 반도체 칩, 제 4 서브스트레이트 내에 있는 제 4 도전패드, 제 4 서부스트레이트 하에 있는 제 4 솔더, 제 5 반도체 칩 상에 제 3 열전달물질, 제 6 반도체 칩를 차례로 형성하는 단계 및 제 3 전기신호막, 제 3 보호막, 제 3 방열막을 순차적으로 형성하는 단계를 포함한다.
상기에서 설명한 것처럼 본 발명의 사상을 이용한, 해당 기술 분야의 숙련된 당업자는 전기적인 신호라인과 방열 기능을 갖는 방열판을 이용하여 연결하는 위치나 모양을 다양하게 배치하거나 만들어 상기의 효과를 얻을 수 있고, 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110, 160, 210, 260, 310, 340, 410, 435: 반도체 칩
120, 170, 220, 320, 420: 서브스트레이트
125, 175 225, 325, 425: 도전전극 패드
130, 180, 230, 330, 430: 솔더
135, 235, 335, 435: 열전달물질
145, 245, 365, 465: 방열막
150, 250, 360, 460: 보호막
155, 255, 355, 455: 전기신호막
140, 240, 350, 450: 인캡슐란트 구조물
165, 265: 와이어

Claims (10)

  1. 제 1 서브스트레이트 상에 제 1 반도체 칩이 형성되어 있고 상기 제 1 반도체 칩 상에 열전달물질과 제 1 인캡슐란트 물질로 형성된 구조물 상에 방열막 절연막 전기회로막으로 구성된 방열판이 형성된 하부 패키지;
    제 2 서브스트레이트 상에 제 2 반도체 칩들이 적층되어 있고 제 2 인캡술란트 물질로 밀봉된 상부 패키지; 및
    상기 하부 패키지의 방열판의 전기회로막과 상부 패키지의 제 2 서브스트레이트를 전기적으로 연결하는 솔더가 형성된 것이 특징인 PoP (Packsge on Packsge) 반도체 패키지.
  2. 제 1 항에 있어서, 상기 제 1 서브스트레이트는 제 1 솔더가 형성된 것이 특징인 PoP(Packsge on Packsge) 반도체 패키지.
  3. 제 1 항에 있어서, 상기 제 2 반도체 칩은 와이어로 제 2 서브스트레이트 내부의 도전 패드와 전기적으로 연결 형성된 것이 특징인 PoP(Packsge on Packsge) 반도체 패키지.
  4. 제 1 항에 있어서, 상기 제1 반도체 칩은 하부에 솔더볼이 형성된 것이 특징인 PoP(Packsge on Packsge) 반도체 패키지.
  5. 제 3 서브스트레이트 상에 제 3 반도체 칩이 형성되어 있고 상기 제 3 반도체 칩 상에 열전달물질과 제 3 인캡슐란트 물질로 형성된 구조물 상에 방열막 절연막 전기회로막으로 구성된 방열판이 형성된 하부 패키지;
    제 4 서브스트레이트 상에 제 4 반도체 칩들이 적층되어 있고 제 4 인캡술란트 물질로 밀봉된 상부 패키지; 및
    상기 상부 패키지 제 4 반도체 칩과 하부 패키지 방열판이 직접 접촉되고 전기신호판과 제 4 반도체 칩이 와이어로 전기적으로 연결되는 것이 특징인 PoP(Packsge on Packsge) 반도체 패키지.
  6. 제 5 서브스트레이트 상에 제 5 반도체 칩, 상기 제 5 반도체 칩 상에 제 6 반도체 칩;
    상기 제 6 반도체 칩 상의 전자회로막 절연막 방열막으로 구성된 방열판;
    상기 제 5 반도체 칩은 제 5 서브스트레이트와 솔더로 전기적으로 연결되어 있고 제 6 반도체는 전자회로막과 솔더로 전기적으로 연결되어 있는 것이 특징인 SIP (System-In-Package) 반도체 패키지.
  7. 제 6 항에 있어서, 상기 제 5 반도체 칩 위에는 연전달물질이 형성된 것이 특징인 SIP (System-In-Package) 반도체 패키지.
  8. 제 6 항에 있어서, 상기 전기회로막은 제 5 서브스트레이트 내의 도전패드와 직접 전기적으로 연결되는 것이 특징인 SIP (System-In-Package) 반도체 패키지.
  9. 제 6 항에 있어서, 상기 전기회로막은 제 5 서브스트레이트 내의 도전패드와 솔더를 통하여 전기적으로 연결되는 것이 특징인 SIP (System-In-Package) 반도체 패키지.
  10. 제 6항에 있어서, 상기 제 5 서브스트레이트 하부에 솔더가 형성 되어있는 것이 특징인 SIP (System-In-Package) 반도체 패키지.
KR1020130006286A 2013-01-21 2013-01-21 전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법 KR20140094081A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130006286A KR20140094081A (ko) 2013-01-21 2013-01-21 전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130006286A KR20140094081A (ko) 2013-01-21 2013-01-21 전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법

Publications (1)

Publication Number Publication Date
KR20140094081A true KR20140094081A (ko) 2014-07-30

Family

ID=51739925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130006286A KR20140094081A (ko) 2013-01-21 2013-01-21 전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법

Country Status (1)

Country Link
KR (1) KR20140094081A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978661B2 (en) 2015-08-13 2018-05-22 Samsung Electronics Co., Ltd. Packaged semiconductor chips having heat dissipation layers and ground contacts therein
US9991245B2 (en) 2015-01-08 2018-06-05 Samsung Electronics Co., Ltd. Semiconductor packages with heat dissipation layers and pillars and methods for fabricating the same
US10347611B2 (en) 2016-01-14 2019-07-09 Samsung Electronics Co., Ltd. Semiconductor packages having redistribution substrate
US10546844B2 (en) 2015-11-26 2020-01-28 Samsung Electronics Co., Ltd. Stack package and method of manufacturing the stack package
US10879225B2 (en) 2018-10-24 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing semiconductor package
US10937771B2 (en) 2016-01-14 2021-03-02 Samsung Electronics Co., Ltd. Semiconductor packages

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991245B2 (en) 2015-01-08 2018-06-05 Samsung Electronics Co., Ltd. Semiconductor packages with heat dissipation layers and pillars and methods for fabricating the same
US9978661B2 (en) 2015-08-13 2018-05-22 Samsung Electronics Co., Ltd. Packaged semiconductor chips having heat dissipation layers and ground contacts therein
US10546844B2 (en) 2015-11-26 2020-01-28 Samsung Electronics Co., Ltd. Stack package and method of manufacturing the stack package
US10347611B2 (en) 2016-01-14 2019-07-09 Samsung Electronics Co., Ltd. Semiconductor packages having redistribution substrate
US10937771B2 (en) 2016-01-14 2021-03-02 Samsung Electronics Co., Ltd. Semiconductor packages
US10879225B2 (en) 2018-10-24 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing semiconductor package

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
US7928590B2 (en) Integrated circuit package with a heat dissipation device
CN104701287B (zh) 具有热点热管理部件的3dic封装
US9728481B2 (en) System with a high power chip and a low power chip having low interconnect parasitics
US9674940B2 (en) Electronic device and semiconductor package with thermally conductive via
US20160005675A1 (en) Double sided cooling chip package and method of manufacturing the same
KR20220140688A (ko) 반도체 패키지
US10658342B2 (en) Vertically stacked multichip modules
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
US7551455B2 (en) Package structure
US7786571B2 (en) Heat-conductive package structure
CN104733419A (zh) 三维空间封装结构及其制造方法
KR20140094081A (ko) 전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법
KR20150021786A (ko) 반도체 패키지
JP2019071412A (ja) チップパッケージ
US9659906B2 (en) Semiconductor device
US6545350B2 (en) Integrated circuit packages and the method for the same
US11417581B2 (en) Package structure
US20160163629A1 (en) Semiconductor package and method of fabricating the same
TWI843176B (zh) 半導體封裝組件
KR20140115017A (ko) 뒤틀림 방지 및 전력 파워 안정 기능을 하는 금속배선 구조를 갖는 반도체 패키지 및 제조방법
CN103871979A (zh) 半导体装置及其制造方法
US11114387B2 (en) Electronic packaging structure
WO2014171403A1 (ja) 半導体装置
TWI558286B (zh) 封裝結構及其製法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid