Nothing Special   »   [go: up one dir, main page]

CN103035721B - 超级结器件及其制造方法 - Google Patents

超级结器件及其制造方法 Download PDF

Info

Publication number
CN103035721B
CN103035721B CN201210326114.6A CN201210326114A CN103035721B CN 103035721 B CN103035721 B CN 103035721B CN 201210326114 A CN201210326114 A CN 201210326114A CN 103035721 B CN103035721 B CN 103035721B
Authority
CN
China
Prior art keywords
thin layer
conduction type
groove
layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210326114.6A
Other languages
English (en)
Other versions
CN103035721A (zh
Inventor
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210326114.6A priority Critical patent/CN103035721B/zh
Publication of CN103035721A publication Critical patent/CN103035721A/zh
Priority to US14/019,159 priority patent/US9000516B2/en
Application granted granted Critical
Publication of CN103035721B publication Critical patent/CN103035721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H01L29/7811—
    • H01L29/0634—
    • H01L29/0653—
    • H01L29/66734—
    • H01L29/7397—
    • H01L29/7813—
    • H01L29/861—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H01L29/1095—
    • H01L29/4236—
    • H01L29/42368—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种超级结器件，单元区域中包括由氧化膜薄层、第一导电类型薄层、第二导电类型薄层和第一导电类型薄层组成的薄层单元重复排列而成的结构，终端结构中至少包括一个薄层单元。第一导电类型薄层的第一导电类型杂质由填充于氧化膜薄层所在位置处的沟槽中的多晶硅或非晶硅的杂质穿过一氧化层扩散到第二导电类型外延层中得到的。在氧化膜薄层的顶部形成有沟槽式栅极结构。本发明还公开了一种超级结器件的制造方法。本发明能降低形成P型薄层和N型薄层的工艺复杂性并降低工艺成本，能减少器件的栅极和漏极之间的寄生电容、提高器件的性能，能减少器件的终端结构的尺寸。

Description

超级结器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超级结器件；本发明还涉及一种超级结器件的制造方法。
背景技术
超级结MOSFET(金氧半场效晶体管)器件采用新的耐压层结构-利用一系列的交替排列的P型和N型半导体薄层来在截止状态下在较低电压下就将P型N型区耗尽，实现电荷相互补偿，从而使P型N型区在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。如图1所示，是现有超级结器件的结构示意图；该超级结器件为一超级结P型MOSFET器件，包括：
P+硅衬底101，在所述P+硅衬底上形成有N型外延层。
在超级结器件的单元区域中的所述N型外延层上形成有交替排列的N型薄层102和P型薄层103，其中，单元区域为位于超级结器件的中间区域的电流流动区域。
在单元区域的各N型薄层102上方形成有N型阱区104，N型阱区104的宽度大于等于各N型薄层102的宽度。
在N型阱区104中形成有由P+掺杂区组成的源区105。
栅极多晶硅106形成于N型阱区104上方并延伸到P型薄层103上。栅极多晶硅106的两侧分别和一个源区105自对准。被栅极多晶硅106所覆盖的N型阱区104用于形成沟道，该沟道实现源漏导通。
源区105和沟道区都通过同一接触孔和金属图形107连接。通过正面形成的金属图形107分别引出源极和栅极。在P+硅衬底101的背面形成有背面金属并通过背面金属引出漏极。
现有超级结器件的制造方法可分为两大类：第一类是利用多次光刻-外延成长和注入来获得交替的P型和N型掺杂区即P型薄层和N型薄层。第二类是在P型硅外延层上开沟槽，往沟槽中填入N型多晶，或倾斜注入N型杂质，或填入N型外延来形成P型薄层和N型薄层。
上述第一类制造方法不仅工艺复杂，实现难度大，而且成本很高。第二类制造方法中倾斜注入由于稳定性和重复性差不能用入批量生产，因此N型外延或多晶硅填入工艺受到很大的关注。在现有工艺中，通常是采用N型外延填满沟槽然后做CMP的工艺，但对于沟槽深度40μm～50μm或更深的情况，该工艺工艺时间长，成本相对高而且难以得到没有缝的填充；由于外延成长在沟槽中，其缺陷控制也很困难。另外，现有技术中也有报道利用N型掺杂的多晶硅来填充沟槽形成P型薄层和N型薄层，但现有成熟炉管工艺能得到的多晶硅的掺杂浓度一般在E18CM-3～E20CM-3的水平，不能满足器件的N型薄层需要的E15CM-3～E17CM-3的掺杂浓度，利用现有设备来得到需要的掺杂浓度具有工艺重复性差，产能低(只能在部分炉管位置上得到可能重复的工艺)的问题。
同已有的DMOS器件一样，一个超级结器件是由很多的单元重复排列形成的；由于各单元的一致性，单元之间通常不存在电压击穿的问题，但最外圈的单元与衬底之间，存在着电压差，易于发生击穿；因此器件的终端保护技术十分重要，所以现有超级结器件还包括有终端结构围绕在单元区域的外周。现有超级结器件的终端结构中，采用扩散保护环技术，场板技术，并采用交替排列的P-N结构来实现对单元区域的保护。
发明内容
本发明所要解决的技术问题是提供一种超级结器件，能降低形成P型薄层和N型薄层的工艺复杂性并降低工艺成本，能减少器件的栅极和漏极之间的寄生电容、提高器件的性能，能减少器件的终端结构的尺寸。为此，本发明还提供一种超级结器件的制造方法。
为解决上述技术问题，本发明提供的超级结器件包括单元区域和终端结构，所述单元区域位于超级结器件的中间区域，所述终端结构围绕在所述单元区域的外周，所述单元区域中包括由侧面依次接触的氧化膜薄层、第一导电类型薄层、第二导电类型薄层和第一导电类型薄层组成的薄层单元重复排列而成的结构，所述薄层单元排列的方向为和硅衬底表面平行的横向；所述终端结构中至少包括一个所述薄层单元。
所述薄层单元形成于第二导电类型外延层中，在所述第二导电类型外延层中形成有第一沟槽；所述氧化膜薄层由填充于所述第一沟槽的氧化层组成，两个相邻的所述第一沟槽之间形成有两个所述第一导电类型薄层和一个所述第二导电类型薄层。
所述氧化膜薄层的氧化层包括填充于所述第一沟槽表面的第一氧化层以及由形成于所述第一氧化层上的第一导电类型的第二多晶硅或非晶硅氧化形成的第二氧化层。
所述第一导电类型薄层的第一导电类型杂质由所述第二多晶硅或非晶硅的第一导电类型杂质穿过所述第一氧化层扩散到所述第二导电类型外延层中得到。
所述第二导电类型薄层直接由位于两个相邻的所述第一沟槽之间且为两个所述第一导电类型薄层之间的所述第二导电类型外延层组成。
在所述第二导电类型外延层中形成有第二沟槽，所述第二沟槽位于所述单元区域的各所述氧化膜薄层的正上方，所述第二沟槽的宽度大于等于所述氧化膜薄层的宽度，所述第二沟槽将和其相邻的所述第一导电类型薄层的顶部的侧面露出，在所述第二沟槽中依次形成有栅极氧化层以及栅极多晶硅，所述栅极氧化层和所述第一导电类型薄层的顶部侧面接触，所述栅极多晶硅将所述第二沟槽完全填充。
进一步的改进是，所述超级结器件还包括：
第一导电类型外延层，所述第一导电类型外延层形成于所述硅衬底表面，所述硅衬底具有第一导电类型重掺杂；所述第二导电类型外延层形成于所述第一导电类型外延层表面上；所述第一沟槽的底部位于所述第二导电类型外延层中、或者穿透所述第二导电类型外延层进入到所述第一导电类型外延层中。
第二导电类型阱区，形成于所述第二导电类型外延层的顶部区域，所述第二导电类型阱区的深度小于等于所述第二沟槽的深度，所述栅极多晶硅从侧面对所述第二导电类型阱区覆盖。
源区，由形成于所述第二导电类型阱区的顶部的第一导电类型的重掺杂区组成；被所述栅极多晶硅覆盖的所述第二导电类型阱区用于形成沟道，该沟道实现所对应的所述源区和所述第一导电类型薄层的电学连接。
第二导电类型接触区，由形成于所述第二导电类型阱区中第二导电类型的重掺杂区，用于将所述第二导电类型阱区引出。
进一步的改进是，位于所述终端结构的薄层单元的所述第一导电类型薄层和所述第二导电类型薄层的宽度比大于位于所述单元区域的薄层单元的所述第一导电类型薄层和所述第二导电类型薄层的宽度比。
进一步的改进是，所述超级结器件为N型超级结器件，第一导电类型为N型，第二导电类型为P型；或者，所述超级结器件为P型超级结器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的超级结器件的制造方法包括如下步骤：
步骤一、提供一具有第一导电类型重掺杂的硅衬底，在所述硅衬底上形成第一导电类型外延层。
步骤二、在所述第一导电类型外延层上形成第二导电类型外延层。
步骤三、在所述第二导电类型外延层上淀积第一硬掩模介质层，采用光刻刻蚀工艺形成第一沟槽的图形结构，所述第一沟槽的底部位于所述第二导电类型外延层中、或者穿透所述第二导电类型外延层进入到所述第一导电类型外延层中；去除所述第一硬掩模介质层。
步骤四、采用热氧化工艺在所述第一沟槽的底部和侧壁表面以及所述第一沟槽外部的所述第二导电类型外延层表面形成第一氧化层。
步骤五、采用淀积工艺在所述第一氧化层表面上淀积具有第一导电类型的第二多晶硅或非晶硅。
步骤六、采用化学机械研磨或反刻工艺将位于所述第一沟槽外部的所述第二多晶硅或非晶硅去除，所述第二多晶硅或非晶硅仅保留于所述第一沟槽中。
步骤七、采用扩散工艺将所述第二多晶硅或非晶硅的第一导电类型杂质穿过所述第一氧化层扩散到所述第二导电类型外延层中，由扩散了所述第一导电类型杂质的所述第二导电类型外延层组成第一导电类型薄层，由未扩散所述第一导电类型杂质的所述第二导电类型外延层组成第二导电类型薄层，每两个相邻的所述第一沟槽之间形成有两个所述第一导电类型薄层和一个所述第二导电类型薄层。在所述扩散工艺中，所述第二多晶硅或非晶硅的第一导电类型杂质也扩散到所述第一沟槽的底部。
步骤八、将所述第二多晶硅或非晶硅全部氧化形成第二氧化层，并在单元区域形成由侧面依次接触的氧化膜薄层、所述第一导电类型薄层、所述第二导电类型薄层和所述第一导电类型薄层组成的薄层单元重复排列而成的结构，所述薄层单元排列的方向为和硅衬底表面平行的横向；所述氧化膜薄层的氧化层包括填充于所述第一沟槽中的所述第一氧化层和所述第二氧化层；在终端结构中也形成至少一个所述薄层单元。
步骤九、采用光刻刻蚀工艺在所述第二导电类型外延层中形成第二沟槽，所述第二沟槽位于所述单元区域的各所述氧化膜薄层的正上方，所述第二沟槽的宽度大于等于所述氧化膜薄层的宽度，所述第二沟槽将和其相邻的所述第一导电类型薄层的顶部的侧面露出。
步骤十、在所述第二沟槽的底部和侧壁表面淀积栅极氧化层，在所述栅极氧化层上淀积栅极多晶硅，所述栅极氧化层和所述栅极多晶硅也同时淀积到所述第二沟槽的外部表面上；形成于所述第二沟槽中的所述栅极氧化层和所述第一导电类型薄层的顶部侧面接触，所述栅极多晶硅将所述第二沟槽完全填充。
步骤十一、将形成于所述第二沟槽外部的所述栅极多晶硅和所述栅极氧化层去除。
步骤十二、在所述第二导电类型外延层的顶部区域形成第二导电类型阱区，所述第二导电类型阱区的深度小于等于所述第二沟槽的深度，所述栅极多晶硅从侧面对所述第二导电类型阱区覆盖。
步骤十三、进行第一导电类型的重掺杂注入形成源区，所述源区形成于所述第二导电类型阱区的顶部；被所述栅极多晶硅覆盖的所述第二导电类型阱区用于形成沟道，该沟道实现所对应的所述源区和所述第一导电类型薄层的电学连接。
步骤十四、形成层间膜；采用光刻刻蚀工艺形成接触孔，所述接触孔穿过所述层间膜并和所述栅极多晶硅、或所述源区接触。
步骤十五、在所述源区上方的所述接触孔底部进行第二导电类型的重掺杂注入形成第二导电类型接触区，该第二导电类型接触区和所述源区底部的所述第二导电类型阱区接触并用于将所述第二导电类型阱区引出。
步骤十六、形成正面金属图形。
步骤十七、对所述硅衬底进行背面减薄并形成背面金属。
进一步的改进是，所述第二多晶硅或非晶硅的厚度小于等于所述第一沟槽的宽度的0.25倍。
进一步的改进是，步骤八中形成所述第二氧化层后，所述第一氧化层和所述第二氧化层将所述第一沟槽完成填充，由所述第一氧化层和所述第二氧化层组成所述氧化膜薄层。
进一步的改进是，步骤八中形成所述第二氧化层后，在所述第一沟槽的中间区域所述第二氧化层未合并而留有空隙，由未将所述第一沟槽完全填充的所述第一氧化层和所述第二氧化层组成所述氧化膜薄层；或者，步骤八中形成所述第二氧化层后，在所述第一沟槽的中间区域所述第二氧化层未合并而留有空隙，通过旋涂或化学气相淀积工艺形成第三氧化层将所述第一沟槽的空隙完全填满，由所述第一氧化层、所述第二氧化层和所述第三氧化层组成所述氧化膜薄层。
进一步的改进是，位于所述终端结构的薄层单元的所述第一导电类型薄层和所述第二导电类型薄层的宽度比大于位于所述单元区域的薄层单元的所述第一导电类型薄层和所述第二导电类型薄层的宽度比。
进一步的改进是，所述超级结器件为N型超级结器件，第一导电类型为N型，第二导电类型为P型；或者，所述超级结器件为P型超级结器件，第一导电类型为P型，第二导电类型为N型。
本发明具有如下有益效果：
1、本发明的P型薄层和N型薄层中的一个半导体薄层是由外延层直接组成，另一个半导体薄层是由形成于外延层的沟槽中的多晶硅穿过一层氧化层向外延层中掺杂形成的，由于多晶硅对外延层掺杂时要穿过一层氧化层，这样得到的外延层的掺杂浓度能够比多晶硅的掺杂浓度小几个数量级。而由于现有成熟炉管工艺能得到的多晶硅的掺杂浓度一般在E18CM-3～E20CM-3的水平，而超级结器件的半导体薄层需要掺杂浓度为E15CM-3～E17CM-3水平，故本发明能够很方便的利用E18CM-3～E20CM-3掺杂水平的多晶硅来得到掺杂浓度为E15CM-3～E17CM-3的半导体薄层，所以本发明的工艺简单、重复性好，产能也高，能降低形成P型薄层和N型薄层的工艺复杂性并降低工艺成本。
2、另外本发明的半导体薄层都是由同一外延层经过不同掺杂形成，相对于现有技术中采用外延工艺填充沟槽形成半导体薄层的工艺结构和方法，本发明不需要采用外延工艺来填充沟槽，故能大大缩减工艺时间、降低工艺成本，而且由于两种半导体薄层都是由同一外延层经掺杂后形成的，故本发明半导体薄层是不会出现缝隙的，故本发明的半导体薄层质量也能提高。
3、本发明超级结器件的单元区域中重复排列的薄层单元还包括了氧化膜薄层，器件的栅极沟槽形成于氧化膜薄层上方，能够增加栅极和漏极之间的介质层的厚度，所以能减少器件的栅极和漏极之间的寄生电容、提高器件的性能。
4、本发明超级结器件的终端结构也包括有薄层单元，由于薄层单元包括了氧化膜薄层，该氧化膜薄层能够承受较高电压且具有较小尺寸，相对于现有采用P型薄层和N型薄层的结构能够进一步的减少终端结构的尺寸。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超级结器件的结构示意图；
图2是本发明实施例一超级结器件的结构示意图；
图3是本发明实施例二超级结器件的结构示意图；
图4A-图4G是本发明实施例一超级结器件的制造方法的各步骤中器件的结构示意图；
图5A-图5B是本发明实施例二超级结器件的制造方法的各步骤中器件的结构示意图。
具体实施方式
如图2所示，是本发明实施例一超级结器件的结构示意图；本发明实施例一以600V的超级结N型MOSFET器件为例进行说明，本发明实施例一超级结器件形成于硅衬底1上，所述硅衬底1为N型重掺杂，所述硅衬底1的电阻率为0.001欧姆·厘米～0.003欧姆·厘米。在所述硅衬底1上形成有N型外延层2，所述N型外延层2的厚度为8μm～15μm，所述N型外延层2为N型轻掺杂，掺杂浓度小于所述硅衬底1的掺杂浓度。在所述N型外延层2上形成有P型外延层3，所述P型外延层3的厚度为30μm～40μm，所述P型外延层3的掺杂浓度为E15CM-3～E17CM-3，为所要形成的P型薄层所需要的浓度。
本发明实施例一超级结器件包括单元区域和终端结构，所述单元区域位于超级结器件的中间区域，所述终端结构围绕在所述单元区域的外周。
所述单元区域中包括由侧面依次接触的氧化膜薄层8、N型薄层3a、P型薄层3b和N型薄层3a组成的薄层单元重复排列而成的结构，所述薄层单元排列的方向为和硅衬底1表面平行的横向。所述终端结构中至少包括一个所述薄层单元；且位于所述终端结构的薄层单元的所述N型薄层3a和所述P型薄层3b的宽度比大于位于所述单元区域的薄层单元的所述N型薄层3a和所述P型薄层3b的宽度比。
所述薄层单元形成于所述P型外延层3中，在所述P型外延层3中形成有第一沟槽；所述第一沟槽的底部位于所述P型外延层3中、或者穿透所述P型外延层3进入到所述N型外延层2中。所述第一沟槽的宽度大于0.5μm。
所述氧化膜薄层8由填充于所述第一沟槽的氧化层组成，两个相邻的所述第一沟槽之间形成有两个所述N型薄层3a和一个所述P型薄层3b。
所述氧化膜薄层8的氧化层包括填充于所述第一沟槽表面的第一氧化层以及由形成于所述第一氧化层上的N型的第二多晶硅或非晶硅氧化形成的第二氧化层。所述第一氧化层为热氧化膜，所述第一氧化层的厚度为20埃～1000埃。所述第二多晶硅或非晶硅的厚度小于等于所述第一沟槽的宽度的0.25倍，所述第二多晶硅或非晶硅的掺杂浓度高于1E19CM-3。
所述N型薄层3a的N型杂质由所述第二多晶硅或非晶硅的N型杂质穿过所述第一氧化层扩散到所述P型外延层3中得到。扩散工艺的最高温度为1200℃。
所述P型薄层3b直接由位于两个相邻的所述第一沟槽之间且为两个所述N型薄层3a之间的所述P型外延层3组成。
在所述P型外延层3中形成有第二沟槽，所述第二沟槽位于所述单元区域的各所述氧化膜薄层8的正上方，所述第二沟槽的宽度等于所述氧化膜薄层8的宽度，即将所述氧化膜薄层8的顶部部分去除后形成所述第二沟槽，所述第二沟槽将和其相邻的所述N型薄层3a的顶部的侧面露出也即和所述氧化膜薄层8相邻的两个所述N型薄层3a共用一个所述第二沟槽。在所述第二沟槽中依次形成有栅极氧化层11以及栅极多晶硅12，所述栅极氧化层11和所述N型薄层3a的顶部侧面接触，所述栅极多晶硅12将所述第二沟槽完全填充。
P型阱区13，形成于所述P型外延层3的顶部区域，所述P型阱区13的深度小于等于所述第二沟槽的深度，所述栅极多晶硅12从侧面对所述P型阱区13覆盖
源区14，由形成于所述P型阱区13的顶部的N型的重掺杂区组成。被所述栅极多晶硅12覆盖的所述P型阱区13用于形成沟道，该沟道实现所对应的所述源区14和所述N型薄层的电学连接。
P型接触区15，由形成于所述P型阱区13中P型的重掺杂区，用于将所述P型阱区13引出。
层间膜16用于实现器件和正面金属之间的隔离。所述源区14通过接触孔和正面金属17相连并引出源极，所述P型接触区15位于所述源区14的接触孔下方并和所述源区14连接在一起，也通过所述源区14的接触孔连接到源极。所述栅极多晶硅12通过接触孔和正面金属17相连并引出栅极。在所述硅衬底1的背面形成有背面金属18，通过所述背面金属18引出漏极。
如图3所示，是本发明实施例二超级结器件的结构示意图。本发明实施例二和本发明实施例一的区别之处为：本发明实施例二的所述第二沟槽的宽度等于所述氧化膜薄层8的宽度，即形成所述第二沟槽时，先需要进行氧化物刻蚀将所述氧化膜薄层8的顶部部分去除，和所述氧化膜薄层8的被去除部分相邻的所述N型薄层3a的顶部的侧面露出；之后进行硅刻蚀，将所述N型薄层3a的顶部部分刻蚀使所述第二沟槽加宽和加深，形成的所述第二沟槽周侧的底部位置要低于所述氧化膜薄层8的顶部位置。
如图4A至图4G所示，是本发明实施例一超级结器件的制造方法的各步骤中器件的结构示意图；本发明实施例一方法也是以600V的超级结N型MOSFET器件为例进行说明。本发明实施例一超级结器件的制造方法包括如下步骤：
步骤一、如图4A所示，提供一具有N型重掺杂的硅衬底1，所述硅衬底1的电阻率为0.001欧姆·厘米～0.003欧姆·厘米。在所述硅衬底1上形成N型外延层2。所述N型外延层2的厚度为8μm～15μm，所述N型外延层2为N型轻掺杂，掺杂浓度小于所述硅衬底1的掺杂浓度。
步骤二、如图4A所示，在所述N型外延层2上形成P型外延层3。所述P型外延层3的厚度为30μm～40μm。所述P型外延层3的掺杂浓度为E15CM-3～E17CM-3，为所要形成的P型薄层所需要的浓度。
步骤三、如图4A所示，在所述P型外延层3上淀积第一硬掩模介质层4，该第一硬掩模介质层4为10000埃的氧化硅。采用光刻刻蚀工艺形成第一沟槽5的图形结构，所述第一沟槽5的底部位于所述P型外延层3中、或者穿透所述P型外延层3进入到所述N型外延层2中；所述第一沟槽的宽度大于0.5μm。去除所述第一硬掩模介质层4。
步骤四、如图4B所示，采用热氧化工艺在所述第一沟槽5的底部和侧壁表面以及所述第一沟槽5外部的所述P型外延层3表面形成第一氧化层6。所述第一氧化层6的位于所述第一沟槽5的底部和侧壁表面部分的厚度为20埃～1000埃，所述第一氧化层6的位于所述第一沟槽5外部的所述P型外延层3表面部分的厚度为大于5000埃。
步骤五、如图4B所示，采用淀积工艺在所述第一氧化层6表面上淀积具有N型的第二多晶硅或非晶硅7。所述第二多晶硅或非晶硅的厚度小于等于所述第一沟槽的宽度的0.25倍，所述第二多晶硅或非晶硅的掺杂浓度高于1E19CM-3。
步骤六、如图4C所示，采用化学机械研磨或反刻工艺将位于所述第一沟槽5外部的所述第二多晶硅或非晶硅7去除，所述第二多晶硅或非晶硅7仅保留于所述第一沟槽5中。
步骤七、如图4C所示，采用扩散工艺将所述第二多晶硅或非晶硅7的N型杂质穿过所述第一氧化层6扩散到所述P型外延层3中，由扩散了所述N型杂质的所述P型外延层3组成N型薄层3a，由未扩散所述N型杂质的所述P型外延层3组成P型薄层3b，每两个相邻的所述第一沟槽5之间形成有两个所述N型薄层3a和一个所述P型薄层3b。扩散工艺的最高温度为1200℃。所述N型薄层3a的掺杂浓度能够通过优化组合所述第二多晶硅或非晶硅的掺杂浓度、所述第一氧化层6以及所述扩散工艺条件同时考虑到后续的热过程而得到。
对于所述P型外延层3的掺杂浓度选定后，如果器件单元的尺寸已确认,所述第一沟槽5的宽度和间距已确定,那么最后形成的所述N型薄层3a和所述P型薄层3b的尺寸,所述P型薄层3b的掺杂浓度要根据所述P型薄层3b最小的期望和电荷平衡的要求来设定。而所述第一氧化层6厚度,所述第二多晶硅或非晶硅的N型掺杂浓度,所述扩散工艺的温度和时间条件等都要进行优化才能得到很好的器件特性,特别注意所述N型薄层3a的尺寸和杂质浓度将受到所述扩散工艺之后的热过程影响,器件工艺设计是要将之考虑进去。
在所述扩散工艺中，所述第二多晶硅或非晶硅7的N型杂质也扩散到所述第一沟槽5的底部。如果所述第一沟槽5的底部位于所述P型外延层3中，则所述第二多晶硅或非晶硅7向所述第一沟槽5的底部扩散的N型杂质使扩散了N型杂质的所述P型外延层3反型为N型外延层，并且该反型形成的N型外延层和步骤一形成的所述N型外延层2相连接。
步骤八、如图4D所示，将所述第二多晶硅或非晶硅7全部氧化形成第二氧化层，并在单元区域形成由侧面依次接触的氧化膜薄层8、所述N型薄层3a、所述P型薄层3b和所述N型薄层3a组成的薄层单元重复排列而成的结构，所述薄层单元排列的方向为和硅衬底1表面平行的横向。所述氧化膜薄层8的氧化层包括填充于所述第一沟槽5中的所述第一氧化层6和所述第二氧化层。所述氧化膜薄层8的延伸到所述第一沟槽5外部的所述P型外延层3表面的部分为氧化膜8a。
如果形成所述第二氧化层后，所述第一氧化层6和所述第二氧化层将所述第一沟槽5完全填充，此时，由所述第一氧化层6和所述第二氧化层组成所述氧化膜薄层8。
如果形成所述第二氧化层后，在所述第一沟槽5的中间区域所述第二氧化层未合而并留有空隙，此时也能由未将所述第一沟槽5完全填充的所述第一氧化层6和所述第二氧化层组成所述氧化膜薄层8。
或者，如果形成所述第二氧化层后，在所述第一沟槽5的中间区域所述第二氧化层未合而并留有空隙时，也能通过旋涂或化学气相淀积工艺形成第三氧化层将所述第一沟槽5的空隙完全填满，此时，由所述第一氧化层6、所述第二氧化层和所述第三氧化层组成所述氧化膜薄层8。
在终端结构中也形成至少一个所述薄层单元，位于所述终端结构的薄层单元的所述N型薄层3a和所述P型薄层3b的宽度比大于位于所述单元区域的薄层单元的所述N型薄层3a和所述P型薄层3b的宽度比。
步骤九、如图4E所示，采用光刻形成由光刻胶9组成的窗口定义出形成所述第二沟槽的区域。所述第二沟槽的区域位于所述单元区域的各所述氧化膜薄层8的正上方，所述第二沟槽的宽度等于所述氧化膜薄层8的宽度。
如图4F所示，采用刻蚀工艺在所述P型外延层3中形成所述第二沟槽。由于所述第二沟槽位于所述单元区域的各所述氧化膜薄层8的正上方且所述第二沟槽的宽度等于所述氧化膜薄层8的宽度，仅需对所述氧化膜薄层8的顶部部分进行刻蚀就能得到所述第二沟槽，并不需要刻蚀所述氧化膜薄层8两侧的所述N型薄层3a。刻蚀工艺之后，所述第二沟槽的深度为1μm～6μm，所述第二沟槽将和其相邻的所述N型薄层3a的顶部的侧面露出。之后将所述光刻胶9去除，也将位于所述P型外延层3表面的所述氧化膜8a去除。
步骤十、如图4G所示，在所述第二沟槽的底部和侧壁表面淀积栅极氧化层11，在所述栅极氧化层11上淀积栅极多晶硅12，所述栅极氧化层11和所述栅极多晶硅12也同时淀积到所述第二沟槽的外部表面上，其中氧化层10为形成于所述第二沟槽外部表面上的部分。形成于所述第二沟槽中的所述栅极氧化层11和所述N型薄层3a的顶部侧面接触，所述栅极多晶硅12将所述第二沟槽完全填充。所述栅极氧化层11的厚度为800埃～1000埃，所述栅极多晶硅12的厚度2000埃～4000埃。
步骤十一、如图4G所示，将形成于所述第二沟槽外部的所述栅极多晶硅12，以及所述栅极氧化层11即氧化层10去除。
步骤十二、如图4G所示，采用P阱注入加推阱工艺在所述P型外延层3的顶部区域形成P型阱区13，所述P型阱区13的深度小于所述第二沟槽的深度，所述栅极多晶硅12从侧面对所述P型阱区13覆盖。
步骤十三、如图2所示，进行N型的重掺杂注入形成源区14，所述源区14形成于所述P型阱区13的顶部。被所述栅极多晶硅13覆盖的所述P型阱区13用于形成沟道，该沟道实现所对应的所述源区14和所述N型薄层3a的电学连接。
步骤十四、如图2所示，形成层间膜16，所述层间膜16的厚度为8000埃～10000埃。采用光刻刻蚀工艺形成接触孔，所述接触孔穿过所述层间膜16并和所述栅极多晶硅12、或所述源区14接触。
步骤十五、如图2所示，在所述源区14上方的所述接触孔底部进行P型的重掺杂注入形成P型接触区15，该P型接触区15和所述源区14底部的所述P型阱区13接触并用于将所述P型阱区13引出。
步骤十六、如图2所示，形成正面金属16，所述正面金属16的厚度为20000埃～40000埃。采用光刻刻蚀工艺对所述正面金属16进行刻蚀形成源极和栅极的图形结构。
步骤十七、如图2所示，对所述硅衬底1进行背面减薄并形成背面金属18。
如图5A至图5B所示，是本发明实施例二超级结器件的制造方法的各步骤中器件的结构示意图；本发明实施例二方法和本发明实施例一方法仅有步骤九不同，其它步骤都相同，本发明实施例二方法的步骤九为：
步骤九、如图5A所示，采用光刻形成由光刻胶9组成的窗口定义出形成所述第二沟槽的区域。所述第二沟槽的区域位于所述单元区域的各所述氧化膜薄层8的正上方，所述第二沟槽的宽度大于所述氧化膜薄层8的宽度。
如图5B所示，采用刻蚀工艺在所述P型外延层3中形成所述第二沟槽，刻蚀时分两步进行：
首先、采用氧化物刻蚀工艺将所述氧化膜薄层8的顶部部分去除，和所述氧化膜薄层8的被去除部分相邻的所述N型薄层3a的顶部的侧面露出。氧化物刻蚀时能够通过终点检测(End point detect，EPD)停止于硅界面上，能提高工艺的稳定性。
之后进行硅刻蚀，该硅刻蚀工艺对所述N型薄层3a的顶部部分进行刻蚀使所述第二沟槽加宽和加深，形成的所述第二沟槽周侧的底部位置要低于所述氧化膜薄层8的顶部位置。该硅刻蚀工艺和现有工艺中形成硅沟槽的刻蚀工艺完全兼容。这样，即使所述氧化膜薄层8的厚度有一定的变化，对所述第二沟槽的深度的影响不大，能够提供器件的稳定性，使生产控制的难度降低。
上述各实施例中，都是以超级结N型MOSFET器件为例进行说明，对N和P型掺杂进行对应替换，能够得到超级结P型MOSFET器件。
如果将超级结N型MOSFET器件的N型重掺杂的硅衬底替换为P型重掺杂的硅衬底，则能得到具有超级结结构的IGBT(绝缘栅双极型晶体管)器件。将超级结P型MOSFET器件的P型重掺杂的硅衬底替换为N型重掺杂的硅衬底，则也能得到另一具有超级结结构的IGBT器件。
如果不形成超级结N型或P型MOSFET器件的第二沟槽、栅极氧化层、栅极多晶硅和源区，则能够得到具有超级结结构的高压高性能的二极管。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种超级结器件，包括单元区域和终端结构，所述单元区域位于超级结器件的中间区域，所述终端结构围绕在所述单元区域的外周，其特征在于：所述单元区域中包括由侧面依次接触的氧化膜薄层、第一导电类型薄层、第二导电类型薄层和第一导电类型薄层组成的薄层单元重复排列而成的结构，所述薄层单元排列的方向为和硅衬底表面平行的横向；所述终端结构中至少包括一个所述薄层单元；
所述薄层单元形成于第二导电类型外延层中，在所述第二导电类型外延层中形成有第一沟槽；所述氧化膜薄层由填充于所述第一沟槽的氧化层组成，两个相邻的所述第一沟槽之间形成有两个所述第一导电类型薄层和一个所述第二导电类型薄层；
所述氧化膜薄层的氧化层包括填充于所述第一沟槽表面的第一氧化层以及由形成于所述第一氧化层上的第一导电类型的第二多晶硅或非晶硅氧化形成的第二氧化层；
所述第一导电类型薄层的第一导电类型杂质由所述第二多晶硅或非晶硅的第一导电类型杂质穿过所述第一氧化层扩散到所述第二导电类型外延层中得到；
所述第二导电类型薄层直接由位于两个相邻的所述第一沟槽之间且为两个所述第一导电类型薄层之间的所述第二导电类型外延层组成；
在所述第二导电类型外延层中形成有第二沟槽，所述第二沟槽位于所述单元区域的各所述氧化膜薄层的正上方，所述第二沟槽的宽度大于等于所述氧化膜薄层的宽度，所述第二沟槽将和其相邻的所述第一导电类型薄层的顶部的侧面露出，在所述第二沟槽中依次形成有栅极氧化层以及栅极多晶硅，所述栅极氧化层和所述第一导电类型薄层的顶部侧面接触，所述栅极多晶硅将所述第二沟槽完全填充。
2.如权利要求1所述的超级结器件，其特征在于，所述超级结器件还包括：
第一导电类型外延层，所述第一导电类型外延层形成于所述硅衬底表面，所述硅衬底具有第一导电类型重掺杂；所述第二导电类型外延层形成于所述第一导电类型外延层表面上；所述第一沟槽的底部位于所述第二导电类型外延层中、或者穿透所述第二导电类型外延层进入到所述第一导电类型外延层中；
第二导电类型阱区，形成于所述第二导电类型外延层的顶部区域，所述第二导电类型阱区的深度小于等于所述第二沟槽的深度，所述栅极多晶硅从侧面对所述第二导电类型阱区覆盖；
源区，由形成于所述第二导电类型阱区的顶部的第一导电类型的重掺杂区组成；被所述栅极多晶硅覆盖的所述第二导电类型阱区用于形成沟道，该沟道实现所对应的所述源区和所述第一导电类型薄层的电学连接；
第二导电类型接触区，由形成于所述第二导电类型阱区中第二导电类型的重掺杂区，用于将所述第二导电类型阱区引出。
3.如权利要求1所述的超级结器件，其特征在于：位于所述终端结构的薄层单元的所述第一导电类型薄层和所述第二导电类型薄层的宽度比大于位于所述单元区域的薄层单元的所述第一导电类型薄层和所述第二导电类型薄层的宽度比。
4.如权利要求1或2或3所述的超级结器件，其特征在于：所述超级结器件为N型超级结器件，第一导电类型为N型，第二导电类型为P型；或者，所述超级结器件为P型超级结器件，第一导电类型为P型，第二导电类型为N型。
5.一种超级结器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一具有第一导电类型重掺杂的硅衬底，在所述硅衬底上形成第一导电类型外延层；
步骤二、在所述第一导电类型外延层上形成第二导电类型外延层；
步骤三、在所述第二导电类型外延层上淀积第一硬掩模介质层，采用光刻刻蚀工艺形成第一沟槽的图形结构，所述第一沟槽的底部位于所述第二导电类型外延层中、或者穿透所述第二导电类型外延层进入到所述第一导电类型外延层中；去除所述第一硬掩模介质层；
步骤四、采用热氧化工艺在所述第一沟槽的底部和侧壁表面以及所述第一沟槽外部的所述第二导电类型外延层表面形成第一氧化层；
步骤五、采用淀积工艺在所述第一氧化层表面上淀积具有第一导电类型的第二多晶硅或非晶硅；
步骤六、采用化学机械研磨或反刻工艺将位于所述第一沟槽外部的所述第二多晶硅或非晶硅去除，所述第二多晶硅或非晶硅仅保留于所述第一沟槽中；
步骤七、采用扩散工艺将所述第二多晶硅或非晶硅的第一导电类型杂质穿过所述第一氧化层扩散到所述第二导电类型外延层中，由扩散了所述第一导电类型杂质的所述第二导电类型外延层组成第一导电类型薄层，由未扩散所述第一导电类型杂质的所述第二导电类型外延层组成第二导电类型薄层，每两个相邻的所述第一沟槽之间形成有两个所述第一导电类型薄层和一个所述第二导电类型薄层；
步骤八、将所述第二多晶硅或非晶硅全部氧化形成第二氧化层，并在单元区域形成由侧面依次接触的氧化膜薄层、所述第一导电类型薄层、所述第二导电类型薄层和所述第一导电类型薄层组成的薄层单元重复排列而成的结构，所述薄层单元排列的方向为和硅衬底表面平行的横向；所述氧化膜薄层的氧化层包括填充于所述第一沟槽中的所述第一氧化层和所述第二氧化层；在终端结构中也形成至少一个所述薄层单元；
步骤九、采用光刻刻蚀工艺在所述第二导电类型外延层中形成第二沟槽，所述第二沟槽位于所述单元区域的各所述氧化膜薄层的正上方，所述第二沟槽的宽度大于等于所述氧化膜薄层的宽度，所述第二沟槽将和其相邻的所述第一导电类型薄层的顶部的侧面露出；
步骤十、在所述第二沟槽的底部和侧壁表面淀积栅极氧化层，在所述栅极氧化层上淀积栅极多晶硅，所述栅极氧化层和所述栅极多晶硅也同时淀积到所述第二沟槽的外部表面上；形成于所述第二沟槽中的所述栅极氧化层和所述第一导电类型薄层的顶部侧面接触，所述栅极多晶硅将所述第二沟槽完全填充；
步骤十一、将形成于所述第二沟槽外部的所述栅极多晶硅和所述栅极氧化层去除；
步骤十二、在所述第二导电类型外延层的顶部区域形成第二导电类型阱区，所述第二导电类型阱区的深度小于等于所述第二沟槽的深度，所述栅极多晶硅从侧面对所述第二导电类型阱区覆盖；
步骤十三、进行第一导电类型的重掺杂注入形成源区，所述源区形成于所述第二导电类型阱区的顶部；被所述栅极多晶硅覆盖的所述第二导电类型阱区用于形成沟道，该沟道实现所对应的所述源区和所述第一导电类型薄层的电学连接；
步骤十四、形成层间膜；采用光刻刻蚀工艺形成接触孔，所述接触孔穿过所述层间膜并和所述栅极多晶硅、或所述源区接触；
步骤十五、在所述源区上方的所述接触孔底部进行第二导电类型的重掺杂注入形成第二导电类型接触区，该第二导电类型接触区和所述源区底部的所述第二导电类型阱区接触并用于将所述第二导电类型阱区引出；
步骤十六、形成正面金属图形；
步骤十七、对所述硅衬底进行背面减薄并形成背面金属。
6.如权利要求5所述的超级结器件的制造方法，其特征在于：所述第二多晶硅或非晶硅的厚度小于等于所述第一沟槽的宽度的0.25倍。
7.如权利要求5所述的超级结器件的制造方法，其特征在于：步骤八中形成所述第二氧化层后，所述第一氧化层和所述第二氧化层将所述第一沟槽完成填充，由所述第一氧化层和所述第二氧化层组成所述氧化膜薄层。
8.如权利要求5所述的超级结器件的制造方法，其特征在于：步骤八中形成所述第二氧化层后，在所述第一沟槽的中间区域所述第二氧化层未合并而留有空隙，由未将所述第一沟槽完全填充的所述第一氧化层和所述第二氧化层组成所述氧化膜薄层；或者，步骤八中形成所述第二氧化层后，在所述第一沟槽的中间区域所述第二氧化层未合并而留有空隙，通过旋涂或化学气相淀积工艺形成第三氧化层将所述第一沟槽的空隙完全填满，由所述第一氧化层、所述第二氧化层和所述第三氧化层组成所述氧化膜薄层。
9.如权利要求5所述的超级结器件的制造方法，其特征在于：位于所述终端结构的薄层单元的所述第一导电类型薄层和所述第二导电类型薄层的宽度比大于位于所述单元区域的薄层单元的所述第一导电类型薄层和所述第二导电类型薄层的宽度比。
10.如权利要求5所述的超级结器件的制造方法，其特征在于：所述超级结器件为N型超级结器件，第一导电类型为N型，第二导电类型为P型；或者，所述超级结器件为P型超级结器件，第一导电类型为P型，第二导电类型为N型。
CN201210326114.6A 2012-09-05 2012-09-05 超级结器件及其制造方法 Active CN103035721B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210326114.6A CN103035721B (zh) 2012-09-05 2012-09-05 超级结器件及其制造方法
US14/019,159 US9000516B2 (en) 2012-09-05 2013-09-05 Super-junction device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210326114.6A CN103035721B (zh) 2012-09-05 2012-09-05 超级结器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103035721A CN103035721A (zh) 2013-04-10
CN103035721B true CN103035721B (zh) 2015-06-03

Family

ID=48022424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210326114.6A Active CN103035721B (zh) 2012-09-05 2012-09-05 超级结器件及其制造方法

Country Status (2)

Country Link
US (1) US9000516B2 (zh)
CN (1) CN103035721B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
CN203659877U (zh) * 2013-10-30 2014-06-18 英飞凌科技奥地利有限公司 超结器件和包括所述超结器件的半导体结构
KR102114501B1 (ko) * 2014-03-11 2020-05-25 매그나칩 반도체 유한회사 반도체 소자
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
CN108336084B (zh) * 2018-02-28 2020-11-24 电子科技大学 高压隔离层及其制备方法和应用
CN112635331B (zh) * 2021-01-20 2022-06-21 北京利宝生科技有限公司 一种超级结功率器件的制备方法
CN116646251B (zh) * 2023-07-27 2023-09-19 北京智芯微电子科技有限公司 超级结器件的制造方法、超级结器件、芯片和电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法
CN101958283A (zh) * 2009-07-09 2011-01-26 上海华虹Nec电子有限公司 获得交替排列的p型和n型半导体薄层结构的方法及结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079844A1 (en) * 2009-10-01 2011-04-07 Force Mos Technology Co. Ltd. Trench mosfet with high cell density

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法
CN101958283A (zh) * 2009-07-09 2011-01-26 上海华虹Nec电子有限公司 获得交替排列的p型和n型半导体薄层结构的方法及结构

Also Published As

Publication number Publication date
US9000516B2 (en) 2015-04-07
US20140061783A1 (en) 2014-03-06
CN103035721A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN103035721B (zh) 超级结器件及其制造方法
CN103035720B (zh) 超级结器件及其制作方法
CN103650148B (zh) 绝缘栅双极晶体管
CN109659351B (zh) 绝缘栅双极晶体管
CN102832234B (zh) 一种沟槽型半导体功率器件及其制造方法和终端保护结构
CN103489913A (zh) 半导体装置及其制造方法
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN102569373B (zh) 一种具有低导通饱和压降的igbt及其制造方法
CN105070759A (zh) Nldmos器件及其制造方法
CN108091573A (zh) 屏蔽栅沟槽mosfet esd结构及其制造方法
CN104637821A (zh) 超级结器件的制造方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
CN105932064B (zh) 沟槽栅功率mosfet及制造方法
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN103137710B (zh) 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN103022123B (zh) 超级结半导体器件及其制造方法
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN104409334A (zh) 一种超结器件的制备方法
CN103325685A (zh) 深沟槽功率半导体场效应晶体管及其制作方法
CN103094342B (zh) 功率晶体管组件及其制作方法
CN104900717A (zh) 半导体装置
CN106229339A (zh) 一种超结mos的终端结构及其制造方法
CN103151380A (zh) 一种沟槽型半导体功率器件及其制造方法和终端保护结构
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
CN104900703A (zh) 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140124

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140124

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant