CN102881690B - 动态随机存取存储器及其制造方法 - Google Patents

Abstract

本发明公开了一种动态随机存取存储器及其制造方法，上述动态随机存取存储器包括一埋藏位线，设置于一基板内沿一第一方向延伸的一第一沟槽的下部中；一对埋藏字元线，分别设置于上述基板内沿一第二方向延伸的一第二沟槽的一对侧壁上；一辅助字元线，沿上述第一方向设置于平行于上述埋藏位线的一另一埋藏位线的上方，且与上述另一埋藏位线隔绝，其中上述辅助字元线的两端分别连接上述对埋藏字元线。

Description

动态随机存取存储器及其制造方法

技术领域

本发明系有关于一种动态随机存取存储器及其制造方法，特别是有关于一种动态随机存取存储器晶胞的埋藏位线及其制造方法。

背景技术

目前将电容堆迭在晶体管之上的堆迭式(stacked)动态随机存取存储器(DynamicRandomAccessMemory，以下简称DRAM)可达到高存储器密度的目标。因为做为堆迭式DRAM中晶体管漏极接触物的埋藏位线接触物(buriedbitlinecontact,CB)与晶体管产生的反转通道(inversionchannel)并非位于同一高度，上述两者的连接程度非常重要。然而，现今制造工艺中，用以决定堆迭式DRAM的埋藏字元线(buriedwordline,BW)的底面的沟槽蚀刻步骤对其下方的埋藏位线(buriedbitline,BL)的顶面之间的距离控制不佳而产生许多问题。举例来说，埋藏字元线的底面和埋藏位线的顶面之间距离过近会使元件产生漏电。另一方面，埋藏字元线的底面和埋藏位线的顶面之间的距离过远会使DRAM中晶体管的导通电流(on-current)过小，而需要更大的埋藏位线接触外扩散区来增加埋藏位线接触物与反转通道的连接程度，这样会产生相邻埋藏位线接触漏电(CBleakage)问题。

因此，亟需一种具有新颖结构的动态随机存取存储器及其制造方法，以解决上述问题。

发明内容

有鉴于此，本发明的一实施例系提供一种动态随机存取存储器，包括一埋藏位线，分别设置于一基板内沿一第一方向延伸的一第一沟槽的下部中；一对埋藏字元线，分别设置于上述基板内沿一第二方向延伸的一第二沟槽的一对侧壁上；一辅助字元线，沿上述第一方向设置于平行于上述埋藏位线的一另一埋藏位线的上方，且与上述另一埋藏位线隔绝，其中上述辅助字元线的两端分别连接上述对埋藏字元线。

本发明的另一实施例系提供一种动态随机存取存储器的制造方法，包括提供一基板；于上述基板中沿一第一方向形成彼此平行的一第一沟槽和另一第一沟槽；于上述第一沟槽和上述另一第一沟槽的下部中形成一埋藏位线和另一埋藏位线；于上述另一第一沟槽的上部中形成一高介电常数介电质；于上述基板中沿一第二方向形成一第二沟槽；移除上述高介电常数介电质，且使上述另一第一沟槽的上部的一对侧壁暴露出来；于上述第二沟槽的一对侧壁上形成一对埋藏字元线；于上述另一第一沟槽的上部暴露出来的上述对侧壁上形成一辅助字元线，其中上述辅助字元线的两端分别连接上述对埋藏字元线。

附图说明

图1a系显示本发明一实施例的动态随机存取存储器的透视图。

图1b系显示本发明一实施例的动态随机存取存储器的部分上视图，其显示埋藏字元线和辅助字元线。

图2a～图13a为沿图1a的A-A’切线的剖面图，其显示本发明一实施例的动态随机存取存储器的制造方法的剖面示意图。

图2b～图13b为沿图1a的B-B’切线的剖面图，其显示本发明一实施例的动态随机存取存储器的制造方法的剖面示意图。

主要元件符号说明：

100～第零绝缘垫；110～第一绝缘硬遮罩层；

200～基板；201、211、219、247～顶面；

202～第一绝缘垫；204～第一阻障垫层；

206～第一金属条状物；207～第一导电物；

208～位线接触物；

209、246、416、423～底面；

210～扩散区；212、212a～第二绝缘垫；

214～第一绝缘物；216～高介电常数介电质；

218～第二绝缘层；220～碳硬遮罩层；

220a～碳硬遮罩图案；222～氮化物硬遮罩层；

224～光阻图案；226～空穴；

229、223、230、414a、415a、414b、415b～侧壁；

232、232a、232b～热氧化层；

234、234a、234b～第二阻障垫层；

236～金属材料；

236a、236b～第二金属条状物；

240～绝缘材料；244～埋藏字元线；

244a～辅助字元线；250～埋藏位线；

312～电容；

314、316、318～基板部分；

410～第一方向；412～第一沟槽；

420～第二方向；422～第二沟槽；

500～动态随机存取存储器；

510～部分。

具体实施方式

图1a系显示本发明一实施例的动态随机存取存储器晶胞(以下简称DRAM)500的透视图，图1b系显示本发明一实施例的动态随机存取存储器的部分510上视图，其显示埋藏字元线和辅助字元线。为方便显示埋藏位线、辅助字元线和埋藏字元线的配置，在此不予显示用以隔绝不同埋藏字元线和辅助字元线的绝缘物，以及埋藏位线与埋藏字元线的间的结构，然非限制本实施例。如图1a所示的DRAM500的晶胞尺寸为4F²(其中F为最小半节距(halfpitch)，或称单元尺寸)。如图1a所示，上述DRAM500系设置于一基板200中，其包括至少一对埋藏位线250、至少一对埋藏字元线244和至少一辅助字元线(auxiliarywordline)244a。如图1a所示，彼此埋藏位线250系设置于基板200内沿一第一方向410延伸的一第一沟槽412中，上述埋藏位线250系包括一位线接触物208，沿第一方向410连续设置于第一沟槽412的单一侧壁(singleside)414上。埋藏字元线244系分别设置于基板200内沿一第二方向420延伸的一第二沟槽422的一对侧壁230上。另外，如图1a、图1b所示，DRAM500更包括一辅助字元线244a，沿第一方向410设置于第一沟槽412的上部侧壁上，其中辅助字元线244a的两端分别连接一对埋藏字元线244。如图1a、图1b所示，埋藏字元线244由部分第二阻障垫层234a和部分第二金属条状物236a构成，而辅助字元线244a由部分第二阻障垫层234b和部分第二金属条状物236b构成，注意如图1b所示，第二阻障垫层234a、234b为同一第二阻障垫层的不同部分，而第二金属条状物236a、236b为同一第二金属条状物的不同部分。

如图1a所示的实施例中，DRAM500的埋藏位线250的位线接触物208、埋藏字元线244、相邻于位线接触物208的基板部分314、位于两相邻埋藏字元线244之间的基板部分316以及位于基板部分316上的另一基板部分318可构成一垂直晶体管，其中位线接触物208系做为垂直晶体管的漏极接触物，埋藏字元线244和辅助字元线244a系做为垂直晶体管的闸极，而垂直堆迭的基板部分314、基板部分316和基板部分318系做为垂直晶体管的漏极区、通道区和源极区。另外，DRAM500更包括一电容312，电性接触垂直晶体管的源极区(基板部分318)。值得注意的是，埋藏位线250的位线接触物208仅与位于其一侧的漏极区(基板部分314)接触，所以每一个垂直晶体管的闸极由位于垂直晶体管的漏极区(基板部分314)正上方的一对埋藏字元线244和远离于上述埋藏位线250的一个辅助字元线244a构成。

图2a、图2b至图13a、图13b系显示本发明一实施例的动态随机存取存储器的制造方法的剖面示意图，其中图2a～图13a为沿图1a的A-A’切线的剖面图，而图2b～图13b为沿图1a的B-B’切线的剖面图。如图2a、图2b所示，首先，提供一基板200。在本发明一实施例中，基板200可为硅基板。在其他实施例中，可利用锗化硅(SiGe)、块状半导体(bulksemiconductor)、应变半导体(strainedsemiconductor)、化合物半导体(compoundsemiconductor)、絶缘层上覆硅(silicononinsulator,SOI)，或其他常用的半导体基板做为基板200。基板200可植入p型或n型掺质，以针对设计需要改变其导电类型。之后，可利用化学气相沉积法(CVD)于基板200上覆盖一第零绝缘垫100，其做为后续形成于基板200中的第一沟槽的蚀刻硬遮罩。在本发明一实施例中，第零绝缘垫100可为氮化硅。

接着，请参考图2a、图2b，可利用光刻及蚀刻制造工艺，图案化第零绝缘垫100，并定义出第一沟槽412的形成位置。然后，可进行一蚀刻制造工艺，以图案化的第零绝缘垫100做为蚀刻硬遮罩，于基板200中沿如图1所示的第一方向410形成彼此平行的第一沟槽412。然后，分别于每一个第一沟槽412中形成一埋藏位线250，其包括一位线接触物208，沿第一方向410设置于第一沟槽412下部的一侧壁414a上，一第一绝缘垫202，顺应性覆盖第一沟槽412下部的侧壁414a、415a和一底面416，且邻接位线接触物208，以及一第一导电物207，填充第一沟槽412下部，且覆盖第一绝缘垫202和位线接触物208。在本发明一实施例中，第一导电物207包括一第一阻障垫层204和一第一金属条状物206，其中第一阻障垫层204系形成于第一沟槽412中，且覆盖第一绝缘垫202和位线接触物208，而第一金属条状物206系填充第一沟槽412下部，且覆盖第一阻障垫层204。在本发明一实施例中，第一绝缘垫202可包括一氧化物、一氮化物或其组合，第一阻障垫层可包括一迭层结构，其材质包括钛、氮化钛或其组合，而位线接触物208可包括掺杂多晶硅。在本发明一实施例中，可藉由离子植入法或将位线接触物208的掺质扩散至基板200的方式，于基板200中形成邻接位线接触物208侧壁的扩散区210。在本发明一实施例中，扩散区210位于如图1a所示的基板部分314(漏极区)，其可做为埋藏位线与垂直晶体管的漏极的扩散接面(diffusionjunction)，而第一导电物207系藉由位线接触物208和扩散区210电性连接至垂直晶体管的漏极。

请再参考图2a、图2b，形成埋藏位线250之后，可利用化学气相沉积法(CVD)或物理气相沉积法(PVD)，顺应性形成一第二绝缘垫212，覆盖第一沟槽412上部的侧壁414b、415b，埋藏位线250和第零绝缘垫100的顶面201。接着，可利用例如高密度电浆化学气相沉积法(HDP-CVD)的沉积方式以及后续的回蚀刻(etchingback)步骤，以于第一沟槽412中形成第一绝缘物214，其覆盖部分第二绝缘垫212。在本发明一实施例中，第一绝缘物214和第二绝缘垫212为不同的材质，举例来说，当第一绝缘物214为氧化物时，第二绝缘垫212为氮化物。

接着，请参考图3a、图3b，在本发明一实施例中，须将位于第一沟槽412上部的侧壁414b、415b的第二绝缘垫212的厚度降低，以利于可以在第一沟槽412中额外形成可与后续形成的一对埋藏字元线的辅助字元线。如图3a、图3b所示，可利用例如湿蚀刻方式的薄化制造工艺，移除部分未被第一绝缘物214覆盖的第二绝缘垫层，薄化位于第一沟槽412上部的侧壁414b、415b的第二绝缘垫层的厚度。在本发明一实施例中，可选择对第一绝缘物214有高蚀刻选择比的蚀刻剂，以利于移除部分第二绝缘垫层时不会损伤第一绝缘物214。经过薄化制造工艺后，未被第一绝缘物214覆盖的第二绝缘垫系形成第二绝缘垫212a，而位于第一沟槽412上部的侧壁414b、415b的第二绝缘垫212a的厚度T可介于1nm～10nm之间。

接着，请参考图4a、图4b，可再利用例如旋涂法(spin-on)的沉积方式以及后续的回蚀刻(etchingback)步骤，于第一绝缘物214上形成一高介电常数介电质216，其顶面系低于第零绝缘垫100的顶面201。在本发明一实施例中，高介电常数介电质216在第一沟槽412中的高度位置系与后续于另一沟槽形成的一对埋藏字元线相同，以利于后续取代高介电常数介电质216位置形成的辅助字元线可连接到埋藏字元线。

然后，请再参考图4a、图4b，可再利用例如高密度电浆化学气相沉积法(HDP-CVD)的沉积方式，全面性形成一第二绝缘层218，填充第一沟槽412且覆盖基板200，其中第二绝缘层218的一顶面实质上为一平坦表面。在本发明一实施例中，第二绝缘垫212a、第一绝缘物214和第二绝缘层218的材质可包括一氧化物、一氮化物或其组合，其中第一绝缘物214和第二绝缘层218可为相同的材质，第一绝缘物214和第二绝缘层218的材质皆与第二绝缘垫212a的材质不同。例如第一绝缘物214和第二绝缘层218皆为氧化物，而第二绝缘垫212a为氮化物。

接着说明第二沟槽422的形成方式，如图1a所示，第一沟槽412和第二沟槽422系设计为彼此交叉设置。请参考图5a、图5b，可利用化学气相沉积法(CVD)，于第二绝缘层218上依序形成一碳硬遮罩层220和一氮化物硬遮罩层222。之后，可利用涂布(coating)方式，全面性形成一光阻，再利用一埋藏字元线光罩进行一光刻制造工艺，以沿第二方向420形成复数个光阻图案224。在本发明一实施例中，碳硬遮罩层220、氮化物硬遮罩层222系做为形成具高深宽比的第二沟槽422的蚀刻制造工艺的硬遮罩，用以避免蚀刻制造工艺期间对基板200和第零绝缘垫100表面造成的损伤。

接着，请参考图6a、图6b，进行例如干蚀刻之一非等向性蚀刻步骤，移除未被光阻图案224覆盖的氮化物硬遮罩层222以形成氮化物硬遮罩图案(图未显示)，此时光阻图案224会于制造工艺期间被移除。之后，以氮化物硬遮罩图案(图未显示)为蚀刻硬遮罩，进行例如干蚀刻之一非等向性蚀刻步骤，移除未被氮化物硬遮罩图案(图未显示)覆盖的碳硬遮罩层220以形成碳硬遮罩图案220a，此时氮化物硬遮罩图案会于制造工艺期间被移除。然后，以碳硬遮罩图案220a为蚀刻硬遮罩，进行例如干蚀刻之一非等向性蚀刻步骤，移除未被碳硬遮罩图案220a覆盖的第零绝缘垫100、第二绝缘层218和基板200(如图6b所示)。由于第一沟槽412和第二沟槽422系设计为彼此交叉设置，所以在形成第二沟槽422的蚀刻制造工艺期间，也会移除位于第一沟槽412中且未被碳硬遮罩图案220a覆盖的第一绝缘物214、高介电常数介电质216，直到暴露出未被该些光阻图案覆盖的第一绝缘物214为止，以于基板200中沿第二方向420形成第二沟槽422，其中如图6b所示，部分基板200板从第二沟槽422的底面423暴露出来。如图1、图6a、图6b所示，第一沟槽412和第二沟槽422彼此交叉设置，且第二沟槽422的底面423会设计位于第一沟槽412的底面416的上方，但不高于高介电常数介电质216的底面，以确保后续于第二沟槽422侧壁形成的埋藏字元线可以连接至取代高介电常数介电质216位置形成的辅助字元线。

接着，请参考图7a、图7b，可利用干蚀刻方式，移除碳硬遮罩图案220a。

接着，请参考图8a、图8b，可利用稀释氢氟酸(DHF)进行一清洁制造工艺，以移除位于第二沟槽422的侧壁230上的例如原生氧化物(nativeoxide)，并同时移除第一沟槽412中的高介电常数介电质216，并暴露出第一沟槽的上部侧壁414b、415b上的部分第二绝缘垫212a。

接着，请参考图9a、图9b，可进行一湿蚀刻制造工艺，移除暴露出来的第二绝缘垫212a，以使基板200从第一沟槽412的上部的一对侧壁414b、415b部分暴露出来，以形成由第一沟槽412的上部暴露出来的一对侧壁414b、415b、第一绝缘物214和第二绝缘层218包围的一空穴226，其中第一沟槽412的上部暴露出来的一对侧壁414b、415b的两端分别连接第二沟槽422的一对侧壁230。在本步骤中，因为移除在最终形成的动态随机存取存储器的通道附近存在的氮化物(亦即图8a、图8b所示暴露出来高介电常数介电质216及第二绝缘垫212a)，因此可以改善现有的动态随机存取存储器的通道附近因存在的氮化硅而造成元件临界电压下降导致漏电的问题。

接着，请参考图10a、图10b，利用例如热氧化法(thermaloxidation)，于第二沟槽422的一对侧壁230和底面423，以及于第一沟槽412的上部暴露出来的一对侧壁414b、415b上同时形成一热氧化层232。为了方便说明起见，于第二沟槽422的一对侧壁230和底面423上形成的部分热氧化层标示为热氧化层232a(如图10a所示)，而于第一沟槽412的上部暴露出来的一对侧壁414b、415b上形成的部分热氧化层标示为热氧化层232b(如图10b所示)，注意热氧化层232a和232b为同一步骤形成。

接着，请参考图11a、图11b，可利用化学气相沉积法(CVD)或原子层沉积法(ALD)，顺应性形成一第二阻障垫层234，从第二绝缘层218的一顶面219延伸覆盖第二沟槽422的侧壁230和图10a所示的空穴226的侧壁。然后，可利用化学气相沉积法(CVD)，全面性形成一金属材料236，覆盖第二阻障垫层234，并填充第二沟槽422和空穴226。之后，可进行例如化学机械研磨法(CMP)的平坦化制造工艺，以平坦化金属材料236的表面。

接着，请参考图12a、图12b，可利用回蚀刻(etchingback)步骤，移除位于第二绝缘层218的一顶面219的金属材料236和第二阻障垫层234到特定深度(例如使第二沟槽422中的金属材料236和第二阻障垫层234的顶面低于基板200表面)。然后，利用化学气相沉积法(CVD)顺应性形成一第一绝缘硬遮罩层110。在本发明一实施例中，第一绝缘硬遮罩层110的材质可为一氧化硅。

接着，请参考图13a、图13b，利用第一绝缘硬遮罩层110为一蚀刻硬遮罩，进行例如干蚀刻的一非等向性蚀刻制造工艺，以截断位于第二沟槽422中的金属材料236、第二阻障垫层234和热氧化层232a，直到暴露出第二沟槽422的底面423的中间部分为止，以于第二沟槽422的一对侧壁230上形成由第二阻障垫层和第二金属条状物构成的一对埋藏字元线244。如图13b所示的实施例中，当出第二沟槽422的底面423的中间部分暴露出来的后，可再持续进行非等向性蚀刻制造工艺一段时间(意即过蚀刻(overetching))，直到移除部分基板200为止。上述过蚀刻系确保形成的一对埋藏字元线244不会互连而产生短路。如图12a所示，形成埋藏字元线244的同时系于第一沟槽412中形成一辅助字元线244a，沿如图1a所示的第一方向410内嵌于如图9a所示的空穴226中。为了方便说明起见，经过上述制造工艺之后，构成埋藏字元线244的部分第二阻障垫层和第二金属条状物分别标示为第二阻障垫层234a和第二金属条状物236a(如图13a所示)，而构成辅助字元线244a的部分第二阻障垫层和第二金属条状物分别标示为第二阻障垫层234b和第二金属条状物236b(如图13b所示)，注意如图1b所示，第二阻障垫层234a、234b为同一第二阻障垫层的不同部分，而第二金属条状物236a、236b为同一第二金属条状物的不同部分。

如图1b、图13a所示，辅助字元线244a的两端分别连接位于通道区(基板部分)318两侧的一对埋藏字元线244。以辅助字元线244a来增加垂直晶体管的通道宽度，进而增加垂直晶体管的导通电流。且辅助字元线244a与其下的埋藏位线250藉由第一绝缘层214和第二绝缘垫212彼此隔绝。在本发明一实施例中，辅助字元线244a由从第二沟槽422的一对侧壁230延伸内嵌于如图9a所示的空穴226中的部分第二阻障垫层234b和部分第二金属条状物236b构成，其中辅助字元线244b的第二阻障垫层234b系包围第二金属条状物236b。之后，可全面性形成一绝缘材料240，覆盖第二绝缘层218的顶面219及填入第二沟槽422。然后，再进行后续制造工艺，以形成如图1a所示的本发明一实施例的动态随机存取存储器500。

本发明实施例系提供一种动态随机存取存储器500，由于用以形成埋藏位线的第一沟槽和用以形成埋藏字元线的第二沟槽彼此交叉，因而可以将形成埋藏字元线的热氧化层、阻障层和金属条状物延伸至埋藏位线的上方而形成一辅助字元线并与埋藏位线隔绝，且此辅助字元线因距扩散区较近，可大幅增加动态随机存取存储器的垂直晶体管的导通电流(on-current)，因而可不需形成较大的扩散区，就能使埋藏位线的位线接触物(意即位线接触物)与垂直晶体管产生的反转通道(inversionchannel)得到较佳的连结。本发明实施例的动态随机存取存储器500的制造方法可于制造工艺中移除在通道附近存在的氮化硅，因此可以改善现有的动态随机存取存储器的通道附近因存在的氮化硅而造成元件临界电压下降导致漏电的问题。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以本发明的权利要求范围所界定为准。

Claims (16)

1.一种动态随机存取存储器，其特征在于，所述的动态随机存取存储器包括：

一埋藏位线，分别设置于一基板内沿一第一方向延伸的一第一沟槽的下部中；

一对埋藏字元线，分别设置于所述的基板内沿一第二方向延伸的一第二沟槽的一对侧壁上；以及

一辅助字元线，沿所述的第一方向设置于平行于所述的埋藏位线的一另一埋藏位线的上方，且与所述的另一埋藏位线隔绝，其中所述的辅助字元线的两端分别连接所述的对埋藏字元线，所述的埋藏位线和所述的另一埋藏位线分别包括：

一位线接触物，沿所述的第一方向连续设置于所述的第一沟槽的一侧壁上。

2.如权利要求1所述的动态随机存取存储器，其特征在于，

所述的埋藏位线和所述的另一埋藏位线分别包括：

一第一绝缘垫层，覆盖所述的第一沟槽的下部的所述的侧壁和一底面，且邻接所述的位线接触物；以及

一第一导电物，填充所述的第一沟槽的下部，且覆盖所述的第一绝缘垫层和所述的位线接触物。

3.如权利要求2所述的动态随机存取存储器，其特征在于，所述的动态随机存取存储器更包括：

一第二绝缘垫层，覆盖所述的第一沟槽上部的所述的侧壁和所述埋藏位线；

一第一绝缘物，填充部分所述第一沟槽上部，且覆盖所述第二绝缘垫层的底面和下部侧壁；以及

一第二绝缘层，填充部分所述第一沟槽上部，且覆盖所述第二绝缘垫层的上部侧壁，其中所述的辅助字元线介于所述的第一绝缘物和所述的第二绝缘层之间。

4.如权利要求2所述的动态随机存取存储器，其特征在于，所述的第一导电物更包括：

一第一阻障垫层，形成于所述的第一沟槽中，且覆盖所述的第一绝缘垫层和所述的位线接触物；以及

一第一金属条状物，填充所述的第一沟槽，且覆盖所述的第一阻障垫层。

5.如权利要求3所述的动态随机存取存储器，其特征在于，每一个埋藏字元线由一热氧化层第一部分、一第二阻障垫层和一对第二金属条状物构成，其中所述的热氧化层第一部分覆盖所述的第二沟槽的该对侧壁，且所述的第二阻障垫层介于所述的热氧化层第一部分和所述的第二金属条状物之间。

6.如权利要求5所述的动态随机存取存储器，其特征在于，所述的辅助字元线由一热氧化层第二部分、从所述的第二沟槽的所述的对侧壁延伸内嵌于所述的另一埋藏位线的部分所述的第二阻障垫层和部分所述的第二金属条状物构成，其中所述的热氧化层第二部分直接覆盖所述的另一埋藏位线的所述的第一沟槽的上部的所述的侧壁，其中所述的辅助字元线的所述的第二阻障垫层包围所述的第二金属条状物。

7.如权利要求6所述的动态随机存取存储器，其特征在于，所述的热氧化层第二部分的两端分别连接每一个埋藏字元线的所述的热氧化层第一部分。

8.如权利要求1所述的动态随机存取存储器，其特征在于，所述的第一沟槽和所述的第二沟槽彼此交叉设置，且所述的第二沟槽的所述的底面位于所述的第一沟槽的一底面的上方。

9.一种动态随机存取存储器的制造方法，其特征在于，所述的动态随机存取存储器的制造方法包括下列步骤：

提供一基板；

于所述的基板中沿一第一方向形成彼此平行的一第一沟槽和另一第一沟槽；

于所述的第一沟槽和所述的另一第一沟槽的下部中形成一埋藏位线和另一埋藏位线，其中，所述的埋藏位线和所述的另一埋藏位线分别包括：

一位线接触物，沿所述的第一方向连续设置于所述的第一沟槽的一侧壁上；

于所述的另一第一沟槽的上部中形成一高介电常数介电质；

于所述的基板中沿一第二方向形成一第二沟槽；

移除所述的高介电常数介电质，且使所述的另一第一沟槽的上部的一对侧壁暴露出来；

于所述的第二沟槽的一对侧壁上形成一对埋藏字元线；以及

于所述的另一第一沟槽的上部暴露出来的该对侧壁上形成一辅助字元线，其中所述的辅助字元线的两端分别连接该对埋藏字元线。

10.如权利要求9所述的动态随机存取存储器的制造方法，动态随机存取存储器的制造方法第一沟槽或所述的另一第一沟槽和所述的第二沟槽彼此交叉设置，且所述的第二沟槽的一底面位于所述的第一沟槽的一底面的上方。

11.如权利要求10所述的动态随机存取存储器的制造方法，动态随机存取存储器的制造方法埋藏位线和所述的另一埋藏位线分别包括：

一第一绝缘垫层，覆盖所述的第一沟槽下部的所述的侧壁和一底面，且邻接所述的位线接触物；以及

一第一导电物，填充所述的第一沟槽下部，且覆盖所述的第一绝缘垫层和所述的位线接触物。

12.如权利要求11所述的动态随机存取存储器的制造方法，其特征在于，形成所述的埋藏位线和所述的另一埋藏位线之后更包括：

顺应性形成一第二绝缘垫层，覆盖所述的第一沟槽上部的所述的侧壁，所述的埋藏位线和所述的另一埋藏位线以及所述的基板的一顶面；

形成一第二绝缘物，覆盖部分所述的第二绝缘垫层，其中所述的高介电常数介电质覆盖所述的第二绝缘物和部分所述的第二绝缘垫层的侧壁；以及

移除未被所述的第二绝缘物覆盖的部分所述的第二绝缘垫层。

13.如权利要求12所述的动态随机存取存储器的制造方法，其特征在于，形成所述的高介电常数介电质之后更包括：

全面性形成一第三绝缘层，填充所述的第一沟槽且覆盖所述的基板，其中所述的第三绝缘层的一顶面实质上为一平坦表面。

14.如权利要求13所述的动态随机存取存储器的制造方法，其特征在于，形成所述的第二沟槽更包括：

于所述的第三绝缘层上依序形成一碳硬遮罩层和一氮化物硬遮罩层；

利用一埋藏字元线光罩，形成沿所述的第二方向形成复数个光阻图案；

进行一非等向性蚀刻步骤，移除未被所述的光阻图案覆盖的所述的氮化物硬遮罩层、所述的碳硬遮罩层、所述的第三绝缘层、所述的基板、所述的高介电常数介电质，直到暴露出未被所述的光阻图案覆盖的所述的第二绝缘物为止，其中部分所述的基板从所述的第二沟槽的所述的底面暴露出来；以及

移除所述的光阻图案、所述的氮化物硬遮罩层和所述的碳硬遮罩层。

15.如权利要求14所述的动态随机存取存储器的制造方法，其特征在于，移除所述的高介电常数介电质，且使所述的另一第一沟槽的上部的该对侧壁暴露出来包括：

进行一清洁制造工艺，移除所述的高介电常数介电质，并暴露出部分所述的第二绝缘垫层；

进行一湿蚀刻制造工艺，移除暴露出来的部分所述的第二绝缘垫层，以形成由所述的另一第一沟槽的上部暴露出来的该对侧壁、所述的第二绝缘物和所述的第三绝缘层包围的一空穴，其中所述的另一第一沟槽的上部暴露出来的该对侧壁的两端分别连接所述的第二沟槽的该对侧壁。

16.如权利要求15所述的动态随机存取存储器的制造方法，其特征在于，形成该对埋藏字元线更包括：

于所述的第二沟槽的该对侧壁、所述的底面和所述的另一第一沟槽的上部暴露出来的该对侧壁上形成一热氧化层；

顺应性形成一第二阻障垫层，从所述的第三绝缘层的一顶面延伸覆盖所述的第二沟槽的该对侧壁和所述的空穴的侧壁，且覆盖所述的热氧化层；

全面性形成一金属材料，覆盖所述的第二阻障垫层并填充所述的第二沟槽和所述的空穴；以及

移除位于所述的第三绝缘层的所述的顶面上的所述的金属材料、所述的第二阻障垫层，以及部分位于第二沟槽内中间部分的所述的金属材料、所述的第二阻障垫层和所述的热氧化层，直到暴露出所述的第二沟槽的所述的底面的一中间部分为止。