CN102842502B - 绝缘栅双极晶体管及其制作方法 - Google Patents
绝缘栅双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN102842502B CN102842502B CN201110169311.7A CN201110169311A CN102842502B CN 102842502 B CN102842502 B CN 102842502B CN 201110169311 A CN201110169311 A CN 201110169311A CN 102842502 B CN102842502 B CN 102842502B
- Authority
- CN
- China
- Prior art keywords
- base
- groove
- heavy doping
- grid
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000011065 in-situ storage Methods 0.000 claims abstract description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 76
- 239000012535 impurity Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种绝缘栅双极晶体管的制造方法，包括：提供第一导电类型的衬底，所述衬底第一表面上具有栅介质层和栅极；从第一表面在部分栅极下以及栅极侧面的衬底中形成第二导电类型的轻掺杂基区；在栅极之外的轻掺杂基区上形成第一沟槽，通过原位掺杂在所述第一沟槽中形成第二导电类型的重掺杂基区；在靠近栅极侧壁的重掺杂基区上形成第一导电类型的发射区；在栅极侧壁及栅极上形成栅介质层，以及覆盖发射区和重掺杂基区形成发射极。通过刻蚀加原位掺杂的方法，形成不同深度下掺杂浓度相同的重掺杂基区，消除闩锁现象。
Description
技术领域
本发明涉及半导体制造技术，更具体地说，涉及一种绝缘栅双极晶体管及其制造方法。
背景技术
绝缘栅双极晶体管(IGBT，Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况，具有高电压、大电流、高频率、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点。在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间。
对于平面栅结构的IGBT器件，如图1所示，以N型沟道为例，主要包括：N-衬底1001正面上的栅介质层1006、栅极1007和发射极1005；以及栅极一侧的衬底1001中的P型阱区1003(轻掺杂基区)、P+基区1002(重掺杂基区)和N+发射区1004，P型阱区1003位于沟道区域，P+基区1002位于沟道外侧并与P型阱区1003相接，N+发射区1004位于P+区1002之上，P+基区1002和N+发射区1004与发射极1005形成欧姆接触，其中，P型阱区1003和P+基区1002为该器件的基区；通常地，还在衬底背面上形成有P+集电区1008。
对于上述平面栅结构的IGBT器件，其形成步骤主要为：
首先，在衬底1001正面形成栅介质层1006和其上的栅极1007，并通过p型掺杂及热扩散在衬底中形成P型阱区1003，如图2所示。
而后，在光刻胶11001掩膜下，在P型基区1003一侧的衬底表面层内形成高浓度的p型掺杂区11002，如图3所示。
而后，去掉光刻胶，进行高温热推进，高浓度的p型掺杂区11002在衬底内扩散，从而在P型阱区1003一侧的衬底内形成与P型阱区1003相接的P+基区1002，如图4所示。
而后，在光刻胶14001和栅极1007的掩膜下，在栅极1007一侧的衬底表面层内、P+基区1002上形成高浓度的n型掺杂区14002，如图5所示。
而后，去掉光刻胶，进行高温热推进，高浓度的n型掺杂区14002在衬底内扩散，从而在P+基区1002之上、栅极1007一侧的衬底内形成N+发射区1004，如图6所示。
而后，进一步形成栅极侧壁及其上的栅介质层1006，以及与发射区接触的发射极1005，从而形成平面栅的IGBT，如图1所示，其中未进行掺杂的N-衬底的区域为漂移区。
最后，在衬底背面形成P+的集电区1008，从而形成IGBT器件。
然而，上述方法形成的IGBT器件的问题在于，容易引起闩锁现象。由于P+基区1002和N+发射区1004都是使用热推进的方法形成的，所以越接近衬底的表面掺杂的浓度越高，越往下掺杂的浓度越低，这使N+发射区1004下方的P+基区1002部分杂质浓度较低，所以电阻率比较高，电阻也就比较高，当IGBT器件中的空穴电流从这里流过时，由于电阻比较高，所以会产生比较大的电压降，而该IGBT为具有p-n-p-n的四层结构(P+集电区、N-漂移区、P+基区和N+发射区)，会引起闩锁现象，影响器件的性能。
发明内容
本发明实施例提供一种IGBT的制造方法，消除闩锁现象，提高器件的性能。
为实现上述目的，本发明实施例提供了如下技术方案：
一种IGBT的制造方法，包括：
提供第一导电类型的衬底，所述衬底第一表面上具有栅介质层和栅极；
从第一表面在部分栅极下以及栅极侧面的衬底中形成第二导电类型的轻掺杂基区；
在栅极之外的轻掺杂基区上形成第一沟槽，通过原位掺杂在所述第一沟槽中形成第二导电类型的重掺杂基区；
在靠近栅极侧壁的重掺杂基区上形成第一导电类型的发射区；
在栅极侧壁及栅极上形成栅介质层，以及覆盖发射区和重掺杂基区形成发射极。
可选地，形成发射区的步骤包括：在靠近栅极侧壁的重掺杂基区上形成第二沟槽，通过原位掺杂在所述第二沟槽中形成第一导电类型的发射区。
可选地，形成第二沟槽和发射区的步骤包括：在栅极以及与栅极相对的部分重掺杂基区上形成第二光刻胶层，刻蚀所述重掺杂基区，在重掺杂基区上形成第二沟槽；通过原位掺杂在第二沟槽及第二光刻胶层上淀积第一导电类型的发射层，去除第二光刻胶层及第二光刻胶层上的发射层，第二沟槽内的发射层为发射区。
可选地，形成第一沟槽和重掺杂基区的步骤包括：在栅极上形成第一光刻胶层，刻蚀衬底以在栅极之外的轻掺杂基区上形成第一沟槽；通过原位掺杂在第一沟槽及第一光刻胶层上淀积第二导电类型的重掺杂层，去除第一光刻胶层及第一光刻胶层上的重掺杂层，第一沟槽内的重掺杂层为重掺杂基区。
可选地，还包括步骤：在所述衬底的第二表面上形成第二导电类型的集电极。
此外，还提供了上述制造方法形成的绝缘栅双极晶体管，包括：第一导电类型的衬底；衬底第一表面上的栅极；栅极下衬底中、位于沟道区的第二导电类型的轻掺杂基区；衬底中与轻掺杂基区相接的第二导电类型的重掺杂基区；重掺杂基区上的第一导电类型的发射区；覆盖发射区的发射极，其中，所述重掺杂基区通过原位掺杂形成。
可选地，所述发射区通过原位掺杂形成。
可选地，还包括：衬底第二表面上的第二导电类型的集电区。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例的用于IGBT的制造方法，在形成重掺杂基区时，通过刻蚀出需要形成的重掺杂基区的区域(第一沟槽)后，采用原位掺杂的方法在该区域内形成重掺杂基区，从而形成不同深度下掺杂浓度相同的重掺杂基区，也就是说，发射区下方的重掺杂基区的掺杂浓度不会降低，相对于传统工艺，提高了发射区下方的重掺杂基区的电阻率，进而降低电阻，当IGBT器件中的空穴电流从这里流过时，由于电阻比较低，所以会产生比较小的电压降，不足以引起IGBT器件发生闩锁现象。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为传统的IGBT的结构示意图；
图2-6为传统的IGBT制造过程示意图；
图7为本发明IGBT制造方法的流程图；
图8-18为本发明实施例公开的IGBT制造过程的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，对于传统的IGBT制造方法，P+基区1002和N+发射区1004都是使用热推进的方法形成的，这使越接近衬底的表面掺杂的浓度越高，越往下掺杂的浓度越低，这样在N+发射区下方的P+基区部分杂质浓度较低，所以电阻率比较高，电阻也就比较高，当IGBT器件中的空穴电流从这里流过时，由于电阻比较高，所以会产生比较大的电压降，而该IGBT为具有p-n-p-n的四层结构(P+集电区、N-漂移区、P+基区和N+发射区)，会引起闩锁现象，影响器件的性能。
为此，本发明提出了一种IGBT的制造方法，在形成重掺杂基区时，通过刻蚀出需要形成的重掺杂基区的区域后，采用原位掺杂的方法在该区域内形成重掺杂基区，从而形成不同深度下掺杂浓度相同的重掺杂基区，也就是说，发射区下方的重掺杂基区的掺杂浓度不会降低，相对于传统工艺，提高了发射区下方的重掺杂基区的电阻率，进而降低电阻，当IGBT器件中的空穴电流从这里流过时，由于电阻比较低，所以会产生比较小的电压降，不足以引起IGBT器件发生闩锁现象。
基于上述思想，本发明提出了一种绝缘栅双极晶体管的制造方法，包括：
提供第一导电类型的衬底，所述衬底第一表面上具有栅介质层和栅极；
从第一表面在部分栅极下以及栅极侧面的衬底中形成第二导电类型的轻掺杂基区；
在栅极之外的轻掺杂基区上形成第一沟槽，通过原位掺杂在所述第一沟槽中形成第二导电类型的重掺杂基区；
在靠近栅极侧壁的重掺杂基区上形成第一导电类型的发射区；
在栅极侧壁及栅极上形成栅介质层，以及覆盖发射区和重掺杂基区形成发射极。
优选地，形成发射区的步骤可以为：在靠近栅极侧壁的重掺杂基区上形成第二沟槽，通过原位掺杂在所述第二沟槽中形成第一导电类型的发射区。也就是说，先通过刻蚀在重掺杂基区上形成所需的发射区的区域，即第二沟槽，而后通过原位掺杂的方法在第二沟槽中形成发射区，由于是采用刻蚀加淀积的方法形成的发射区，相对于传统工艺，不存在形成发射区时，发射区和重掺杂基区之间的中和，有效降低漏电流，并提高器件的可靠性。
其中，形成第一沟槽和重掺杂基区的方法可以为：在栅极上形成第一光刻胶层，刻蚀衬底以在在栅极之外的轻掺杂基区上形成第一沟槽；通过原位掺杂在第一沟槽及第一光刻胶层上淀积第二导电类型的重掺杂层，去除第一光刻胶层及第一光刻胶层上的重掺杂层，第一沟槽内的重掺杂层为重掺杂基区。
其中，形成第二沟槽和发射区的方法可以为：在栅极以及与栅极相对的部分重掺杂基区上形成第二光刻胶层，刻蚀所述重掺杂基区，在重掺杂基区上形成第二沟槽；通过原位掺杂在第二沟槽及第二光刻胶层上淀积第一导电类型的发射层，去除第二光刻胶层及第二光刻胶层上的发射层，第二沟槽内的发射层为发射区。
本发明IGBT的制造方法，通过刻蚀出需要形成的重掺杂基区的区域(第一沟槽)后，采用原位掺杂的方法在该区域内淀积形成重掺杂基区，由于原位掺杂是一边淀积一边掺杂的工艺，形成的重掺杂基区在各个深度位置上的掺杂浓度是相同的，从而发射区下方的重掺杂基区的浓度不会降低，从而解决现有工艺中由于掺杂浓度随深度降低而引起的闩锁效应。
以上对本发明IGBT的制造方法的技术方案进行了描述，为了更好地理解本发明，以下将结合制造工艺流程图和制造过程示意图对本发明实施例进行详细的描述，在以下实施例中，以N型沟道的IGBT器件为例进行说明，即第一导电类型为n型，第二导电类型为p型，此处仅为示例，同样适用于P型沟道的实施例。
参考图7，图7为本发明的制造方法的流程图。
在步骤S01，提供第一导电类型的衬底2001，所述衬底第一表面2001-1上具有栅介质层2006和栅极2007，参考图10。
在本实施例中，所述衬底2001为具有N轻掺杂的N-硅衬底，在其他实施例中，所述衬底还可以为包括其他半导体元素或半导体化合物的单层或多层衬底。
具体地，在本实施例中，首先，通过热氧化的方法在衬底第一表面2001-1上形成二氧化硅的栅介质层2006，参考图8，在其他实施例中，还可以通过其他合适的方法形成高k介质材料或其他材料的栅介质层。
而后，在所述栅介质层上2006上淀积多晶硅的栅极2007，参考图8，在其他实施例中，所述栅极还可以为包括金属材料或金属材料与多晶硅的组合的一层或多层结构。
而后，在所述栅极2007上形成栅掩膜，例如涂抹一层光刻胶2008，如图8所示，并将光刻胶曝光显影后，形成栅掩膜图案2008，如图9所示。
而后，以栅掩膜图案2008为掩膜，进行刻蚀，形成所述栅介质层2006和栅极2007，如图10所示，此处形成栅介质层仅为部分的栅介质层。
以上栅极及栅介质层的结构、材料及形成方法仅为示例，本发明对此不做限制。
在步骤S02，从第一表面2001-1在部分栅极2007下以及栅极2007侧面的衬底2001中形成第二导电类型的轻掺杂基区2003，参考图10所示。
在本实施例中，可以以栅极和栅介质为掩膜，通过注入P型杂质，而后通过高温热扩散，在部分栅极2007下以及栅极2007侧面的衬底2001中形成P-轻掺杂基区2003，如图10所示。
在步骤S03，在栅极2007之外的轻掺杂基区2003上形成第一沟槽20021，通过原位掺杂在所述第一沟槽20021中形成第二导电类型的重掺杂基区2002，参考图10-13所示。
在本实施例中，具体地，首先，在栅极2007上形成第一光刻胶层2010，以第一光刻胶层2010为掩膜，刻蚀轻掺杂基区所在的衬底2001，例如RIE的方法(反应离子刻蚀)，从而在没有被栅极2007覆盖的轻掺杂基区2003上形成第一沟槽20021，该第一沟槽20021为形成重掺杂基区的区域，如图11所示。
而后，通过原位掺杂淀积P型硅的重掺杂层，在第一沟槽20021及第一光刻胶层2010上形成了P+重掺杂层2002、22002，如图12所示。在其他实施例中，还可以通过原位掺杂淀积其他的P型半导体元素或半导体化合物的重掺杂层。
而后，对第一光刻胶层2010进行清洗，第一光刻胶层2010会被清洗掉，从而也使第一光刻胶层2010上的重掺杂层22002被去除掉，从而仅在第一沟槽中形成了P+重掺杂层2002，该P+重掺杂层2002即为重掺杂基区，如图13所示。
由于是采用原位掺杂形成重掺杂基区，即一边淀积硅，一边淀积P型杂质，最终形成的重掺杂层不同深度的杂质浓度是相同的。
在步骤S04，在靠近栅极2007侧壁的重掺杂基区2002上形成第一导电类型的发射区2004，参考图17所示。
在一些实施例中，可以采用注入第一类型杂质并通过高温热扩散的方法来形成该发射区，例如，在栅极2007以及与栅极2007相对的部分重掺杂基区2002上形成发射区掩膜层(图未示出)后，通过注入N型杂质到重掺杂基区所在的衬底表面层，并通过高温热扩散的方法在P+重掺杂基区上形成该N+发射区。
在本优选实施例中，可以采用形成重掺杂基区的方法来形成该发射区，即刻蚀出发射区的区域后，通过原位掺杂在该区域内形成发射区，以使器件具有更优的性能。
具体地，首先，在靠近栅极2007侧壁的重掺杂基区2002上形成第二沟槽20041，如图15所示。
可以通过先在栅极2007以及与栅极2007相对的部分重掺杂基区2002上形成第二光刻胶层24001、24002，如图14所示，并以第二光刻胶层24001、24002为掩膜，刻蚀重掺杂基区2002，例如RIE的方法(反应离子刻蚀)，在重掺杂基区2002上形成第二沟槽20041，如图15所示，第二沟槽20041为要形成发射区的区域。
而后，通过原位掺杂淀积N型硅的重掺杂层，在第二沟槽20041及第二光刻胶层24001、24002，上形成了N+发射层2004、26002、26003，如图16所示。在其他实施例中，还可以通过原位掺杂淀积其他的N型半导体元素或半导体化合物的重掺杂层。
而后，对第二光刻胶层24001、24002进行清洗，第二光刻胶层24001、24002会被清洗掉，从而也使第二光刻胶层24001、24002上的发射层26002、26003被去除掉，从而仅在第二沟槽中形成了N+发射层2004，该N+发射层2004即为发射区，如图17所示。
通过刻蚀出发射区的区域(第二沟槽)后，通过原位掺杂在该区域中形成发射区，由于是采用刻蚀加淀积的方法形成的发射区，相对于传统工艺，不存在形成发射区时，发射区和重掺杂基区之间的中和，有效降低漏电流，并提高器件的可靠性。
在步骤S05，在栅极2007侧壁及栅极2007上形成栅介质层2006，以及覆盖发射区和重掺杂基区形成发射极2005，参考图18。
在本实施例中，可以通过热氧化而后刻蚀掉部分氧化物层来形成栅极2007侧壁及栅极2007上形成栅介质层2006，同栅极下的栅介质层组成该器件的栅介质层，而后，电极金属，例如A1，形成与发射区和重掺杂基区欧姆接触的发射极2005，如图18所示。
最后，可以在所述衬底的第二表面2001-2上形成第二导电类型的集电极2000，参考图18，在本实施例中，可以在衬底的第二表面2001-2通过P型重掺杂来形成P+集电区2000。
至此完成了本发明实施例的IGBT器件的制造过程。
以上实施例的制造方法，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
此外，本发明还提供了由上述方法形成的IGBT器件，如图18所示，包括：第一导电类型的衬底2001；衬底第一表面2001-1上的栅极2007；栅极下衬底中、位于沟道区的第二导电类型的轻掺杂基区2003；衬底中与轻掺杂基区相接的第二导电类型的重掺杂基区2002；重掺杂基区2002上的第一导电类型的发射区2004；覆盖发射区的发射极2005，其中，所述重掺杂基区2002通过原位掺杂形成；以及衬底第二表面2001-2上的第二导电类型的集电区2000。
优选地，所述发射区2004通过原位掺杂形成。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种绝缘栅双极晶体管的制造方法，其特征在于，包括：
提供第一导电类型的衬底，所述衬底第一表面上具有栅介质层和栅极；
从第一表面在部分栅极下以及栅极侧面的衬底中形成第二导电类型的轻掺杂基区；
在栅极之外的轻掺杂基区上形成第一沟槽，通过原位掺杂在所述第一沟槽中形成第二导电类型的重掺杂基区，提高了所述重掺杂基区的电阻率；
在靠近栅极侧壁的重掺杂基区上形成第一导电类型的发射区；
在栅极侧壁及栅极上形成栅介质层，以及覆盖发射区和重掺杂基区形成发射极。
2.根据权利要求1所述的制造方法，其特征在于，形成发射区的步骤包括：在靠近栅极侧壁的重掺杂基区上形成第二沟槽，通过原位掺杂在所述第二沟槽中形成第一导电类型的发射区。
3.根据权利要求2所述的制造方法，其特征在于，形成第二沟槽和发射区的步骤包括：在栅极以及与栅极相对的部分重掺杂基区上形成第二光刻胶层，刻蚀所述重掺杂基区，在重掺杂基区上形成第二沟槽；通过原位掺杂在第二沟槽及第二光刻胶层上淀积第一导电类型的发射层，去除第二光刻胶层及第二光刻胶层上的发射层，第二沟槽内的发射层为发射区。
4.根据权利要求1-3中任一项所述的制造方法，其特征在于，形成第一沟槽和重掺杂基区的步骤包括：在栅极上形成第一光刻胶层，刻蚀衬底以在栅极之外的轻掺杂基区上形成第一沟槽；通过原位掺杂在第一沟槽及第一光刻胶层上淀积第二导电类型的重掺杂层，去除第一光刻胶层及第一光刻胶层上的重掺杂层，第一沟槽内的重掺杂层为重掺杂基区。
5.根据权利要求1所述的制造方法，其特征在于，还包括步骤：在所述衬底的第二表面上形成第二导电类型的集电极。
6.一种绝缘栅双极晶体管，包括：第一导电类型的衬底；衬底第一表面上的栅极；栅极下衬底中、位于沟道区的第二导电类型的轻掺杂基区；衬底中与轻掺杂基区相接的第二导电类型的重掺杂基区；重掺杂基区上的第一导电类型的发射区；覆盖发射区的发射极，其中，所述重掺杂基区通过原位掺杂形成，提高了所述重掺杂基区的电阻率。
7.根据权利要求6所述的绝缘栅双极晶体管，其特征在于，所述发射区通过原位掺杂形成。
8.根据权利要求6所述的绝缘栅双极晶体管，其特征在于，还包括：衬底第二表面上的第二导电类型的集电区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110169311.7A CN102842502B (zh) | 2011-06-22 | 2011-06-22 | 绝缘栅双极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110169311.7A CN102842502B (zh) | 2011-06-22 | 2011-06-22 | 绝缘栅双极晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102842502A CN102842502A (zh) | 2012-12-26 |
| CN102842502B true CN102842502B (zh) | 2015-05-13 |
Family
ID=47369750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110169311.7A Active CN102842502B (zh) | 2011-06-22 | 2011-06-22 | 绝缘栅双极晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102842502B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103107094B (zh) * | 2013-01-23 | 2015-12-23 | 中航（重庆）微电子有限公司 | 一种耗尽型功率场效应晶体管及其制备方法 |
| CN105070748B (zh) * | 2015-08-31 | 2019-01-29 | 株洲南车时代电气股份有限公司 | 一种igbt栅极的制作方法 |
| CN106783568A (zh) * | 2016-12-27 | 2017-05-31 | 株洲中车时代电气股份有限公司 | 一种功率器件栅极侧墙制备方法 |
| CN111384149B (zh) * | 2018-12-29 | 2021-05-14 | 比亚迪半导体股份有限公司 | 沟槽型igbt及其制备方法 |
| CN112133744B (zh) * | 2020-10-22 | 2024-09-06 | 捷捷半导体有限公司 | 一种半导体放电管及其制作方法 |
| CN112466936A (zh) * | 2020-12-21 | 2021-03-09 | 厦门芯一代集成电路有限公司 | 一种高压igbt器件及其制备方法 |
| CN114784087B (zh) * | 2022-03-28 | 2024-06-18 | 重庆大学 | 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1164766A (zh) * | 1996-03-15 | 1997-11-12 | 三星电子株式会社 | 功率半导体器件及其制造方法 |
| CN1347158A (zh) * | 2000-09-28 | 2002-05-01 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN101859796A (zh) * | 2010-05-20 | 2010-10-13 | 清华大学 | 具有原位掺杂源漏的mos管结构及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100902848B1 (ko) * | 2007-09-04 | 2009-06-16 | 고려대학교 산학협력단 | 고전압용 절연 게이트 양극성 트랜지스터 및 그 제조방법 |
-
2011
- 2011-06-22 CN CN201110169311.7A patent/CN102842502B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1164766A (zh) * | 1996-03-15 | 1997-11-12 | 三星电子株式会社 | 功率半导体器件及其制造方法 |
| CN1347158A (zh) * | 2000-09-28 | 2002-05-01 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN101859796A (zh) * | 2010-05-20 | 2010-10-13 | 清华大学 | 具有原位掺杂源漏的mos管结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102842502A (zh) | 2012-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102842502B (zh) | 绝缘栅双极晶体管及其制作方法 | |
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN109192772A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN107527811B (zh) | 横向绝缘栅双极型晶体管及其制造方法 | |
| CN202282352U (zh) | 通过外延方法形成fs层的高压igbt | |
| CN216624288U (zh) | 半导体结构 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN103762230B (zh) | N沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN110473914A (zh) | 一种SiC-MOS器件的制备方法 | |
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN108336133A (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN111326576B (zh) | 一种具有纵向分离阳极的sa-ligbt器件 | |
| CN108155230A (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN102544083B (zh) | 一种mos型功率器件及其制造方法 | |
| CN102403354A (zh) | Coo1MOS器件及其制造方法 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN111384149B (zh) | 沟槽型igbt及其制备方法 | |
| CN102856353B (zh) | 微穿通型igbt器件及其制作方法 | |
| CN113793804B (zh) | 一种横向绝缘栅双极晶体管结构及其制备方法 | |
| CN219393402U (zh) | 微沟槽栅igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |