CN102810558B - 薄膜晶体管、阵列基板及其制作方法和液晶显示器 - Google Patents

Abstract

本发明的实施例提供一种薄膜晶体管、阵列基板及其制造方法和液晶显示器，涉及液晶面板制造领域，可以减小薄膜晶体管的厚度。该薄膜晶体管，包括：基板；在基板上形成有栅极；覆盖栅极的栅绝缘层；在栅绝缘层上形成有半导体有源层，像素电极层、源极和漏极；其中，所述像素电极层位于所述源极和漏极下方，与所述源极和漏极相接触；且所述源极及其下方的像素电极层的叠层、漏极及其及下方的像素电极层的叠层位于所述半导体有源层的同一层；所述源极及其下方的像素电极层的叠层、所述漏极及其下方的像素电极层的叠层被所述半导体有源层断开；在所述源极、漏极、像素电极层和半导体有源层上形成有钝化层。本发明的实施例用于液晶显示器制造。

Description

薄膜晶体管、阵列基板及其制作方法和液晶显示器

技术领域

本发明涉及液晶显示领域，尤其涉及一种薄膜晶体管、阵列基板及其制作方法和液晶显示器。

背景技术

在平板显示技术中，TFT-LCD(Thin Film Transistor-LiquidCrystal Display，薄膜晶体管液晶显示器)具有功耗低、制造成本相对较低、和无辐射的特点，因此在平板显示器市场占据了主导地位。TFT-LCD是由TFT(薄膜晶体管)阵列基板和彩膜基板对盒形成的。

目前主流的非晶硅TFT阵列基板5-Mask(5-掩膜)工艺，每一次工艺都包括沉积、曝光、显影、刻蚀、剥离等。通过各次构图在基板上依次形成栅线、栅绝缘层、半导体有源层、数据线和源、漏极、钝化层、以及像素电极层。

在目前的TFT阵列基板中，由于TFT大多是纵向层叠结构，因此盒厚较厚，降低了液晶响应速度。

发明内容

本发明的实施例提供一种薄膜晶体管、阵列基板及其制作方法和液晶显示器，减小了薄膜场效应管的厚度。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供了一种薄膜晶体管，包括：

基板；

在所述基板上形成有栅极；

覆盖所述栅极的栅绝缘层；

在所述栅绝缘层上形成有半导体有源层，像素电极层、源极和漏极；其中，所述像素电极层位于所述源极和漏极下方，与所述源极和漏极相接触；且所述源极及其下方的像素电极层的叠层、漏极及其及下方的像素电极层的叠层位于所述半导体有源层的同一层；所述源极及其下方的像素电极层的叠层、所述漏极及其下方的像素电极层的叠层被所述半导体有源层断开；

在所述源极、漏极、像素电极层和半导体有源层上形成有钝化层。

所述源极及其下方的像素电极层的叠层的厚度、所述漏极及其下方的像素电极层的叠层的厚度与所述半导体有源层的厚度相同。

一方面，提供一种阵列基板，包括纵横交叉的栅线、数据线及存储电容底电极，所述栅线和数据线围成像素单元，所述像素单元包括上述的薄膜晶体管。

在所述存储电容底电极和所述数据线之间的交叠处形成有隔垫半导体层；

和/或，在所述栅线和所述数据线之间的交叠处形成有隔垫半导体层。

还包括：位于所述像素单元边缘与所述存储电容底电极和所述栅线同层的挡光条。

所述数据线下方形成有所述像素电极层。

一方面，提供一种液晶显示器，包括上述的任一阵列基板。

一方面，提供一种薄膜晶体管的制作方法，包括：

在基板上形成一层金属薄膜通过构图工艺形成栅极；

在所述基板上形成栅绝缘层；

在所述栅绝缘层上形成有源层并通过构图工艺处理得到位于所述栅极上方的半导体有源层；

在所述基板上先后形成一层像素电极层和一层金属薄膜；

通过一次构图工艺形成源极和漏极并去除所述半导体有源层上方的所述像素电极层和金属薄膜；

在以此得到的所述整个基板上形成钝化层。

一方面，提供一种阵列基板的制作方法，包括：

在基板上形成一层金属薄膜，通过构图工艺形成栅线、栅极、存储电容底电极；

在所述基板上形成栅绝缘层；

在所述栅绝缘层上形成有源层并通过构图工艺处理得到位于所述栅极上方的半导体有源层；

在所述基板上先后形成一层像素电极层和一层金属薄膜；

通过构图工艺处理得到数据线、源极、漏极和像素电极并去除所述半导体有源层上方的所述像素电极层和金属薄膜；

在以此得到的所述整个基板上形成钝化层。

通过形成所述栅线、栅极、存储电容底电极构图工艺同时形成挡光条。

通过形成所述栅极上方的半导体有源层的构图工艺同时形成位于所述存储电容底电极和所述数据线之间的交叠处的隔垫半导体层，和/或位于所述栅线和所述数据线之间的交叠处的隔垫半导体层。

本发明提供的薄膜晶体管、阵列基板及其制造方法和液晶显示器，其中薄膜晶体管的源极、漏极位于像素电极层之上，且被半导体有源层断开，源极、漏极以及其下的像素电极层和半导体有源层位于同层，且厚度相同；这样，相比现有技术中层叠结构的薄膜晶体管，本发明实施例提供的薄膜晶体管更薄，因此采用该薄膜晶体管的阵列基板更薄，进而做成的面板盒厚较薄，从而提高了液晶响应速度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的薄膜晶体管结构示意图；

图2为本发明实施例提供的薄膜晶体管制作方法流程示意图；

图3为制造本发明实施例提供的薄膜晶体管制作过程中的结构示意图一；

图4为制造本发明实施例提供的薄膜晶体管制作过程中的结构示意图二；

图5为制造本发明实施例提供的薄膜晶体管制作过程中的结构示意图三；

图6为制造本发明实施例提供的薄膜晶体管制作过程中的结构示意图四；

图7为制造本发明实施例提供的薄膜晶体管制作过程中的结构示意图五；

图8为本发明实施例提供的薄膜晶体管阵列基板结构示意图；

图9为图8的AA向截面图；

图10为本发明的实施例提供的一种阵列基板的制作方法。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

本发明的实施例提供一种薄膜晶体管，如图1所示，包括：基板201；在基板201上形成有栅极202；覆盖栅极202的栅绝缘层203；在栅绝缘层203上形成有半导体有源层207，像素电极层204、源极208和漏极206；其中，像素电极层204位于源极208和漏极206下方，与源极208和漏极206相接触；且源极208及其下方的像素电极层204的叠层、漏极206及其下方的像素电极层204的叠层位于半导体有源层207的同一层；源极208及其下方的像素电极层204的叠层、漏极206及其下方的像素电极层204的叠层被半导体有源层207断开；在源极208、漏极206、像素电极层204和半导体有源层207上形成有钝化层209。

优选的，源极208及其下方的像素电极层204的叠层的厚度、漏极206及其下方的像素电极层204的叠层的厚度与半导体有源层207的厚度相同。

本发明提供的薄膜晶体管的源极、漏极位于像素电极层之上，且被半导体有源层断开，源极、漏极以及其下的像素电极层和半导体有源层位于同层，且厚度相同；这样，相比现有技术中层叠结构的薄膜晶体管，本发明实施例提供的薄膜晶体管更薄，因此采用该薄膜晶体管的阵列基板更薄，进而做成的面板盒厚较薄，从而提高了液晶响应速度。

本发明的实施例还提供了一种薄膜晶体管的制造方法，参照图2～7所示，包括以下步骤：

S101、如图3所示，在基板201上形成一层金属薄膜，通过构图工艺处理形成栅极202。

可以使用磁控溅射方法，在基板上制备一层厚度在至的金属薄膜。制作金属薄膜的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等，也可以使用上述几种材料薄膜的组合结构。然后，用掩模版通过曝光、显影、刻蚀、剥离等工艺处理，在基板的一定区域上形成栅极202；其中，栅极202成膜即金属薄膜的成膜方法具体可以为等离子增强化学气相沉积(PECVD)、磁控溅射、热蒸发或其它成膜方法。

S102、如图4所示，在基板201上形成栅极绝缘层203。

然后可以利用化学汽相沉积法在基板上连续沉积厚度为至的栅绝缘层薄膜；栅绝缘层的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等，栅绝缘层的成膜方法可以采用沉积方式、旋涂方式或滚涂方式。

S103、如图5所示，在栅极绝缘层203上形成有源层并通过构图工艺处理得到位于栅极202上方的半导体有源层207。

可以在栅绝缘层上利用化学汽相沉积法沉积厚度为至的非晶硅薄膜和n+非晶硅薄膜，也可以是在栅绝缘层薄膜之上沉积金属氧化物半导体薄膜；用有源层的掩模版对非晶硅薄膜进行曝光，之后对该非晶硅薄膜进行干法刻蚀，在栅极的上方形成有源层。此外，如果是在栅绝缘层薄膜之上沉积金属氧化物半导体薄膜作为有源层，则对金属氧化物薄膜进行一次构图工艺即可形成有源层，即在光刻胶涂覆后，用普通的掩模版对基板进行曝光、显影、刻蚀形成半导体有源层即可。

S104、如图6所示，在基板上先后形成一层像素电极层30和一层金属薄膜40。

S105、如图7所示，通过构图工艺形成源极208、漏极206同时，去除掉半导体有源层207上方的像素电极层30和金属薄膜40。使得源极208及其下方的像素电极层204的叠层、漏极206及其下方的像素电极层204的叠层被半导体有源层207断开。

此时，源极208及其下方的像素电极层204的叠层、漏极206以及其下的像素电极层204的叠层位于半导体有源层207的同一层，优选的，源极208及其下方的像素电极层204的叠层的厚度、漏极206及其下方的像素电极层204的叠层的厚度与半导体有源层207的厚度相同。

可以采用和制作栅极类似的工艺，在基板上先后沉积透明像素电极层和30一层金属薄膜40，通过刻蚀去除半导体有源层207上方的像素电极层30和金属薄膜40。

S106、在整个基板201上形成钝化层209，如图1所示。

在已形成的源极、漏极、半导体有源层区域的图形上，采用化学气相沉积(PECVD)或其他成膜方法，沉积厚度为的保护层，保护层可以选用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH₄、NH₃、N₂的混合气体或SiH₂Cl₂、NH₃、N₂的混合气体。

本发明提供的薄膜晶体管制造方法，使得源极、漏极位于像素电极层之上，且被半导体有源层断开，源极、漏极以及其下的像素电极层和半导体有源层位于同层，且厚度相同；这样，相比现有技术中层叠结构的薄膜晶体管，采用本发明实施例提供的薄膜晶体管制造方法制作的薄膜晶体管更薄，因此采用该薄膜晶体管的阵列基板更薄，进而做成的面板盒厚较薄，从而提高了液晶响应速度。

参照图8和9所示，对本发明实施例所提供的阵列基板进行说明。该阵列基板包括纵横交叉的栅线11、数据线14及存储电容底电极13，栅线11和数据线14围成像素单元，像素单元包括上述实施例提供的TFT。具体的该阵列基板包括：基板201；在基板201上形成有栅线11、栅极202、以及存储电容底电极13；在栅线11、栅极202、存储电容底电极13和基板201上形成有栅绝缘层203；在栅绝缘层203上形成有半导体有源层207，像素电极层204和数据线14、源极208、漏极206。

优选的，该阵列基板还可以包括位于像素单元边缘与存储电容底电极和栅线同层的挡光条12，以防止漏光及相邻像素单元间的光串扰现象发生。

在本实施例中，如图9所示，像素电极层204位于数据线(图9中未表示)、源极208、漏极206下方，与数据线、源极208、漏极206相接触。在薄膜晶体管区域，源极208、漏极206及其下方的像素电极层204位于半导体有源层207的同一层，优选的，源极208及其下方的像素电极层204的叠层的厚度、漏极206及其下方的像素电极层204的叠层的厚度与半导体有源层207的厚度相同，源极208及其下方的像素电极层204的叠层、漏极206及其下方的像素电极层204的叠层被半导体有源层207断开。

本发明提供的阵列基板，在阵列基板的薄膜晶体管区域，源极、漏极位于像素电极层之上，且被半导体有源层断开，源极、漏极以及其下的像素电极层和半导体有源层位于同层，且厚度相同。这样，相比现有技术中层叠结构的薄膜晶体管，本发明实施例提供的薄膜晶体管更薄，因此该薄膜晶体管阵列基板更薄，进而做成的面板盒厚较薄，从而提高了液晶响应速度。

进一步的，如图8所示，在本实施例中，在形成半导体有源层207的同时，可以在栅线11和数据线14之间的交叠处形成有隔垫半导体层2071；和/或，在存储电容底电极13和数据线14之间的交叠处形成隔垫半导体层2072。

这样一来，增加了数据线和栅线的交叠处，数据线和存储电容底电极的交叠处的层高，避免了交叠处的金属线层间端差过大导致的液晶旋转异常现象的发生。同时，减少了栅线和数据线间发生静电击穿，以及数据线发生断裂的概率。另外，当存储电容底电极发生断裂时，可以用激光将存储电容底电极和像素电极连接，通过像素电极来传输公共电极信号，同时需要将该像素变成暗点。由于有源层的存在，使得连接面积加大，成功率更高。

结合本发明的实施例提供的薄膜晶体管的制造方法本发明还本实施例提供了阵列基板的具体的制作方法，参照图10所示，包括以下流程：

S201、在基板201上形成一层金属薄膜，通过构图工艺处理形成栅线、栅极202、存储电容底电极13。

当然，可选的在该步骤中还可以形成挡光条12。

S202、在基板201上形成栅极绝缘层203。

S203、在栅极绝缘层203上方形成有源层并通过构图工艺处理得到位于栅极202上方的半导体有源层207。

可选的在该步骤中还可以同时形成位于存储电容底电极13和数据线14之间的交叠处的隔垫半导体层2072，和/或位于栅线11和数据线14之间的交叠处的隔垫半导体层2071。

S204、在基板上先后形成一层像素电极层和30一层金属薄膜40。

S205、通过构图工艺处理得到数据线、源极208、漏极206和像素电极204，同时，去除掉半导体有源层207上方的像素电极层30和金属薄膜40。使得源极208及其下方的像素电极层204、漏极206及其下方的像素电极层204被半导体有源层207断开。

此时，源极208、漏极206以及其下的像素电极层204位于半导体有源层207同一层，优选的，源极208及其下方的像素电极层204的叠层的厚度、漏极206以及其下的像素电极层204的叠层的厚度与半导体有源层207厚度相同。

这样像素单元中用于控制液晶偏转的像素电极可以与薄膜晶体管中源极及漏极下方的像素电极层同时形成且直接与漏极电连接，与现有技术中通过过孔连接像素电极和漏极的方式相比可以减少制作工艺节约成本。

S206、在整个基板201上形成钝化层209。

其中，以上步骤中的具体制作流程可参照薄膜晶体管的制作流程此处不再赘述。

本发明提供的阵列基板的制造方法，在阵列基板的薄膜晶体管区域，源极、漏极位于像素电极层之上，且被半导体有源层断开，源极、漏极以及其下的像素电极层和半导体有源层位于同层，且厚度相同。这样，相比现有技术中层叠结构的薄膜晶体管，本发明实施例提供的薄膜晶体管更薄，因此该薄膜晶体管阵列基板更薄，进而做成的面板盒厚较薄，从而提高了液晶响应速度。

本发明提供的液晶显示器可以为采用上述阵列基板，其基板的结构与上一实施例相同，在此不再赘述。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种薄膜晶体管，其特征在于，包括：

基板；

在所述基板上形成有栅极；

覆盖所述栅极的栅绝缘层；

在所述栅绝缘层上形成有半导体有源层，像素电极层、源极和漏极；其中，所述像素电极层位于所述源极和漏极下方，与所述源极和漏极相接触；且所述源极及其下方的像素电极层的叠层、漏极及其及下方的像素电极层的叠层位于所述半导体有源层的同一层；所述源极及其下方的像素电极层的叠层、所述漏极及其下方的像素电极层的叠层被所述半导体有源层断开；

在所述源极、漏极、像素电极层和半导体有源层上形成有钝化层。

2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极及其下方的像素电极层的叠层的厚度、所述漏极及其下方的像素电极层的叠层的厚度与所述半导体有源层的厚度相同。

3.一种阵列基板，包括纵横交叉的栅线、数据线，及存储电容底电极，所述栅线和数据线围成像素单元，其特征在于，所述像素单元包括权利要求1或2所述的薄膜晶体管。

4.根据权利要求3所述的阵列基板，其特征在于，在所述存储电容底电极和所述数据线之间的交叠处形成有隔垫半导体层；

和/或，在所述栅线和所述数据线之间的交叠处形成有隔垫半导体层。

5.根据权利要求3所述的阵列基板，其特征在于，还包括：位于所述像素单元边缘的与所述存储电容底电极以及所述栅线同层的挡光条。

6.根据权利要求3所述的阵列基板，其特征在于，所述数据线下方形成有所述像素电极层。

7.一种液晶显示器，其特征在于，包括权利要求3～6所述的任一阵列基板。

8.一种薄膜晶体管的制作方法，其特征在于，包括：

在基板上形成一层金属薄膜通过构图工艺形成栅极；

在所述基板上形成栅绝缘层；

在所述栅绝缘层上形成有源层并通过构图工艺处理得到位于所述栅极上方的半导体有源层；

在所述基板上先后形成一层像素电极层和一层金属薄膜；

通过一次构图工艺形成源极和漏极并去除所述半导体有源层上方的所述像素电极层和金属薄膜；其中所述源极及其下方的像素电极层的叠层、漏极及其及下方的像素电极层的叠层位于所述半导体有源层的同一层；所述源极及其下方的像素电极层的叠层、所述漏极及其下方的像素电极层的叠层被所述半导体有源层断开；

在以此得到的所述整个基板上形成钝化层。

9.一种阵列基板的制作方法，其特征在于，包括：

在基板上形成一层金属薄膜，通过构图工艺形成栅线、栅极、存储电容底电极；

在所述基板上形成栅绝缘层；

在所述栅绝缘层上形成有源层并通过构图工艺处理得到位于所述栅极上方的半导体有源层；

在所述基板上先后形成一层像素电极层和一层金属薄膜；

通过构图工艺处理得到数据线、源极、漏极和像素电极并去除所述半导体有源层上方的所述像素电极层和金属薄膜；

在以此得到的所述整个基板上形成钝化层。

10.根据权利要求9所述的方法，其特征在于，还包括：

通过形成所述栅线、栅极、存储电容底电极的构图工艺同时形成挡光条。

11.根据权利要求9或10所述的方法，其特征在于，还包括：

通过形成所述栅极上方的半导体有源层的构图工艺同时形成位于所述存储电容底电极和所述数据线之间的交叠处的隔垫半导体层，和/或位于所述栅线和所述数据线之间的交叠处的隔垫半导体层。