CN102654698B - 液晶显示器阵列基板及其制造方法、液晶显示器 - Google Patents
液晶显示器阵列基板及其制造方法、液晶显示器 Download PDFInfo
- Publication number
- CN102654698B CN102654698B CN201110160928.2A CN201110160928A CN102654698B CN 102654698 B CN102654698 B CN 102654698B CN 201110160928 A CN201110160928 A CN 201110160928A CN 102654698 B CN102654698 B CN 102654698B
- Authority
- CN
- China
- Prior art keywords
- electrode
- oxide semiconductor
- metal oxide
- semiconductor layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种液晶显示器阵列基板及其制造方法、液晶显示器,主要针对现有阵列基板制造过程复杂,生产效率低而设计。本发明所述阵列基板包括:基板、形成在基板上的栅极扫描线和数据线以及由栅极扫描线和数据线交叉形成的呈矩阵形式排列的像素区域,每一像素区域至少包括一个薄膜晶体管器件和像素电极;所述薄膜晶体管器件,包括:栅电极、金属氧化物半导体层、保护层、源电极和漏电极,栅电极与金属氧化物半导体层之间设置有栅极绝缘层,金属氧化物半导体层上设有保护层,源电极和漏电极分别经设置在保护层上的过孔与金属氧化物半导体层连接。本发明所述阵列基板制造过程简单,生产效率高且避免了形成源漏电极时对金属氧化物半导体层的破坏。
Description
技术领域
本发明涉及一种液晶显示技术,尤其涉及一种液晶显示器阵列基板及其制造方法、液晶显示器。
背景技术
近年来随着液晶显示器尺寸不断地增大,驱动电路的频率不断地提高,现有的非晶硅薄膜晶体管的迁移率很难满足需求。非晶硅薄膜晶体管的迁移率一般在0.5cm2/VS左右,液晶显示器尺寸超过80英寸,其驱动频率为120Hz时需要1cm2/VS以上的迁移率,显然现在非晶硅的迁移率很难满足需求。目前,金属氧化物薄膜晶体管,如非晶IGZO,以其迁移率高、均一性好、透明、制作工艺简单、且能满足大尺寸液晶显示器和有源有机电致发光的需求而备受人们的关注。
但金属氧化物薄膜晶体管如非晶IGZO TFT在制造过程中,因刻蚀源漏金属电极一般采用酸液,这种刻蚀液对IGZO的选择比差,在刻蚀的过程中会同时刻蚀掉非晶IGZO,这样会直接影响非晶IGZO TFT的性能,对显示效果非常不利。
发明内容
针对上述问题,本发明提供一种制造过程简单,效率高且性能好的液晶显示器阵列基板及其制造方法、液晶显示器。
为达到上述目的,本发明所述的液晶显示器阵列基板,包括:基板、形成在基板上的栅极扫描线和数据线以及由栅极扫描线和数据线交叉形成的呈矩阵形式排列的像素区域,每一像素区域至少包括一个薄膜晶体管器件和像素电极;
所述薄膜晶体管器件,包括:栅电极、金属氧化物半导体层、保护层、源电极和漏电极,所述栅电极与所述金属氧化物半导体层之间设置有栅极绝缘层,所述金属氧化物半导体层上设有保护层,所述源电极和所述漏电极分别经设置在所述保护层上的过孔与所述金属氧化物半导体层连接。
进一步地,所述薄膜晶体管器件的源电极和金属氧化物半导体层之间还设有透明导电层,和/或所述薄膜晶体管器件的漏电极和金属氧化物半导体层之间还设有透明导电层。
较优地,所述液晶显示器阵列基板,包括:基板,该基板上由下至上依次设有:处于同一金属层电气连接的栅电极和栅极扫描线、栅极绝缘层、设置在所述栅电极正上方的金属氧化物半导体层、在所述金属氧化物半导体层的正上方设有两个过孔的保护层、像素电极以及处于同一金属层的源电极、漏电极和数据线;所述源电极与数据线电气连接,所述漏电极与像素电极电气连接,所述源电极和所述漏电极均通过相应过孔与所述金属氧化物半导体层连接;所述栅极扫描线与所述数据线交叉形成呈矩阵形式排列的像素区域;所述像素电极处于该像素区域内。
特别地,所述金属氧化物半导体层为非晶IGZO层。
特别地,所述的透明导电层为ITO层或IZO层。
为达到上述目的,本发明所述液晶显示器阵列基板的制造方法,包括:
步骤1、在基板上沉积栅金属膜,并通过光刻工艺形成包括栅电极和栅极扫描线;
步骤2、在完成步骤1的所述基板上依次沉积栅绝缘层,金属氧化物半导体薄膜,并通过光刻工艺形成金属氧化物半导体层图案;
步骤3、在完成步骤2的所述基板上沉积保护层,并通过光刻工艺形成过孔;
步骤4、在完成步骤3的所述基板上连续沉积透明导电层和源漏金属层,并通过光刻工艺形成数据线、源电极、漏电极和像素电极的图案,所述源电极与数据线电气连接,所述漏电极与像素电极电气连接,所述源电极和所述漏电极均通过相应过孔与所述金属氧化物半导体层连接。
进一步地,步骤4中,通过光刻工艺形成数据线、源电极、漏电极和像素电极的图案,具体为:
采用灰色调或半色调掩模板执行光刻工艺,在第一次刻蚀时刻蚀掉光刻胶完全去除区域对应的源漏金属层和透明导电层;在第二次刻蚀时形成源电极、漏电极和像素电极。
进一步地,采用灰色调或半色调掩模板执行光刻工艺,在第一次刻蚀时刻蚀掉光刻胶完全去除区域对应的源漏金属层和透明导电层;在第二次刻蚀时形成源电极、漏电极和像素电极;具体为:
在所述源漏金属层上涂覆光刻胶;
采用灰色调或半色调掩模板对所述光刻胶进行曝光显影,使光刻胶形成完全去除区域、部分保留区域和完全保留区域;光刻胶部分保留区域对应于像素电极区域,光刻胶完全保留区域对应于源电极、漏电极区域;光刻胶完全去除区域对应于其他区域;
通过第一次刻蚀完全刻蚀掉光刻胶完全去除区域对应的源漏金属层和透明导电层;
通过光刻灰化工艺去除掉部分保留区域的光刻胶;
通过第二次刻蚀去除光刻胶部分保留区域的对应的源漏金属层,形成像素电极,源电极和漏电极的图案。
通过剥离工序去除掉剩余的光刻胶。
为达到上述目的,本发明所述液晶显示器,包括阵列基板,该阵列基板为上述任意一所述的液晶显示器阵列基板。
本发明通过在源漏电极与金属氧化物半导体层之间设置一层保护层,这样即可以在不增加光刻工艺前提下,在源漏电极与金属氧化物半导体层之间形成阻隔金属层,从根本上避免形成源漏电极时对金属氧化物半导体层(特别是非晶IGZO)的破坏,还能较现有结构的金属氧化物薄膜晶体管器件减少一次光刻工艺,无需增加设备投入,生产率提高;另外,本发明由于在形成金属氧化物半导体层之后马上形成保护层,有效地改善金属氧化物半导体层与保护层的界面,从而有利于提高TFT的性能。
附图说明
图1是本发明所述液晶显示器阵列基板结构示意图;
图2是图1的A-A向视图;
图3是本发明经第一次光刻工艺后形成的平面示意图;
图4是图3的B-B向视图;
图5是本发明经第二次光刻工艺后形成的平面示意图;
图6是图5的C-C向视图;
图7是本发明经第三次光刻工艺后形成的平面示意图;
图8是图7的D-D向视图;
图9是本发明经第四次光刻工艺后形成的平面示意图;
图10是图9的E-E向视图。
具体实施方式
下面结合说明书附图对本发明做进一步的描述。
如图1和图2所示、本发明所述液晶显示器阵列基板,包括:基板1、形成在基板1上的栅极扫描线11和数据线12以及由栅极扫描线11和数据线12交叉形成的呈矩阵形式排列的像素区域,每一像素区域至少包括一个薄膜晶体管器件和像素电极10;所述薄膜晶体管器件,包括:栅电极2、金属氧化物半导体层4、保护层5、源电极6和漏电极7。其中,所述栅电极2与所述金属氧化物半导体层4之间设置有栅极绝缘层3,所述金属氧化物半导体层4上设有保护层5,所述保护层5上设有两个过孔,分别是源电极接触过孔8和漏电极接触过孔9。在源电极接触过孔8处,所述源电极6(或经透明电极层13)与所述金属氧化物半导体层4连接;在漏电极接触过孔9处,所述漏电极7(或经透明电极层13)与所述金属氧化物半导体层4连接;处于所述保护层5上方的像素电极经透明电极层13与漏电极7连接。
于具体实施例中,所述金属氧化物半导体层4可以为非晶IGZO层;所述的透明导电层13可以为ITO层(Indium Tin Oxides,铟锡氧化物半导体)或IZO层(铟锌氧化物半导体);所述栅极绝缘层3的材料为氧化物、氮化物或氧氮化合物;所述的源电极6和漏电极7可以为Cr、W、Ti、Ta、Mo、Al或Cu的单层膜,或者为Cr、W、Ti、Ta、Mo、Al或Cu之一或任意组合所构成的复合膜。
本发明所述液晶显示器阵列基板的制造方法,包括:
步骤1、在基板上沉积栅金属膜,并通过光刻工艺形成包括栅电极和栅极扫描线;
步骤2、在完成步骤1的所述基板上依次沉积栅绝缘层,金属氧化物半导体薄膜,并通过光刻工艺形成金属氧化物半导体层图案;
步骤3、在完成步骤2的所述基板上沉积保护层,并通过光刻工艺形成过孔;
步骤4、在完成步骤3的所述基板上连续沉积透明导电层和源漏金属层,并通过光刻工艺形成数据线、源电极、漏电极和像素电极的图案,所述源电极与数据线电气连接,所述漏电极与像素电极电气连接,所述源电极和所述漏电极均通过相应过孔与所述金属氧化物半导体层连接。
其中,步骤4中,通过光刻工艺形成数据线、源电极、漏电极和像素电极的图案,具体为:
采用灰色调或半色调掩模板执行光刻工艺,在第一次刻蚀时刻蚀掉光刻胶完全去除区域对应的源漏金属层和透明导电层;在第二次刻蚀时形成源电极、漏电极和像素电极。
光刻工艺具体包括:光刻胶涂覆、曝光显影、刻蚀和剥离工序。因此上述上述采用灰色调或半色调掩模板执行光刻工艺,在第一次刻蚀时刻蚀掉光刻胶完全去除区域对应的源漏金属层和透明导电层;在第二次刻蚀时形成源电极、漏电极和像素电极;进一步具体为:
在所述源漏金属层上涂覆光刻胶;
采用灰色调或半色调掩模板对所述光刻胶进行曝光显影,使光刻胶形成完全去除区域、部分保留区域和完全保留区域;光刻胶部分保留区域对应于像素电极区域,光刻胶完全保留区域对应于源电极、漏电极区域;光刻胶完全去除区域对应于其他区域;
通过第一次刻蚀完全刻蚀掉光刻胶完全去除区域对应的源漏金属层和透明导电层;
通过光刻灰化工艺去除掉部分保留区域的光刻胶;
通过第二次刻蚀去除光刻胶部分保留区域的对应的源漏金属层,形成像素电极,源电极和漏电极的图案。
通过剥离工序去除掉剩余的光刻胶。
图3至图10示出了本发明在不增加光刻工艺的前提下制造TFT阵列基板的制备工艺较佳的实施例。
步骤1,在透明玻璃基板或者石英基板1上,采用溅射或热蒸发的方法沉积上厚度为的栅金属膜。栅金属膜可以选用Cr、W、Ti、Ta、Mo、Al或Cu等的单层膜,也可以选用Cr、W、Ti、Ta、Mo、Al或Cu之一或任意组合所构成的多层复合膜。通过第一次光刻工艺形成栅电极2和栅极扫描线11,其平面图和截面图分别如图3和图4所示。
步骤2,在完成步骤1的基板上通过等离子增强化学气相沉积法(PECVD)沉积厚度为的栅绝缘层3,栅绝缘层3可以选用氧化物、氮化物或者氧氮化合物,对应的反应气体可以为由SiH4,NH3和N2构成的混合气体或由SiH2Cl2,NH3和N2构成的混合气体;然后,通过溅射方法沉积厚度为 金属氧化物半导体层4,金属氧化物半导体层4可以是非晶IGZO,也可以是其他金属氧化物半导体层;通过第二次光刻工艺形成金属氧化物半导体层图案,其平面图和截面图分别如图5和图6所示。
步骤3、在完成步骤2的基板上通过PECVD方法沉积厚度为的保护层5,保护层5可以选用氧化物、氮化物或者氧氮化合物,对应的反应气体可以为由SiH4,NH3和N2构成的混合气体或由SiH2Cl2,NH3和N2构成的混合气体,通过第三次光刻工艺形成源电极接触过孔8和漏电极的接触过孔9,完成的平面图和截面图分别如图7和图8所示。
步骤4、在完成步骤3的基板上通过溅射或热蒸发的方法连续沉积上厚度约为的透明导电层和源/漏金属层,透明导电层可以是ITO或者IZO,或者其他的透明金属氧化物;源/漏金属可以可以选用Cr、W、Ti、Ta、Mo、Al或Cu等的单层膜,也可以选用Cr、W、Ti、Ta、Mo、Al或Cu之一或任意组合所构成的多层复合膜。然后,在所述源漏金属层上涂覆光刻胶,采用灰色调或半色调掩模板对所述光刻胶进行曝光显影,使光刻胶形成刻蚀图案。随后,通过第一次刻蚀完全刻蚀掉完全透光区域的源漏金属层和透明导电层,之后,接着进行一次光刻灰化工艺去除掉部分透光区域的光刻胶。最后,通过第二次刻蚀形成像素电极10,源电极6和漏电极7的图案,即完成四次光刻工艺,完成的平面图和截面图分别如图9和图10所示。
采用上述步骤制成的液晶显示器阵列基板,如图9和图10所示,其基板上由下至上依次设有:处于同一金属层电气连接的栅电极2和栅极扫描线11、栅极绝缘层3、设置在所述栅电极2正上方的金属氧化物半导体层4、在所述金属氧化物半导体层4的正上方设有两个过孔8和9的保护层5、像素电极10以及处于同一金属层的源电极6、漏电极7和数据线12;所述源电极6与数据线12电气连接,所述漏电极7与像素电极10电气连接,所述源电极6和所述漏电极7分别通过过孔8和9与所述金属氧化物半导体层4连接;所述栅极扫描线11与所述数据线12交叉形成呈矩阵形式排列的像素区域;所述像素电极10处于该像素区域内。另外,所述源电极和金属氧化物半导体层之间还设有透明导电层(该透明导电层即为形成像素电极时所沉积的的透明导电层);同样,所述漏电极和金属氧化物半导体层之间也可以设有透明导电层。
本发明所述的液晶显示器,包括:阵列基板,该阵列基板为上述任意一所述的液晶显示器阵列基板。
以上,仅为本发明的较佳实施例,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求所界定的保护范围为准。
Claims (9)
1.一种液晶显示器阵列基板,包括:基板、形成在基板上的栅极扫描线和数据线以及由栅极扫描线和数据线交叉形成的呈矩阵形式排列的像素区域,每一像素区域至少包括一个薄膜晶体管器件和像素电极;其特征在于:
所述薄膜晶体管器件,包括:栅电极、金属氧化物半导体层、保护层、源电极和漏电极,所述栅电极与所述金属氧化物半导体层之间设置有栅极绝缘层,所述金属氧化物半导体层上设有整层覆盖的保护层,所述源电极和所述漏电极分别经设置在所述保护层上的过孔与所述金属氧化物半导体层连接。
2.根据权利要求1所述液晶显示器阵列基板,其特征在于,所述薄膜晶体管器件的源电极和金属氧化物半导体层之间还设有透明导电层,和/或所述薄膜晶体管器件的漏电极和金属氧化物半导体层之间还设有透明导电层;所述透明导电层与所述像素电极同层设置,所述数据线、源电极、漏电极和像素电极通过一次光刻工艺形成。
3.根据权利要求1所述液晶显示器阵列基板,其特征在于,包括:基板,该基板上由下至上依次设有:处于同一金属层电气连接的栅电极和栅极扫描线、栅极绝缘层、设置在所述栅电极正上方的金属氧化物半导体层、在所述金属氧化物半导体层的正上方设有两个过孔的保护层、像素电极以及处于同一金属层的源电极、漏电极和数据线;所述源电极与数据线电气连接,所述漏电极与像素电极电气连接,所述源电极和所述漏电极均通过相应过孔与所述金属氧化物半导体层连接;所述栅极扫描线与所述数据线交叉形成呈矩阵形式排列的像素区域;所述像素电极处于该像素区域内。
4.根据权利要求1或2或3所述液晶显示器阵列基板,其特征在于,所述金属氧化物半导体层为非晶IGZO层。
5.根据权利要求2所述液晶显示器阵列基板,其特征在于,所述的透明导电层为ITO层或IZO层。
6.一种液晶显示器阵列基板的制造方法,其特征在于,包括:
步骤1、在基板上沉积栅金属膜,并通过光刻工艺形成包括栅电极和栅极扫描线;
步骤2、在完成步骤1的所述基板上依次沉积栅绝缘层,金属氧化物半导体薄膜,并通过光刻工艺形成金属氧化物半导体层图案;
步骤3、在完成步骤2的所述基板上沉积保护层,并通过光刻工艺形成过孔;
步骤4、在完成步骤3的所述基板上连续沉积透明导电层和源漏金属层,并通过光刻工艺形成数据线、源电极、漏电极和像素电极的图案,所述透明导电层与所述像素电极同层设置,所述源电极与数据线电气连接,所述漏电极与像素电极电气连接,所述源电极和所述漏电极均通过相应过孔与所述金属氧化物半导体层连接。
7.根据权利要求6所述液晶显示器阵列基板制造方法,其特征在于,步骤4中,通过光刻工艺形成数据线、源电极、漏电极和像素电极的图案,具体为:
采用灰色调或半色调掩模板执行光刻工艺,在第一次刻蚀时刻蚀掉光刻胶完全去除区域对应的源漏金属层和透明导电层;在第二次刻蚀时形成源电极、漏电极和像素电极。
8.根据权利要求6所述液晶显示器阵列基板制造方法,其特征在于,采用灰色调或半色调掩模板执行光刻工艺,在第一次刻蚀时刻蚀掉光刻胶完全去除区域对应的源漏金属层和透明导电层;在第二次刻蚀时形成源电极、漏电极和像素电极;具体为:
在所述源漏金属层上涂覆光刻胶;
采用灰色调或半色调掩模板对所述光刻胶进行曝光显影,使光刻胶形成完全去除区域、部分保留区域和完全保留区域;光刻胶部分保留区域对应于像素电极区域,光刻胶完全保留区域对应于源电极、漏电极区域;光刻胶完全去除区域对应于其他区域;
通过第一次刻蚀完全刻蚀掉光刻胶完全去除区域对应的源漏金属层和透明导电层;
通过光刻灰化工艺去除掉部分保留区域的光刻胶;
通过第二次刻蚀去除光刻胶部分保留区域的对应的源漏金属层,形成像素电极,源电极和漏电极的图案。
通过剥离工序去除掉剩余的光刻胶。
9.一种液晶显示器,包括阵列基板,其特征在于,所述阵列基板为权利要求1至5中任意一所述的液晶显示器阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110160928.2A CN102654698B (zh) | 2011-06-15 | 2011-06-15 | 液晶显示器阵列基板及其制造方法、液晶显示器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110160928.2A CN102654698B (zh) | 2011-06-15 | 2011-06-15 | 液晶显示器阵列基板及其制造方法、液晶显示器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102654698A CN102654698A (zh) | 2012-09-05 |
CN102654698B true CN102654698B (zh) | 2015-03-25 |
Family
ID=46730337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110160928.2A Active CN102654698B (zh) | 2011-06-15 | 2011-06-15 | 液晶显示器阵列基板及其制造方法、液晶显示器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102654698B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102881596A (zh) * | 2012-09-26 | 2013-01-16 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置 |
CN102956713B (zh) | 2012-10-19 | 2016-03-09 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
CN107464819B (zh) * | 2013-03-18 | 2020-12-22 | 松下电器产业株式会社 | 发光面板 |
CN105140234B (zh) | 2015-07-28 | 2018-03-27 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN106483726B (zh) * | 2016-12-21 | 2023-07-25 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及制作方法和液晶显示面板 |
CN107195637B (zh) * | 2017-05-19 | 2020-12-01 | 京东方科技集团股份有限公司 | 显示面板的制造方法和显示面板 |
CN108962827B (zh) * | 2018-07-13 | 2020-12-08 | 京东方科技集团股份有限公司 | 阵列基板中双层金属层的制造方法以及阵列基板 |
CN110707096A (zh) * | 2019-09-18 | 2020-01-17 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
JP7508336B2 (ja) * | 2020-10-26 | 2024-07-01 | 株式会社ジャパンディスプレイ | 半導体基板及び表示装置 |
CN114879422A (zh) * | 2022-05-25 | 2022-08-09 | 广州华星光电半导体显示技术有限公司 | 阵列基板以及显示装置 |
CN115000011A (zh) * | 2022-06-24 | 2022-09-02 | 福建华佳彩有限公司 | 一种孔洞taper处金属偏薄或断线的改善方法 |
CN116676571B (zh) * | 2023-04-26 | 2024-01-19 | 武汉敏芯半导体股份有限公司 | 一种电极制作方法、电极和半导体器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008015523A (ja) * | 2006-06-30 | 2008-01-24 | Lg Phillips Lcd Co Ltd | 液晶表示素子の製造方法 |
CN101908537A (zh) * | 2009-06-03 | 2010-12-08 | 乐金显示有限公司 | 用于显示设备的阵列基板及其制造方法 |
CN102053435A (zh) * | 2009-11-10 | 2011-05-11 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101086478B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
-
2011
- 2011-06-15 CN CN201110160928.2A patent/CN102654698B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008015523A (ja) * | 2006-06-30 | 2008-01-24 | Lg Phillips Lcd Co Ltd | 液晶表示素子の製造方法 |
CN101908537A (zh) * | 2009-06-03 | 2010-12-08 | 乐金显示有限公司 | 用于显示设备的阵列基板及其制造方法 |
CN102053435A (zh) * | 2009-11-10 | 2011-05-11 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102654698A (zh) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102654698B (zh) | 液晶显示器阵列基板及其制造方法、液晶显示器 | |
CN102709239B (zh) | 显示装置、阵列基板及其制造方法 | |
CN102629585B (zh) | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 | |
US8912538B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN102053435B (zh) | 液晶显示设备及其制造方法 | |
CN103219389B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
WO2016041304A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
WO2016026246A1 (zh) | 薄膜晶体管及其制备方法、阵列基板及其制备方法和显示装置 | |
CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN102646717B (zh) | 阵列基板和其制造方法以及显示装置 | |
WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
CN103681696A (zh) | 一种电极引出结构、阵列基板以及显示装置 | |
CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
WO2015035832A1 (zh) | 阵列基板及其制备方法和显示装置 | |
US9240424B2 (en) | Thin film transistor array substrate and producing method thereof | |
CN210272363U (zh) | 阵列基板及显示面板 | |
CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN102709235B (zh) | 阵列基板及其制造方法、显示装置 | |
CN102629611A (zh) | 一种显示装置、阵列基板及其制作方法 | |
CN104916649A (zh) | 阵列基板及其制造方法 | |
CN108305879A (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 | |
CN109887968A (zh) | 一种显示面板及其制作方法 | |
CN102810558B (zh) | 薄膜晶体管、阵列基板及其制作方法和液晶显示器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |