Nothing Special   »   [go: up one dir, main page]

CN102656670A - 具有多层接触的半导体器件 - Google Patents

具有多层接触的半导体器件 Download PDF

Info

Publication number
CN102656670A
CN102656670A CN2009801630458A CN200980163045A CN102656670A CN 102656670 A CN102656670 A CN 102656670A CN 2009801630458 A CN2009801630458 A CN 2009801630458A CN 200980163045 A CN200980163045 A CN 200980163045A CN 102656670 A CN102656670 A CN 102656670A
Authority
CN
China
Prior art keywords
contact
emitter
substrate layer
bipolar transistor
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801630458A
Other languages
English (en)
Inventor
森克·哈贝尼希特
德特勒夫·奥尔格思拉格
奥尔里克·舒马赫
斯坦芬·本特·伯格伦德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102656670A publication Critical patent/CN102656670A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • H01L29/66295Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H01L29/66303Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor with multi-emitter, e.g. interdigitated, multi-cellular or distributed emitter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • H01L29/0813Non-interconnected multi-emitter structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • H01L29/66295Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种具有多层接触结构的半导体。所述多层结构包括放置在半导体有源区上的金属接触和放置在所述金属接触上的金属接触延伸。

Description

具有多层接触的半导体器件
技术领域
功率双极晶体管在半导体芯片上以低损耗承载和切换高电流密度。通过在基极上施加低换向(steering)电流,在发射极和集电极之间实现显著地较高的电流。由此而论,重要的是在切换期间电阻的最小化,或者称为饱和电阻,因为它限定了切换期间的损耗。所述热功耗限制了能够用于所述器件的最大电流,从而限制了可能的应用领域。
背景技术
对双极晶体管的饱和电阻的贡献包括基极和发射极的掺杂分布、限定了击穿电压的外延层厚度以及发射极、基极和集电极的欧姆贡献。在双极晶体管中,可以优化基极和发射极电阻,因为所述基极电阻经由电压降和基极中的场对所述饱和电阻有贡献。在场效应晶体管(FET)中,不同的材料可以用于源极和栅极接触,没有显著的性能损失。多晶硅层可以用于FET的栅极接触。与金属层相比,多晶硅具有较低的传导性,但是由于栅极电流可被忽略,在可加工性和寿命稳定性方面具有显著优势的性能是可以接受的。
双极晶体管经由低欧姆金属层接触基极和发射极,旨在实现有源层的一种均匀的低欧姆连接。通过改变所述接触区域的尺寸可以调整双极晶体管的欧姆基极和发射极电阻。当半导体尺寸受到限制时,由于所述基极接触和键合焊盘消耗了所述半导体表面上的限定区域,在所述接触平面中双极晶体管的欧姆发射极电阻的优化受到限制。
本发明可以解决一个或者多个上述问题。
发明内容
以许多实施方法和应用为例说明了本发明,其中的一些总结如下。
根据本公开的示例实施例,提供了一种双极晶体管半导体器件。所述双极晶体管半导体器件包括第一衬底层,所述第一衬底层包含第一导电类型的集电极区;以及第二衬底层,位于所述第一衬底层上。所述第二衬底层包括第二导电类型的基极区。所述双极晶体管半导体器件还包括:第一导电类型的发射极区,位于所述第二衬底层的上部区域中;以及发射极接触,位于所述第二衬底层上方并且与所述发射极区相连。基极接触在所述第二衬底层上方并且与所述基极区相连。钝化层位于所述基极接触上方,以及延伸接触在所述发射极接触区上方并且与其电连接。所述延伸接触具有下表面,所述下表面与所述发射极接触区的上表面一起形成了界面,所述界面设置用于提供与所述发射极接触区相比较小的扩展电阻。
在另一个实施例中,提供了一种双极晶体管半导体器件。所述双极晶体管半导体器件包括:第一衬底层,所述第一衬底层包含第一导电类型的集电极区;以及第二衬底层,位于所述第一衬底层上方。所述第二衬底层包括第二导电类型的基极区,位于所述第二衬底层的上表面中;以及第一导电类型的发射极区,位于所述第二衬底层的上表面中。所述双极晶体管半导体器件还包括:发射极接触,位于所述第二衬底层上方并且与所述发射极区相连;以及基极接触,位于所述第二衬底层上方并且与所述基极区相连。钝化层位于所述基极接触区和发射极接触区上方。延伸接触位于所述钝化层上方,所述延伸接触延伸穿过所述钝化层与所述发射极接触区电连接。
在另外一个实施例中,提供了一种构建双极晶体管半导体器件的方法。形成第一衬底层,所述第一衬底层包括第一导电类型的集电极区;以及在所述第一衬底层上方形成第二衬底层。所述第二衬底层包括第二导电类型的基极区,位于所述第二衬底层的有源区中。将第一导电类型的发射极区嵌入到所述基极区的上表面中,并且将金属发射极接触嵌入到所述发射极区上方。
在所述基极区上方沉积金属基极接触。在所述金属基极接触上方以及所述金属发射极接触区上方形成钝化层。在所述金属发射极接触区上方沉积金属发射极接触延伸。
上述总结并非意欲描述本公开的每一个实施例或者每个实施方法。下面的附图和详细描述更具体地例证了各种实施例。
附图说明
结合附图,考虑到下面本发明各种实施例的详细描述,可以更加彻底地理解本发明,其中:
图1-1和1-2分别阐释了双极晶体管的顶视图和侧视图;
图2-1和2-2分别阐释了图1的双极晶体管的顶视图和侧视图,所述双极晶体管具有分别放置在发射极区和基极区上的发射极接触区和基极接触区;
图3-1和3-2分别阐释了图2-1和2-2的双极晶体管的顶视图和侧视图,所述双极晶体管具有在有源区上方形成的钝化层314;
图4-1和4-2分别阐释了图3-1和3-2的双极晶体管的顶视图和侧视图,所述双极晶体管具有在所述发射极接触上方形成的发射极接触延伸;
图5-1和5-2分别阐释了图4-1和4-2的双极晶体管的顶视图和侧视图,所述双极晶体管具有在所述有源区上方形成的发射极接触延伸;
图6-1阐释了双极晶体管的顶视图,所述双极晶体管具有围绕着所述基极区上表面中的基极区的发射极区;
图6-2阐释了图6-1的双极晶体管的顶视图,所述双极晶体管具有分别放置在发射极区和接触区上方的发射极接触区和基极接触区;
图6-3阐释了图6-2的双极晶体管的顶视图,所述双极晶体管具有放置在所述发射极接触区上方的延伸发射极接触;以及
图6-4阐释了图6-2的双极晶体管的顶视图,所述双极晶体管具有在所述有源区上方延伸的延伸发射极接触。
虽然本发明可以修改为各种修改和替代形式,细节将在此以附图中示例的形式体现并且将详细描述。然而应当理解的是,本发明并非意欲局限于所述的具体实施例。相反,本发明旨在覆盖落入本发明范围内的全部修改、等同和替代,所述范围包括在由所附权利要求限定的方面。
具体实施方式
本发明被认为适用于各种不同类型的半导体晶体管器件和接触。尽管本发明没有必要被如此限制,通过在此示例的讨论可以理解本发明的各个方面。
本公开的各个实施例提供了一种具有多层接触结构的半导体。作为本公开实施例的示例应用,可以将晶体管封装在小轮廓晶体管封装中,所述封装具有信号引线,用于连接所述晶体管的发射极与所述晶体管封装的外部引脚。所述示例晶体管半导体器件包括:集电极区,位于第一衬底层中;以及发射极区,位于所述第一衬底层上方的第二衬底层中。基极接触和发射极接触位于基极区和发射极区上方并且分别与基极区和发射极区相连。延伸接触位于所述发射极接触的上部并且与其电连接,用于将所述封装的信号引线与所述发射极接触的较大区域电连接。本公开的各种实施例把延伸接触称作所述发射极接触延伸,并且这些术语在此可以替换地使用。
发射极区域和基极-发射极接触区域都是参数,可调节用于优化所述发射极和基极接触的欧姆电阻,并且从而可被用于调节所述电流规格(current specification)。通过由诸如Al、Al/Si或者Al/Si/Cu之类的导电材料形成的接触金属层可以同时实现基极与发射极区域的接触。为了较低的饱和电阻和较高的电流性能,最大化的发射极接触面积允许将所述接触电阻最小化。在接触和与所述接触相连的有源区之间的所述接触面积也被称作所述接触界面,并且这些术语在此可以替换地使用。
电扩展电阻(“扩展电阻”)也对半导体接触的欧姆电阻有贡献。扩展电阻是一种当电子迁移从小的导电面积流向大的导电面积时在大的导电面积中感应的电阻。当所述接触界面小于与所述接触界面相耦合的有源半导体区域的总面积时会出现这种情况。由于在所述半导体区域中出现的电子迁移的扩散或者传播而出现所述电阻。在半导体材料表面上半径为r的平坦无凹痕圆形顶部接触的扩展电阻Rsp可以近似为:
R SP = R S 2 π · r arctan 2 t r
其中,Rsp是所述半导体材料的电阻率,t是其中有扩散发生的半导体材料的厚度t。
对于具有立角长度(corner length)a、b和相对较厚半导体层的矩形接触,接触电阻RK可以近似为:
R K = ρ K R S 1 b coth R S ρ K a + C 1
其中,ρK是接触电阻率,RS是半导体电阻率,以及C1是电流均匀性的校正因子。
扩展电阻本身也存在所述金属接触中。圆形金属层中具有相对较小接触半径的扩展电阻Rsp可以更精确地近似为:
R sp = C d ρ M [ ln R R 1 ]
其中,d是所述金属接触的厚度,ρM是所述金属接触的电阻率,R是所述金属层的半径,R1是所述接触界面面积的半径。在所述接触中的扩展电阻源自电子迁移在所述金属接触中的扩散,所述金属接触从引线开始,所述引线将所述金属接触与所述半导体封装相连。当使用薄的金属接触层时,当电流流过所述金属接触传播时,所述金属接触层的较小厚度t造成了在所述金属接触中的扩展电阻。因此,通过增加所述金属接触的厚度可以减小所述金属接触的扩展电阻,进而减小所述接触界面的总欧姆电阻。
然而,单个金属接触层的层厚也是受限的,因为加工的原因,大的接触厚度将会导致在所述晶体管芯片上不同极性之间不可接受的大距离。此外,厚的金属接触层导致高金属台阶(step)和大表面形貌,这对于对接下来的工艺步骤(例如钝化层和半导体产品的封装模具复合物)具有负面影响。所述钝化层必须覆盖所述高金属台阶并且必须是结实的以便抵抗热机械应力,所述热机械应力源自由覆盖所述半导体芯片的模具复合物感应的剪切力。
在本公开的各种实施例中,在所提供的半导体器件中包括多层金属接触。所述多层金属接触包括在第一薄金属接触层的顶部上的第二较厚金属层接触。依赖于所述接触结构的尺寸,所述第二金属层的加入可以减小所述发射极接触的扩展电阻以及对所述基极和发射极接触的欧姆电阻的接触贡献。在所述薄发射极接触上的这个第二金属层允许所述电流在所述芯片表面上侧向流动通过比只有所述第一接触层大得多的面积。利用这种设计,与单层接触相比,可以减小所述发射极的欧姆电阻,从而减小所述器件的总饱和电阻。
在一些实施例中,在第一薄接触金属层中的所述金属接触可以与所述厚发射极金属层重叠。这些层可以通过小距离分隔开,允许进一步减小发射极电阻。
在一些其他的实施例中,与所述发射极的连接线条(bar)可被放置在所述第二接触层中,以便增加在所述第一接触层中可用于发射极接触界面的面积。所述附加面积允许通过增加晶体管发射极的接触界面面积来进一步优化所述发射极欧姆电阻。在一些实施例中,所述基极区域之间的空闲区域可用于发射极接触,降低了所述发射极电阻。通过由诸如氧化硅或者氮化硅之类的材料形成的隔离和钝化层可以保护所述第一接触金属层免受机械和电化学处理。
本公开的各种实施例被认为可适用于各种利用半导体接触的应用,并且特别适用于双极晶体管。所述各种实施例可以在分立器件中或者作为半导体芯片上集成电路的一部分实现。虽然本发明不一定局限于这些应用,但是通过这种环境下示例的讨论能够最好地获得对本发明各个方面的理解。图1至图5示出了根据本发明各种实施例构建的示例双极晶体管的各个方面和部件。
图1-1和1-2分别阐释了双极晶体管的顶视图和侧视图,所述双极晶体管具有发射极区106、基极区104和集电极区102。所示发射极区被嵌入在所述基极区中并且被成形,使得在所述基极的上表面中形成梳状发射极区。应当理解,可以形成所述嵌入式发射极区来在所述上表面中产生任意数量的形状。在一些实施例中,可以在所述基极区中嵌入若干发射极区。
图2-1和2-2分别阐释了图1的双极晶体管的顶视图和侧视图,所述双极晶体管具有分别放置在发射极区106和基极区104上的发射极接触210和基极接触212。隔离区208将发射极接触和基极接触相分离。
图3-1和3-2分别阐释了图2的双极晶体管的顶视图和侧视图,所述双极晶体管具有在有源区上方形成的钝化层314。在所述金属接触顶部上的所述钝化层314用作免受机械处理和所述极性之间短路的保护体。此外,所述钝化层有助于保护所述有源区免受离子扩散。通常所述钝化层由诸如氧化硅或者氮化硅之类的非导电材料形成。在所述钝化层314中形成用于接触焊盘的开口318。在各种实施例中,可以省略隔离区212,并且可以利用所述钝化层隔离发射极接触区210和基极接触区212。
图4-1和4-2分别阐释了图3的双极晶体管的顶视图和侧视图,所述双极晶体管具有在所述发射极接触210上方形成的发射极接触延伸416。在所述发射极金属接触210上方将所述钝化层314开口,形成了两层之间的通孔。这个第二金属层显著地比所述接触金属层厚,以便实现通过所述第一和第二金属接触层的小的扩展电阻。所述发射极接触延伸层可由诸如Al、Al/Si、Al/Si/Cu、Ti或者WTi之类的导电材料形成,以便保证管芯的寿命稳定性。
当利用所公开的双层金属接触时应当谨慎,因为在不同极性的金属层之间的距离是非常小的。与所述发射极接触相连的发射极接触延伸层可以和与所述基极相连的所述金属接触重叠。在这种情况下,所述基极金属接触和所述发射极接触延伸层可以只通过薄钝化层相分离。当所述钝化层较薄时,它可能在热机械应力下破裂,从而导致电迁移或者热迁移。
电迁移是一种在高电流密度期间发射的缓慢磨损现象。用固定的金属原子移动载流子的影响造成所述金属的渐变位移。在多晶材料中,诸如铝,电磁性引起金属原子逐渐地移动来开晶界。尽管典型地发生在高电流密度下,但是在亚微米工艺中最小宽度引线(minimum-width lead)可以在只有几毫安的电流下经历电迁移。作为一个主要的影响,电迁移可以造成所述金属层在所述隔离层中渗透裂缝并且造成所述晶体管的短路。
热迁移是一种在高环境温度期间发生的缓慢磨损现象,其由金属原子经由体材料表面扩散的活化能控制,所述体材料表面用于晶界路径。通过这个过程,金属原子也可以渗透到隔离层中的裂缝中并且造成所述晶体管的短路。
本公开的一些实施例提供了各种结构,以增加抗热机械应力并且减少钝化层的破裂。所述发射极接触210和所述发射极接触延伸416之间的接触界面包括彼此接触的倾斜相对表面430。所述相对表面传输所述接触层之间的侧向热机械应力,从而保护了位于与所述发射极接触210电连接的所述发射极接触延伸416的部分之间的所述钝化层区域。
在本公开一些另外的实施例中,所述发射极接触延伸416设置成在所述双极晶体管的有源区上方延伸。图5-1和5-2分别阐释了图3的双极晶体管的顶视图和侧视图,所述双极晶体管具有在所述有源区上方形成的发射极接触延伸520。在一些实施例中,所述发射极区106在所述基极区的上表面中围绕所述基极区104。在这些实施例中,在所述发射极接触210和所述发射极接触延伸520之间界面的倾斜相对表面形成了围绕着整个有源区的密封环(seal ring)。所述密封环阻止源自发生在所述有源区外的热膨胀的侧向力影响在所述密封环内的钝化层。通过选择用于所述发射极的大接触面积和层厚从而减小所述接触中扩展电阻,同时增加对于热机械力的鲁棒性,这种结构允许所述发射极电阻的侧向优化。
图6-1、6-2、6-3和6-4阐释了双极晶体管,设置成发射极区606和发射极接触610围绕所述基极区604和接触612。所述发射极区设置成围绕所述基极区,因此当在所述有源区上方放置发射极接触延伸616时可以进行密封。图6-1阐释了双极晶体管的顶视图,所述双极晶体管具有发射极区606,所述发射极区606围绕着所述基极区上表面中的基极区604。图6-2示出了图6-1的双极晶体管的顶视图,所述双极晶体管具有分别放置在发射极区606和接触区604上方的发射极接触610和基极接触612。发射极接触和基极接触由隔离区608隔离。
图6-3阐释了图6-2的双极晶体管的顶视图,所述双极晶体管具有放置在所述发射极接触606上方的延伸发射极接触610。在所述有源区上方放置钝化层614。去除一部分钝化层614以形成基极接触焊盘618。发射极接触延伸610嵌入穿过钝化层614以与发射极接触610相连。图6-4示出了图6-3的双极晶体管,其中发射极接触延伸616覆盖所述有源区以形成围绕着所述有源区的密封环。
提供密封环的实施例增强了对热机械应力的鲁棒性。由于发射极台阶不必被覆盖,利用发射极接触延伸用作密封环保持了所述设计的鲁棒性。结合用于减小发射极接触扩展电阻的厚金属顶层使用用于接触有源区的薄接触层,由于较低的台阶高度,在所述器件的可加工性中具有优势,并且在使用期限内对器件的鲁棒性具有积极的影响。因为可以容易地构建薄发射极接触层,减小了在刻蚀工艺中的线宽损耗,从而导致了所述器件较大的金属化有源区。
上述并且在附图中示出的各种实施例以只是阐述的方式提供,不应当被理解为限制本发明。应当理解,各种实施例可以组合任意数量的半导体和任意数量的半导体封装,诸如表面贴装器件和小轮廓晶体管封装。基于上述讨论和阐释,应当认识到可以采用标准的工艺和技术制造在此所述的电路。本领域普通技术人员容易认识到,可以在不严格遵守在此所阐释和描述的示例实施例和应用的情况下对本发明作出各种修改和变化。这些修改和变化不脱离本发明的真正范围。

Claims (20)

1.一种双极晶体管半导体器件,包括:
第一衬底层,包括第一导电类型的集电极区;
第二衬底层,位于所述第一衬底层上方,所述第二衬底层包括第二导电类型的基极区;
第一导电类型的发射极区,位于所述第二衬底层的上部区域中;
发射极接触,位于所述第二衬底层上方并且与所述发射极区相连;
基极接触,位于所述第二衬底层上方并且与所述基极区相连;
钝化层,位于所述基极接触上方;以及
延伸接触,位于所述发射极接触上方并且与所述发射极接触电连接,所述延伸接触具有下表面,所述下表面与所述发射极接触的上表面一起形成界面,所述界面设置用于提供穿过所述发射极和延伸接触的扩展电阻,所述扩展电阻与发射极和延伸接触的组合厚度成比例。
2.根据权利要求1所述的双极晶体管半导体器件,其中:
所述延伸接触与所述钝化层的一部分重叠;以及
所述钝化层和所述延伸接触的重叠部分包括彼此接触的倾斜相对表面。
3.根据权利要求1所述的双极晶体管半导体器件,其中:
所述钝化层与所述发射极接触的一部分重叠;以及
所述钝化层和所述发射接触的重叠部分包括彼此接触的倾斜相对表面。
4.根据权利要求2所述的双极晶体管半导体器件,其中所述倾斜相对表面实质上是垂直的。
5.根据权利要求1所述的双极晶体管半导体器件,其中所述延伸接触与位于所述基极接触上方的钝化层的一部分重叠;以及还包括接触焊盘,所述接触焊盘通过所述钝化层中的开口和所述延伸接触中的开口与所述基极接触的一部分电连接。
6.根据权利要求1所述的双极晶体管半导体器件,其中所述延伸接触具有至少1.0μm的垂直厚度。
7.根据权利要求1所述的双极晶体管半导体器件,其中所述延伸接触垂直地至少是所述发射极接触厚度的两倍。
8.一种双极晶体管半导体器件,包括:
第一衬底,包括第一导电类型的集电极区;
第二衬底层,位于所述第一衬底层上方,所述第二衬底层包括:
第二导电类型的基极区,位于所述第二衬底层的上表面中,以及
第一导电类型的发射极区,位于所述第二衬底层的上表面中;
发射极接触,位于所述第二衬底层上方并且与所述发射极区相连;
基极接触,位于所述第二衬底层上方并且与所述基极区相连;
钝化层,位于所述基极接触和发射极接触区上方;以及
延伸接触,位于所述发射极接触上方并且延伸穿过所述钝化层以与所述发射极接触区电连接。
9.根据权利要求8所述的双极晶体管半导体器件,其中:
延伸所述发射极区,以便围绕在所述上表面中的基极区;以及
位于所述钝化层上方的延伸接触包括侧壁,所述侧壁位于所述发射极区的延伸部分上方并且与所述发射极区的延伸部分电连接。
10.根据权利要求8所述的双极晶体管半导体器件,其中:
所述发射极区和基极区是在所述上表面中的梳状区域,每一个都具有定位于所述上表面中的两个或者多个梳齿;以及
所述发射极区和基极区的梳齿是交错的。
11.根据权利要求8所述的双极晶体管半导体器件,其中每个区域的所述两个或者多个梳齿的长度等于所述双极晶体管半导体器件长度的至少一半。
12.根据权利要求8所述的双极晶体管半导体器件,其中:
所述延伸接触与所述钝化层的一部分重叠;以及
所述钝化层和所述延伸接触的重叠部分包括彼此接触的相对脊状表面。
13.一种构建双极晶体管半导体器件的方法,包括:
形成第一衬底层,所述第一衬底层包括第一导电类型的集电极区;
形成位于所述第一衬底层上的第二衬底层,所述第二衬底层包括位于所述第二衬底层的有源区中的第二导电类型的基极区;
将第一导电类型的发射极区嵌入到所述基极区的上表面中;
在所述发射极区上沉积金属发射极接触;
在所述基极区上沉积金属基极接触;
在所述金属基极接触上和所述金属发射极接触区上形成钝化层;以及
在所述金属发射极接触区上沉积金属发射极接触延伸。
14.根据权利要求13所述的方法,还包括:
在所述第二衬底层上形成隔离层;
形成发射极接触沟道,所述发射极接触沟道位于并且穿过所述发射极区上方区域中的隔离层;
形成基极接触沟道,所述基极接触沟道位于并且穿过所述基极区上方区域中的隔离层;以及
其中形成钝化层包括在所述隔离区域上方形成钝化层。
15.根据权利要求13所述的方法,其中沉积金属发射极接触延伸包括在所述钝化层的一部分上沉积所述金属发射极接触。
16.根据权利要求13所述的方法,其中沉积金属发射极接触延伸包括在所述有源区上方的所述钝化层的一部分上沉积所述金属发射极接触。
17.根据权利要求13所述的方法,还包括将所述金属发射极接触延伸与半导体封装电连接。
18.根据权利要求13所述的方法,还包括形成基极接触沟道,所述基极接触沟道位于并且穿过所述基极接触区上方区域中的钝化层。
19.根据权利要求15所述的方法,其中形成所述钝化层的一部分,使其在所述钝化层上表面上具有一个或者多个脊状物;以及
在所述一个或者多个脊状物上方形成所述金属发射极接触延伸。
20.根据权利要求13所述的方法,其中所述发射极接触和所述发射极接触延伸是从Al、Al/Si、Al/Si或者Al/Si/Cu组成的组中选择的一种金属。
CN2009801630458A 2009-12-21 2009-12-21 具有多层接触的半导体器件 Pending CN102656670A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2009/055864 WO2011077181A1 (en) 2009-12-21 2009-12-21 Semiconductor device with multilayer contact and method of manufacturing the same

Publications (1)

Publication Number Publication Date
CN102656670A true CN102656670A (zh) 2012-09-05

Family

ID=42184801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801630458A Pending CN102656670A (zh) 2009-12-21 2009-12-21 具有多层接触的半导体器件

Country Status (3)

Country Link
US (2) US9331186B2 (zh)
CN (1) CN102656670A (zh)
WO (1) WO2011077181A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347524A (zh) * 2013-07-25 2015-02-11 英飞凌科技股份有限公司 半导体器件、半导体晶片结构和形成半导体晶片结构的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669216A (ja) * 1992-08-20 1994-03-11 Hitachi Ltd パワートランジスタ
JPH0936347A (ja) * 1995-07-14 1997-02-07 Fuji Electric Co Ltd 両面型半導体装置
US20050212088A1 (en) * 2004-03-29 2005-09-29 Sanyo Electric Co., Ltd. Semiconductor device
JP2007067128A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 高周波半導体装置
US20090057685A1 (en) * 2007-08-29 2009-03-05 Hitachi, Ltd. Bipolar device and fabrication method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1084368B (it) 1977-07-08 1985-05-25 Ates Componenti Elettron Transistore di potenza con alta velocita' di spegnimento e mezzi per ottenerlo.
IT1234517B (it) 1988-05-05 1992-05-19 Sgs Thomson Microelectronics Dispositivo a semiconduttore bipolare di potenza e procedimento per la sua fabbricazione
JP3366919B2 (ja) * 1997-06-27 2003-01-14 エヌイーシー化合物デバイス株式会社 半導体装置
US20020135046A1 (en) * 2001-03-26 2002-09-26 Winbond Electronics Corp. Bipolar junction transistor with high ESD robustness and low load-capacitance
JP3574951B2 (ja) 2001-12-19 2004-10-06 独立行政法人 科学技術振興機構 二脚歩行式移動装置及びその歩行制御装置及び歩行制御方法
JP2005217237A (ja) * 2004-01-30 2005-08-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TW200534366A (en) 2004-03-05 2005-10-16 Koninkl Philips Electronics Nv Electronic device with stress relief element
EP1922754A2 (en) 2005-08-09 2008-05-21 Philips Intellectual Property & Standards GmbH Semiconductor device with supporting structure for isolation and passivation layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669216A (ja) * 1992-08-20 1994-03-11 Hitachi Ltd パワートランジスタ
JPH0936347A (ja) * 1995-07-14 1997-02-07 Fuji Electric Co Ltd 両面型半導体装置
US20050212088A1 (en) * 2004-03-29 2005-09-29 Sanyo Electric Co., Ltd. Semiconductor device
JP2007067128A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 高周波半導体装置
US20090057685A1 (en) * 2007-08-29 2009-03-05 Hitachi, Ltd. Bipolar device and fabrication method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347524A (zh) * 2013-07-25 2015-02-11 英飞凌科技股份有限公司 半导体器件、半导体晶片结构和形成半导体晶片结构的方法
CN104347524B (zh) * 2013-07-25 2017-08-29 英飞凌科技股份有限公司 半导体器件、半导体晶片结构和形成半导体晶片结构的方法

Also Published As

Publication number Publication date
US9331186B2 (en) 2016-05-03
WO2011077181A1 (en) 2011-06-30
US9466688B2 (en) 2016-10-11
US20120248575A1 (en) 2012-10-04
US20160218193A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
US9570603B2 (en) Semiconductor device having trench gate structure and method for manufacturing the semiconductor device
EP2465141B1 (en) Gallium nitride microwave and power switching transistors with matrix layout
US9601351B2 (en) Method of manufacturing a semiconductor device
CN103065968B (zh) 具有穿孔接触的半导体器件及其制造方法
US8629498B2 (en) Power semiconductor device and method for manufacturing the power semiconductor device
US7888712B2 (en) Semiconductor device and method for manufacturing same
US8324686B2 (en) Semiconductor device and method for manufacturing
EP2965352B1 (en) Method for manufacturing a bond pad arrangement for a vertical power mosfet
JP2006173437A (ja) 半導体装置
CN113178479A (zh) 半导体装置
CN110858547B (zh) 具有可靠可验证p接触的功率半导体器件和方法
CN1965412A (zh) 互补氮化物晶体管垂直和共用漏极
CN103545251B (zh) 用于形成半导体器件的方法
JP5068057B2 (ja) 半導体装置
JP6133373B2 (ja) 活性領域にセンサ電位が与えられた半導体デバイス
US10636900B2 (en) High voltage termination structure of a power semiconductor device
CN103794599A (zh) 半导体装置
CN102656670A (zh) 具有多层接触的半导体器件
TWI772556B (zh) 暫態電壓抑制裝置、暫態電壓抑制裝置總成及其形成方法
TW201347142A (zh) 在功率半導體中的電流感測器用的半導體裝置
JP3744196B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2006313773A (ja) 半導体装置およびその製造方法
CN103956352B (zh) 功率半导体芯片的铜金属化结构及其制作方法
JP2024085663A (ja) 半導体装置
JP2023049005A (ja) 集積化抵抗を具備するシリコンカーバイドパワー装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120905