CN102622032A - 低温度系数带隙电压基准电路 - Google Patents

Abstract

本发明涉及集成电路设计领域，公开了一种低温度系数带隙电压基准电路。本发明中，基于传统电流模带隙基准电路结构，引入温度补偿电路对输出基准电压的温度系数进行反馈校正，通过非线性温度系数补偿方式，能够极大地降低输出基准电压温度系数，具有较高的补偿稳定性，对基准电压初始精度影响较小。非线性温度感应单元，通过对晶体三极管BE结电压进行温度检测，然后产生一非线性电流，与基准电路中的两种温度系数相反的电路进行叠加，从而产生与温度几乎无关的零温度系数基准电压。

Description

低温度系数带隙电压基准电路

技术领域

本发明涉及集成电路设计领域，特别涉及具有温度补偿的低温度系数带隙电压基准源电路。

背景技术

半导体的导带底与价带顶之差为带隙(Bandgap)，带隙电压基准(Bandgap voltage reference)是利用一个与温度成正比的电压与二极管压降之和，二者温度系数相互抵消，实现与温度无关的电压基准。因为该基准电压与硅的带隙电压差不多，因而称为带隙基准。

带隙电压基准电路在模拟集成电路中得到广泛的应用，其主要作用是为系统其它单元提供稳定的基准电压或电流，尤其在精密电路系统设计中，对带隙基准电路温度系数要求更为苛刻。

传统的带隙电压基准电路是基于两个晶体三极管基极-发射极电压差ΔV_BE产生正温度系数电压与晶体三极管基极与发射极两端电压V_BE负温度系数线性叠加的原理。然而，由于负温度电压的非线性特性制约了其传统带隙基准电路在高精度温度系数中的应用。因此采用高阶温度补偿技术实现低温度系数的带隙基准电路在高性能数模混合集成电路中有着广泛的应用。高阶温度补偿一般是利用额外高阶补偿电路产生非线性正温度系数电压与一阶基准电压叠加以实现低温度系数的基准电路。

在公开号为C N1987713A(申请号：200510120849.3)的专利文献所述方案中，利用金属-氧化物-半导体(Metal-Oxide-Semiconductor，简称“MOS”)管漏极电流与栅极电压成平方率关系，产生二阶补偿电流并输出至基准电压合成支路转换成二阶补偿电压，从而补偿一阶基准电压的温度系数，产生较低温度系数的基准电压。该发明所公布的方案，虽然能够实现二阶基准电压的补偿，但是由于MOS管的阈值电压随温度升高而降低，因此在高温区与低温区使用同样的ΔV产生电路并不能够达到理想的补偿效果。同时，由于PN P基极电流抵消电路在实际实现中有较大的差异，因此，该方案基准电压初始精度受到温度补偿电路的严重影响，同时补偿精度也会降低。

公开号CN 102171818A(申请号：201110040925.5)的专利文献所述方案，其在系统的角度，将Vref进行采样，然后通过对电阻的调节来校正基准电压随温度的变化量，以此在整个温度范围内获得几乎与温度变化无关的带隙基准电压。然而，基准电压与温度的无关性直接取决于电路的复杂度，即采样电路数量的多少，因此，在有限的复杂度条件下，获得极低的温度系数较为困难。

发明内容

本发明的目的在于提供一种低温度系数带隙电压基准电路，能够极大地降低输出基准电压温度系数，具有较高的补偿稳定性，且对基准电压初始精度影响较小。

为解决上述技术问题，本发明的实施方式公开了一种低温度系数带隙电压基准电路，包括：第一电流源、第二电流源、电阻R2、电阻R3和非线性温度感应单元；

第一电流源输出的电流与绝对温度成正比；第二电流源输出的电流与绝对温度成反比；

第一电流源的一端与电源连接，另一端与输出端口连接；

第二电流源与第一电流源并联在一起；

电阻R2的一端与非线性温度感应单元的反相输入端连接，另一端接地；

电阻R3的一端与输出端口连接，另一端与非线性温度感应单元的反相输入端连接；

非线性温度感应单元的同相输入端与晶体三极管基极-发射极两端电压连接，输出端与输出端口连接。

本发明实施方式与现有技术相比，主要区别及其效果在于：

基于传统电流模带隙基准电路结构，引入感应温度补偿电路对输出基准电压的温度系数进行反馈校正，通过非线性温度系数补偿方式，能够极大地降低输出基准电压温度系数，具有较高的补偿稳定性，且对基准电压初始精度影响较小。

进一步地，非线性温度感应单元，通过对晶体三极管BE结电压进行温度检测，然后产生一非线性电流，与基准电路中的两种温度系数相反的电路进行叠加，从而产生与温度几乎无关的零温度系数基准电压。

进一步地，在基准电路中，同时存在两种温度系数相反的电流，若其大小相等，则可以产生零温度系数基准电流。

进一步地，基准电路使用CMOS工艺实现，能够更加有效地降低成本。

附图说明

图1是本发明第一实施方式中一种低温度系数带隙电压基准电路的结构示意图；

图2是本发明第二实施方式中一种低温度系数带隙电压基准电路的结构示意图；

图3是本发明第三实施方式中一种低温度系数带隙电压基准电路的结构示意图；

图4是本发明第四实施方式中一种低温度系数带隙电压基准电路的结构示意图；

图5是本发明第四实施方式中一种非线性温度系数补偿原理示意图；

图6是本发明第五实施方式中一种低温度系数带隙电压基准电路的结构示意图；

图7是本发明第五实施方式中一种低温度系数带隙电压基准电路输出的基准电压温度曲线。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。

本发明第一实施方式涉及一种低温度系数带隙电压基准电路。图1是该低温度系数带隙电压基准电路的结构示意图。

半导体的导带底与价带顶之差为带隙(Bandgap)，带隙电压基准(Bandgap voltage reference)是利用一个与温度成正比的电压与二极管压降之和，二者温度系数相互抵消，实现与温度无关的电压基准。因为其基准电压与硅的带隙电压差不多，因而称为带隙基准。

具体地说，如图1所示，该低温度系数带隙电压基准电路包括：第一电流源I_PTAT、第二电流源I_IPTAT、电阻R2、电阻R3和非线性温度感应单元TCC。

第一电流源I_PTAT输出的电流与绝对温度成正比。第二电流源I_IPTAT输出的电流与绝对温度成反比。

第一电流源I_PTAT的一端与电源VDD连接，另一端与输出端口Vref连接。

第二电流源I_IPTAT与第一电流源I_PTAT并联在一起。

电阻R2的一端与非线性温度感应单元TCC的反相输入端连接，另一端接地。

电阻R3的一端与输出端口Vref连接，另一端与非线性温度感应单元TCC的反相输入端连接。

非线性温度感应单元TCC的同相输入端与晶体三极管基极-发射极两端电压V_BE(T)连接，输出端与输出端口Vref连接。

非线性温度感应单元TCC通过对晶体三极管BE结电压(基极-发射极两端电压)进行温度检测，然后产生一非线性电流I_NL，该电流与线性电流I_PTAT和非线性电流I_IPTAT进行叠加，从而产生与温度几乎无关的零温度系数基准电压。

基于传统电流模带隙基准电路结构，引入温度补偿电路对输出基准电压的温度系数进行反馈校正，通过非线性温度系数补偿方式，能够极大地降低输出基准电压温度系数，具有较高的补偿稳定性，且对基准电压初始精度影响较小。

本发明第二实施方式涉及一种低温度系数带隙电压基准电路。图2是该低温度系数带隙电压基准电路的结构示意图。

第二实施方式在第一实施方式的基础上进行了改进，主要改进之处在于：非线性温度感应单元TCC中包括：第三电流源Is，P型金属氧化物半导体PMOS管PMA和PM B，N型金属氧化物半导体NMOS管NMA、NM B和NM1。

P型金属氧化物半导体(P-Mental-Oxide-Semicond uctor，简称“PMOS”)，同样地，N  型金属氧化物半导体(N-Mental-Oxide-Semiconductor，简称“NMOS”)。

具体地说，如图2所示，

第三电流源Is的一端与电源VDD连接，另一端与PMA的源极连接。

PMA的栅极与电阻R2和R3的连接点连接，PMA的漏极与NMA的漏极连接。

PMB的源极与PMA的源极连接，PMB的栅极与晶体三极管基极-发射极两端电压V_BE(T)连接，PM B的漏极与NM B的漏极连接。

NMA的源极接地，NMA的栅极与NMA的漏极连接。

NMB的源极接地，NMB的栅极与NMB的漏极连接。

NM1的源极接地，NM1的栅极与NMA的栅极连接，NM1的漏极与输出端口Vref连接。

非线性温度感应单元TCC，通过对晶体三极管BE结电压进行温度检测，然后产生一非线性电流，与基准电路中的两种温度系数相反的电路进行叠加，从而产生与温度几乎无关的零温度系数基准电压。

本发明第三实施方式涉及一种低温度系数带隙电压基准电路。图3是该低温度系数带隙电压基准电路的结构示意图。

第三实施方式在第一实施方式的基础上进行了改进，主要改进之处在于：

第一电流源I_PTAT和第二电流源I_IPTAT中包括：晶体三极管Q0和Q1，电阻R0、R1和R4，PMOS管PM1、PM2和PM3，运算放大器OP1。

具体地说，如图3所示，该电路结构有四部分构成：带隙基准基准核心电路101，电压叠加输出之路102，非线性温度系数补偿电路103，基准源启动电路104。

PM1的源极与电源VDD连接，PM1的栅极与PM2的栅极连接，PM1的漏极与OP1的反相输入端连接。

PM2的源极与电源VDD连接，PM2的漏极与OP1的同相输入端连接。

PM3的源极与电源VDD连接，PM3的栅极与PM1的栅极连接，PM3的漏极与输出端口Vref连接。

OP1的输出端与PM1的栅极连接。

R0的一端与PM2的漏极连接，另一端与Q0的发射极连接。

R1的一端与PM1的漏极连接，另一端接地。

R4的一端与PM2的漏极连接，另一端接地。这里R4和R1大小相等。

Q0的基极接地，集电极接地。

Q1的基极接地，集电极接地，发射极与PM1的漏极连接。

在基准电路中，同时存在两种温度系数相反的电流，若其大小相等，则可以产生零温度系数基准电流。

此外，可以理解，这只是本发明的一种优选实施方式，在本发明的其它某些实施方式中，第一电流源I_PTAT和第二电流源I_IPTAT也可以有其他的实现方式。

还包括：启动电路，该启动电路的一端与电源VDD连接，另一端与PM 1的漏极连接。

启动电路，是为了使基准电路在电路上电后能正常工作。

启动电路是现有技术，而且启动形式多样，这里不再详细阐述。

带隙基准核心电路101电路由三极管Q0、Q1；电阻R0、R1和R4；运算放大器OP1以及PMOS电流镜PM1和PM2构成。其中，Q1和Q0的发射结面积之比为1∶N，其中，N为正整数。

利用运算放大器O P1的虚短特性使得节点A、B电位相等，在电阻R0上产生一个ΔV_BE压降，这里ΔV_BE是指晶体三极管Q1和Q0的基极-发射极电压差。从而基准核心电路中产生一个与绝对温度成正比的PTAT(ProportionTo Absolute Temperature)电流，同时，由于三极管B-E结具有负温度系数特性，因此在R1和R4中产生负温度系数的IPTAT(Inverse Proportion ToAbsolute Temperature)电流。因此在PM1和PM2支路中同时存在两种温度系数相反的电流，若其大小相等，则可以产生零温度系数基准电流。

基准电路电压叠加输出支路102由PMOS管PM3，电阻R2和R3组成，该支路将温度系数相反的两种电流在电阻上进行叠加转化为基准电压，产生基准电压。

非线性温度系数补偿电路103由一非线性温度感应单元TCC组成，该单元通过对晶体三极管BE结电压进行温度检测，然后产生一非线性电流，该电流与基准电压叠加输出支路中的线性PTAT电流，非线性IPTAT电流进行叠加，从而产生与温度几乎无关的另温度系数基准电压。

基准源启动电路104是为了能够使基准电路在电路上电后正常工作而加入的。由于启动形式多样，因此在这里不再详细给出其具体实现方式。

下面详细介绍该低温度系数带隙电压基准电路的实现原理。

如图3所示，Q1和Q0发射结面积之比为1∶N，一阶补偿基准电压表达式为

$\mathrm{Vref}0=\frac{R2+R3}{R1}(V_{\mathrm{EB}1}+\frac{R1}{R0}\·V_T\ln N)=K(V_{\mathrm{EB}1}+m{V}_T\ln N)---\left(1\right)$

其中，V_T＝KT/q为热电压，K为波尔兹曼常数，T为绝对温度，q为电子电荷量。m为电阻比R3/R1。考虑到V_BE的非线性

$V_{\mathrm{EB}}\left(T\right)=V_{G0}\left(T\right)-(V_{G0}-V_{\mathrm{EB}0})\frac{T}{T_0}-V_T(\mathrm{\γ}-\mathrm{\α})\ln \frac{T}{T_0}---\left(2\right)$

式中VG0为0K下硅材料的带隙电压，典型值为1.205V，常温T0＝300K，γ、α分别为与晶体三极管基区空穴迁移率和集电极电流指数温度系数相关的系数。

由此可以看出，晶体三极管E-B结电压具有较强的温度非线性特性，利用传统的线性正温度电压来补偿V_BE的温度特性，其补偿后基准电压中仍然包含有残余非线性温度系数，在高温和低温区域内，表现出基准电压随温度变化而变化较大的特点，若线性项与V_BE的线性项完全抵消，则线性补偿后基准电压的残余温度系数项可以表示为

$V_{\mathrm{NL}}=(\mathrm{\α}-\mathrm{\γ})V_T\ln \frac{T}{T_0}---\left(3\right)$

当三极管集电极电流为PTAT特性时α＝1，当三极管集电极电流为零温度特性时α＝0。一般CMOS工艺中γ大于1，因此V_NL随着温度的升高呈现出非线性负温度特性。

本发明第四实施方式涉及一种低温度系数带隙电压基准电路。图4是该低温度系数带隙电压基准电路的结构示意图。

第四实施方式在第二和第三实施方式的基础上进行了改进，主要改进之处在于：第三电流源是一PMOS管PM4。

具体地说，如图4所示，PM4的源极与电源VDD连接，PM4的栅极与PM1的栅极连接，PM4的漏极与PMA的源极连接。

此外，可以理解，在本发明的其它某些实施方式中，电流源也可以不是PMOS管，而是其它形式的电流源。

非线性温度系数补偿电路103，正是基于对V_BE电压温度特性的检测，从而产生一非线性补偿电流，从而抵消基准电压中V_NL。该非线性温度系数补偿电路103电路由PMOS管PMA，PMB，PM4和NMOS管NMB，NMA，NM 1组成。具体原理如下：在低温范围T0温度下，基准电路电压叠加输出支路102中通过R2和R3的分压，使PMA的栅极电位与V_BE(T0)相等，此时，PM4中电流为I，则PMA、PM B中的电流分别为1/2，此时I_NL为m1/2，当T＜T0范围内，PM B的栅极电压将大于PMA的栅极电压，同时由于V_BE的非线性负温度系数特性，随着温度的减小，PM B栅极电压将明显大于PMA栅极电压，当T＝Tmin，PM4中的电流将全部流入NMA支路中，即I_NL＝m1；相反在高温区域，随着温度不断增大，PM B的栅极电压将小于于PMA的栅极电压，在T＝Tmax时，PM4中电流全部流入NM B支路中，此时I_NL＝0。由于V_BE的非线性特性，当温度由低温向高温变化过程中，I_NL中的电流也呈现一个非线性减小过程，即从m1最终减小到零。值得注意的是，I_NL是一个随温度变化相对于PM3中的电流Io仅为一个较小量。同时，若将PMA和PMB的栅极互换位置，则可以得到随温度升高逐渐减小的非线性补偿电流。

基于本文所提出的低温度系数带隙基准电路输出之路102，基准输出电压由ΔVBE产生的PTAT电流，V_BE产生的IPTAT电流以及非线性电流I_NL在支路电阻上共同叠加产生。因此，基于本文发明的低温度系数电压基准非线性温度补偿电路原理，通过对上述三种的电流叠加的控制以及对I_NL温度特性的选择，能够通过多种补偿策略，有效降低基准电压的温度系数来实现低温度系数基准电压。

基于本文提出的非线性温度系数补偿电路103，可以通过两种非线性补偿电流叠加方式进行非线性温度系数补偿。如图5A)所示，当产生的非线性补偿电流是随温度升高而增大的非线性电流，该电流能够在电阻上转换为随温度升高而逐渐增大的非线性正温度电压V_NL，则可以调节线性正温度电流，即PTAT电流大小不完全抵消V_BE中的线性温度系数，而是使PTAT电压大于V_BE的线性温度项，线性补偿后的基准电压vref0在高温区域表现出较强的正温度特性，通过输出之路将Vref0与V_NL相减，Vref0的非线性温度系数被非线性电压V_NL相抵消，从而得到一温度系数较小的基准输出电压Vref。另外，通过对补偿电路的控制，也可以产生与A)中温度特性相反的非线性补偿电压，如图5B)所示，此时需要Vref0中的PTAT电压要小于V_BE线性温度项，此时Vref0在高温表现出较强的非线性负温度特性，将Vref0减去非线性负温度补偿电压，此时Vref0中的非线性负温度系数被V_NL电压所抵消，因此极大地改善了输出基准电压Vref的温度系数特性。

本发明第五实施方式涉及一种低温度系数带隙电压基准电路。图6是该低温度系数带隙电压基准电路的结构示意图。

图7是一种优选的非线性温度补偿电压基准电路实施例输出基准电压温度曲线。

第五实施方式在第四实施方式的基础上进行了改进，具体地说，如图6所示：

运算放大器O P1中包括：PMOS管PM5、PM6和PM7，NMOS管NM2、NM3、NM4和NM5。

PM5的源极与电源VDD连接，PM5的栅极与PM6的栅极连接，PM5的漏极与PM 1的栅极连接。

PM6的源极与电源VDD连接，PM6的栅极与PM6的漏极连接，PM6的漏极与NM5的漏极连接。

PM7的源极与电源VDD连接，PM7的栅极与PM 1的栅极连接，PM7的漏极与NM3的漏极连接。

NM2的源极接地，NM2的栅极与NM3的栅极连接，NM2的漏极与NM4的源极连接。

NM3的源极接地，NM3的栅极与NM3的漏极连接。

NM4的栅极与PM1的漏极连接，NM4的漏极与PM1的栅极连接。

NM5的源极与NM2的漏极连接，NM5的栅极与PM2的漏极连接。

此外，可以理解，在本发明的其它某些实施方式中，O P1也可以有其它的实现方式，并不拘泥于这一种形式。

该基准电路使用CMOS工艺实现。

基准电路使用CMOS工艺实现，能够更加有效地降低成本。

此外，可以理解，在本发明的其它某些实施方式中，基准电路也可以使用其它的工艺来实现。

需要说明的是，本发明各实施方式中提到的各单元都是逻辑单元，在物理上，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现，这些逻辑单元本身的物理实现方式并不是最重要的，这些逻辑单元所实现的功能的组合是才解决本发明所提出的技术问题的关键。此外，为了突出本发明的创新部分，本发明上述各设备实施方式并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，这并不表明上述设备实施方式并不存在其它的单元。

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (8)

1.一种低温度系数带隙电压基准电路，其特征在于，包括：第一电流源、第二电流源、电阻R2、电阻R3和非线性温度感应单元；

第一电流源输出的电流与绝对温度成正比；第二电流源输出的电流与绝对温度成反比；

第一电流源的一端与电源连接，另一端与输出端口连接；

第二电流源与第一电流源并联在一起；

电阻R2的一端与非线性温度感应单元的反相输入端连接，另一端接地；

电阻R3的一端与输出端口连接，另一端与非线性温度感应单元的反相输入端连接；

非线性温度感应单元的同相输入端与晶体三极管基极-发射极两端电压连接，输出端与输出端口连接。

2.根据权利要求1所述的低温度系数带隙电压基准电路，其特征在于，所述非线性温度感应单元中包括：第三电流源，P型金属氧化物半导体PMOS管PMA和PMB，N型金属氧化物半导体NMOS管NMA、NMB和NM1；

第三电流源的一端与电源连接，另一端与PMA的源极连接；

PMA的栅极与电阻R2和R3的连接点连接，PMA的漏极与NMA的漏极连接；

PMB的源极与PMA的源极连接，PMB的栅极与晶体三极管基极-发射极两端电压连接，PMB的漏极与NMB的漏极连接；

NMA的源极接地，NMA的栅极与NMA的漏极连接；

NMB的源极接地，NMB的栅极与NMB的漏极连接；

NM1的源极接地，NM1的栅极与NMA的栅极连接，NM1的漏极与输出端口连接。

3.根据权利要求1所述的低温度系数带隙电压基准电路，其特征在于，所述第一电流源和第二电流源中包括：晶体三极管Q0和Q1，电阻R0、R1和R4，PMOS管PM1、PM2和PM3，运算放大器OP1；

PM1的源极与电源连接，PM1的栅极与PM2的栅极连接，PM1的漏极与OP1的反相输入端连接；

PM2的源极与电源连接，PM2的漏极与OP1的同相输入端连接；

PM3的源极与电源连接，PM3的栅极与PM1的栅极连接，PM3的漏极与输出端口连接；

OP1的输出端与PM 1的栅极连接；

R0的一端与PM2的漏极连接，另一端与Q0的发射极连接；

R1的一端与PM 1的漏极连接，另一端接地；

R4的一端与PM2的漏极连接，另一端接地；

Q0的基极接地，集电极接地；

Q1的基极接地，集电极接地，发射极与PM1的漏极连接。

4.根据权利要求2所述的低温度系数带隙电压基准电路，其特征在于，所述第三电流源是一PMOS管PM4；

PM4的源极与电源连接，PM4的栅极与PM 1的栅极连接，PM4的漏极与PMA的源极连接。

5.根据权利要求2所述的低温度系数带隙电压基准电路，其特征在于，还包括：启动电路，该启动电路的一端与电源连接，另一端与PM1的漏极连接。

6.根据权利要求5所述的低温度系数带隙电压基准电路，其特征在于，所述运算放大器OP1中包括：PMOS管PM5、PM6和PM7，NMOS管NM2、NM3、NM4和NM5；

PM5的源极与电源连接，PM5的栅极与PM6的栅极连接，PM5的漏极与PM1的栅极连接；

PM6的源极与电源连接，PM6的栅极与PM6的漏极连接，PM6的漏极与NM5的漏极连接；

PM7的源极与电源连接，PM7的栅极与PM1的栅极连接，PM7的漏极与NM3的漏极连接；

NM2的源极接地，NM2的栅极与NM3的栅极连接，NM2的漏极与NM4的源极连接；

NM3的源极接地，NM3的栅极与NM3的漏极连接；

NM4的栅极与PM1的漏极连接，NM4的漏极与PM1的栅极连接；

NM5的源极与NM2的漏极连接，NM5的栅极与PM2的漏极连接。

7.根据权利要求6所述的低温度系数带隙电压基准电路，其特征在于，Q1和Q0的发射结面积之比为1∶N，其中，N为正整数。

8.根据权利要求1至7中任一项所述的低温度系数带隙电压基准电路，其特征在于，该基准电路使用CMOS工艺实现。

Images