CN102468262A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN102468262A CN102468262A CN2011100334615A CN201110033461A CN102468262A CN 102468262 A CN102468262 A CN 102468262A CN 2011100334615 A CN2011100334615 A CN 2011100334615A CN 201110033461 A CN201110033461 A CN 201110033461A CN 102468262 A CN102468262 A CN 102468262A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- semiconductor device
- lead
- section
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000004020 conductor Substances 0.000 claims description 21
- 238000004080 punching Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000004804 winding Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体装置,例如一胶卷上芯片构装的半导体装置。半导体装置是于一胶卷基底形成至少一集成电路,各集成电路是在一预设范围的边界内设置一芯片与复数个导线,各导线与边界间隔一预设距离。因此,当由胶卷基底将集成电路沿边界冲裁下来时,可降低或避免冲裁机台上的导电物质残留。
Description
技术领域
本发明涉及一种半导体装置,特别是涉及一种在胶卷上芯片构装的半导体装置中依据切割线限制集成电路的导线延伸以降低或避免冲裁机台导线残留的半导体装置。
背景技术
半导体装置,例如各种构装的半导体集成电路,已成为现代信息社会最重要的硬件基础。
在各种半导体装置中,有一类型的半导体装置是将集成电路形成于一可挠性的基底上,例如,胶卷上芯片(COF,chip on film或chip on flex)构装或是卷带载体构装(TCP,tape carrier package)的半导体装置就是将多个芯片封装在一可挠性的胶卷或卷带基底上,以分别形成各集成电路。配合各集成电路中的芯片,会有导线形成于基底的导体层中;当芯片被封装在基底时,芯片会耦接至这些导线,以经由这些导线耦接其它外界电路。这类型的半导体装置已被广泛运用,例如,液晶显示面板所使用的驱动集成电路就是形成于可挠性基底。
发明内容
在可挠性基底的半导体装置中,由于多个集成电路是形成于同一个基底上,故需以冲裁机台将各集成电路分别由基底上冲裁下来。冲裁机台会依据各集成电路对应的切割线进行冲裁;在已知的可挠性基底半导体装置中,各集成电路的导线则会延伸跨越对应的切割线。不过,经本发明分析发现,在进行冲裁时,跨越切割线的导线会在冲裁机台上残留导电物质,此导电残留会将不同导线错误地短路在一起,影响集成电路的正常运作,降低半导体装置的良率。
为解决上述问题,本发明的目的之一是提供一种半导体装置,包括一基底以及一个或多个集成电路。各集成电路形成于基底,每一集成电路包括一芯片与复数个导电的导线,设于基底的一预设范围内;此预设范围的边界即切割线。在各集成电路中,每一导线由芯片朝向预设范围的边界延伸,延伸至预设范围内的打线区域,并与边界间隔一预设距离。
在一种具体实施方式中,本发明提供了一种半导体装置,包含基底;以及至少一集成电路,形成于所述基底,每一集成电路包含:芯片,设于所述基底的一预设范围内;所述预设范围具有边界;以及复数个导线,设于所述预设范围内,每一所述导线由所述芯片向所述边界延伸,并与所述边界间隔一预设距离。
根据该具体实施方式,在该半导体装置中,在每一所述集成电路中,所述导线由所述芯片延伸至一打线区域(bonding area),而所述打线区域位于所述预设范围中,且与所述边界间隔所述预设距离。
根据该具体实施方式,在该半导体装置中,还包含:复数个延伸区段,对应于各所述集成电路;各所述延伸区段于所述对应集成电路中跨越所述边界并耦接所述导线的其中之一,且各所述延伸区段的宽度小于各所述导线的宽度。
优选地,在该半导体装置中,还包含:复数个外侧区段,对应于各所述集成电路;各所述外侧区段设于所述对应集成电路的所述预设范围之外,各所述外侧区段耦接所述延伸区段的其中之一。
优选地,在该半导体装置中,所述导线、所述延伸区段与所述外侧区段设于同一导体层。
根据该具体实施方式,在该半导体装置中,所述基底是胶卷基底(filmbase)。
根据该具体实施方式,在该半导体装置中,各所述集成电路的所述边界是冲裁的切割线(cut line)。
在本发明另一实施例中,每一集成电路还对应复数个延伸区段与外侧区段。各外侧区段设于预设范围之外,经由跨越边界的延伸区段耦接至导线。各延伸区段的宽度小于导线的宽度。
为让本发明之上述和其它目的、特征和优点能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下。
附图说明
图1示出了一个基于可挠性基底的半导体装置。
图2与图3示出了本发明的不同实施例。
图4是比较图1至图3的实施例。
具体实施方式
请参考图1,其所示出的是一传统的胶卷上芯片构装的半导体装置10。半导体装置10有复数个集成电路12形成于一可挠性的基底14上,各集成电路12的范围由一对应的切割线18所定义。各个集成电路12内具有一芯片16与复数个导线L0;各导线L0形成于基底14的导体层(如一铜导体层),由芯片16向外延伸,使芯片16得以经由各导线L0耦接至其它外界电路。如图1所示,在传统半导体装置10的各集成电路12中,导线L0会跨越切割线18而延伸至切割线18之外。
当要将各集成电路12由基底14上分离出来时,半导体装置10会被放置于冲裁机台11上,冲裁机台11的冲裁头13会沿着切割线18将各集成电路12由基底14切割下来。不过,就如图1所示,由于导线L0延伸至切割线18之外,故在冲裁时,冲裁头13会连导线L0一并切割,而导线L0的导电物质就会残留在冲裁机台11上。此导电物质残留会污染集成电路12;当残留物质充塞在两导线之间时,会将原本应绝缘的两导线错误地短路在一起,使集成电路12无法正常运作。
为克服半导体装置10容易造成残留的缺点,本发明提供一种具有较佳导线配置的半导体装置。请参考图2,其所示出的即是依据本发明一实施例的半导体装置20。半导体装置20可以是一胶卷上芯片构装的半导体装置,或是一卷带载体构装的半导体装置。半导体装置20具有复数个集成电路22,形成于一基底24上;基底24可以是一可挠性的基底,例如胶卷基底或卷带基底。
半导体装置20的各集成电路22中设有一芯片26及复数个导线L1。芯片26设于基底24的一预设范围30内;预设范围30由边界28环绕,此边界28可以是冲裁的切割线。各导线L1设于预设范围30内,每一导线L1耦接芯片26(例如耦接至芯片26的接垫),并由芯片26朝向边界28延伸,使芯片26得以经由各导线L1耦接至其它外界电路(例如其它的芯片、集成电路及/或电路板等等),与外界电路交换信号数据,并取得运作所需的电力。
不过,如图2所示,在本发明中,各导线L1会与边界28间隔一预设距离d,不会和边界28接触。各导线L1可以形成于基底24的导体层(例如一铜导体层),并由芯片26向外延伸至一打线区域R;各导线L1即是在此打线区域R中以附加的导电结构(如各向异性导电胶,anisotropicconductive film,ACF)耦接其它外界电路。由于导线L1与边界28间隔距离d,打线区域R也会位在预设范围30内,与边界28间隔距离d。
由于集成电路22的各导线L1并未接触或跨越边界28,当集成电路22由基底24被冲裁下来时,各导线L1不会与冲裁机台的冲裁头接触,也就不会将导电物质残留于冲裁机台上。这样一来,不仅能避免导线残留对集成电路22的影响,也能降低冲裁加工的时间与成本,因为不需要频繁地清除冲裁机台上的残留。
请参考图3,其所示出的是依据本发明另一实施例的半导体装置30。类似半导体装置20,半导体装置30也可以是一胶卷上芯片构装的半导体装置。半导体装置30具有复数个集成电路32,形成于一基底34上,例如一可挠性的胶卷基底。
半导体装置30的各集成电路32中设有一芯片36及复数个导线L2a与L2b,边界38定义出集成电路32所在的范围40;边界38可以是冲裁的切割线。芯片36与各导线L2a与L2b设于范围40内,各导线L2a与L2b耦接芯片36,并由芯片36朝向边界38延伸至打线区域R,使芯片36得以经由各导线L2a与L2b耦接至其它外界电路,像是其它芯片、集成电路及/或电路板等等,以便与外界电路交换信号数据,并取得运作所需的电力。
类似图2实施例,在本发明半导体装置30的各个集成电路32中,各导线L2a与L2b会与边界38间隔一预设距离d,不会接触边界38。另外,对应各集成电路32,基底34上还可形成复数个延伸区段TC与外侧区段TP。各外侧区段TP设置在范围40之外,与边界38间隔一预设距离d’;距离d’与d可以相等或不相等。各延伸区段TC则跨越边界38,其两端分别位于边界38的相异两侧,一端耦接至一导线L2a,另一端耦接一外侧区段TP;例如说,各个外侧区段TP、延伸区段TC与导线L2a可以形成于基底34的同一导体层。如此,各外侧区段TP便可经由延伸区段TC的桥接而耦接至一对应的导线L2a,使芯片36也可经由各外侧区段TP耦接至其它外界电路。
例如说,外侧区段TP上可设置测试接垫(test pad);在半导体装置30出厂前而各集成电路32尚未被冲裁分离时,测试机台可经由探针耦接各集成电路32所对应的外侧区段TP,以和集成电路32中的芯片36交换数据信号,由此测试集成电路32的功能是否正常。完成测试后,集成电路32会沿着边界38被冲裁下来,而在边界38之外的外侧区段TP与部分的延伸区段TP也就会被切离至集成电路32之外。
如图3所示,为了减少冲裁机台的导电物质残留,延伸区段TC的宽度(也就是沿边界38的截面尺寸)w1可以小于导线L2a的宽度w2,也可小于外侧区段TP的宽度w3。当冲裁机台沿着边界38将集成电路32由基底34切离时,由于冲裁机台只会切过较窄的延伸区段TC,如此便可尽量减少冲裁机台上的导电物质残留。
在图3实施例中,可经由各集成电路32对应的外侧区段TP进行测试。在图2实施例中,则可经由各集成电路22的导线L1进行测试;也就是说,测试机台的探针可耦接至各导线L1,和集成电路22中的芯片26交换信号数据,以测试集成电路22的功能。
请参考图4,其所示出的是集成电路12、22与32(请一并参考图1至图3)在边界附近的结构示意图。如图4所示,集成电路12的导线L0在其边界(切割线)的截面尺寸最大,代表其会在冲裁机台上留下最多的残留导电物质。相比之下,在本发明集成电路32中,由于只有较窄的延伸区段TC会延伸至边界,故集成电路32沿边界的导电物质截面尺寸就会被缩减,可有效减少冲裁机台上的残留。更进一步地,本发明集成电路22中的各导线L1皆不会延伸至边界,可避免冲裁机台的导电物质残留。
总结来说,相比于现有技术,本发明可有效降低或避免冲裁机台的导电物质残留,不仅可防范导电物质残留所导致的集成电路短路错误,也可提高冲裁加工的效率。
虽然本发明已以优选实施例揭露如上,然其并非用以限定本发明,本领域任何技术人员在不脱离本发明的精神和范围内,当可作某些更动与润饰,因此本发明的保护范围当视后附的权利要求书所保护的范围者为准。
主要元件符号说明
10、20、30 半导体装置 11 冲裁机台
12、22、32 集成电路 13 冲裁头
14、24、34 基底 16、26、36 芯片
18 切割线 28、38 边界
30、40 范围 L0、L1、L2a-L2b 导线
d、d’ 距离 R 打线区域
w1-w3 宽度。
Claims (7)
1.一种半导体装置,包含
基底;以及
至少一集成电路,形成于所述基底,每一集成电路包含:
芯片,设于所述基底的一预设范围内;所述预设范围具有边界;以及
复数个导线,设于所述预设范围内,每一所述导线由所述芯片向所述边界延伸,并与所述边界间隔一预设距离。
2.根据权利要求1的半导体装置,其中,在每一所述集成电路中,所述导线由所述芯片延伸至一打线区域,而所述打线区域位于所述预设范围中,且与所述边界间隔所述预设距离。
3.根据权利要求1的半导体装置,还包含:
复数个延伸区段,对应于各所述集成电路;各所述延伸区段于所述对应集成电路中跨越所述边界并耦接所述导线的其中之一,且各所述延伸区段的宽度小于各所述导线的宽度。
4.根据权利要求3的半导体装置,还包含:
复数个外侧区段,对应于各所述集成电路;各所述外侧区段设于所述对应集成电路的所述预设范围之外,各所述外侧区段耦接所述延伸区段的其中之一。
5.根据权利要求4的半导体装置,其中,所述导线、所述延伸区段与所述外侧区段设于同一导体层。
6.根据权利要求1的半导体装置,其中所述基底是胶卷基底。
7.根据权利要求1的半导体装置,其中,各所述集成电路的所述边界是冲裁的切割线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099138700A TW201220455A (en) | 2010-11-10 | 2010-11-10 | Semiconductor device |
TW099138700 | 2010-11-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102468262A true CN102468262A (zh) | 2012-05-23 |
Family
ID=46018821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100334615A Pending CN102468262A (zh) | 2010-11-10 | 2011-01-30 | 半导体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120112330A1 (zh) |
CN (1) | CN102468262A (zh) |
TW (1) | TW201220455A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110393041A (zh) * | 2017-03-03 | 2019-10-29 | 硅工厂股份有限公司 | 用于显示器的柔性电路板 |
WO2021223294A1 (zh) * | 2020-05-08 | 2021-11-11 | 武汉华星光电半导体显示技术有限公司 | 覆晶薄膜 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103605221B (zh) * | 2013-11-21 | 2016-03-02 | 深圳市华星光电技术有限公司 | 软板上芯片卷带及对应的软板上芯片的压接方法 |
US20160380326A1 (en) * | 2015-06-26 | 2016-12-29 | Stephen H. Hall | Flexible circuit structures for high-bandwidth communication |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5386625A (en) * | 1992-02-17 | 1995-02-07 | Nec Corporation | Tab type IC assembling method and an IC assembled thereby |
US6872599B1 (en) * | 2002-12-10 | 2005-03-29 | National Semiconductor Corporation | Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP) |
US20070126092A1 (en) * | 2005-12-02 | 2007-06-07 | Advanced Interconnect Technologies Limited, A Corporation Of The Republic Of Mauritius | Leadless semiconductor package and method of manufacture |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6949816B2 (en) * | 2003-04-21 | 2005-09-27 | Motorola, Inc. | Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same |
US6707135B2 (en) * | 2000-11-28 | 2004-03-16 | Texas Instruments Incorporated | Semiconductor leadframe for staggered board attach |
US6448107B1 (en) * | 2000-11-28 | 2002-09-10 | National Semiconductor Corporation | Pin indicator for leadless leadframe packages |
JP3696820B2 (ja) * | 2001-10-10 | 2005-09-21 | 新光電気工業株式会社 | リードフレーム及びその製造方法 |
JP2003258183A (ja) * | 2002-03-04 | 2003-09-12 | Shinko Electric Ind Co Ltd | リードフレームの製造方法 |
US6841854B2 (en) * | 2002-04-01 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
US6797540B1 (en) * | 2002-11-18 | 2004-09-28 | National Semiconductor Corporation | Dap isolation process |
US6773961B1 (en) * | 2003-08-15 | 2004-08-10 | Advanced Semiconductor Engineering Inc. | Singulation method used in leadless packaging process |
KR100584699B1 (ko) * | 2004-11-04 | 2006-05-30 | 삼성전자주식회사 | 고정 테이프를 갖는 리드 프레임 |
US8184453B1 (en) * | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
-
2010
- 2010-11-10 TW TW099138700A patent/TW201220455A/zh unknown
-
2011
- 2011-01-30 CN CN2011100334615A patent/CN102468262A/zh active Pending
- 2011-08-01 US US13/195,454 patent/US20120112330A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5386625A (en) * | 1992-02-17 | 1995-02-07 | Nec Corporation | Tab type IC assembling method and an IC assembled thereby |
US6872599B1 (en) * | 2002-12-10 | 2005-03-29 | National Semiconductor Corporation | Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP) |
US20070126092A1 (en) * | 2005-12-02 | 2007-06-07 | Advanced Interconnect Technologies Limited, A Corporation Of The Republic Of Mauritius | Leadless semiconductor package and method of manufacture |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110393041A (zh) * | 2017-03-03 | 2019-10-29 | 硅工厂股份有限公司 | 用于显示器的柔性电路板 |
WO2021223294A1 (zh) * | 2020-05-08 | 2021-11-11 | 武汉华星光电半导体显示技术有限公司 | 覆晶薄膜 |
Also Published As
Publication number | Publication date |
---|---|
US20120112330A1 (en) | 2012-05-10 |
TW201220455A (en) | 2012-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101488495B (zh) | 具有开关部件和驱动电子器件的半导体模块 | |
US10283699B2 (en) | Hall-effect sensor isolator | |
US20070045745A1 (en) | Power semiconductor device having lines within a housing | |
CN102468262A (zh) | 半导体装置 | |
CN101777542B (zh) | 芯片封装构造以及封装方法 | |
US9129972B2 (en) | Semiconductor package | |
JPH0870092A (ja) | 絶縁性パッケージを有する半導体デバイス | |
US9866102B2 (en) | Power conversion device | |
CN101840903B (zh) | 封装基板以及芯片封装结构 | |
US6621166B2 (en) | Five layer adhesive/insulator/metal/insulator/adhesive tape for semiconductor die packaging | |
KR101204570B1 (ko) | 전자종이 표시장치 및 이의 제조방법 | |
CN100413386C (zh) | 向印刷布线基板安装晶片的方法 | |
US7142262B2 (en) | Liquid crystal display module | |
CN109152199A (zh) | 单层或多层模切的柔性线路板及其模切生产方法 | |
JP2014063806A (ja) | 半導体装置 | |
CN105047643A (zh) | 集成电路 | |
JPH10337982A (ja) | 非接触式icカード | |
CN102915989B (zh) | 芯片封装结构 | |
CN205430763U (zh) | 具有高精度对位玛格点的线路板 | |
CN215911425U (zh) | 功率模块与家电设备 | |
KR20230158860A (ko) | 파워 모듈 및 그 제조 방법 | |
KR101113847B1 (ko) | 전기과부하 피해 방지용 와이어본딩 장치 | |
CN201892807U (zh) | 晶体管阵列基板 | |
CN211182162U (zh) | 一种ic引线测试点跟踪与定位装置 | |
CN106952888A (zh) | 用于双基岛封装电路的引线框架 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120523 |