Nothing Special   »   [go: up one dir, main page]

CN102136467A - 半导体装置的堆叠封装件 - Google Patents

半导体装置的堆叠封装件 Download PDF

Info

Publication number
CN102136467A
CN102136467A CN2010106230282A CN201010623028A CN102136467A CN 102136467 A CN102136467 A CN 102136467A CN 2010106230282 A CN2010106230282 A CN 2010106230282A CN 201010623028 A CN201010623028 A CN 201010623028A CN 102136467 A CN102136467 A CN 102136467A
Authority
CN
China
Prior art keywords
semiconductor chip
wire
lead
welding pad
bonding welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106230282A
Other languages
English (en)
Other versions
CN102136467B (zh
Inventor
崔埈荣
金吉洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102136467A publication Critical patent/CN102136467A/zh
Application granted granted Critical
Publication of CN102136467B publication Critical patent/CN102136467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体装置的堆叠封装件及其制造方法。半导体装置的堆叠封装件可包括至少一个第一半导体芯片、至少一个第二半导体芯片、在所述至少一个第一半导体芯片和所述至少一个第二半导体芯片之间的至少一条插入引线以及在所述至少一个第一半导体芯片上的一个第三半导体芯片。所述至少一个第一半导体芯片和所述至少一个第二半导体芯片可构造为执行第一功能和第二功能，且均可包括多个键合焊盘。第三半导体芯片可构造为执行不同于第一功能和第二功能的第三功能。该封装件还可包括多条外部链接引线，外部连接引线可构造为将第三半导体芯片电连接到外部。

Description

半导体装置的堆叠封装件
本申请要求于2010年1月22日提交到韩国知识产权局(KIPO)的第10-2010-0006126号韩国专利申请的优先权，该申请的全部内容通过引用包含于此。
技术领域
示例实施例涉及一种半导体装置的堆叠封装件及其制造方法，更具体地讲，涉及一种具有堆叠引线框架结构的两侧的半导体堆叠封装件及其制造方法。
背景技术
在传统技术中，半导体装置的尺寸和重量相对小，以满足用户对相对小且重量轻的电子装置的需求。在传统技术中，一些半导体装置具有作为一个元件产品制造的多个半导体装置。为了制造作为一个元件产品的多个半导体装置，一直制造堆叠且彼此连接多个半导体芯片的多芯片封装件。多芯片封装件分为包括球的BGA封装件类型及引线框架封装件类型，在引线框架封装件类型中，芯片可堆叠在两侧上以减少制造成本，这样可堆叠大量的芯片。
发明内容
本公开提供了一种半导体的堆叠封装结构，在该半导体的堆叠封装结构中，半导体芯片有效地堆叠在两个表面上。
本公开还提供了一种制造半导体装置的堆叠封装件的方法，适于提供半导体装置的堆叠封装件。
根据示例实施例，一种半导体装置的堆叠封装件可包括至少一个第一半导体芯片、至少一个第二半导体芯片、在所述至少一个第一半导体芯片和所述至少一个第二半导体芯片之间的至少一条插入引线以及在所述至少一个第一半导体芯片上的一个第三半导体芯片。在示例实施例中，所述至少一个第一半导体芯片可构造为执行第一功能，所述至少一个第一半导体芯片可包括第一多个键合焊盘。在示例实施例中，所述至少一个第二半导体芯片可构造为执行第二功能，所述至少一个第二半导体芯片可布置在所述至少一个第一半导体芯片下方并可包括第二多个键合焊盘。第三半导体芯片可构造为执行不同于第一功能和第二功能的第三功能，第三半导体芯片可布置在第一半导体芯片上并包括第三多个键合焊盘。在示例实施例中，多条外部连接引线可构造为将第三多个键合焊盘电连接到外部，电连接单元可将所述至少一个第一半导体芯片、所述至少一个第二半导体芯片、第三半导体芯片、所述至少一条插入引线和外部连接引线彼此电连接。在示例实施例中，所述至少一条插入引线可构造为提供所述至少一个第一半导体芯片和所述至少一个第二半导体芯片之间的电连接媒介。
根据示例实施例，一种用于制造半导体装置的堆叠封装件的方法可包括以下步骤：设置至少一条插入引线；在所述至少一个插入引线的一个表面上设置至少一个第一半导体芯片，所述至少一个第一半导体芯片包括第一多个键合焊盘；在所述至少一个插入引线的另一表面上设置至少一个第二半导体芯片，所述至少一个第二半导体芯片包括第二多个键合焊盘；在所述至少一个第一半导体芯片上设置一个第三半导体芯片，第三半导体芯片包括第三多个键合焊盘；使用一个电连接单元将所述第一多个键合焊盘、所述第二多个键合焊盘和所述第三多个键合焊盘彼此电连接，并使用所述电连接单元将所述第一多个键合焊盘和所述第二多个键合焊盘连接到所述至少一条插入引线；使用所述电连接单元将所述第三多个键合焊盘连接到外部连接引线；利用成型材料覆盖所述至少一个第一半导体芯片、所述至少一个第二半导体芯片、所述一个第三半导体芯片、所述至少一个插入引线和外部连接引线的至少一部分。
示例实施例提供了一种半导体装置的堆叠封装件，该堆叠封装件可包括：彼此电分离的多条插入引线；至少一个第一半导体芯片，设置在对应的插入引线的一个表面上，所述至少一个第一半导体芯片包括多个键合焊盘；至少一个第二半导体芯片，设置在对应的插入引线的另一表面上，所述至少一个第二半导体芯片包括多个键合焊盘；一个第三半导体芯片，设置在第一半导体芯片上并包括多个键合焊盘，第三半导体芯片的功能不同于第一半导体芯片和第二半导体芯片的功能；多条外部连接引线，将第三半导体芯片的键合焊盘电连接到外部；电连接单元，将第一半导体芯片、第二半导体芯片、第三半导体芯片、插入引线和外部连接引线彼此电连接，其中，插入引线设置为第一半导体芯片和第二半导体芯片之间的电连接媒介。
在示例实施例中，第一半导体芯片和第二半导体芯片可分别包括存储半导体。另外，第三半导体芯片可包括存储控制器半导体。
在示例实施例中，外部连接引线中的用作功率源的外部连接引线可使用键合线直接电连接到在第一半导体芯片或第二半导体芯片的键合焊盘中的对应的功率键合焊盘。
在示例实施例中，外部连接引线中的用作功率源的外部连接引线可使用键合线直接连接到插入引线中的用作功率源的插入引线。
在示例实施例中，外部连接引线中的用作功率源的外部连接引线可与插入引线中的用作功率源的插入引线一体。
在示例实施例中，堆叠封装件还可包括成型树脂，成型树脂覆盖各个外部连接引线的一部分、第一半导体芯片、第二半导体芯片、第三半导体芯片和插入引线。
在示例实施例中，第一半导体芯片和第二半导体芯片中的每个可设置为多个，且第一半导体芯片和第二半导体芯片可分别以偏移阶梯类型堆叠。
在示例实施例中，电连接单元可构造为执行跳线键合工艺，键合焊盘通过跳线键合工艺彼此连接。
在示例实施例中，在第一半导体芯片和第二半导体芯片的每个中，键合焊盘可在第一半导体芯片或第二半导体芯片中的与面对对应的插入引线的表面背离的表面的边缘区域中沿边缘按行排列。
在示例实施例中，第一半导体芯片、第二半导体芯片和第三半导体芯片中的至少一个键合焊盘可包括通过在晶片级工艺过程中制造的芯片焊盘的再分配布局而形成的再分配布局焊盘。
在示例实施例中，虚拟键合焊盘还可设置在与第三半导体芯片相邻的第一半导体芯片上，虚拟键合焊盘可直接电连接到第三半导体芯片的各个键合焊盘和各条外部连接引线。
在示例实施例中，各个插入引线可为条形，插入引线可彼此分隔开并可沿与各个插入引线的纵向方向垂直的方向按行设置。
在示例实施例中，第一半导体芯片可向对应的插入引线的一端偏移，同时，第一半导体芯片远离对应的插入引线，第二半导体芯片可向对应的插入引线的另一端偏移，同时，第二半导体芯片远离对应的插入引线。
在示例实施例中，虚拟键合焊盘可设置在第一半导体芯片的边缘区域中的与设置有第一半导体芯片的键合焊盘的边缘区域垂直的边缘区域中。
根据示例实施例，一种用于制造半导体装置的堆叠封装件的方法包括以下步骤：设置多个彼此电分离的插入引线；在各个插入引线的一个表面上设置至少一个第一半导体芯片；在各个插入引线的另一表面上设置至少一个第二半导体芯片；在第一半导体芯片上堆叠一个第三半导体芯片；使用一个电连接单元将对应于第一半导体芯片、第二半导体芯片和第三半导体芯片的具有一定功能的键合焊盘彼此电连接，并使用所述电连接单元将第一半导体芯片和第二半导体芯片的键合焊盘连接到多个插入引线；使用所述电连接单元将在第三半导体芯片中执行来自外部的输入/输出操作的键合焊盘连接到外部连接引线；填充成型树脂，以覆盖第一半导体芯片、第二半导体芯片、第三半导体芯片插入引线和外部连接引线的至少一部分。
在示例实施例中，第一半导体芯片和第二半导体芯片中的每个可设置为多个，且第一半导体芯片和第二半导体芯片可分别地堆叠，其中，第一半导体芯片可向对应的插入引线的一端偏移，同时，第一半导体芯片远离对应的插入引线，第二半导体芯片可向对应的插入引线的另一端偏移，同时，第二半导体芯片远离对应的插入引线。
在示例实施例中，用于将第一半导体芯片、第二半导体芯片、第三半导体芯片彼此电连接的线键合工艺可包括用于将相邻的键合焊盘彼此连接的跳线键合工艺。
在示例实施例中，该方法还可包括执行再分配布局工艺的步骤，以形成第一半导体芯片、第二半导体芯片或第三半导体芯片的键合焊盘。
在示例实施例中，外部连接引线和第三半导体芯片可电连接以在与第三半导体芯片相邻的第一半导体芯片上形成虚拟键合焊盘，其中，第三半导体芯片的键合焊盘和虚拟键合焊盘可彼此线键合，虚拟键合焊盘和外部连接引线可彼此线键合。
附图说明
包括的附图提供了对示例实施例的进一步的理解，附图包含在说明书中并组成了说明书的一部分。附图与描述一起示出了示例实施例，用于解释示例实施例的原理。在附图中：
图1是示出根据示例实施例的半导体装置的堆叠封装件的示意性透视图；
图2是沿图1中的II-II线截取的剖视图；
图3是沿图1中的III-III线截取的剖视图；
图4至图9是示出制造图1的半导体装置的堆叠封装件的工艺的视图；
图10是示出根据示例实施例的半导体装置的堆叠封装件的示意性透视图；
图11是沿图10中的XI-XI线截取的剖视图；
图12至图16是分别示出半导体装置的堆叠封装件的修改示例的剖视图；
图17是示出根据示例实施例的半导体装置的堆叠封装件的示意性透视图；
图18是沿图17中的XVIII-XVIII线截取的剖视图；
图19是沿图17中的XIX-XIX线截取的剖视图。
具体实施方式
下面将参照附图更详细地描述示例实施例。然而，示例实施例可以以不同的形式来实施，而不应该解释为局限于在这里提出的实施例。相反，提供这些实施例使得本公开将是彻底和完全的，并将发明构思的范围充分地传达给本领域技术人员。
这里公开了详细的示例实施例。然而，为了描述示例实施例的目的，这里公开的具体的结构和功能细节仅是代表性的。然而，示例实施例可以以许多可选择的形式实施，而不应局限于仅在这里提出的实施例。
因此，虽然示例实施例能够进行各种修改并且是可选择的形式，但在附图中通过示例的方式示出了实施例，并将在这里详细地描述实施例。然而，应该理解的是，不意图将示例实施例局限于公开的具体形式，但是相反，示例实施例将覆盖落入示例实施例范围内的全部修改、等同物和可选择物。在附图的整个描述中，相同的标号代表相同的元件。
将理解的是，虽然术语“第一”、“第二”等在这里可以用来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用来将一个元件与另一元件区别开来。例如，在不脱离示例实施例的范围的情况下，第一元件可被称为第二元件，相似地，第二元件可被称为第一元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。
将理解的是，当元件被称作“连接到”或“结合到”另一元件时，它可以直接连接到或结合到该另一元件，或可存在中间元件。相反，当元件被称作“直接连接到”或“直接结合到”另一元件时，不存在中间元件。应当以相同的方式解释用于描述元件之间的关系的其它词语(例如“在...之间”和“直接在...之间”、“与...相邻”和“与...直接相邻”等)。
这里使用的术语只是出于描述特定的实施例的目的，而不意图限制示例实施例。如这里所使用的，除非上下文另外清楚地表示，否则单数形式也意图包括复数形式。还将理解的是，当这里使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
还应注意的是，在一些可选的实施方式中，标注的功能/动作可不按附图中标注的顺序发生。例如，事实上，根据涉及到的功能/动作，连续示出的两幅附图可基本上同时执行，或者有时可以以相反的顺序执行，
在下文中，将参照附图详细地描述示例实施例。
图1至图3是示出根据示例实施例的半导体装置的堆叠封装件100的示意图。图1是示出半导体装置的堆叠封装件100的平面图。图2是沿图1中的II-II线截取的剖视图，图3是沿图1中的III-III线截取的剖视图。虽然在图1中成型的内部从外部基本上不可见，但为了描述的方便，示出了成型部分的内部。在下文中，为了描述的方便，插入引线(interposer lead)的纵向方向称作第一方向12，当从上侧观看时，与第一方向12垂直的方向称作第二方向14。
参照图1至图3，半导体装置的堆叠封装件100可为具有引线框架结构的封装件。半导体装置的堆叠封装件100包括插入引线110、第一半导体芯片120、第二半导体芯片130、第三半导体芯片140、外部连接引线150和成型树脂160。
插入引线110可用作设置在半导体装置的堆叠封装件100的内部的半导体芯片120、130和140的基底。第一半导体芯片120可堆叠在插入引线110的顶表面上，第二半导体芯片130可堆叠在插入引线110的底表面上。第一半导体芯片120和第二半导体芯片130可执行数据存储功能。第一半导体芯片120的芯片数量可与第二半导体芯片130的芯片数量相等。第三半导体芯片140可设置在第一半导体芯片120的最上面的半导体芯片120a上。可选择地，第三半导体芯片140可设置在第二半导体芯片130的最下面的半导体芯片130a上。第一半导体芯片120和第二半导体芯片130可为同一类型的芯片。第一半导体芯片120和第三半导体芯片140可为不同类型的芯片。例如，第一半导体芯片120和第二半导体芯片130可为存储半导体芯片，第三半导体芯片140可为存储控制器半导体芯片。第一半导体芯片120可形成NAND闪存装置，第三半导体芯片140可形成控制NAND闪存装置的控制装置。NAND闪存装置可为3位NAND闪存。第三半导体芯片140的尺寸可比第一半导体芯片120的尺寸小。
第一半导体芯片120可包括键合焊盘122，第二半导体芯片130可包括键合焊盘132。第一半导体芯片120的键合焊盘122可设置在第一半导体芯片120的边缘区域中。另外，第一半导体芯片120的键合焊盘122可设置在第一半导体芯片120中的与面对插入引线110的表面背对的表面上。键合焊盘122可按行布置。例如，键合焊盘122可沿与第二方向14平行的方向布置。第二半导体芯片130的键合焊盘132可具有与第一半导体芯片120的键合焊盘的布置和方向相同的布置和方向。这样，第二半导体芯片130的键合焊盘132可设置在第二半导体芯片130中的与面对插入引线110的表面背对的表面上。
第三半导体芯片140可包括第一键合焊盘142和第二键合焊盘144。第一键合焊盘142和第二键合焊盘144可设置在第三半导体芯片140的背离插入引线110的表面上。第一键合焊盘142可设置在第三半导体芯片140的第一边缘区域145中，第二键合焊盘144可设置在与第一边缘区域145垂直的第二边缘区域146中。第一键合焊盘142可沿与第二方向14平行的方向按行布置。第二键合焊盘144可设置在第二边缘区域146中，并可沿与第一方向12平行的方向按行布置。另外，第二键合焊盘144可沿与第一方向12平行的方向按行附加地布置在面对第二边缘区域146的第三边缘区域147中。
插入引线110可彼此电分离。分离的插入引线110可用作将第一半导体芯片120的键合焊盘122电连接到第二半导体芯片130的键合焊盘132的媒介，分离的插入引线110可执行相同的功能。可考虑需要的输入/输出端子的数量来提供插入引线110。各条插入引线110可为条形。插入引线110可具有彼此相同的构造和尺寸。插入引线110可彼此分隔开并可沿第二方向14按行布置。彼此相邻的插入引线110之间的距离可相同。
在第一半导体芯片120中的距离插入引线110最近的第一半导体芯片120b的键合焊盘122可通过键合线170(为电连接单元的示例)连接到与键合焊盘122对应的插入引线110。在第二半导体芯片130中的距离插入引线110最近的第二半导体芯片130b的键合焊盘132可通过键合线170连接到与键合焊盘132对应的插入引线110。因此，设置在插入引线110的彼此不同的表面上的第一半导体芯片120和第二半导体芯片130可使用插入引线110作为媒介彼此电连接。另外，在彼此相邻的第一半导体芯片120的键合焊盘122中，彼此对应的键合焊盘122可通过键合线170彼此电连接。相似地，在彼此相邻的第二半导体芯片130的键合焊盘132中，彼此对应的键合焊盘132可通过键合线170彼此电连接。另外，第三半导体芯片140的第一键合焊盘142可通过键合线170电连接到距离第三半导体芯片140最近的第一半导体芯片120a的对应的键合焊盘122。第三半导体芯片140的第二键合焊盘144可通过键合线170电连接到与第二键合焊盘144对应的外部连接引线150。
再参照图2，第一半导体芯片可以以偏移阶梯(off-set stair)类型堆叠。将第一半导体芯片120彼此连接的键合线170的键合可以为跳线键合(jumping bonding)，彼此相邻的第一半导体芯片120的键合焊盘122通过跳线键合彼此连接。第一半导体芯片120可以以偏移阶梯类型堆叠。将第二半导体芯片130彼此连接的键合线170的键合可以为跳线键合，彼此相邻的第二半导体芯片130的键合焊盘132通过跳线键合彼此连接。第一半导体芯片120可向插入引线110的一端112偏移，同时，第一半导体芯片120可远离插入引线110。另外，第二半导体芯片130可向插入引线110的另一端114偏移，同时，第二半导体芯片130可远离插入引线110。相邻的第一半导体芯片120之间的偏移距离可相等，相邻的第二半导体芯片130之间的偏移距离可相等。距离插入引线110最近的第一半导体芯片120b和距离插入引线110最近的第二半导体芯片130可完全地叠置。
成型树脂160可覆盖插入引线110、第一半导体芯片120、第二半导体芯片130、第三半导体芯片140、各条外部连接引线150的一部分和键合线170。
图4至图9是示出制造半导体装置的堆叠封装件100的工艺的视图。
在示例实施例中，可将插入引线110在插入引线110彼此分开的状态下沿第二方向14按行布置。在示例实施例中，可设置第一半导体芯片120。可将第一半导体芯片120设置为允许键合焊盘122设置在第一半导体芯片120的顶表面上。在插入引线110上可将第一半导体芯片120堆叠为沿第一方向相对于彼此偏移。这样，可将第一半导体芯片120设置为允许键合焊盘122设置在与面对插入引线110的表面背对的表面上。在示例实施例中，可设置第二半导体芯片130。第二半导体芯片130可为类型与第一半导体芯片120的类型相同的半导体芯片130。如图4中所示，可在第一半导体芯片120相对于直线16(与第二方向14平行)旋转大约180度的状态下，将第二半导体芯片130设置在插入引线110的底表面上。在插入引线110上可将第二半导体芯片130堆叠为沿第一方向12相对于彼此偏移。可将第一半导体芯片120和第二半导体芯片130之间的偏移方向设置为相反。当从上面观看时，第一半导体芯片120中和第二半导体芯片130中的具有相同功能的键合焊盘122和132可位于与第一方向12平行的直线18上。这样，可如图5和图6中所示地设置插入引线110、第一半导体芯片120和第二半导体芯片130。图5是示出插入引线110、第一半导体芯片120和第二半导体芯片130之间的关系的主视图，图6是插入引线110、第一半导体芯片120和第二半导体芯片130的平面图。
参照图7，可将第三半导体芯片140设置在第一半导体芯片120的最上面的第一半导体芯片120a上。虽然示例实施例示出了第三半导体芯片140被设置在最上面的第一半导体芯片120a上，但示例实施例不限于此。例如，可将第三半导体芯片140设置在第二半导体芯片130的最下面的第二半导体芯片130a的底表面上。
当完成第一半导体芯片120、第二半导体芯片130和第三半导体芯片140的堆叠时，可使用键合线170将与彼此相邻的第一半导体芯片120对应的键合焊盘122彼此连接。另外，可使用键合线170将与彼此相邻的第二半导体芯片130对应的键合焊盘132彼此连接。可使用键合线170将最上面的第一半导体芯片120a的键合焊盘122连接到第三半导体芯片140的对应的第一键合焊盘142。可使用键合线170将距离插入引线110最近的第一半导体芯片120b的键合焊盘122连接到对应的插入引线110。另外，可使用键合线170将距离插入引线110最近的第二半导体芯片130b的键合焊盘132连接到对应的插入引线110。可将键合工艺执行为跳线键合工艺。
参照图8，在前面的工艺或接下来的工艺中，可通过键合线170将第三半导体芯片140的第二键合焊盘144电连接到外部连接端子150(可为外部输入/输出端子)，同时电连接到插入引线110。
在示例实施例中，如图9中所示，成型树脂160可以覆盖插入引线110、第一半导体芯片120、第二半导体芯片130、第三半导体芯片140、各个外部连接引线150的一部分和键合线170。
可使用再分配布局形成技术(redistributed layout formation technology)来形成第一半导体芯片120的键合焊盘122、第二半导体芯片130的键合焊盘132和第三半导体芯片140的键合焊盘142，以有效地执行键合线工艺。图10和图11是示出根据示例实施例的应用了再分配布局形成技术的半导体装置的堆叠封装件200的视图。图10是示出半导体装置的堆叠封装件200的示意性透视图，图11是沿图10中的XI-XI线截取的剖视图。
参照图10和图11，半导体装置的堆叠封装件200可具有与图1的半导体装置的堆叠封装件100的结构相似的结构。例如，堆叠封装件200可包括与堆叠封装件100的第一半导体芯片120和第三半导体芯片140相似的第一半导体芯片220和第三半导体芯片240。与堆叠封装件100一样，第三半导体芯片240的尺寸可比第一半导体芯片220的尺寸小。在示例实施例中，由于第三半导体芯片240的尺寸可比在第一半导体芯片220中的与第三半导体芯片240相邻的第一半导体芯片220a的尺寸小，所以第一半导体芯片220a还可包括虚拟键合焊盘(dummy bonding pad)224。虚拟键合焊盘224可与第一半导体芯片220a的内部电路绝缘。彼此相邻的虚拟键合焊盘224之间的距离可比第三半导体芯片240的相邻的第二键合焊盘244之间的距离大。当将在第一半导体芯片220a上设置有虚拟键合焊盘224的区域定义为第一边缘区域225时，虚拟键合焊盘224可设置在与第一边缘区域225垂直的第二边缘区域226中。虚拟键合焊盘224可沿第一方向12布置。另外，虚拟键合焊盘224可沿第一方向12布置在面对第二边缘区域226的第三边缘区域227中。可选择地，虚拟键合焊盘224可在第一半导体芯片220的区域中设置在第三半导体芯片240的边缘周围。
第三半导体芯片240的第二键合焊盘244可电连接到外部连接引线250。例如，第三半导体芯片240的第二键合焊盘244可使用键合线270电连接到第一半导体芯片220a的与第三半导体芯片240的第二键合焊盘244对应的虚拟键合焊盘224。虚拟键合焊盘224可使用键合线270电连接到与虚拟键合焊盘224对应的外部连接引线250。由于设置了虚拟键合焊盘224，所以用于将第三半导体芯片240电连接到外部连接引线250的键合线270的长度可变短。
与堆叠结构200相关的其他结构可类似于与堆叠结构100相关的结构。例如，堆叠封装件200可包括与堆叠封装件100的第三边缘区域147、成型树脂160、键合焊盘122和插入引线110相似的第三边缘区域247、成型树脂260、键合焊盘222和插入引线210。
与上述示例不同的是，在半导体装置的堆叠封装件300中，当从如图12中所示出的上侧观看时，第一半导体芯片320中的距离插入引线310最近的第一半导体芯片320b可与第二半导体芯片330中的距离插入引线310最近的第二半导体芯片330b部分地叠置。在示例实施例中，第二半导体芯片330b可沿第一半导体320相对于彼此偏移的方向相对于第一半导体芯片320b偏移。
可选择地，像图13的半导体装置的堆叠封装件400，第二半导体芯片430中的距离插入引线410最近的第二半导体芯片430b可沿与第一半导体芯片420相对于彼此偏移的方向相反的方向相对于距离插入引线410最近的第一半导体芯片420b偏移。例如，第二半导体芯片430可沿远离插入引线410的一端412的方向偏移。堆叠封装件400中的其他结构可与堆叠封装件100中的结构相似。例如，堆叠封装件400可包括第三半导体芯片440。
在示例实施例中，图14中示出的半导体装置的堆叠封装件500可包括外部连接引线550，所述外部连接引线550包括可构造为执行功率(即，功率源)和接地功能的外部连接引线550a。外部连接引线550a可直接连接到第一半导体芯片520的键合焊盘522中的对应的功率源键合焊盘522a，或可直接连接到第二半导体芯片(可在堆叠封装件500的底部上)的键合焊盘。第二半导体芯片可与第二半导体芯片130、230、330和430中的任何一个相似。另外，其余的外部连接引线550b可通过键合线570直接连接到第三半导体芯片540的第二键合焊盘544。在示例实施例中，外部连接引线550a可使用键合线直接连接到除设置为距离插入引线最近的第一半导体芯片520a或第二半导体芯片之外的第一半导体芯片520和第二半导体芯片。
在示例实施例中，图15中示出的半导体装置的堆叠封装件600可包括外部连接引线650，所述外部连接引线650包括被构造为执行功率(即，功率源)和接地功能的外部连接引线650a。外部连接引线650a可使用键合线670直接连接到插入引线610中的用作功率源的插入引线610a。其余的外部连接引线650b可直接连接到第三半导体芯片640的第二键合焊盘644。图15中示出的其他结构可与其他示例封装件的结构相似。例如，堆叠封装件600可包括与堆叠封装件100的键合焊盘122和第一半导体芯片120相似的键合焊盘622和第一半导体芯片620。
在示例实施例中，图16中示出的半导体装置的堆叠封装件700可包括外部连接引线750中的执行功率(即，功率源)和接地功能的外部连接引线750a，外部连接引线750a可与插入引线710中的用作功率源的插入引线710a是一体的。例如，外部连接引线750a和插入引线710a可设置为一条引线或设置为彼此直接连接。
在图14至图16的示例中，连接到插入引线或第一半导体芯片或第二半导体芯片的功率连接引线的数量可如图14至图16中所示地改变。
如上所述，第一半导体芯片和第二半导体芯片可分别设置为多个。然而，示例实施例不限于此，可设置仅一个第一半导体芯片和仅一个第二半导体芯片。另外，如上所述，第一半导体芯片的数量可与第二半导体芯片的数量相同。然而，第一半导体芯片的数量可与第二半导体芯片的数量不同。
图17至图19示出根据示例实施例的堆叠封装件800。堆叠封装件800与在图1至图3中示出的堆叠封装件100的相似之处在于，堆叠封装件800包括多条外部连接引线850、多条插入引线810、多个第一半导体芯片820、键合线870、第三半导体芯片840、键合焊盘844和822、多个第二半导体芯片830和成型树脂860，它们中的每个分别与堆叠封装件100的多条外部连接引线150、多条插入引线110、多个第一半导体芯片120、键合线170、第三半导体芯片140、键合焊盘144和122、多个第二半导体芯片130和成型树脂160相似。然而，导电图案870′可形成在半导体芯片830和840的表面上，而不是使用键合线将半导体芯片820和830彼此连接。如图18中所示，导电图案870′可为台阶形状，并可将形成在半导体芯片820和830上的焊盘822连接到插入引线810。
上面公开的主题要被认为是示出性的而非限制性的，且权利要求意图覆盖落入示例实施例的真正的精神和范围内的所有这样的修改、改进和其他实施例。因此，为了法律允许的最大范围，示例实施例的范围将由权利要求和它们的等同物的允许的最宽的解释确定，而不应受前述的详细描述局限或限制。

Claims (10)

1.一种半导体装置的堆叠封装件，所述堆叠封装件包括：
至少一个第一半导体芯片，构造为执行第一功能，所述至少一个第一半导体芯片包括第一多个键合焊盘；
至少一个第二半导体芯片，构造为执行第二功能，所述至少一个第二半导体芯片布置在所述至少一个第一半导体芯片下方并包括第二多个键合焊盘；
至少一条插入引线，在所述至少一个第一半导体芯片和所述至少一个第二半导体芯片之间；
一个第三半导体芯片，构造为执行不同于第一功能和第二功能的第三功能，第三半导体芯片布置在第一半导体芯片上并包括第三多个键合焊盘；
多条外部连接引线，构造为将第三多个键合焊盘电连接到外部；
一个电连接单元，将所述至少一个第一半导体芯片、所述至少一个第二半导体芯片、第三半导体芯片、所述至少一条插入引线和外部连接引线彼此电连接，
其中，所述至少一条插入引线构造为提供所述至少一个第一半导体芯片和所述至少一个第二半导体芯片之间的电连接媒介。
2.如权利要求1所述的堆叠封装件，其中，所述至少一个第一半导体芯片和所述至少一个第二半导体芯片包括存储半导体，第三半导体芯片包括存储控制器半导体。
3.如权利要求1所述的堆叠封装件，所述堆叠封装件还包括成型树脂，成型树脂覆盖外部连接引线的至少一部分、所述至少一个第一半导体芯片、所述至少一个第二半导体芯片、第三半导体芯片和所述至少一条插入引线。
4.如权利要求1所述的堆叠封装件，其中，所述至少一个第一半导体芯片、所述至少一个第二半导体芯片和所述至少一条插入引线中的每个设置为多个，第一半导体芯片和第二半导体芯片以偏移阶梯类型堆叠，插入引线彼此电分离。
5.如权利要求4所述的堆叠封装件，其中，多个第一半导体芯片向插入引线的一端偏移，同时，所述多个第一半导体芯片远离插入引线，多个第二半导体芯片向插入引线的另一端偏移，同时，所述多个第二半导体芯片远离插入引线。
6.如权利要求1所述的堆叠封装件，其中，
所述第一多个键合焊盘沿所述至少一个第一半导体芯片的边缘按行排列在所述至少一个第一半导体芯片的背离所述至少一条插入引线的表面上，
所述第二多个键合焊盘沿所述至少一个第二半导体芯片的边缘按行排列在所述至少一个第二半导体芯片的背离所述至少一条插入引线的表面上。
7.如权利要求1所述的堆叠封装件，其中，所述第一多个键合焊盘、所述第二多个键合焊盘和所述第三多个键合焊盘中的至少一个键合焊盘包括再分配布局焊盘，第三半导体芯片的尺寸比所述至少一个第一半导体芯片的尺寸和所述至少一个第二半导体芯片的尺寸小，所述至少一个第一半导体芯片与第三半导体芯片相邻，所述至少一个第一半导体芯片包括至少一个虚拟键合焊盘，所述至少一个虚拟键合焊盘通过键合线直接连接到所述第三多个键合焊盘中的至少一个键合焊盘和外部连接引线。
8.如权利要求1所述的堆叠封装件，其中，所述至少一条插入引线为多条插入引线，所述多条插入引线中的每条插入引线为条形，所述多条插入引线中的每条插入引线彼此分隔开并沿与插入引线的纵向方向垂直的方向按行布置。
9.一种用于制造半导体装置的堆叠封装件的方法，所述方法包括以下步骤：
设置至少一条插入引线；
在所述至少一条插入引线的一个表面上设置至少一个第一半导体芯片，所述至少一个第一半导体芯片包括第一多个键合焊盘；
在所述至少一条插入引线的另一表面上设置至少一个第二半导体芯片，所述至少一个第二半导体芯片包括第二多个键合焊盘；
在所述至少一个第一半导体芯片上设置一个第三半导体芯片，所述第三半导体芯片包括第三多个键合焊盘；
使用一个电连接单元将所述第一多个键合焊盘、所述第二多个键合焊盘和所述第三多个键合焊盘彼此电连接，并使用所述电连接单元将所述第一多个键合焊盘和所述第二多个键合焊盘连接到所述至少一条插入引线；
使用所述电连接单元将所述第三多个键合焊盘连接到多条外部连接引线；
利用成型材料覆盖所述至少一个第一半导体芯片、所述至少一个第二半导体芯片、所述一个第三半导体芯片、所述至少一条插入引线和外部连接引线的至少一部分。
10.如权利要求9所述的方法，所述方法还包括以下步骤：
执行再分配布局工艺以形成所述第一多个键合焊盘、所述第二多个键合焊盘和所述第三多个键合焊盘，
将键合线从外部连接引线连接到在所述至少一个第一半导体芯片上的虚拟键合焊盘，并将键合线从所述虚拟键合焊盘连接到所述第三多个键合焊盘。
CN201010623028.2A 2010-01-22 2010-12-31 半导体装置的堆叠封装件 Active CN102136467B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100006126A KR101685057B1 (ko) 2010-01-22 2010-01-22 반도체 소자의 적층 패키지
KR10-2010-0006126 2010-01-22

Publications (2)

Publication Number Publication Date
CN102136467A true CN102136467A (zh) 2011-07-27
CN102136467B CN102136467B (zh) 2015-09-02

Family

ID=44296200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010623028.2A Active CN102136467B (zh) 2010-01-22 2010-12-31 半导体装置的堆叠封装件

Country Status (3)

Country Link
US (1) US8368198B2 (zh)
KR (1) KR101685057B1 (zh)
CN (1) CN102136467B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887274A (zh) * 2012-12-20 2014-06-25 三星电子株式会社 半导体封装件
CN105609480A (zh) * 2015-12-24 2016-05-25 合肥祖安投资合伙企业(有限合伙) 叠层芯片封装结构
CN107342289A (zh) * 2016-05-02 2017-11-10 爱思开海力士有限公司 半导体装置及其制造方法
CN108155174A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 包括堆叠芯片的半导体存储器件及具有其的存储模块
CN108155175A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 能够测试内部信号线的多芯片封装件
CN110444528A (zh) * 2018-05-04 2019-11-12 晟碟信息科技（上海）有限公司 包含虚设下拉式引线键合体的半导体装置
CN110993590A (zh) * 2019-12-19 2020-04-10 华天科技（西安）有限公司 一种减小3d nand产品尺寸的封装结构及其制造方法
CN112018094A (zh) * 2019-05-28 2020-12-01 爱思开海力士有限公司 包括互连结构的层叠封装
CN112652602A (zh) * 2019-10-11 2021-04-13 迈来芯电子科技有限公司 堆叠式管芯组装件
WO2024016505A1 (zh) * 2022-07-22 2024-01-25 长鑫存储技术有限公司 半导体堆叠结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384344B1 (ko) * 2012-05-30 2014-04-14 에스티에스반도체통신 주식회사 적층형 멀티칩 반도체 패키지 제조방법
KR101994930B1 (ko) * 2012-11-05 2019-07-01 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지
KR101432481B1 (ko) * 2012-11-09 2014-08-21 에스티에스반도체통신 주식회사 스택 패키지
KR102122460B1 (ko) 2013-07-17 2020-06-12 삼성전자주식회사 반도체 패키지
KR102026979B1 (ko) * 2014-04-18 2019-09-30 에스케이하이닉스 주식회사 반도체 칩 적층 패키지
KR102538173B1 (ko) * 2018-07-13 2023-05-31 삼성전자주식회사 스트레스-균등화 칩을 갖는 반도체 패키지
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599957A (zh) * 2001-11-13 2005-03-23 空间工程股份有限公司 再分配层中的控制阻抗传输线
US20070246807A1 (en) * 2006-04-24 2007-10-25 Takahiko Hara Semiconductor device having charge accumulation layers and control gates and memory circuit system
CN101131993A (zh) * 2006-08-24 2008-02-27 南茂科技股份有限公司 导线架在多芯片堆栈结构上的封装结构
US20080150100A1 (en) * 2006-12-22 2008-06-26 Powertech Technology Inc. Ic package encapsulating a chip under asymmetric single-side leads
JP2008227162A (ja) * 2007-03-13 2008-09-25 Fujikura Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023135A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体集積回路装置
JP2007005443A (ja) * 2005-06-22 2007-01-11 Renesas Technology Corp 半導体装置およびその製造方法
JP4751351B2 (ja) 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US20090096073A1 (en) * 2007-10-16 2009-04-16 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599957A (zh) * 2001-11-13 2005-03-23 空间工程股份有限公司 再分配层中的控制阻抗传输线
US20070246807A1 (en) * 2006-04-24 2007-10-25 Takahiko Hara Semiconductor device having charge accumulation layers and control gates and memory circuit system
CN101131993A (zh) * 2006-08-24 2008-02-27 南茂科技股份有限公司 导线架在多芯片堆栈结构上的封装结构
US20080150100A1 (en) * 2006-12-22 2008-06-26 Powertech Technology Inc. Ic package encapsulating a chip under asymmetric single-side leads
JP2008227162A (ja) * 2007-03-13 2008-09-25 Fujikura Ltd 半導体装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887274A (zh) * 2012-12-20 2014-06-25 三星电子株式会社 半导体封装件
CN105609480B (zh) * 2015-12-24 2018-11-30 合肥矽迈微电子科技有限公司 叠层芯片封装结构
CN105609480A (zh) * 2015-12-24 2016-05-25 合肥祖安投资合伙企业(有限合伙) 叠层芯片封装结构
US11018145B2 (en) 2016-05-02 2021-05-25 SK Hynix Inc. Semiconductor device and method of manufacturing the same
CN107342289B (zh) * 2016-05-02 2020-10-27 爱思开海力士有限公司 半导体装置及其制造方法
CN107342289A (zh) * 2016-05-02 2017-11-10 爱思开海力士有限公司 半导体装置及其制造方法
US11037939B2 (en) 2016-05-02 2021-06-15 SK Hynix Inc. Semiconductor device and method of manufacturing the same
CN108155175B (zh) * 2016-12-06 2023-07-25 三星电子株式会社 能够测试内部信号线的多芯片封装件
CN108155174A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 包括堆叠芯片的半导体存储器件及具有其的存储模块
CN108155175A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 能够测试内部信号线的多芯片封装件
CN108155174B (zh) * 2016-12-06 2021-06-08 三星电子株式会社 包括堆叠芯片的半导体存储器件及具有其的存储模块
CN110444528A (zh) * 2018-05-04 2019-11-12 晟碟信息科技（上海）有限公司 包含虚设下拉式引线键合体的半导体装置
CN110444528B (zh) * 2018-05-04 2021-04-20 晟碟信息科技（上海）有限公司 包含虚设下拉式引线键合体的半导体装置
US11031372B2 (en) 2018-05-04 2021-06-08 Western Digital Technologies, Inc. Semiconductor device including dummy pull-down wire bonds
CN112018094B (zh) * 2019-05-28 2024-05-07 爱思开海力士有限公司 包括互连结构的层叠封装
CN112018094A (zh) * 2019-05-28 2020-12-01 爱思开海力士有限公司 包括互连结构的层叠封装
CN112652602A (zh) * 2019-10-11 2021-04-13 迈来芯电子科技有限公司 堆叠式管芯组装件
CN110993590A (zh) * 2019-12-19 2020-04-10 华天科技（西安）有限公司 一种减小3d nand产品尺寸的封装结构及其制造方法
WO2024016505A1 (zh) * 2022-07-22 2024-01-25 长鑫存储技术有限公司 半导体堆叠结构

Also Published As

Publication number Publication date
US20110180937A1 (en) 2011-07-28
KR20110086407A (ko) 2011-07-28
US8368198B2 (en) 2013-02-05
CN102136467B (zh) 2015-09-02
KR101685057B1 (ko) 2016-12-09

Similar Documents

Publication Publication Date Title
CN102136467A (zh) 半导体装置的堆叠封装件
US10157883B2 (en) Semiconductor package including stepwise stacked chips
CN101436584B (zh) 层叠半导体封装
US9299685B2 (en) Multi-chip package having a logic chip disposed in a package substrate opening and connecting to an interposer
KR102154039B1 (ko) 접속 조인트부의 크랙이 억제된 칩 내장형 패키지
US6777794B2 (en) Circuit mounting method, circuit mounted board, and semiconductor device
US20080157393A1 (en) Semiconductor device
US20210175228A1 (en) Semiconductor devices with package-level configurability
CN101228628A (zh) 具有堆叠的集成电路的集成电路封装及其方法
US20130021760A1 (en) Multi-channel package and electronic system including the same
US7291907B2 (en) Chip stack employing a flex circuit
US20100007014A1 (en) Semiconductor device
EP2700096A1 (en) Stacked chip-on-board module with edge connector
KR20100071522A (ko) 패키지 온 패키지 타입의 고용량 다기능 멀티 칩 패키지 구조
US20110062581A1 (en) Semiconductor package
CN111512435B (zh) 包含不同半导体裸片的多重堆叠的半导体装置组合件
US20120049361A1 (en) Semiconductor integrated circuit
CN100524738C (zh) 多芯片堆叠式封装结构
US20140374901A1 (en) Semiconductor package and method of fabricating the same
KR20190087026A (ko) 서로 다른 방향으로 스택된 칩 스택들을 포함하는 반도체 패키지
CN101188232A (zh) 层迭封装结构及其制造方法
JP6761180B2 (ja) 半導体装置
US9609750B2 (en) Package substrate and electronic device
US20150091168A1 (en) Multi-chip package
US8018071B2 (en) Stacked structure using semiconductor devices and semiconductor device package including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant