CN101853804A - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN101853804A CN101853804A CN200910130576A CN200910130576A CN101853804A CN 101853804 A CN101853804 A CN 101853804A CN 200910130576 A CN200910130576 A CN 200910130576A CN 200910130576 A CN200910130576 A CN 200910130576A CN 101853804 A CN101853804 A CN 101853804A
- Authority
- CN
- China
- Prior art keywords
- holes
- wafer
- back side
- semiconductor device
- those
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000000227 grinding Methods 0.000 abstract description 4
- 239000002699 waste material Substances 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 27
- 238000005530 etching Methods 0.000 description 15
- 238000001039 wet etching Methods 0.000 description 8
- 230000035515 penetration Effects 0.000 description 6
- 229910000967 As alloy Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004070 electrodeposition Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HSGAUFABPUECSS-UHFFFAOYSA-N [Ag][Cu][Sn][Bi] Chemical compound [Ag][Cu][Sn][Bi] HSGAUFABPUECSS-UHFFFAOYSA-N 0.000 description 1
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示一种半导体装置的制造方法。首先提供具一有源面及与该有源面相对设置的一背面的一晶片。接着，研磨晶片的背面以获得一薄化晶片。之后，于该薄化晶片上，形成多个分别于有源面及背面上具有开口的通孔。然后，在薄化晶片的有源面和该些通孔的内壁上形成绝缘层/导电层，并借此以电化学的方式填满导电材料于该些通孔内。利用先将晶片薄化后，再制作与填充通孔，可使直通硅晶穿孔(Through Silicon Via；TSV)技术具较短的制程时间、较高的可靠度及较低的材料浪费。
Description
技术领域
本发明是关于一种半导体装置的制造方法，特别是关于一种利用直通硅晶穿孔(Through Silicon Via；TSV)技术的半导体装置的制造方法。
背景技术
三维集成电路(3D IC)是利用先进的晶片堆叠技术而制备而成，其是将具不同功能的芯片(chip)堆叠成具三维结构的集成电路(IC)。相较于二维结构的IC，3D IC的堆叠技术不仅可使3D IC信号传递路径缩短，更让3D IC的运作速度加快，且具低耗电的表现。要实现3D IC的堆叠技术，TSV技术是新一代使堆叠的芯片能够互连的技术。TSV技术让3D IC中的芯片间的信号传递路径更短，因此3D IC的运作性能会更加快速，而且由于没有堆叠晶粒数目的限制，所以TSV技术俨然成为目前热门的关键技术之一。
传统的TSV技术的制程方法首先在晶片上形成多个盲孔，接着以导电材料将盲孔填满，之后再将晶片薄化，最后再经形成凸块、切割晶片及堆叠接合等制程。
传统的TSV技术制作穿孔的方式是研磨晶片的背面使其薄化，直到盲孔变成穿孔为止。通常制程上需将盲孔的深度制作成较最后穿孔的深度为深，薄化后盲孔的底部附近有部份会被研磨掉，而其中的导电材料也会随之被研磨掉，故传统的TSV技术会造成导电材料的浪费，增加成本。
再者，将较深的盲孔填满所需的制程时间需更长，较不经济，而且控制较深的盲孔底部与其内壁处间的导电材料堆填的速度，使盲孔得充分镀填而不至形成有未被填充的中空部位的制程较困难，且其成功率亦不高。另外，高深宽比(Aspect ratio)的盲孔，容易造成绝缘层与金属晶种层沉积品质不良的问题。
综上所述，目前TSV技术仍具有需较长的填孔时间且填孔的成功率不高，再加上部分导电材料被研磨掉而造成浪费等缺点。这些缺点仍待克服，以利3DIC技术持续发展。
发明内容
本发明的一范例提供一种半导体装置的制造方法，利用该制造方法可使直通硅晶穿孔(Through Silicon Via；TSV)技术，缩短其制程时间、提高其制造的可靠度及减少其导电材料的浪费。
本发明的半导体装置的制造方法的一实施范例首先提供具一有源面及与该有源面相对设置的一背面的一晶片。接着，研磨晶片的背面以获得一薄化晶片。之后，于该薄化晶片上，形成多个分别于有源面及背面上具有开口的通孔。然后，形成一绝缘层于该薄化晶片的有源面和该些通孔的内壁。随后，于该绝缘层上形成一导电层。接着，以电化学的方式填满导电材料于该些通孔内。之后，于各该通孔的至少一开口上形成凸块。最后，切割该薄化晶片，以形成彼此独立的晶粒。
本发明的半导体装置的制造方法的另一实施范例首先提供具一有源面及与该有源面相对设置的一背面的一晶片。接着，研磨晶片的背面以获得一薄化晶片。之后，于该薄化晶片上，形成多个分别于有源面及背面上具有开口的通孔。然后，形成一导电层于该背面或该有源面。接着，以电化学的方式填满导电材料于该些通孔内。之后，移除该导电层。然后，于各该通孔的至少一开口上形成凸块。最后，切割该薄化晶片，以形成彼此独立的晶粒。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A至图1I为一系列的剖面示意图，其是例示本发明第一实施例的半导体装置的制造方法；
图2A至图2H为一系列的剖面示意图，其是例示本发明第二实施例的半导体装置的制造方法；
图3A至图3H为一系列的剖面示意图，其是例示本发明第三实施例的半导体装置的制造方法；及
图4A至图4I为一系列的剖面示意图，其是例示本发明第四实施例的半导体装置的制造方法。
主要元件符号说明：
10 晶片
12 有源面
14 背面
16 薄化晶片
18 通孔
20a、20b 开口
22 绝缘层
24 内壁
26 导电层
28 遮障层
30 导电材料
32 凸块
34 晶粒
36 导电载体
具体实施方式
图1A至图1I为一系列的剖面示意图，其是例示本发明第一实施例的半导体装置的制造方法。如图1A所示，本发明第一实施例揭示的半导体装置的制造方法首先提供一晶片10。该晶片10包含一有源面12，及与该有源面12相对设置的一背面14。有源面12是指晶片10上载有集成电子电路(Integratedcircuitry)的表面，而背面14可为实质上与有源面12平行的平面。接着，如图1B所示，对晶片10的背面14进行研磨，使其薄化至一预定厚度，形成一薄化晶片16。该预定厚度可介于10微米至200微米之间，而较佳地，该预定厚度可约为50微米。之后，如图1C所示，于该薄化晶片16上形成多个通孔18。该些通孔18均贯穿该薄化晶片16，使各该通孔18具有分别位于有源面12及背面14上的两开口(20a和20b)。形成多个通孔18于该薄化晶片16上的方式可选自反应性离子蚀刻(RIE)、深层反应性离子蚀刻(DRIE)、激光(LASER)及湿蚀刻(Wet etching)等方法之一。然后，如图1D所示，形成一绝缘层22于该薄化晶片16的有源面12和该些通孔18的内壁24。绝缘层22提供电性绝缘，其并可另具阻障通孔18的填充金属渗透(Diffusion)至薄化晶片16的功能。
随后，如图1E所示，于绝缘层22上依序形成一遮障层28和一导电层26。该遮障层28可阻障通孔18填充金属渗透至薄化晶片16，而该导电层26可为一电镀用的金属晶种层(Metal seed layer)以及用于填孔时的电化学沉积制程。又如图1F所示，以电化学的方式填满导电材料30于该些通孔18内，其中导电材料30可为铜或铜的合金等金属材料。再者，如图1G所示，各该通孔18的两开口(20a和20b)上形成相对应且与导电材料30连接的凸块32。另外，如图1H所示，切割该薄化晶片16，以形成彼此独立的晶粒34。最后，将多个晶粒34堆叠，其中，上下相邻的晶粒34的相对应的凸块32相顶抵。相顶抵的凸块32间经过回焊(Reflow)，可使相顶抵的凸块32接合，而致使堆叠的晶粒34彼此接合，形成一堆叠结构。凸块32的材料可为主要包括锡(Sn)、铅(Pb)、银(Ag)等材料的含铅焊料，或者为无铅焊料，例如纯锡凸块、锡-银(Sn-Ag)、锡-银-铋(Sn-Ag-Bi)、锡-银-铜(Sn-Ag-Cu)或锡-银-铜-铋(Sn-Ag-Cu-Bi)等材料所构成。
图2A至图2H为一系列的剖面示意图，其是例示本发明第二实施例的半导体装置的制造方法。如图2A所示，本发明第二实施例揭示的半导体装置的制造方法首先提供一晶片10。该晶片10包含一有源面12，及与该有源面12相对设置的一背面14。有源面12是指晶片10上载有集成电子电路(Integratedcircuitry)的表面，而背面14可为实质上与有源面12平行的平面。接着，如图2B所示，对晶片10的背面14进行研磨，使其薄化至一预定厚度，形成一薄化晶片16。该薄化晶片16的厚度可介于10微米至200微米之间，而较佳地，该预定厚度可约为50微米。之后，如图2C所示，于该薄化晶片16上形成多个通孔18。该些通孔18均贯穿该薄化晶片16，使各该通孔18具有分别位于有源面12及背面14上的两开口(20a和20b)。形成多个通孔18于该薄化晶片16上的方式可选自反应性离子蚀刻(RIE)、深层反应性离子蚀刻(DRIE)、激光(LASER)及湿蚀刻(Wet etching)等方法之一。然后，如图2D所示，设置一导电层36于薄化晶片16的背面14。于另一实施例中，该导电层36是设置于薄化晶片16的有源面12。导电层36是用于填孔时的电化学沉积制程，且其材质可选自铜(Cu)、钛(Ti)、钨(W)或其合金之一。
随后，如图2E所示，以电化学的方式填满导电材料30于该些通孔18内，并于通孔18填满后，再以蚀刻液将该导电层36移除。其中导电材料30可为铜或铜的合金等金属材料。又如图2F所示，于各该通孔18的两开口(20a和20b)上形成相对应且与导电材料30连接的凸块32。再者，如图2G所示，切割该薄化晶片16，以形成彼此独立的晶粒34。最后，如图2H所示，将多个晶粒34堆叠，其中，上下相邻的晶粒34的相对应的凸块32相顶抵。相顶抵的凸块32间经过回焊(Reflow)，可使相顶抵的凸块32接合，而致使堆叠的晶粒34彼此接合，形成一堆叠结构。
图3A至图3H为一系列的剖面示意图，其是例示本发明第三实施例的半导体装置的制造方法。如图3A所示，本发明第三实施例揭示的半导体装置的制造方法首先提供一晶片10。该晶片10包含一有源面12，及与该有源面12相对设置的一背面14。有源面12是指晶片10上载有集成电子电路(Integratedcircuitry)的表面，而背面14可为实质上与有源面12平行的平面。接着，如图3B所示，对晶片10的背面14进行研磨，使其薄化至一预定厚度，形成一薄化晶片16。该预定厚度可介于10微米至200微米之间，而较佳地，该预定厚度可约为50微米。之后，如图3C所示，于该薄化晶片16上形成多个通孔18。该些通孔18均贯穿该薄化晶片16，使各该通孔18具有分别位于有源面12及背面14上的两开口(20a和20b)。形成多个通孔18于该薄化晶片16上的方式可选自反应性离子蚀刻(RIE)、深层反应性离子蚀刻(DRIE)、激光(LASER)及湿蚀刻(Wet etching)等方法之一。然后，如图3D所示，形成一绝缘层22于该薄化晶片16的有源面12和该些通孔18的内壁24。绝缘层22提供电性绝缘以及具阻障通孔18的填充金属渗透至薄化晶片16的功能。
随后，如图3E所示，于绝缘层22上依序形成一遮障层28和一导电层26。该遮障层28可阻障通孔18填充金属渗透至薄化晶片16，而该导电层26可为一电镀用的金属晶种层(Metal seed layer)且用于填孔时的电化学沉积制程。又，如图3F所示，以电化学的方式填满导电材料30于该些通孔18内，其中导电材料30可为铜或铜的合金等金属材料。再，如图3G所示，于各该通孔18位于薄化晶片16有源面12的开口20a上形成与导电材料30连接的凸块32。在另一实施例中，凸块32形成于该通孔18位于背面14上的开口20b。最后，利用微蚀刻(Micro-etching)制程将各通孔18未设有凸块32的另一开口20b的导电材料30进行蚀刻，使其形成下凹状，如图3H所示。于微蚀刻(Micro-etching)制程结束后，切割该薄化晶片16，以形成彼此独立并可彼此接合，形成一堆叠结构的晶粒34。
图4A至图4I为一系列的剖面示意图，其是例示本发明第四实施例的半导体装置的制造方法。如图4A所示，本发明第四实施例揭示的半导体装置的制造方法首先提供一晶片10。该晶片10包含一有源面12，及与该有源面12相对设置的一背面14。有源面12是指晶片10上载有集成电子电路(Integratedcircuitry)的表面，而背面14可为实质上与有源面12平行的平面。接着，如图4B所示，对晶片10的背面14进行研磨，使其薄化至一预定厚度，形成一薄化晶片16。该预定厚度可介于10微米至200微米之间，而较佳地，该预定厚度可约为50微米。之后，如图4C所示，于该薄化晶片16上形成多个通孔18。该些通孔18均贯穿该薄化晶片16，使各该通孔18具有分别位于有源面12及背面14上的两开口(20a和20b)。形成多个通孔18于该薄化晶片16上的方式可选自反应性离子蚀刻(RIE)、深层反应性离子蚀刻(DRIE)、激光(LASER)及湿蚀刻(Wet etching)等方法之一。然后，如图4D所示，形成一绝缘层22于该薄化晶片16的有源面12和该些通孔18的内壁24。绝缘层22提供电性绝缘的功能以及具阻障通孔18的填充金属渗透至薄化晶片16的功能。
随后，如图4E所示，于该绝缘层22上依序形成一遮障层28和一导电层26。该遮障层28可阻障通孔18填充金属渗透至薄化晶片16，而该导电层26可为一电镀用的金属晶种层(Metal seed layer)且用于填孔时的电化学沉积制程。又如图4F所示，以电化学的方式填满导电材料30于该些通孔18内，其中导电材料30可为铜或铜的合金等金属材料。再者，如图4G所示，各该通孔18位于有源面12的开口20a上，分别形成与导电材料30连接的凸块32。在另一实施例中，凸块32形成于该通孔18位于背面14上的开口20b。另外，如图4H所示，利用微蚀刻(Micro-etching)制程将未设有凸块32的薄化晶片16的背面14进行蚀刻，使各通孔18的导电材料均外露，形成柱形凸状。最后，如图4I所示，于微蚀刻(Micro-etching)制程结束后，切割该薄化晶片16，以形成彼此独立并可彼此接合，形成一堆叠结构的晶粒34。
本发明的技术内容及技术特点已揭示如上，然而熟悉本项技术的人士仍可能基于本发明的教导及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为所附的权利要求书所涵盖。
Claims (14)
1.一种半导体装置的制造方法，包含下列步骤：
提供一晶片，其中该晶片具一有源面及与该有源面相对的一背面；
研磨该晶片的该背面，以获得一薄化晶片；
形成多个通孔于该薄化晶片上，其中各该通孔具有分别位于该晶片的该背面和该有源面上的两开口；
形成一绝缘层于该薄化晶片的该有源面和该些通孔的内壁；
于该绝缘层上形成一导电层；
以电化学的方式填满导电材料于该些通孔内；
于该些通孔的至少一开口上形成凸块；以及
切割该薄化晶片，以形成彼此独立的晶粒。
2.根据权利要求1的半导体装置的制造方法，其特征在于，以电化学的方式填满导电材料于该些通孔的步骤后，包含一针对通孔的导电材料表面进行微蚀刻的步骤。
3.根据权利要求1的半导体装置的制造方法，其特征在于，以电化学的方式填满导电材料于该些通孔的步骤后，包含一针对晶片的该背面进行微蚀刻的步骤。
4.根据权利要求1的半导体装置的制造方法，其特征在于，于该些通孔的该至少一开口上形成凸块的步骤，该些凸块是形成于该薄化晶片的该有源面上的该通孔的该开口。
5.根据权利要求1的半导体装置的制造方法，其特征在于，于该些通孔的该至少一开口上形成凸块的步骤，该凸块是形成于该薄化晶片的该背面上的该通孔的该开口。
6.根据权利要求1的半导体装置的制造方法，其特征在于，研磨该晶片的该背面的步骤，包含下列步骤：
研磨该晶片的该背面至一预定厚度，以获得该薄化晶片，其中该预定厚度介于10微米至200微米之间。
7.根据权利要求1的半导体装置的制造方法，其特征在于，形成一导电层的步骤包含于该绝缘层上依序形成一遮障层和一金属晶种层。
8.一种半导体装置的制造方法，包含下列步骤：
提供一晶片，其中该晶片具一有源面及与该有源面相对的一背面；
研磨该晶片的该背面，以获得一薄化晶片；
形成多个通孔于该薄化晶片上，其中各该通孔具有分别位于该晶片的该背面和该有源面上的两开口；
设置一导电层于该背面或该有源面；
以电化学的方式，填满导电材料于该些通孔内；
移除该导电层；
于该些通孔的至少一开口上形成凸块；以及
切割该薄化晶片，以形成彼此独立的晶粒。
9.根据权利要求8的半导体装置的制造方法，其特征在于，以电化学的方式填满导电材料于该些通孔的步骤中，该导电材料为铜或其合金。
10.根据权利要求8的半导体装置的制造方法，其特征在于，以电化学的方式填满导电材料于该些通孔的步骤后，包含一针对通孔的导电材料表面进行微蚀刻的步骤。
11.根据权利要求8的半导体装置的制造方法，其特征在于，以电化学的方式填满导电材料于该些通孔的步骤后，包含一针对晶片的该背面进行微蚀刻的步骤。
12.根据权利要求8的半导体装置的制造方法，其特征在于，于该些通孔的该至少一开口上形成凸块的步骤，该些凸块是形成于该薄化晶片的该有源面上的该通孔的该开口。
13.根据权利要求8的半导体装置的制造方法，其特征在于，于该些通孔的该至少一开口上形成凸块的步骤，该凸块是形成于该薄化晶片的该背面上的该通孔的该开口。
14.根据权利要求8的半导体装置的制造方法，其特征在于，研磨该晶片的该背面的步骤，包含下列步骤：
研磨该晶片的该背面至一预定厚度，以获得该薄化晶片，其中该预定厚度介于10微米至200微米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101305769A CN101853804B (zh) | 2009-04-03 | 2009-04-03 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101305769A CN101853804B (zh) | 2009-04-03 | 2009-04-03 | 半导体装置的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101853804A true CN101853804A (zh) | 2010-10-06 |
| CN101853804B CN101853804B (zh) | 2012-05-23 |
Family
ID=42805196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101305769A Expired - Fee Related CN101853804B (zh) | 2009-04-03 | 2009-04-03 | 半导体装置的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101853804B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376642A (zh) * | 2011-11-24 | 2012-03-14 | 上海华力微电子有限公司 | 一种硅通孔工艺 |
| CN102479733A (zh) * | 2010-11-26 | 2012-05-30 | 财团法人工业技术研究院 | 机械强度测试设备、半导体装置的制造方法与测试方法 |
| CN102569251A (zh) * | 2012-02-22 | 2012-07-11 | 江苏物联网研究发展中心 | 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法 |
| WO2022241662A1 (zh) * | 2021-05-19 | 2022-11-24 | 邱志威 | 半导体超薄堆叠结构的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6214731B1 (en) * | 1998-03-25 | 2001-04-10 | Advanced Micro Devices, Inc. | Copper metalization with improved electromigration resistance |
| US8119500B2 (en) * | 2007-04-25 | 2012-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer bonding |
| CN100570846C (zh) * | 2007-12-06 | 2009-12-16 | 清华大学 | 高深宽比三维垂直互连及三维集成电路的实现方法 |
-
2009
- 2009-04-03 CN CN2009101305769A patent/CN101853804B/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479733A (zh) * | 2010-11-26 | 2012-05-30 | 财团法人工业技术研究院 | 机械强度测试设备、半导体装置的制造方法与测试方法 |
| US8673658B2 (en) | 2010-11-26 | 2014-03-18 | Industrial Technology Research Institute | Fabricating method of semiconductor device |
| CN102376642A (zh) * | 2011-11-24 | 2012-03-14 | 上海华力微电子有限公司 | 一种硅通孔工艺 |
| CN102569251A (zh) * | 2012-02-22 | 2012-07-11 | 江苏物联网研究发展中心 | 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法 |
| CN102569251B (zh) * | 2012-02-22 | 2014-07-02 | 华进半导体封装先导技术研发中心有限公司 | 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法 |
| WO2022241662A1 (zh) * | 2021-05-19 | 2022-11-24 | 邱志威 | 半导体超薄堆叠结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101853804B (zh) | 2012-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI502712B (zh) | 具有與先鑽孔或中間鑽孔之結構連接之後接點的微電子元件 | |
| CN101529586B (zh) | 封装半导体器件和预制连接器的方法 | |
| CN102468279B (zh) | 集成电路装置及其制造方法 | |
| JP5591780B2 (ja) | 自己整合ウェハまたはチップ構造の製造方法 | |
| CN202275807U (zh) | 管芯到管芯键合系统 | |
| JP5826782B2 (ja) | 半導体装置の製造方法 | |
| US9055703B2 (en) | Sidewalls of electroplated copper interconnects | |
| EP2831913B1 (en) | Method of providing a via hole and routing structure | |
| CN104051337A (zh) | 立体堆叠集成电路系统芯片封装的制造方法与测试方法 | |
| TW201125055A (en) | Through mold via polymer block package | |
| CN103109368A (zh) | 具有加强硅穿孔的半导体芯片 | |
| WO2010035375A1 (ja) | 半導体装置及びその製造方法 | |
| CN103346097A (zh) | 基于tsv的三维封装方法和封装结构 | |
| CN101853804B (zh) | 半导体装置的制造方法 | |
| KR101917247B1 (ko) | 적층 반도체 패키지 및 그 제조방법 | |
| CN103280427A (zh) | 一种tsv正面端部互连工艺 | |
| CN112466846B (zh) | 一种tsv结构及其制备方法 | |
| CN102714189A (zh) | 用于穿通硅通路的完整空隙填充 | |
| CN112310023B (zh) | 晶片结构及其制造方法 | |
| CN105702658A (zh) | 半导体封装件及其制法 | |
| CN104538374B (zh) | 芯片尺寸封装的pin二极管及其制作方法 | |
| CN111769075B (zh) | 一种用于系统级封装的tsv无源转接板及其制造方法 | |
| CN111769077B (zh) | 一种用于三维集成电路封装的硅通孔结构及其制造方法 | |
| JP2008091538A (ja) | 半導体装置の製造方法 | |
| US20120193746A1 (en) | Semiconductor chip and multi-chip package having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120523 |