CN101225541A - 使用提拉法制造半导体单晶的方法以及使用该方法制造的单晶锭和晶片 - Google Patents

Abstract

一种使用提拉(CZ)法制造半导体单晶的方法，在该方法中，将晶种浸没在加入到坩埚中的半导体原料和掺杂剂的熔体中，晶种被边旋转边慢慢向上提拉以生长半导体单晶。这里，基于磁场的垂直分量为0的ZGP(零高斯平面)，具有不同的上部和下部磁场强度的尖形(cusp－type)不对称磁场这样施加于坩埚，即理论上在晶体长度方向上计算的电阻率分布在晶体长度方向上被扩大。因此，在靠近固－液界面的扩散边界层厚度被增加，以增加掺杂剂的有效偏析系数，从而在晶体的长度方向上扩大电阻率的分布，增加单晶的最佳长度，并提高生产力。

Description

使用提拉法制造半导体单晶的方法以及使用该方法制造的单晶锭和晶片

技术领域

本发明涉及一种用于制造半导体单晶的方法，尤其是涉及可以在单晶生长过程中使用提拉法(切克劳斯基法，Czochralski method，在下文中称为“CZ法”)经每个单晶长度扩大电阻率分布(specificresistance profile)的制造半导体单晶的方法、使用该方法制造的单晶锭(单晶晶块，single crystal ingot)，以及使用该单晶锭生产的晶片。

背景技术

通常，用作生产例如半导体的电子元件的原料的硅单晶是用CZ法生产的。CZ法是通过这样一种方式实现的：即将多晶硅投入石英坩埚中并在超过1400℃下熔化，然后将晶种浸没至熔化的硅熔体中并随后缓慢向上提拉以生长晶体。在S.Wolf和R.N.Tauber的“Silicon Processing for the VLSI Era”(volume 1，Lattice Press(1986)，Sunset Beach，CA)中已经详细描述了这种工艺。

当使用CZ法生长硅单晶时，添加诸如B，Al，Ga，P，As和Sb的III族或V族元素的掺杂剂，这取决于消费者需要的半导体的电子特征条件。当硅单晶长成时，加入的掺杂剂已被均匀的加入到了晶体中。这时，引入晶体中的掺杂剂的浓度不宜太高。当浓度超过某一水平时，掺杂剂和硅不会形成固溶体，而掺杂剂作为沉淀被取出。

通常，均匀地分布在硅熔体中的掺杂剂在固态和熔融态中具有不同的当量浓度。因此，熔融态中的掺杂剂浓度和固态中的掺杂剂浓度的比率是通过有效偏析系数(有效分凝系数，effectivesegregation coefficient)来定义的，并且根据元素种类的不同，每一种掺杂剂都有独有的有效偏析系数。理论上，如果有效偏析系数为1，则硅熔体中的掺杂剂浓度等于硅单晶中的掺杂剂浓度。然而，用于生长硅单晶的掺杂剂(B，P)的有效偏析系数小于1，而且，由于有效偏析系数小于1，硅熔体中的掺杂剂浓度高于硅单晶中的掺杂剂浓度。由于这个原因，硅单晶倾向于表现出其下部的掺杂剂浓度高于其上部。硅单晶的电阻率(比电阻、固有电阻，specificresistance)受到加入到单晶中的掺杂剂浓度的影响。如果使用了有效偏析系数小于1的掺杂剂，硅单晶就会沿着晶体的长度改变其电阻率。例如，当生长硅单晶时，如果使用硼作为掺杂剂，电阻率倾向于在晶体的长度方向上降低。

同时，在使用CZ法生长半导体单晶中，仅有一个满足消费者需要的电阻率条件以及缺陷密度条件和氧浓度条件的结晶区可以用于生产任何产品。在本文中，满足消费者全部要求的半导体单晶的长度被称作“最佳长度(a prime length)”。如果硅单晶的生长使用了有效偏析系数小于1的掺杂剂，当沿单晶的长度方向观察时会发现电阻率缓慢下降。这时，在具有满足某种条件的电阻率的结晶区中，仅有一个满足例如缺陷密度条件和氧浓度条件的消费者要求的结晶区长度成为最佳长度。

然而，到目前为止，用于控制缺陷密度和氧浓度的技术已经很先进了，但用于控制掺杂剂的有效偏析系数以在半导体单晶的长度方向上控制电阻率分布的技术还处于开始阶段。尽管用于掺杂剂的有效偏析系数的理论方程式已经通过不大于3英寸的晶体生长实验得到，但还没有在单晶生长期间通过提出有效偏析系数的控制方法用于控制晶体电阻率分布的技术先例。因此，使用CZ法生长的单晶的最佳长度是受到主要由掺杂剂的有效偏析系数确定的电阻率分布控制的。这是因为通过使用现有的单晶生长技术可以很容易地满足消费者的其它要求。

例如，硼的有效偏析系数在0.73到0.75的范围内，而且特有的电阻率分布是在根据这种特定的数值范围的单晶的长度方向上确定的，能够制造产品的最佳长度是根据电阻率分布确定的。因此，掺杂剂的有效偏析系数成为了当使用CZ法生长半导体单晶时确定每Kg生产力的首要因素。因此，如果在晶体长度方向上的电阻率分别通过控制掺杂剂有效偏析系数的方式扩大，该最佳长度可以同样多的增加。在本文中，扩大电阻率分布意味着当在控制之前和控制之后在晶体长度方向上从同一点测定有效偏析系数时，电阻率以某种比率增加。

为了在使用CZ法生长半导体单晶时扩大电阻率分布，通常添加特效的氮(N)或碳(C)作为杂质或在氧气或氮气环境下使用单晶生长的半导体锭在高温下进行热处理。另一种方法是，除了主要添加的用于控制有效偏析系数的掺杂剂之外，额外添加第三种元素(例如Ba、P、Ge或Al)作为掺杂剂，被称为“共掺杂”。

这些常规方法的限制在于它们仅可被用于制造具有限制性应用的晶片，例如高阻晶片或低阻晶片。共掺杂方法还表现出在制造半导体中不需要的性质或不足以用于制造诸如无缺陷晶锭(defect-free ingot)之类的高质量晶锭的特性。

用于生产半导体单晶的制造商来说，改善晶体本身的质量是非常重要的，但更加重要的是通过在晶体长度方向上扩大电阻率分布来增加最佳长度以增强生产力。然而，由于控制有效偏析系数即上面提到的电阻率分布是非常困难的，则最佳长度就不可避免地被固定而不顾晶体质量的改善，因此到目前为止基本上还存在增加产品生产力的限制。

发明内容

为了解决现有技术中存在的问题而设计本发明，因此本发明的一个目的是提供一种用于制造半导体单晶的方法，当使用CZ法制造超过200mm的大口径半导体单晶和小口径和中口径半导体单晶时，可以通过在共掺杂方法中不添加作为掺杂剂的第三种元素来控制有效偏析系数来在晶体长度方向上扩大电阻率分布；使用该方法制造的半导体单晶锭；以及使用该锭制造的晶片。

本发明的另一个目的在于提供一种用于制造半导体单晶的方法，不管分类的缺陷区域(classified defect regions)如何，都可以对多种单晶产品通过在保持高质量的条件下扩展最佳长度以增加生产力，而与现有技术不同，在现有技术中由于控制有效偏析系数的困难，基于同样材料的装料(charge)，能够制造成为产品的单晶的最佳长度是固定的；使用该方法制造的半导体单晶锭；以及使用该锭制造的晶片。

为了实现上述目的，本发明提供了一种使用提拉(Czochralski)(CZ)工艺制造半导体单晶的方法，其中，将晶种浸没到容纳在坩埚中的半导体原料和掺杂剂的熔体中，然后，晶种被边旋转边慢慢向上提拉以生长半导体单晶，其中，基于磁场的垂直分量为0的零高斯平面(Zero Gauss Plane)，上部和下部磁场强度互不相同的尖形(cusp-type)不对称的磁场施加到坩埚，使得理论上在晶体长度方向上计算的电阻率分布在晶体长度方向上扩大。

在本发明中，使用以下公式计算理论上可计算的电阻率：

${\mathrm{\ρ}}_{\mathrm{theory}}={\mathrm{\ρ}}_{\mathrm{seed}}{(1-S)}^{(1-k_e)}$

其中ρ_theory为理论电阻率，ρ_seed为晶种的电阻率，S为凝固率，k_e为掺杂剂的有效偏析系数。

优选地，当单晶生长时，固-液界面和距离固-液界面50mm的点的温度差异小于50K。而且，当单晶生长时，固-液界面上的对流速率与距离固-液界面50mm的点的对流速率的比率小于30。

优选地，在所生长的半导体单晶的长度方向上的0到1/2 L区域中测定的电阻率比理论计算的电阻率增长了0至15％。

优选地，在所生长的半导体单晶的长度方向上的1/2 L到1L区域中测定的电阻率比理论计算的电阻率增长了0至40％。

在本发明的一个方面，基于ZGP，不对称磁场的下部区域比其上部区域具有更大的强度。在这种情况下，ZGP具有向上凸起的抛物线图像，抛物线图像的上顶点位于半导体熔体的上方。

在本发明的另一个方面中，基于ZGP，不对称磁场的上部区域比其下部区域具有更大的强度。在这种情况下，ZGP具有向下凸起的抛物线图像，抛物线图像的下顶点位于半导体熔体中。

在本发明中，半导体单晶为Si、Ge、GaAs、InP、LN(LiNbO₃)、LT(LiTaO₃)、YAG(钇铝石榴石，yttrium aluminum garnet)、LBO(LiB₃O₅)或CLBO(CsLiB₆O₁₀)单晶。

根据本发明，当使用CZ法生长半导体单晶时，施加不对称磁场，从而控制半导体熔体的对流速率和温度分布从而抑制半导体溶体的异常流动。因此，在固-液界面附近的扩散边界层的厚度增加，以增加掺杂剂的有效偏析系数，从而在晶体的长度方向上扩大固定电阻分布。因此，本发明可以提高生产力而常规方法则不行。

附图说明

通过下面结合附图的对具体实施方式的描述将使本发明的其它目的和方面更加显而易见：

图1为表示用于制造半导体单晶的设备的示意图，该设备用作实施根据本发明优选的具体实施方式的用于制造半导体单晶的方法；

图2示出了对硅单晶生长的石英坩埚施加尖形不对称磁场的情况下，硅熔体、石英坩埚和ZGP(零高斯平面)周围的磁场分布的仿真结果；

图3是示出了理论电阻率(◆)和根据不向其施加磁场(比较实施例1)而制造的8英寸硅单晶的晶体方向实际测定的电阻率(■)的图表；

图4是示出了理论电阻率(◆)和通过向其施加尖形对称磁场(R＝1)(比较实施例2)制造的8英寸硅单晶的晶体方向上实际测定的电阻率(■)的图表；

图5是示出了理论电阻率(◆)和通过施加根据如图2(a)所示的本发明第一种具体实施方式的磁场(R＝2.3)制造的硅单晶的晶体方向上实际测定的电阻率(■)的图表；

图6是示出了理论电阻率(◆)和通过施加根据如图2(b)所示的本发明第二种具体实施方式的磁场(R＝1.36)制造的8英寸硅单晶的晶体方向上实际测定的电阻率(■)的图表；

图7是分别示出了图2所示的第一种和第二种具体实施方式中的硅熔体的温度分布的仿真结果的图表；以及

图8是分别示出了图2所示的第一种和第二种具体实施方式中的硅熔体的对流速率分布的仿真结果的图表。

<基本部件的参考代码>

SM：硅熔体

10：坩埚

20：坩埚架

30：坩埚旋转部件

40：加热部件

50：隔热部件

60：单晶提拉部件

70：隔热屏

具体实施方式

在下文中，将结合附图详细描述本发明的优选具体实施方式。在前面的描述中，可以认为在说明书中和所附权利要求书中使用的术语不应被解释为受到一般含义和字典含义的限制，而应该以发明人允许的确定适于最好解释的术语的原则为基础，基于相应本发明的技术方面的含义和概念加以解释。因此，本文中提出的实施例仅是为了举例说明所提出的优选实施例，而不构成对本发明范围的限制，因此可以理解为在不偏离本发明精神和范围的基础上，可以进行其它等同和修改。

同时，下文中说明的本发明的具体实施方式基于使用CZ法的硅半导体单晶的生长，然而，本发明的精神不应该被解释为仅限制硅半导体单晶的生长。因此，应该注意的是所有种类的化合物半导体单晶都可以应用本发明的精神，包括Si、Ge、GaAs、InP、LN(LiNbO₃)、LT(LiTaO₃)、YAG(钇铝石榴石，yttrium aluminumgarnet)、LBO(LiB₃O₅)或CLBO(CsLiB₆O₁₀)。

图1为示出了用于制造半导体单晶设备的示意图，其用于实现制造根据本发明的优选具体实施方式的硅单晶的方法。

参见图1，该半导体单晶制造设备包括：用于盛放通过在高温下熔化多晶硅和掺杂剂得到的硅熔体(SM)的石英坩埚10；环绕在石英坩埚10外部周围并以预设方式支持石英坩埚10外部周围的坩埚架20；安装在坩埚架20底端用以使石英坩埚10随坩埚架20一起旋转的坩埚旋转部件30；从坩埚架20侧壁以预设长度隔开以加热石英坩埚10的加热部件40；安装在加热部件40外部以防止加热部件40产生的热量向外辐射的隔热部件50；用晶种从装在石英坩埚10中的SM中提拉单晶(C)的单晶提拉部件60；以及从用单晶提拉部件60提拉的单晶(C)外部周围以预设长度隔开以反射来自单晶(C)的热辐射的隔热屏70。这些组件通常被用在本领域中公知的使用CZ法的半导体单晶制造设备中，因此本文中不再详述。

除了上述组件以外，本发明中应用的半导体单晶制造设备进一步包括用于向石英坩埚10施加磁场的磁场施加部件80a、80b(在下文中用共有的参考代码80表示)。优选地，磁场施加部件80向盛放在石英坩埚10中的高温SM提供不对称磁场G_upper、G_lower(在下文中，用共有的G表示)。

优选地，基于ZGP(零高斯平面)90，该不对称磁场G在其下部的磁场G_lower比其上部的磁场G_upper具有更大的强度。这就是说，该磁场的R(＝G_lower/G_upper)大于1。在这种不对称的磁场条件下，ZGP 90具有近似向上凸出的抛物线图形。而且，在上部和下部区域中基于ZGP形成的磁场呈不对称分布。

同样可选地，该不对称磁场G的上部磁场G_upper的强度比下部磁场G_lower的强度更大。也就是说，该不对称磁场G具有的R(＝G_lower/G_upper)小于1。尽管在图中未示出，但在这种不对称磁场条件下，ZGP 90具有近似的向下凸出的抛物线图形。

优选地，磁场施加部件80向石英坩埚10施加尖形不对称磁场G。在这种情况下，该磁场施加部件80包括安装在与隔热部件50的外周以预设距离隔开的环形的上部和下部线圈80a、80b。优选地，上部和下部的线圈80a、80b是基本上与石英坩埚10同轴安装的。

为了形成不对称磁场G，作为示例，可以在上部和下部的线圈80a、80b中通入不同强度的电流。也就是说，在下部线圈80b中通入比上部线圈80a中更大的电流，反之亦然。同样可选地，也可以在上部和下部线圈80a、80b中通入同样强度的电流，但可以控制每个线圈的匝数来形成不对称磁场G。同时，对于本领域的普通技术人员来说，上部和下部线圈80a、80b产生的磁场强度可以随着保持不对称磁场G原有的R值而增加是显而易见的。

同时，为了增加使用CZ法制造的硅单晶的最佳长度，可以增加掺杂剂的有效偏析系数。同样，为了增加有效偏析系数，可以增加在固-液界面上形成的扩散边界层的厚度。为了增加扩散边界层的厚度，就需要稳定固-液界面附近的硅熔体对流。为了这个目的，在本发明中，向含有掺杂剂和硅的熔体的石英坩埚施加上述提到的尖形不对称磁场。然后，可以增加扩散边界层的厚度以在不使用共掺杂的情况下增加掺杂剂的有效偏析系数。因此，可以在单晶的长度方向上扩大电阻率分布。如果电阻率分布被如上所述的扩展，则能够制造产品的单晶的最佳长度增加，从而改善了生产力。

通常，在硅单晶生长中添加的掺杂剂在硅熔体和单晶的界面上被引入硅晶中。这时引入的掺杂剂的量是基于有效偏析系数确定的，有效偏析系数由下述等式1定义。

等式1：

$k_e=\frac{C_s}{C_l}$

其中，C_s为单晶中的掺杂剂浓度，C_l为硅熔体中的掺杂剂浓度。而且，直到现在还在使用的确定有效偏析系数的等式用以下等式2表示。等式2在“Solid state technology(April 1990 163)R.N.Thomas”、“Japanese journal of applied physics(April 1963 Vol.2，No4)Hiroshi Kodera”、“Journal of crystal growth(264(2004)550-564 D.T.Hurle”等文献中公开。

等式2：

$k_e=\frac{k_0}{[k_0+(1-k_0)\mathrm{Exp}(-\mathrm{VT}/D)]}$

其中，K₀为等效的偏析系数，V为单晶的生长速度，T为扩散边界层的厚度，D为流体的扩散系数。而且，确定扩散边界层厚度(T)的实验式用下述等式3表示。

等式3：

T＝1.6×D ^1/3ν ^1/6ω^-1/2

其中，ν为运动粘度系数，ω为单晶的旋转速率(rotation rate)。将等式3代入等式2得到由下述等式4表达的最终等式。

等式4：

$k_e=\frac{k_0}{[k_0+(1-k_0)\mathrm{Exp}(-1.6\&times;{\mathrm{VD}}^{-2/3}{v}^{1/6}{\mathrm{\&omega;}}^{-1/2})]}$

观察等式4，可以发现有效偏析系数与晶体生长速度和运动粘度系数成正比，并与扩散系数和晶体旋转速率成反比。然而，等式4为基于从3英寸或小到几毫米的小的单晶的实验分析结果的经验式，因此其不适用于大于200mm的大口径单晶的生长。这是因为硅熔体以非正常状态流入，并因此形成复杂图形，由此导致不能精确分析流体流动。

在本发明中，为了满足半导体设备需要的质量并在不降低生产率的情况下改善有效偏析系数，倾向于更低的扩散系数并使扩散边界层更厚。而且，为了控制扩散系数和扩散边界层，发现对石英坩埚施加尖形不对称磁场是有效的。这是因为施加尖形不对称磁场可以有效地抑制在硅熔体的固-液界面附近产生的流体异常流动。这种对在施加不对称磁场后得到的异常流动的抑制可以稳定的控制熔体中的对流速度和温度分布。

如果在硅单晶生长中施加了不对称磁场，则在与硅单晶接触的熔化界面上和距离熔化界面50mm处的位置测定的熔化速度比(Mvr)和硅熔体的温度分布满足下述等式5和等式6。

等式5：

$\mathrm{Mvr}\left(\frac{Q^{\&prime;}z}{\mathrm{interface}}\right)<30$ (更优选为15)

等式6：

ΔTemp_{interface～Q′z}＜50K(更优选为30K)

等式5中的Mvr为在固-液界面和固-液界面下方50mm处测定的硅熔体的对流速度比，等式6中的ΔTemp为在固-液界面和固-液界面下方50mm处测定的硅熔体的温差。如果通过施加尖形不对称磁场将Mvr控制为小于30，更优选为小于15，则可以增加分散边界层的厚度以增加有效偏析系数。而且，如果通过施加尖形不对称磁场将温差控制在小于50K，更优选小于30K，则可以增加分散边界层的厚度以增加有效偏析系数。

图2示出了向正在生长8英寸硅单晶的石英坩埚中施加尖形不对称磁场的情况下，ZGP以及分布在硅熔体和石英坩埚周围的磁场的仿真结果。

参见图2，可以理解，在R为2.3的情况下(第一具体实施方式)，磁场分布密度高于在R为1.36的情况下(第二具体实施方式)，ZGP在第一和第二具体实施方式中都具有向上凸起的抛物线图形，而且当R增加时ZGP而向上移动。R值的增加意味着下部线圈比上部线圈的磁场强度相对增加。如果ZGP的下部磁场强度变得比上部磁场强度更强的话，在固-液界面附近以及在石英坩埚和硅熔体的边界表面上的磁场密度就会增加。结果，硅熔体的异常流体流动，特别是在固-液表面附近的异常流体流动将会被抑制。因此，固-液界面附近的扩散边界层的厚度增加，从而增加掺杂剂的有效偏析系数。这种有效偏析系数的增加将在下文中用实验实施例加以解释。

图3是示出了理论电阻率(◆)和根据不向其施加磁场(比较实施例1)而制造的8英寸硅单晶的晶体方向实际测定的电阻率(■)的图表。在图3中，由于对电阻率进行了多次测定，同时在晶体截面上将测定点改为不同位置，而且还使用许多试样用来进行核查再现性，因此代表实际测定的电阻率的点被集中。依照晶体方向的理论电阻率可以通过使用晶体半径的系数、晶种重量、晶种的电阻率、多晶硅的装料、以及有效偏析系数进行理论计算单晶的电阻率而得到。具体的理论电阻率可以使用下述等式7和等式8来计算。

等式7：

${\mathrm{\&rho;}}_{\mathrm{theory}}={\mathrm{\&rho;}}_{\mathrm{seed}}{(1-S)}^{(1-k_e)}$

等式8：

$S=\frac{\mathrm{\&pi;}{R}^2\mathrm{H\&sigma;}}{M_{\mathrm{ch}\arg e}-M_{\mathrm{seed}}}$

在等式7中，ρ_theory为理论电阻率，ρ_seed为晶种的电阻率，S为凝固率，k_e为掺杂剂的有效偏析系数。

在等式8中，R为晶锭的半径，H为长成的晶锭的高，σ为晶锭密度，M_charge为投入石英坩埚中的材料的重量，M_seed为晶种的重量。

在比较实施例1中，R＝10.35cm，M_seed＝1560g，ρ_seed＝12.417cmΩ，M_charge＝120kg，k_e＝0.750，以及σ＝2.328g/cm³。

图4是示出了理论电阻率(◆)和通过向其施加尖形对称磁场(R＝1)(比较实施例2)制造的8英寸硅单晶的晶体方向上实际测定的电阻率(■)的图表。在比较实施例2中，R＝10.35cm，M_seed＝1560g，ρ_seed＝11.94cmΩ，M_charge＝150kg，k_e＝0.750，以及σ＝2.328g/cm³。施加的磁场使ZGP刚好位于固-液界面的下方。

如图4所示，如果在生长硅单晶时向石英坩埚施加对称磁场，则实际测定的电阻率与理论电阻率基本没有差异。因此，可以认为对称磁场不能本质上增加有效偏析系数，因此在晶体长度方向上不能控制有效偏析系数。

图5是示出了理论电阻率(◆)和通过施加根据如图2(a)所示的本发明第一种具体实施方式制造的不对称磁场(R＝2.3)制造的硅单晶的晶体方向上实际测定的电阻率(■)的图表。在第一具体实施方式中，R＝10.35cm，M_seed＝1560g，ρ_seed＝11.25cmΩ，M_charge＝150kg，k_e＝0.750，以及σ＝2.328g/cm³。

参见图5，与上文中说明的比较实施例1和2的电阻率对比结果不同，可以发现根据晶体生长的电阻率的降低被减弱使得在晶体长度方向上的电阻率分布被扩大。更具体地说，在晶体长度方向上的0到1/2 L(L为生长的单晶体的总长度)的区域中，电阻率比理论电阻率增加了0到15％，在1/2 L到1 L的区域中，电阻率比理论电阻率增加了0到40％。因此，可以认为，通过施加不对称磁场，有可能控制掺杂剂的有效偏析系数并在晶体长度方向上控制电阻率分布，由此可以增加硅单晶的最佳长度。

同时，尽管并未建议使用特定的实施例，如果上部线圈和下部线圈的磁场强度以相同比例增加，尽管R是相同的，因为硅熔体中的磁场密度增加，有效偏析系数可以进一步增加是显而易见的。

图6是示出了理论电阻率(◆)和通过施加根据如图2(b)所示的本发明第二具体实施方式制造的不对称磁场(R＝1.36)制造的8英寸硅单晶的晶体方向上实际测定的电阻率(■)的图表。在第二具体实施方式中，R＝10.35cm，M_seed＝1560g，ρ_seed＝11.33cmΩ，M_charge＝150kg，k_e＝0.750，以及σ＝2.328g/cm³。而且，施加的不对称磁场使ZGP的凸点刚好在固-液界面下方。

参见图6，可以发现电阻率分布在晶体的长度方向上被扩大了，与第一具体实施方式相似。更具体地，可以看出，在晶体长度方向上的0至1/2L区域中，电阻率比理论电阻率增加了0到10％，在1/2 L到1 L区域中，电阻率比理论电阻率增加了0到23％。

而且，将第一种与第二种具体实施方式互相对比，尽管使用了不对称磁场，当ZGP位于硅熔体上方时(第一具体实施方式)比R更大并且通过控制R使ZGP位于硅熔体中的情况(第二种具体实施方式)控制晶体长度方向上的电阻率是更加有利的。

图7是分别示出了图2所示的第一和第二具体实施方式中的硅熔体的温度分布的仿真结果的图表。在图7中，实线为等温线，相邻等温线之间的差异为2K。参见图7，第一具体实施方式的等温线差异大于靠近固-液界面的第二具体实施方式的等温线差异。因此，可以认为，增加R可以降低硅熔体内的温度梯度，从而稳定温度分布。根据图5和图6中示出的图表，可以认为，由于R增加，晶体长度方向上的电阻率分布被扩大了，因此，由于硅熔体中的温度梯度下降可以更好地控制掺杂剂的有效偏析系数。此外，在R增加使ZGP位于硅熔体上方的情况下(第一具体实施方式)比ZGP位于硅熔体中的情况(第二种具体实施方式)，硅熔体中的温度梯度被降低以能够稳定控制温度分布。如果温度分布如上所述的被稳定，那么就能够抑制硅熔体的异常流体流动，并因此可能增加靠近固-液界面的扩散边界层的厚度，从而增加有效偏析系数。

图8是分别示出了图2所示的第一和第二具体实施方式中的硅熔体的对流速率分布的仿真结果的图表。在图8中，箭头方向表示硅熔体的对流方向，箭头长度表示对流速率的大小。参见图8，可以认为，基于同一点，当R增加时对流速率下降，并且在ZGP位于硅熔体上方的情况下(第一具体实施方式)比ZGP位于硅熔体中的情况(第二具体实施方式)，硅熔体的对流速率下降。更具体地说，在第一具体实施方式中，固-液界面(A点)上的熔体对流速率为0.14cm/s，侧壁底部的曲面点(curved point)(B点)的熔体对流速率为1.21cm/s，而在第二具体实施方式中，固-液界面(A点)上的熔体对流速率为0.33cm/s，侧壁底部的曲面点(curved point)(B点)的熔体对流速率为1.85cm/s。

根据图8的图解，由于R增加和ZGP向上移动，硅熔体的对流速率下降以抑制硅熔体的异常流动，因此，增加了靠近固-液界面的扩散边界层的厚度以增加掺杂剂的有效偏析系数。

如上文中提到的，通过在使用CZ法生长硅单晶时施加不对称磁场，可以降低硅的对流速率和硅熔体中的温度梯度，因此这样抑制硅流体的异常流动，即可以控制靠近固-液界面的扩散边界层的厚度以增加掺杂剂的有效偏析系数，从而能够在晶体长度方向上扩大电阻率分布。

扩大电阻率的分布与控制扩散边界层的厚度有关，由于控制硅熔体的对流速率和温度分布，因此电阻率分布可以进一步通过其它控制晶体的旋转速度、沿着晶体侧壁向硅熔体上部通入的惰性气体的流速、单晶生长室内的压力等和一起向石英坩埚施加不对称磁场的方式来扩大。

同时，上文中说明的第一和第二具体实施方式是基于向石英坩埚施加的尖形不对称磁场的R大于1的情况，但显而易见的是本发明不限于这种情况，还可以应用于R大于0且小于1的情况。

而且，本发明不限于使用CZ法生长的材料的类型，而可以用于所有种类的单晶生长。因此，本发明可以用于生长所有类型的单元素(single elements)，例如锗，和所有类型的复合半导体单晶，包括Si、Ge、GaAs、InP、LN(LiNbO₃)、LT(LiTaO₃)、YAG(钇铝石榴石，yttrium aluminum garnet)、LBO(LiB₃O₅)或CLBO(CsLiB₆O₁₀)单晶锭以及硅单晶。

上文已经详细描述了本发明。然而，应该认为当指出本发明的优选具体实施方式时，具体描述和特定的实施例都仅是以举例说明的方式给出的，因此根据详细的描述在本发明的精神和范围内进行变化和修改对于本领域的技术人员来说是显而易见的。

工业应用：

根据本发明，当使用CZ法生长半导体单晶时施加不对称磁场，从而控制半导体熔体的对流速率和温度分布，以及由此抑制半导体熔体的异常流动。因此，当生长不仅是小口径或中口径的半导体单晶，也包括超过200mm的大口径的半导体单晶时，增加靠近固-液界面的扩散边界层的厚度以增加掺杂剂的有效偏析系数，并由此在晶体长度方向上扩大电阻率分布。因此，本发明可以替代常规方法改善生产力。

Claims (22)

1.一种使用提拉(CZ)法制造半导体单晶的方法，其中，将晶种浸没到容纳在坩埚中的半导体原料和掺杂剂的熔体中，然后将所述晶种边旋转边慢慢向上提拉以生长半导体单晶，其中向所述坩埚施加基于磁场的垂直分量为0的ZGP(零高斯平面)的具有上部和下部磁场强度互不相同的尖形不对称磁场，使在晶体长度方向上理论计算的电阻率分布在晶体的长度方向上扩大。

2.根据权利要求1所述的用于制造半导体单晶的方法，其中所述理论上计算的电阻率是使用以下等式计算的：

${\mathrm{\&rho;}}_{\mathrm{theory}}={\mathrm{\&rho;}}_{\mathrm{seed}}{(1-S)}^{(1-k_e)}$

其中ρ_theory为理论电阻率，ρ_seed为所述晶种的电阻率，S为凝固率，k_e为所述掺杂剂的有效偏析系数。

3.根据权利要求1所述的用于制造半导体单晶的方法，其中，在单晶生长的过程中，固-液界面与距离所述固-液界面50mm的点的温度差异小于50K。

4.根据权利要求1所述的用于制造半导体单晶的方法，

其中，在单晶生长的过程中，所述固-液界面上的对流速率与距离所述固-液界面50mm的点的对流速率的比率小于30。

5.根据权利要求1所述的用于制造半导体单晶的方法，

其中，在所述已生长的半导体单晶的长度方向上的0到1/2L区域中测定的电阻率比所述理论计算的电阻率增长了0至15％。

6.根据权利要求1所述的用于制造半导体单晶的方法，其中，在所述已生长的半导体单晶的长度方向上的1/2L到1L区域中测定的电阻率比所述理论计算的电阻率增长了0至40％。

7.根据权利要求1所述的用于制造半导体单晶的方法，其中，基于ZGP，所述不对称磁场的下部比其上部具有更大的强度。

8.根据权利要求7所述的用于制造半导体单晶的方法，

其中所述ZGP具有向上凸起的抛物线图形，以及

其中所述抛物线图形的上部顶点位于半导体熔体的上方。

9.根据权利要求1所述的用于制造半导体单晶的方法，

其中，基于ZGP，所述不对称磁场的上部比其下部具有更大的强度。

10.根据权利要求9所述的用于制造半导体单晶的方法，

其中所述ZGP具有向下凸起的抛物线图形，以及

其中所述抛物线图形的下部顶点位于半导体熔体中。

11.根据权利要求1至10中的任一项所述的用于制造半导体单晶的方法，

其中所述半导体单晶为Si、Ge、GaAs、InP、LN(LiNbO₃)、LT(LiTaO₃)、YAG(钇铝石榴石)、LBO(LiB₃O₅)或CLBO(CsLiB₆O₁₀)单晶。

12.一种半导体单晶的晶锭，使用CZ法生长，其中，将晶种浸没到容纳在坩埚中的半导体原料和掺杂剂的熔体中，然后将所述晶种边旋转边慢慢向上提拉，

其中，在所述半导体单晶生长过程中，向所述坩埚施加基于磁场的垂直分量为0的ZGP(零高斯平面)的具有上部和下部磁场强度互不相同的尖形不对称磁场，使在晶体长度方向上理论计算的电阻率分布在晶体长度方向上扩大。

13.根据权利要求12所述的半导体单晶的晶锭，

其中所述理论上计算的电阻率是使用以下等式计算的：

${\mathrm{\&rho;}}_{\mathrm{theory}}={\mathrm{\&rho;}}_{\mathrm{seed}}{(1-S)}^{(1-k_e)}$

其中ρ_theory为理论电阻率，ρ_seed为所述晶种的电阻率，S为凝固率，k_e为所述掺杂剂的有效偏析系数。

14.根据权利要求12所述的半导体单晶的晶锭，

其中所述半导体单晶是施加基于ZGP的下部比其上部具有更大强度的不对称磁场制造的。

15.根据权利要求14所述的半导体单晶的晶锭，

其中所述ZGP具有向上凸起的抛物线图形，以及

其中所述抛物线图形的上部顶点位于半导体熔体的上方。

16.根据权利要求12所述的半导体单晶的晶锭，

其中所述半导体单晶是采用基于ZGP的上部比其下部具有更大强度的不对称磁场制造的。

17.根据权利要求16所述的半导体单晶的晶锭，

其中所述ZGP具有向下凸起的抛物线图形，以及

其中所述抛物线图形的下部顶点位于半导体熔体中。

18.根据权利要求12所述的半导体单晶的晶锭，

其中在所述已生长的半导体单晶的长度方向的0到1/2L区域中测定的电阻率比所述理论计算的电阻率增长0至15％。

19.根据权利要求12所述的半导体单晶的晶锭，

其中，在所述生长的半导体单晶的长度方向的1/2L到1L区域中测定的电阻率比所述理论计算的电阻率增长了0至40％。

20.根据权利要求12至19中的任一项所述的半导体单晶的晶锭，其中所述半导体单晶锭为Si、Ge、GaAs、InP、LN(LiNbO₃)、LT(LiTaO₃)、YAG(钇铝石榴石)、LBO(LiB₃O₅)或CLBO(CsLiB₆O₁₀)单晶锭。

21.一种使用权利要求12至19中的任一项限定的半导体单晶锭制造的半导体晶片。

22.根据权利要求21所述的半导体晶片，

其中所述半导体单晶锭为Si、Ge、GaAs、InP、LN(LiNbO₃)、LT(LiTaO₃)、YAG(钇铝石榴石)、LBO(LiB₃O₅)或CLBO(CsLiB₆O₁₀)单晶锭。

Images