LED显示模组的信号接口电路
技术领域
本发明涉及电子领域的LED显示屏控制技术,尤其涉及LED显示屏控制技术的信号接口技术。
背景技术
近年来,平板显示(FPD,Flat Panel Display)技术不断进步,如不断创新的发光二极管(LED,Light Emitting Diode),液晶显示器(LCD,Liquid CrystalDisplay),等离子显示器(PDP,Plasma Display Plasma Display)和有机发光二极管(OLED,OrganicLight-Emitting Diode)等显示技术频频出现在各媒体的头版,这其中LED表现尤为突出。LED之所以受到广泛重视并得到迅速发展,是因为它本身具有很多优点,例如:亮度高、工作电压低、功耗小、易于集成、驱动简单、寿命长、耐冲击且性能稳定,所以其发展前景极为广阔。目前正朝着更高亮度、更高耐气候性和发光密度、发光均匀性、全色化发展。由于LED显示屏具有上述的优点,使得它在大面积显示,特别在体育、广告、金融、展览、交通、机场等领域得到广泛的应用。
LED显示屏的技术范围主要包括半导体光电器件技术、电子电路技术、集成电路技术、信息图像处理技术、信息传输技术、计算机网络技术以及电子产品制造和电子产品安装工程相关技术。显示屏的控制系统包括了视频信号的切换、控制、转换和数字化处理、光纤或千兆网通讯、灰度的实现、LED驱动和LED显示模组的信号接入等诸多具体电路设计。
其中,在全彩LED显示模组的信号接口电路设计中,各路RGB数据和控制信号一般均采用并行传送模式,它需要多片CMOS 74HC245(或74HC244)作总线驱动器,动态扫描时还需要行译码器件(如74HC138)作行译码。例如在占空比为1/4,分辨率为16列×16行的RGB全彩色LED模组设计中,RGB数据有12位,控制信号有5位,在传输速率为20MHz时,需要3片74HC245,一片74HC138,并采用20P插座和20芯扁平电缆,来完成RGB数据和LED扫描信号的缓冲驱动、译码和传送。该并行传送模式传送的数据和控制信号多达17位,说明占用了较多FPGA的I/O资源,故成本较高,箱体布线亦显得很繁杂。面对现在LED显示屏系统日益复杂,实时性、可靠性和质量要求越来越高的发展趋势,有必要开发一种单条链路速度快、传输数据量大、抗干扰性好的串行信号接入电路。
发明内容
有鉴于此,本发明之目的在于提供一种LED显示模组的信号接口电路,它采用了传输数据数度快,传输数据量大、抗干扰性好的LVDS串行通讯标准,使得LVDS单条链路速度快,传输数据量大。
一种LED显示模组的信号接口电路,该电路主要包括第一、第二两个移位寄存器,第一、第二两个锁存器,一个译码和数据扩展器,一个LED移位时钟发生器,一个高速锁存信号发生器和一路差分时钟输入,两路差分数据输入,其中,一路差分时钟输入通过一差分接收单元进入第一、第二移位寄存器和高速锁存信号发生器,高速锁存信号发生器产生一个高速锁存信号进入第一、第二锁存器;一路差分数据通过一差分接收单元进入第一移位寄存器,在差分时钟输入作用下,移位产生RGB数据,该数据在高速锁存信号作用下,通过第锁存器锁存输出供LED模组用的RGB数据;另一路差分数据通过一差分接收单元进入第二移位寄存器,在差分时钟输入作用下,第二移位寄存器产生LED控制信号数据,分别进入第二锁存器、译码和数据扩展器、LED移位时钟发生器,其中的译码和数据扩展器产生LED行扫描信号同时输入到第二锁存器,第二锁存器在高速锁存信号作用下输出供LED模组用的行锁存、行关断和行扫描信号,LED移位时钟发生器产生LED模组所需移位时钟信号,以实现RGB数据的显示。
所述LED显示模组的信号接口电路还包括2选1选通器,当LED模组所需移位时钟频率≤15MHz时,第二路差分数据输入可悬空不用,只用第一路差分数据输入,并通过接到2选1选通器的数据选通信号DSET将第一移位寄存器的末位输出设为第二移位寄存器的数据输入。
所述LED显示模组的信号接口电路还包括2选1选通器,当该频率>15MHz时,第一、第二差分接收单元的LVDS数据输入均被采用,可通过接到2选1选通器的数据选通信号DSET将第二差分接收单元的数据输入信号设为第二移位寄存器的数据输入。
所述第一移位寄存器产生12位RGB数据,在锁存信号发生器产生的高速锁存信号作用下,所述第一锁存器锁存输出RD(3-0)、GD(3-0)、BD(3-0)12位RGB数据。
所述第二移位寄存器产生12位LED控制信号数据,其中2位信号作为第二锁存器的输入,6位信号作为译码和数据扩展器的输入,2位信号作为LED移位时钟发生器的输入,还有2位信号与WD(1-0)相接及通向LED移位时钟发生器。
所述译码和数据扩展器产生低4位行扫描输出信号和高4位行扫描信号,高4位行扫描信号在数据扩展选通输入HSET作用下,可改为4位数据扩展位输出;译码和数据扩展器的8位输出作为第二锁存器的输入。
所述第二锁存器在高速锁存信号作用下锁存输出1位LED行锁存信号,1位LED行关断信号,低4位LED行扫描信号,高4位LED行扫描信号或4位LED数据扩展位,高4位行扩展位用以支持8行扫描,4位LED数据扩展位用以支持虚拟像素显示。
所述LED移位时钟发生器产生一组四级LED显示模组所需的移位时钟信号,通过2位拨盘输入WD(1-0)或第二移位寄存器的两位输出,根据LED显示模组顺序选中一个对应的移位时钟信号,作为本LED显示模组所需的移位时钟SCLK,以实现RGB数据的定位显示。
所述第一、第二移位寄存器为12为移位寄存器,第一锁存器为12位锁存器,第二锁存器为10位锁存器,译码和数据扩展器为4~8行译码和数据扩展器。
所述LED显示模组的信号接口电路为44-Pin TQFP封装或48-Pin TQFP封装。
与现有技术相比,本发明的LED显示模组的信号接口电路通过引入一种具有LVDS接口的LED显示模组信号接口电路,它采用2~3条高速LVDS串行链路,利用芯片的内部资源完成LED显示模组的数据及控制信号的截取、驱动和译码,它仅需4~6根信号线和5~7P插座,即可实现LED显示模组全部数据和控制信号的缓冲驱动、译码和传送功能,同时支持虚拟像素显示、扫描或静态驱动。
附图说明
图1为本发明之较佳实施方式的44-Pin TQFP封装的LVDS信号接口电路管脚分配示意图;
图2为本发明之较佳实施方式的48-Pin TQFP封装的LVDS信号接口电路管脚分配示意图;
图3为本发明较佳实施方式的LED显示模组的LVDS信号接口电路内部逻辑框图。
具体实施方式
为使本发明之目的、技术方案、优点更加明确、清楚,以下结合具体实施方式、附图对本发明之技术方案作进一步详细的说明。
LVDS(Low Voltage Differential Signal)即低电压差分信号,LVDS接口又称RS644总线接口,是目前一种数据传输和接口技术。
最基本的LVDS器件包括LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成,电流通常为3.5mA。LVDS接收器具有很高的输入阻抗,因此驱动器输出的大部分电流都流过100Ω的匹配电阻,并在接收器的输入端产生大约350mV的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑“1”和逻辑“0”状态。
LVDS的应用模式可以有四种形式:1)单向点对点(point to point),这是典型的应用模式。2)双向点对点(bidirectional point to point),能通过一对双绞线实现双向的半双工通信。可以由标准的LVDS的驱动器和接收器构成;但更好的办法是采用总线LVDS驱动器,即BLVDS,这是为总线两端都接负载而设计的。3)多分支形式(multi drop),即一个驱动器连接多个接收器,当有相同的数据要传给多个负载时,可以采用这种应用形式。4)多点结构(multipoint),此时多点总线支持多个驱动器,也可以采用BLVDS驱动器,它可以提供双向的半双工通信,但是在任一时刻,只能有一个驱动器工作,因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合,选用不同的软件协议和硬件方案。
为本发明之较佳实施方式之LED显示模组的LVDS信号接口电路主要有两种,如图1所示,为本发明之较佳实施方式之LED显示模组的44-Pin TQFP封装的LVDS信号接口电路管脚分配示意图。如图2所示,为本发明之较佳实施方式之LED显示模组的48-Pin TQFP封装的LVDS信号接口电路管脚分配示意图。下面是对管脚的说明:
SD0+ 高速差分数据输入0+
SD0- 高速差分数据输入0-
SD1+ 高速差分数据输入1+
SD1- 高速差分数据输入1-
HCLK+ 高速时钟输入+
HCLK- 高速时钟输入-
WD(1-0) LED移位时钟选通输入
DSET SD1数据选通输入
HSET 数据扩展选通输入
RD(3-0) LED 4路红色数据串行输出
GD(3-0) LED 4路绿色数据串行输出
BD(3-0) LED 4路兰色数据串行输出
SCLK LED移位时钟输出
/LATCH LED行锁存信号输出
/EN LED关断信号输出
H(3-0) LED低4位行扫描信号输出
XD(3..0)/H(7-4)LED 4路扩展数据串行输出或高4位行扫描信号输出
VCL 芯片差分3.3V电源
VDD 芯片3.3V电源
GND 芯片地
NC 空脚
本发明较佳实施方式之LED显示模组的信号接口电路引入一种具有LVDS接口的LED显示模组信号接口电路,通过设置带有LVDS差分串行接口的专用芯片用于LED模组数据和控制信号的接入,它应用传输速率高达几百Mbps的LVDS差分通讯信号,仅需2~3对双绞线、一根地线和5~7P插座,即可实现LED显示模组间全部数据和控制信号的传送,并利用芯片的内部资源完成LED显示模组的数据及控制信号的截取、驱动和译码,同时支持虚拟像素显示、4-8行扫描或静态驱动。
目前,低成本的集成IC,其LVDS I/O数据输出速率可达几百Mbps,采用非5类双绞线可传15米,而本发明较佳实施方式中LVDS数据速率可高达360Mbps或以上。该LVDS信号接口电路支持多片总线连接方式,并采用10.00mm×10.00mm 44-Pin TQFP封装(如图1所示)或7.00mm×7.00mm 48-Pin微小型TQFP封装(如图2所示),有利于小间距LED和4层PCB板的设计。
本发明较佳实施方式之LED显示模组的LVDS信号接口电路内部逻辑框图可以参考图3,如图3所示,该LED显示模组的LVDS信号接口电路主要包括两个12位移位寄存器21、22,一个12位锁存器23、一个10位锁存器24,一个4~8行译码和数据扩展器25,一个2选1选通器26,一个LED移位时钟发生器27,一个高速锁存信号发生器28和三个差分接收单元29A、29B、29C。
LED显示模组的LVDS信号接口电路具有两路LVDS数据输入信号SD0±和SD1±,即通过差分接收单元29A、29C输入,但在实际应用中,可只用差分接收单元29A一路差分数据输入(SD0±)或差分接收单元29A、29C的两路差分数据输入(SD0±、SD1±),这取决于采用的LED移位时钟输出的频率。当该频率较低时(如频率≤15MHz)时,只用差分接收单元29A一路SD0±,可通过数据选通信号DSET输入到2选1选通器26,通过2选1选通器26将移位寄存器21的末位输出SD1设为移位寄存器22的数据输入,差分接收单元29C的SD1±悬空。当该频率较高时(如频率>15MHz),两路差分接收单元29A、29C的LVDS数据输入信号SD0±和SD1±均被采用,可通过数据选通信号DSET输入到2选1选通器26,通过2选1选通器26将差分接收单元29C的数据输入信号SD1±设为移位寄存器22的数据输入。
下述以两路LVDS数据输入为例进行LVDS信号接口电路的工作原理说明,但本领域的技术人员应当认识到,本发明的技术方案并不局限于此。
高速差分数据输入SD0±通过差分接收单元29A进入移位寄存器21,在LED移位时钟发生器27产生的高速移位时钟HCLK作用下,移位寄存器21产生12位RGB数据,再在高速锁存信号发生器28产生的高速锁存信号HLATCH作用下通过锁存器23锁存输出RD(3-0)、GD(3-0)、BD(3-0)12位RGB数据。高速差分数据输入SD1±通过差分接收单元29C进入移位寄存器22,在高速移位时钟HCLK作用下,产生12位LED控制信号数据,其中有2位信号作为10位锁存器24的输入,有6位信号作为4~8行译码和数据扩展器25的输入,有2位信号作为LED移位时钟发生器27的输入,还有2位信号与WD(1-0)相接,也通向LED移位时钟发生器27。4~8行译码和数据扩展器25产生低4位行扫描输出信号和高4位行扫描信号,高4位行扫描信号在数据扩展选通输入HSET作用下,可改为4位数据扩展位XD(3-0)输出。4~8行译码和数据扩展器25的8位输出作为10位锁存器24的输入。10位锁存器24在高速锁存信号HLATCH 作用下锁存输出1位LED行锁存信号/LATCH、1位LED行关断信号/EN、低4位LED行扫描信号H(3-0)、高4位LED行扫描信号H(7-4)或4位LED数据扩展位XD(3-0)。高4位行扩展位H(7-4)用以支持8行扫描,4位LED数据扩展位XD(3-0)用以支持虚拟像素显示。LED移位时钟发生器27产生一组四级LED模组恒流芯片所需的移位时钟信号,通过2位拨盘输入WD(1-0)或移位寄存器22的两位输出,根据LED模组顺序选中一个对应的移位时钟信号,作为本级LED模组恒流芯片所需的移位时钟SCLK,以实现RGB数据的定位显示。
上述较佳实施方式之LED显示模组通过引入的带有LVDS差分串行接口的专用芯片,由于输出与移位寄存器位相对应,故输出管脚的功能,除行扫描H(7-0)和移位时钟SCLK外,其余可由用户自行定义,只需按需安排串行数据流的顺序即可,这给PCB板的设计带来了灵活性。
而且,上述较佳实施方式的之LED显示模组的LVDS信号接口电路还具有如下的优点:
1.引入一种具有LVDS接口的LED显示模组信号接口电路,它采用2~3条高速LVDS串行链路,仅需4~6根信号线和5~7P插座,即可实现LED显示模组全部数据和控制信号的缓冲驱动、译码和传送功能。
2.LED移位时钟输出的频率较低时,只用一路LVDS数据输入,当频率较高时,可用两路LVDS数据输入。
3.利用芯片的内部资源完成LED显示模组的数据及控制信号的截取、驱动和译码,同时支持虚拟像素显示、4-8行扫描或静态驱动。
4.LVDS数据速率可高达360Mbps或以上,并支持总线连接功能。
5.输出管脚的功能,除行扫描H(7-0)和移位时钟SCLK外,可由用户自行定义。
6.采用10.00mm×10.00mm 44-Pin或7.00mm×7.00mm 48-Pin微小型TQFP封装,它大幅度减少了LED显示模组间信号连接线的数量,使LED箱体布线设计更简洁,成本降低。大幅度减少扫描控制板FPGA的I/O口输出,允许采用更小封装的FPGA或更简单的器件,进一步降低了成本。
虽然本发明已参照当前的较佳实施方式进行了描述,但本技术领域的普通技术人员应当认识到,上述较佳实施方式仅用来说明本发明,并非用来限定本发明的保护范围,任何在本发明的精神和原则范围之内,所做的任何修饰、等效替换、改进等,均应包含在本发明的权利保护范围之内。