CN100420007C - 半导体端电极结构及其制造方法 - Google Patents
半导体端电极结构及其制造方法 Download PDFInfo
- Publication number
- CN100420007C CN100420007C CNB2006100237525A CN200610023752A CN100420007C CN 100420007 C CN100420007 C CN 100420007C CN B2006100237525 A CNB2006100237525 A CN B2006100237525A CN 200610023752 A CN200610023752 A CN 200610023752A CN 100420007 C CN100420007 C CN 100420007C
- Authority
- CN
- China
- Prior art keywords
- electrode structure
- semiconductor end
- bond pad
- manufacture method
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体端电极结构，包括衬底，在衬底表面形成的接合盘；在衬底和接合盘表面形成的图形钝化层；在接合盘上形成的阻挡层；在阻挡层上形成的培植层；以及在培植层上形成的金凸块。本发明还提供了一种半导体端电极结构的制造方法，包括步骤：提供半导体衬底；在衬底表面淀积接合盘；在衬底和接合盘表面形成图形钝化层；在接合盘上形成阻挡层；在阻挡层上形成培植层；在培植层上电镀金和铊形成凸块；退火端电极。本发明的半导体端电极结构及其制造方法能够适当提高金凸块的硬度。
Description
技术领域
本发明涉及半导体器件制造技术，特别涉及微电子电路中用于低剖面带式载体封装(TCP)、薄膜芯片封装(COF)、玻璃纤维封装(COG)和倒装芯片(Flip Chip)的半导体端电极结构及其制造方法。
背景技术
随着半导体器件制造业的飞速发展，半导体器件已经具有深亚微米结构，半导体集成电路IC中包含巨大数量的半导体元件。在这种大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。半导体晶片上的微电子集成电路通常包括器件顶端和内部器件之间互连的底端的连接结构。随着芯片尺寸的减小和I/O端数的增加，电极尺寸和电极间距变得更小，IC端子接合间距可降低至30微米。传统的引线键合一方面会使芯片封装引线键合变得更加困难，另一方面也会使引线间的电磁干扰(Electro Magnetic Interference简称EMI)变得更大，影响芯片封装的电性能。为了使芯片封装获得更好的电性能并能增加I/O端数，需要一种新的封装形式，例如低剖面带式载体封装(TCP)、薄膜芯片封装(COF)、玻璃纤维封装(COG)和倒装芯片(Flip Chip)封装来满足高性能器件的封装。这种封装将芯片的粘贴和连接合二为一。连接是通过芯片上呈阵列分布的凸块(bump)与基板上的电极对准接合实现的。
为了实现多层结构芯片层与层之间、内部器件与外部器件之间的连接，凸块通常形成在半导体芯片周围的外部端子或有源区的预定区域阵列中形成的外部端子上。凸块材料一般为焊料如金(Au)、锡银合金(Sn-Ag)或类似的金属材料组成。当用金凸块(gold bump)作为端电极时，其一个重要的特性指标就是硬度。金凸块的硬度是由金凸块镀金层的成分和最终退火温度决定的。出于焊接性能的考虑，一般要求金凸块的金要有很高的纯度，所以金凸块的硬度通常较低，这对于TCP封装是比较理想的。但是对于COF和COG封装来说，由于基带的特性和很高的接合密度，较低的金凸块硬度会影响接合的质量和可靠性。因此，希望在不牺牲金凸块纯度的情况下，其硬度有所提高。现有技术在制备金凸块的工艺中，金凸块镀金工艺采用纯度很高的金镀覆形成金凸块，然后在高温条件下进行退火处理，在室温条件下从退火炉中取出，由于退火时间较长，金容易发生再结晶现象，金结晶体在室温退火冷却时不断生长形成大的结晶体，进而析出金结晶体，使得金凸块的金颗粒增大，进一步降低了金凸块的硬度。
发明内容
有鉴于此，本发明的目的在于提供一种能够提高金凸块硬度的半导体端电极结构及其制造方法，在提高金凸块硬度同时不牺牲金的纯度，以解决现有技术中金凸块硬度较低的问题。
为达到上述目的，本发明提供了一种半导体端电极结构，包括：
衬底；在衬底表面形成的接合盘；在衬底表面形成的图形钝化层；
在接合盘上形成的阻挡层；在阻挡层上形成的培植层；以及
在培植层上形成的金凸块，所述金凸块由金和铊组成，其中，金的含量为99.99％，铊的含量为18-28ppm。
所述金凸块的高度为10-20μm。
所述阻挡层由钛-钨合金组成。
所述阻挡层的厚度为3000-5000
所述图形钝化层覆盖接合盘的边缘部分，那么金凸块的顶端为非平面结构。
或者所述图形钝化层与接合盘相连，所述接合盘和图形钝化层构成平面，那么金凸块的顶端为平面结构。
所述图形钝化层由氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯并聚丁烯或它们的混合物组成。
所述培植层由金组成，其厚度为1000
-1500
所述接合盘由铝或者铝合金或者铜或者铜合金组成。
相应地，本发明还提供了一种半导体端电极结构的制造方法，包括：
提供半导体衬底；
在衬底表面淀积接合盘；
在衬底表面形成图形钝化层；
在接合盘上形成阻挡层；
在阻挡层上形成培植层；
在培植层上电镀形成含微量铊的金凸块，所述金凸块中金的含量为99.99％，铊的含量为18-28ppm；
在退火炉中对端电极进行退火，对端电极进行退火的温度为220℃-260℃，时间为10-15分钟；
冷却并停止退火，停止退火时的温度为100-150℃。
由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：
(1)本发明的半导体端电极结构及其制造方法能够提高金凸块的稳定态硬度，在提高金凸块硬度同时不牺牲金的纯度。首先，由于本发明的端电极结构制造方法中采用相对较高的温度停止退火，代替在室温条件下停止退火，由于退火时间缩短，使得在退火过程中金的结晶体的再生长受到限制，从而在退火过程中控制了金晶体的析出，使金凸块的硬度有所提高；
(2)在电镀金凸块的过程中加入了微量的金属铊，并将其浓度控制在18-28ppm范围内，这一措施一方面能够进一步提高金凸块的硬度，另一方面，铊元素搀杂在镀金层中不但能够提高金凸块的亮度，而且能够提高金凸块的抗氧化能力；
(3)在接合盘上形成由钛-钨合金组成的阻挡层，在阻挡层上再形成由金组成的培植层，在培植层上电镀金和铊形成金凸块。这种结构一方面使得在金凸块和接合盘之间有一个过渡层，在加热或焊接时产生的热应力不会直接作用在接合盘上而是通过培植层进行缓冲，将热应力吸收，从而使金凸块和接合盘之间的接合不会因热应力而造成断裂或剥离。另一方面由于阻挡层的存在，可以阻挡电镀过程的铊元素扩散到接合盘中，保证了铊元素在金凸块中的均匀分布，有利于进一步提高金凸块的硬度。
附图说明
图1为本发明半导体端电极结构的一个实施例的示意图；
图2为本发明半导体端电极结构的另一个实施例的示意图；
图3为本发明半导体端电极结构制造方法的流程图；
图4为说明本发明半导体端电极结构制造方法中加热至退火的温度曲线图；
图5为本发明半导体端电极结构的制造方法在退火后的端电极结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
本发明的半导体端电极结构及其制造方法在提高金凸块硬度同时不牺牲金的纯度。本发明优选的实施例利用145℃的温度下停止退火代替在室温条件下退火，在电镀金凸块的过程中加入了微量的金属铊，并将其浓度控制在18-28ppm范围内，在接合盘上形成由钛-钨合金组成的阻挡层，在阻挡层上再形成由金组成的培植层，在培植层上电镀含有极微量铊的金凸块。
图1为本发明半导体端电极结构的一个实施例的示意图。如图1所示，本发明一个实施例的半导体端电极结构包括衬底100；在衬底100表面形成的接合盘110；在接合盘110上形成的阻挡层130；在阻挡层130上形成的培植层140以及在培植层140上形成的金凸块150。在衬底100表面还具有图形钝化层120，图形钝化层120仅仅覆盖接合盘110的边缘部分，而将接合盘110的中间部分暴露出来。阻挡层130同时覆盖接合盘110和一小部分图形钝化层120，图形钝化层120被阻挡层130覆盖的部分的长度约为3-7μm。在阻挡层130上的培植层140也覆盖图形钝化层120，从垂直方向上看图形钝化层120被培植层140覆盖的长度约为3-7μm。在培植层140上形成的金凸块150从垂直方向上看覆盖图形钝化层120的长度约为3-7μm。由于图形钝化层120覆盖接合盘110的边缘部分，图形钝化层120和接合盘110不在同一平面，阻挡层130和培植层140又都覆盖接合盘110和一小部分图形钝化层120，因此，这样在阻挡层130和培植层140上面电镀形成的金凸块150的顶端就为非平面结构。金凸块150由金(Au)和铊(Tl)元素的混合物组成，其中金的含量为99.99％，铊的含量优选为18-28ppm。金凸块150的高度控制在10-20μm范围内。阻挡层130是由钛和钨合金组成，其重量成分比为10∶90。阻挡层130的作用是为了防止金凸块150中的铊在电镀过程中扩散到接合盘110。钛-钨合金层的厚度优选为3000-5000
优选地，图形钝化层120由氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯并聚丁烯等介电材料或它们的混合物组成。培植层140由金组成，其主要作用是提供电镀金凸块时的电极通路，并吸收金凸块150和接合盘110之间因加热产生的应力。其厚度优选为1000-1500
接合盘的焊盘材料由铝或者铝合金组成，或者由铜或者铜合金组成。
图2为本发明半导体端电极结构的另一个实施例的示意图。如图2所示，在本发明半导体端电极结构的另一个实施例中的图形钝化层120和接合盘110相连，而没有覆盖接合盘110，接合盘110和图形钝化层120在同一平面。阻挡层130和图1所示的端电极结构同时覆盖接合盘110和一小部分图形钝化层120，图形钝化层120被阻挡层130覆盖的部分的长度约为3-7μm。在阻挡层130上的培植层140也覆盖图形钝化层120，从垂直方向上看图形钝化层120被培植层140覆盖的长度约为3-7μm。在培植层140上形成的金凸块150从垂直方向上看覆盖图形钝化层120的长度约为3-7μm。因此，这样在阻挡层130和培植层140上面电镀形成的金凸块150的顶端就为平面结构。从图2可以看出，在接合盘110的尺寸和其它各层特征参数相同的情况下，本实施例中的金凸块150相比图1所示实施例中的金凸块150要大且顶端为平面。
图3为本发明半导体端电极结构制造方法的流程图。如图3所示，本发明半导体端电极结构制造方法首先在反应室内提供半导体衬底100(步骤301)；然后在衬底100上利用CVD等工艺淀积一层接合盘110(步骤302)；接着在衬底100和接合盘110表面形成图形钝化层120(步骤303)。图形钝化层120和接合盘110的位置关系包括两种情况，一种是图形钝化层120仅仅覆盖接合盘110的边缘部分，而将接合盘110的中间部分暴露出来，另一种情况是图形钝化层120与接合盘110相连，而没有覆盖接合盘110。在接下来的工艺步骤中，在接合盘110上形成阻挡层130(步骤304)；阻挡层130是由钛和钨合金组成，其重量成分比为10∶90，厚度优选为3000-5000
在阻挡层130上形成厚度为1000-1500
的培植层140(步骤305)；利用光刻、电镀、刻蚀等工艺在培植层140上形成金凸块150(步骤306)。在步骤306中电镀金凸块的同时，在金电镀液中加入微量的金属铊(thallium)，并将其含量控制在18-28ppm的范围内。其目的在于进一步提高金凸块的硬度，而且铊元素搀杂在镀金层中不但能够提高金凸块的亮度，而且能够提高金凸块的抗氧化能力。然后对端电极进行退火处理(步骤307)，在此过程中，在退火炉的温度加热至145℃左右时，将端电极放入充有氮气的退火炉中，接着将退火温度加热到220℃至260℃，持续时间大约为10分钟。然后冷却并在145℃左右停止退火，将端电极取出。总退火时间控制在55分钟范围内，从开时放入退火炉到从退火炉中取出。采用145℃左右放入和取出的退火温度控制代替在室温条件下退火，主要考虑到在低于145℃左右的温度下，金的再结晶会逐渐加快，结晶体的尺寸也越来越大，析出的金的结晶体会逐渐增多，其结果是降低了金凸块的硬度。在145℃左右停止退火使得在退火过程中金结晶体的再生长受到限制，从而在退火过程中控制了金晶体的析出，使金凸块的硬度有所提高。另一方面，在220℃至260℃的条件下，金属铊和金能够处于良好的液态混合状态，在温度为145℃停止退火时，金属铊和金同时进入固体状态，且金属铊在金中的分布均匀。
图4为说明本发明半导体端电极结构制造方法加热至退火的温度曲线图，进一步说明对端电极的热处理过程。如图4所示，横轴410代表时间，每一间隔为10分钟。纵轴420代表温度，每一间隔为50℃。曲线图内，430代表加温段，440代表最高温度时间段，450代表降温段，460代表退火过程的热处理区间。在步骤307中，充有氮气的退火炉的温度从室温升至145℃左右时，将端电极放入退火炉中，接着将退火温度加热到220℃至260℃，持续时间约为10分钟。然后进入降温段，当退火炉的温度将至145℃左右停止退火，将端电极取出。总退火时间控制在55分钟范围内，从开时放入退火炉到从退火炉中取出。
图5为本发明半导体端电极结构的制造方法在退火后的端电极结构示意图。如前所述，电镀形成的金凸块的硬度与端电极的退火温度有很大关系，同时和金凸块的金的纯度有关。经测试，在高温260-300℃左右进行退火，在室温条件下取出的金凸块稳定态的维氏硬度为50±15HV。如图5所示，本发明半导体端电极结构制造方法由于提高了停止退火的温度并在金凸块150中加入了微量的金属铊，退火后的金凸块150的维氏硬度达到了60±10HV。图5中将金凸块150的颜色加深来表示硬度的变化。此外，通过控制退火温度和调节金属铊的含量能够进一步调整金凸块150的硬度，从而达到了控制金凸块150硬度的目的。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (25)
1. 一种半导体端电极结构，包括：
衬底；
在衬底表面形成的接合盘；
在衬底表面形成的图形钝化层；
在接合盘上形成的阻挡层；
在阻挡层上形成的培植层；以及
在培植层上形成的金凸块，所述金凸块由金和铊组成，其中，金的含量为99.99％，铊的含量为18-28ppm。
2. 如权利要求1所述的半导体端电极结构，其特征在于：所述金凸块的高度为10-20μm。
3. 如权利要求1所述的半导体端电极结构，其特征在于：所述阻挡层由钛-钨合金组成。
4. 如权利要求3所述的半导体端电极结构，其特征在于：所述阻挡层的厚度为
5. 如权利要求1所述的半导体端电极结构，其特征在于：所述图形钝化层覆盖接合盘的边缘部分。
6. 如权利要求1所述的半导体端电极结构，其特征在于：所述图形钝化层与接合盘相连。
7. 如权利要求5或6所述的半导体端电极结构，其特征在于：所述图形钝化层由氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯并聚丁烯或它们的混合物组成。
8. 如权利要求1所述的半导体端电极结构，其特征在于：所述培植层由金组成，其厚度为
9. 如权利要求1所述的半导体端电极结构，其特征在于：所述接合盘由铝或者铝合金或者铜或者铜合金组成。
10. 如权利要求5所述的半导体端电极结构，其特征在于：所述金凸块的顶端为非平面结构。
11. 如权利要求6所述的半导体端电极结构，其特征在于：所述接合盘和图形钝化层构成平面。
12. 如权利要求11所述的半导体端电极结构，其特征在于：所述金凸块的顶端为平面结构。
13. 一种半导体端电极结构的制造方法，包括：
提供半导体衬底；
在衬底表面淀积接合盘；
在衬底表面形成图形钝化层；
在接合盘上形成阻挡层；
在阻挡层上形成培植层；
在培植层上电镀形成含微量铊的金凸块，所述金凸块中金的含量为99.99％，铊的含量为18-28ppm；
在退火炉中对端电极进行退火，对端电极进行退火的温度为220℃-260℃，时间为10-15分钟；
冷却并停止退火，停止退火时的温度为100-150℃。
14. 如权利要求13所述的半导体端电极结构的制造方法，其特征在于：所述金凸块的高度为10-20μm。
15. 如权利要求13所述的半导体端电极结构的制造方法，其特征在于：所述阻挡层由钛-钨合金组成。
16. 如权利要求13所述的半导体端电极结构的制造方法，其特征在于：所述阻挡层的厚度为
17. 如权利要求13所述的半导体端电极结构的制造方法，其特征在于：所述图形钝化层覆盖接合盘的边缘部分。
18. 如权利要求13所述的半导体端电极结构的制造方法，其特征在于：所述图形钝化层与接合盘相连。
19. 如权利要求17或18所述的半导体端电极结构的制造方法，其特征在于：所述图形钝化层由氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯并聚丁烯或它们的混合物组成。
20. 如权利要求13所述的半导体端电极结构的制造方法，其特征在于：所述培植层由金组成，其厚度为
21. 如权利要求13所述的半导体端电极结构的制造方法，其特征在于：所述接合盘由铝或者铝合金或者铜或者铜合金组成。
22. 如权利要求17所述的半导体端电极结构的制造方法，其特征在于：所述金凸块的顶端为非平面结构。
23. 如权利要求18所述的半导体端电极结构的制造方法，其特征在于：所述接合盘和图形钝化层构成平面。
24. 如权利要求23所述的半导体端电极结构的制造方法，其特征在于：所述金凸块的顶端为平面结构。
25. 如权利要求15所述的半导体端电极结构的制造方法，其特征在于：所述钛-钨合金的重量成分比为10∶90。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100237525A CN100420007C (zh) | 2006-02-06 | 2006-02-06 | 半导体端电极结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100237525A CN100420007C (zh) | 2006-02-06 | 2006-02-06 | 半导体端电极结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101017803A CN101017803A (zh) | 2007-08-15 |
| CN100420007C true CN100420007C (zh) | 2008-09-17 |
Family
ID=38726689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100237525A Expired - Fee Related CN100420007C (zh) | 2006-02-06 | 2006-02-06 | 半导体端电极结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100420007C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5442400B2 (ja) * | 2009-11-13 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP6242954B1 (ja) | 2016-07-11 | 2017-12-06 | 浜松ホトニクス株式会社 | 放射線検出器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298459A (en) * | 1988-11-21 | 1994-03-29 | Seiko Epson Corporation | Method of manufacturing semiconductor device terminal having a gold bump electrode |
| US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
| CN1355555A (zh) * | 2000-11-28 | 2002-06-26 | 中国科学院微电子中心 | 半导体芯片焊料凸点加工方法 |
| CN1437238A (zh) * | 2002-02-04 | 2003-08-20 | 利弘科技股份有限公司 | 平顶金凸块的制程方法 |
| JP2003282614A (ja) * | 2002-03-20 | 2003-10-03 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2006
- 2006-02-06 CN CNB2006100237525A patent/CN100420007C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298459A (en) * | 1988-11-21 | 1994-03-29 | Seiko Epson Corporation | Method of manufacturing semiconductor device terminal having a gold bump electrode |
| US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
| CN1355555A (zh) * | 2000-11-28 | 2002-06-26 | 中国科学院微电子中心 | 半导体芯片焊料凸点加工方法 |
| CN1437238A (zh) * | 2002-02-04 | 2003-08-20 | 利弘科技股份有限公司 | 平顶金凸块的制程方法 |
| JP2003282614A (ja) * | 2002-03-20 | 2003-10-03 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101017803A (zh) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0678908B1 (en) | Low temperature ternary C4 method | |
| TWI302356B (zh) | ||
| US5907187A (en) | Electronic component and electronic component connecting structure | |
| JP3866503B2 (ja) | 半導体装置 | |
| US6784539B2 (en) | Thermally enhanced semiconductor chip having integrated bonds over active circuits | |
| US20050153523A1 (en) | Method for compensating for CTE mismatch using phase change lead-free super plastic solders | |
| JP3690278B2 (ja) | 複合材料及びその用途 | |
| TWI430377B (zh) | 用於減緩介金屬化合物成長之方法 | |
| US6740823B2 (en) | Solder bonding method, and electronic device and process for fabricating the same | |
| US20050029675A1 (en) | Tin/indium lead-free solders for low stress chip attachment | |
| TW201336031A (zh) | 半導體封裝件及其製法 | |
| CN100420007C (zh) | 半导体端电极结构及其制造方法 | |
| TWI484604B (zh) | 金屬熱界面材料以及含該材料的構裝半導體 | |
| CN1123924C (zh) | 芯片焊接焊料 | |
| JPS6379926A (ja) | ボンデイングワイヤ | |
| Ting et al. | Controlled collapse reflow for Josephson chip bonding | |
| US20040096688A1 (en) | Lead-free joining material and joining method using the same | |
| JP4277582B2 (ja) | 半導体装置 | |
| CN105161476B (zh) | 一种用于细间距ic封装的键合铜丝及其制造方法 | |
| JPS63168031A (ja) | 半導体装置 | |
| US11817417B2 (en) | Semiconductor device and method for fabricating a semiconductor device | |
| JPH0831966A (ja) | 半導体集積回路装置 | |
| JPS5787144A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| TWI244714B (en) | Method for reducing size of solder ball in semiconductor device | |
| JP3736251B2 (ja) | 複合材料とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111109 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080917 Termination date: 20190206 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |