CN100428104C - 多点曲率补偿的带隙基准电压源 - Google Patents
多点曲率补偿的带隙基准电压源 Download PDFInfo
- Publication number
- CN100428104C CN100428104C CNB2006101142823A CN200610114282A CN100428104C CN 100428104 C CN100428104 C CN 100428104C CN B2006101142823 A CNB2006101142823 A CN B2006101142823A CN 200610114282 A CN200610114282 A CN 200610114282A CN 100428104 C CN100428104 C CN 100428104C
- Authority
- CN
- China
- Prior art keywords
- pipe
- triode
- drain electrode
- links
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002347 injection Methods 0.000 claims abstract description 6
- 239000007924 injection Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明属于带隙基准电压源领域,其特征在于在现有带隙基准电压源的基础上,增加了两条电流支路,分别为两个三极管的集电极注入电流和取出电流,从而改变了注入两个三极管电流的温度特性,从而改变了输出基准电压源的温度特性,达到了在整个工作范围内找到三个基准电压的局部极值点,使输出电压基准对温度的一阶导数在这些点为零,从而比普通一阶补偿基准电压源的温度特性有了很大的提高。
Description
技术领域
“多点曲率补偿的带隙基准电压源”直接应用的技术领域是对基准电压有较高精度要求的场合。所提出电路是一类可以提供较低温度系数基准电压的带隙基准电压源。
背景技术
基准电压源(Voltage Reference)通常是指在电路中做电压基准的精确、稳定的电压源。随着集成电路规模的不断增大,尤其是系统集成技术(SOC)的发展,基准电压源成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。
在大量集成电路和电路单元,如数模转换器(DAC)、模数转换器(ADC)、线性稳压器和开关稳压器中,都需要精密而稳定的电压基准。在精密测量仪器仪表,例如电压表、欧姆表、电流表等,以及广泛应用的数字通信系统中都需要把基准电压源用作系统测量和校准的基准。基准电压源在模拟集成电路中占有很重要的地位,它直接影响着电子系统的性能和精度。
温度系数TC(Temperature Coefficient)是衡量基准电压源性能的一个重要指标,它反映了基准电压源在整个工作温度范围[TMIN,TMAX]内输出基准电压的最大值VMAX与最小值VMIN相对于常温下输出基准电压Vnominal的变化,其单位一般为ppm/℃,表示式为:
由上式可知,如果输出电压随温度的上升而增加,则它具有正的温度系数,反之则具有负的温度系数。
带隙基准源(Bandgap Voltage Reference)的基本设计思路是:利用三极管发射结电压VBE具有的负温度系数和不同电流密度下三极管Q1和Q2发射结电压之差ΔVBE具有的正温度系数进行线形叠加,从而得到近似的零温度系数的基准电压。图1是这种设计思路的图示。图中,具有不同电流密度的三极管Q1和Q2的发射结电压之差ΔVBE(T)的表示式为:
上式中,k是波尔兹曼常数,T是绝对温度,q是电子的电荷,I1和I2是三极管Q1和Q2各自的集电极电流,IS1和IS2是它们各自的饱和电流,是与三极管面积成正比的量。另一方面,三极管发射结电压VBE与温度的关系(见文献Y.P.Tsividis,“Accurate Analysis of TemperatureEffects in Ic-VBE Characteristics with Application to Bandgap Reference Sources,”IEEE Journal ofSolid-State Circuits,vol.SC-15,no.6,pp.1076-1084,Dec.1980.)可表示为
上式中,VG0r是半导体材料从参考温度Tr外推到绝对零度时得到的带隙基准电压,上述文献中给出,对于半导体硅材料,其典型值是1.20595V;VBE(Tr)是温度Tr时三极管的VBE;η是与工艺相关的常数,其典型值是2.405;Ic是集电极电流;Ic(Tr)是温度Tr时的集电极电流。因此输出基准电压的表示式为:
普通一阶温度补偿基准电压源的原理,就是选择适当的M,使ΔVBE(T)可以补偿VBE里的温度的一阶项,但仍然会保留温度的高阶项,从而造成误差。
普通一阶补偿的基准电压源的典型结构如图2所示。设图中所有的PMOS管尺寸相同,三极管Q2的面积分别是Q1和Q3的N倍,电阻R2的大小是R1的M倍,注入三极管Q1、Q2和Q3的电流分别为I1、I2和I3,则I1=I2=I3=IPTAT。负反馈保证了运放的两个输入端X和Y电压相等,因此电阻R1上的电压表示为
电流IPTAT表示为
输出基准电压VREF表示为
VREF(T)=VBE,Q3(T)+IPTAT·R2=VBE,Q3(T)+M·VTln N
普通的一阶温度补偿的带隙基准源,温度系数通常可以做到20~60ppm/℃,而在某些高精度要求的场合,如高分辨率的DAC和ADC,就必须采用高阶温度补偿,以进一步降低带隙基准源的温度系数。目前出现的高阶补偿技术主要包括二阶曲率补偿、指数曲率补偿、线形化VBE方法、分段线性补偿和利用不同材料电阻温度特性进行曲率校正的方法。其中,二阶曲率补偿(见文献B.S.Song and P.R.Gray,“A Precision Curvature-Compensated CMOSBandgap Reference,”IEEE Journal of Solid-State Circuits,vol.SC-18,no.6,pp.634-643,Dec.1983.)是用复杂的电路产生温度的二阶项PTAT2,从而消除VBE在Tr下做泰勒展开时的二阶项;指数曲率补偿(见文献I.Lee,G.Kim and W.Kim,“Exponential Curvature-CompensatedBiCMOS Bandgap Reference,”IEEE Journal of Solid-State Circuits,vol.29,no.11,pp.1396-1403,Nov.1994.)是通过叠加一个温度的指数函数,进而消除或者减小VBE在Tr下展开时二阶项乃至更高阶项;而利用不同材料电阻温度特性进行曲率校正的方法(见文献K.N.Leung,P.K.T.Mok,C.Y.Leung,“A 2-V 23-uA 5.3-ppm/℃ Curvature-Compensated CMOS Bandgap VoltageReference,”IEEE Journal of Solid-State Circuits,vol.38,no.3,pp.561-564,Mar.2003.),则是着眼于选定的参考温度Tr,将包含电阻温度特性和VBE的输出电压表示式进行复杂的泰勒展开,希望可以消除或者减小其中的二阶项。可见,这些方法的本质都是对三极管发射结电压VBE(T)在整个温度范围内的某一个参考温度点Tr的泰勒展开的高阶项进行补偿,它们往往在不同程度上具有电路复杂、占用面积较大、制造工序增多的缺点。吴国平等在2005年发表的文章(见文献吴国平,黄年亚,刘桂芝,一种二阶曲率补偿带隙基准的研究,电子器件,2005年第28卷第3期)中提出了一种新的二阶曲率补偿电路(见图3),但他没能从理论上详细阐述该电路的工作原理,也没能发掘出该电路的本质特征,并且此电路只提供一条支路电流,因而补偿效果也不如本发明。
发明内容
本发明的目的是在现有的带隙基准电压源的曲率补偿技术之外寻找一种可以提高输出基准电压精度、降低其温度系数的新思路,并给出一种实用电路。相比于传统的曲率补偿技术,新的电路可以提供具有较低温度系数的基准电压,并且电路结构更简单,占用芯片面积更小。
本发明的特征在于,该带隙基准电压源含有:
一阶补偿带隙基准电压源,包括:
PMOS管(P4),该(P4)管的衬底和源极相连后接电源,漏极(X)接三极管(Q1)的发射极,该(Q1)管的集电极和基极都接地;
PMOS管(P5),该(P5)管的衬底和源极相连后接电源,漏极(Y)经电阻(R1)后接三极管(Q2)的发射极,该(Q2)管的集电极和基极都接地;
PMOS管(P6),该(P6)管的衬底和源极相连后接电源,漏极为输出端(VREF),该(VREF)端经电阻(R2)后接三极管(Q3)的发射极,该(Q3)管的集电极和基极都接地;
运算放大器(A),正输入端接所述PMOS管(P4)的漏极(X),负输入端接所述PMOS管(P5)的漏极(Y);
向所述三极管(Q1)注入电流(Ia)的电流支路,包括:
PMOS管(P2),该(P2)管的衬底和源极相连后接电源,栅极和所述(P4)管、(P5)管以及(P6)管的栅极相连,而该(P2)管的漏极经电阻(R3)后接地;
PMOS管(P1),该(P1)管的栅极和所述(P2)管的漏极相连,而该(P1)管的衬底和源极相连后接电源,漏极接所述三极管(Q1)的集电极;
向所述三极管(Q2)注入电流(Ib)的电流支路,包括:
PMOS管(P3),该(P3)管的衬底和源极相连后接电源,栅极和所述(P2)管的栅极以及运算放大算器(A)的输出端相连,而该(P3)管的漏极经电阻(R4)后接地;
NMOS管(N1),该(N1)管的栅极和所述(P3)管的漏极相连,而该(N1)管的衬底和源极相连后接地,漏极接所述(Q2)管的发射极。
其中,所有PMOS管的尺寸相同,三极管(Q2)的面积分别是三极管(Q1)、三极管(Q3)的N倍,电阻(R2)的大小是电阻(R1)的M倍,M和N可根据实际使用工艺简单确定。
普通一阶补偿和传统高阶补偿的带隙基准电压源多基于泰勒展开,希望在一个较大温度范围内的一个参考温度点Tr下,基准输出电压对温度的一阶导数乃至二阶导数为零。但由于泰勒展开的自身缺陷,它只能保证展开点Tr很小的邻域范围内的高精度,而随着T离Tr越来越远,其误差也越来越大;在一般的电路应用中,需要关注的温度范围往往高达上百度,而电路实现时,对泰勒展开的补偿往往却只能达到二阶项,因此在远离参考温度点Tr的其它温度下的基准输出仍有较大的误差。本发明通过适当的设计电路,使得基准输出电压在整个温度范围内出现多个局部极值,即一阶导数的零点,从而得到的输出温度曲线更加平缓,精度也大大提高。
本发明的有益效果是:与传统的高阶曲率补偿带隙基准电压源相比较,本发明提出的电路在相同的仿真条件下,输出基准电压的温度系数相当甚至更低,而电路结构非常简单,只比普通一阶补偿带隙基准电压源多使用了四个晶体管和两个电阻。
附图说明
图1.普通一阶补偿带隙基准电压源的工作原理:具有负温度系数的三极管发射结电压VBE与具有正温度系数的VT=kT/q线性叠加,从而得到近似与温度无关的基准电压输出;
图2.普通一阶补偿带隙基准电压源的典型电路结构;
图3.一款带二阶曲率补偿的带隙基准电压源;
图4.多点曲率补偿的带隙基准电压源的电路结构图:是在普通一阶补偿带隙基准电压源电路结构的基础上增加两条电流支路,通过向三极管注入与温度有一定函数关系的电流,来改变输出基准电压的温度特性;
图5.采用多点曲率补偿前后的带隙基准电压源的温度特性,补偿后输出基准电压的温度系数大大减小,性能有极大提高(曲线a:补偿前,曲线b:补偿后)。
具体实施方式
本发明解决其技术问题的技术方案是:本发明提出的多点曲率补偿的带隙基准电压源,如图4所示。多点曲率补偿的带隙基准电压源是在普通一阶补偿的基准电压源电路结构的基础上,增加部分电路(N1,P1,P2,P3,R3和R4),进而得到了温度特性更加优异的输出基准电压。
图4中电流Ia和Ib分别由两个工作在亚阈值区的MOS管产生。其中PMOS管P1的作用是给三极管Q1的发射极注入电流,而NMOS管N1的作用是从三极管Q2的发射极取电流。仍然设图中所有的PMOS管尺寸相同,三极管Q2的面积分别是Q1和Q3的N倍,电阻R2的大小是R1的M倍,注入三极管Q1、Q2和Q3的电流分别为I1、I2和I3,忽略沟道长度调制效应和电阻的热效应,有
I1=IPTAT+Ia,I2=IPTAT-Ib,I3=IPTAT
负反馈保证了运放的两个输入端X和Y电压相等,由于电流Ia和Ib都由工作在亚阈值区的MOS管产生,其值很小,因此有I1≈I2,此时PTAT电流的大小为
根据前述的输出基准电压表示式,有
所谓“多点曲率补偿”,就是要在整个工作温度范围内,找到多个温度点,使输出基准电压对温度的一阶导数在这些点下为零。对VREF求一阶导数,有
注意到电流I1和I2包含了Ia和Ib的部分,不妨假设它们各具有以下多项式展开的形式:
Ia=a0+a1T+a2T2+a3T3+o(T4)
Ib=b0+b1T+b2T2+b3T3+o(T4)
并且,
|Ia|<<|IPTAT|,|Ib|<<|IPTAT|
则它们对温度的一阶导数可以写成
令
则
如果可以构造合适的ai和bi(i=1,2,3),使在整个工作温度范围内找到至少三个点T1<Tr<T3,并且f(T1)=f(Tr)=f(T3)=0,就实现了“多点曲率补偿”。令
首先,要使f(Tr)=0,只需满足
上式实际是退回到普通一阶补偿带隙基准电压源的情况。在参考温度Tr和制造工艺已经确定,即VG0r、VBE(Tr)和η已知的情况下,可在下列限定条件下任意选择M和N;而从版图设计的角度考虑,可取N=8,同时确定相应的M值。
和
上式给出了参数ai和bi(I=1,2,3)需要满足的一个限定条件。
再考虑ai和bi(I=1,2,3)需满足的另两个条件,对于选定的T1<Tr<T3,只需满足 和 即
对于给定的工艺和已经确定的M和N,联合(*)和(**)两式,就可以找到合适的ai和bi(i=1,2,3)。
以上论证了“多点曲率补偿”电路的存在性。在实际设计中,通过电路模拟软件可以准确地确定电路中晶体管的尺寸。采用ST公司0.18μm CMOS工艺进行仿真验证,在工作电压为3.3V,温度范围为-45~120℃的情况下,得到仿真结果如图5。未补偿前基准电压源在整个工作温度范围内输出电压最大值与最小值之差约为1.6mV,而补偿后仅为200μV,温度系数仅为1ppm/℃,温度特性得到了极大的改善。
本发明的必要技术特征是:首先,本发明采用“多点补偿”的方法,不再将目光局限在一个较大工作温度范围内的单一的温度点,仅对输出基准电压在这一点的曲率进行补偿,而是在整个工作温度范围内寻找多个输出基准电压的局部极值点,通过使输出曲线平滑的方法减小输出基准电压在工作温度范围内变化大小,这是不同于以往任何一种带隙基准电压源曲率补偿技术的新思路;其次,本发明所给出的实用电路,通过增加两条电流支路,改变了注入三极管的电流的温度特性,从而改变了输出基准电压的温度特性,达到了在整个工作温度范围内找到三个输出基准电压的局部极值点的效果,仿真证明此电路较普通一阶补偿基准电压源的温度特性有了很大的提高。
Claims (1)
1.多点曲率补偿的带隙基准电压源,其特征在于,该带隙基准电压源含有:
一阶补偿带隙基准电压源,包括:
PMOS管P4,该P4管的衬底和源极相连后接电源,漏极X接三极管Q1的发射极,该Q1管的集电极和基极都接地;
PMOS管P5,该P5管的衬底和源极相连后接电源,漏极Y经电阻R1后接三极管Q2的发射极,该Q2管的集电极和基极都接地;
PMOS管P6,该P6管的衬底和源极相连后接电源,漏极为输出端VREF,该VREF端经电阻R2后接三极管Q3的发射极,该Q3管的集电极和基极都接地;
运算放大器A,正输入端接所述PMOS管P4的漏极X,负输入端接所述PMOS管P5的漏极Y;
向所述三极管Q1注入电流Ia的电流支路,包括:
PMOS管P2,该P2管的衬底和源极相连后接电源,栅极和所述P4管、P5管以及P6管的栅极相连,而该P2管的漏极经电阻R3后接地;
PMOS管P1,该P1管的栅极和所述P2管的漏极相连,而该P1管的衬底和源极相连后接电源,漏极接所述三极管Q1的集电极;
向所述三极管Q2注入电流Ib的电流支路,包括:
PMOS管P3,该P3管的衬底和源极相连后接电源,栅极和所述P2管的栅极以及运算放大算器A的输出端相连,而该P3管的漏极经电阻R4后接地;
NMOS管N1,该N1管的栅极和所述P3管的漏极相连,而该N1管的衬底和源极相连后接地,漏极接所述Q2管的发射极;
其中,所有PMOS管的尺寸相同,三极管Q2的面积分别是三极管Q1、三极管Q3的N倍,电阻R2的大小是电阻R1的M倍,其中,N=8,M值由下式确定:
上式中,VG0r是半导体材料从参考温度Tr外推到绝对零度时得到的带隙基准电压,对于硅材料,其值是1.20595V,VBE(Tr)是温度Tr时测得的三极管的发射结电压VBE,η是设定值,其值是2.405,q是电子的电荷,k是波尔兹曼常数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101142823A CN100428104C (zh) | 2006-11-03 | 2006-11-03 | 多点曲率补偿的带隙基准电压源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101142823A CN100428104C (zh) | 2006-11-03 | 2006-11-03 | 多点曲率补偿的带隙基准电压源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1952829A CN1952829A (zh) | 2007-04-25 |
CN100428104C true CN100428104C (zh) | 2008-10-22 |
Family
ID=38059198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101142823A Expired - Fee Related CN100428104C (zh) | 2006-11-03 | 2006-11-03 | 多点曲率补偿的带隙基准电压源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100428104C (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8575998B2 (en) * | 2009-07-02 | 2013-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voltage reference circuit with temperature compensation |
CN101604175B (zh) * | 2009-07-07 | 2011-04-20 | 东南大学 | 高阶温度补偿带隙基准电路 |
TWI485545B (zh) * | 2009-11-24 | 2015-05-21 | Analog Devices Inc | 用於帶隙電壓參考之二階修正電路及方法 |
CN101788835B (zh) * | 2010-03-19 | 2011-12-21 | 中国人民解放军国防科学技术大学 | 自适应基极电流补偿曲率校正的带隙基准源 |
CN102073334A (zh) * | 2010-11-24 | 2011-05-25 | 东南大学 | 基于高阶温度补偿互补叠加的高精度带隙基准电路 |
CN102298413B (zh) * | 2011-05-04 | 2014-02-19 | 四川大学 | 多管组合曲率补偿低压带隙基准源 |
CN107870648B (zh) * | 2017-11-16 | 2019-10-29 | 中国科学院微电子研究所 | 带隙基准电压产生装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5726563A (en) * | 1996-11-12 | 1998-03-10 | Motorola, Inc. | Supply tracking temperature independent reference voltage generator |
CN1529216A (zh) * | 2003-10-17 | 2004-09-15 | 清华大学 | 低温度系数和低电源电压系数的参考电流源 |
CN1596474A (zh) * | 2002-02-27 | 2005-03-16 | 株式会社理光 | 用于产生具有低温度相关性的基准电压的电路 |
CN1725137A (zh) * | 2005-06-21 | 2006-01-25 | 电子科技大学 | 高阶温度补偿电流基准源 |
WO2006038057A1 (en) * | 2004-10-08 | 2006-04-13 | Freescale Semiconductor, Inc | Reference circuit |
CN1811656A (zh) * | 2006-01-16 | 2006-08-02 | 电子科技大学 | 负温度补偿电流产生电路及温度补偿电流基准源 |
-
2006
- 2006-11-03 CN CNB2006101142823A patent/CN100428104C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5726563A (en) * | 1996-11-12 | 1998-03-10 | Motorola, Inc. | Supply tracking temperature independent reference voltage generator |
CN1596474A (zh) * | 2002-02-27 | 2005-03-16 | 株式会社理光 | 用于产生具有低温度相关性的基准电压的电路 |
CN1529216A (zh) * | 2003-10-17 | 2004-09-15 | 清华大学 | 低温度系数和低电源电压系数的参考电流源 |
WO2006038057A1 (en) * | 2004-10-08 | 2006-04-13 | Freescale Semiconductor, Inc | Reference circuit |
CN1725137A (zh) * | 2005-06-21 | 2006-01-25 | 电子科技大学 | 高阶温度补偿电流基准源 |
CN1811656A (zh) * | 2006-01-16 | 2006-08-02 | 电子科技大学 | 负温度补偿电流产生电路及温度补偿电流基准源 |
Non-Patent Citations (6)
Title |
---|
一种二阶曲率补偿带隙基准的研究. 吴国平,黄年亚,刘桂芝.电子器件,第28卷第3期. 2005 |
一种二阶曲率补偿带隙基准的研究. 吴国平,黄年亚,刘桂芝.电子器件,第28卷第3期. 2005 * |
一种新的CMOS带隙基准电压源设计. 徐静平,熊剑波,陈卫兵.华中科技大学学报(自然科学版),第34卷第2期. 2006 |
一种新的CMOS带隙基准电压源设计. 徐静平,熊剑波,陈卫兵.华中科技大学学报(自然科学版),第34卷第2期. 2006 * |
一种曲率补偿CMOS带隙基准源. 王帅旗,李福乐,王志华,张天义.微电子学,第35卷第5期. 2005 |
一种曲率补偿CMOS带隙基准源. 王帅旗,李福乐,王志华,张天义.微电子学,第35卷第5期. 2005 * |
Also Published As
Publication number | Publication date |
---|---|
CN1952829A (zh) | 2007-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100470436C (zh) | 一种分段线性补偿的cmos带隙基准电压源 | |
CN100428104C (zh) | 多点曲率补偿的带隙基准电压源 | |
CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
CN103744464B (zh) | 一种具有电流补偿的带隙基准电路 | |
CN102393786B (zh) | 高阶温度补偿cmos带隙基准电压源 | |
CN103365331B (zh) | 一种二阶补偿基准电压产生电路 | |
CN101533288B (zh) | 一种闭环曲率补偿cmos带隙基准电压源 | |
CN101419478B (zh) | 一种带隙基准参考源电路及设计方法 | |
CN104714588B (zh) | 一种基于vbe线性化的低温漂带隙基准电压源 | |
CN102981545B (zh) | 一种高阶曲率补偿的带隙基准电压电路 | |
CN104035471A (zh) | 一种具有亚阈值电流补偿的电流模带隙基准电压源 | |
CN104007777B (zh) | 一种电流源产生器 | |
CN109164867B (zh) | 全mos基准电流产生电路 | |
CN104166423B (zh) | 一种具有全温度范围补偿特性的基准源 | |
CN102622032A (zh) | 低温度系数带隙电压基准电路 | |
CN112859996A (zh) | 一种低压高精度带隙基准电路 | |
CN101825912B (zh) | 一种低温度系数高阶温度补偿的带隙基准电压源 | |
CN102279618A (zh) | 一种低成本曲率校正带隙基准电流电压源电路 | |
Que et al. | A high PSRR bandgap voltage reference with piecewise compensation | |
CN113721694B (zh) | 一种基于曲率函数的自补偿带隙基准源结构及其应用 | |
Luo et al. | A 1-V 2.69-ppm/° C 0.8-μW bandgap reference with piecewise exponential curvature compensation | |
CN104977971A (zh) | 一种无运放低压低功耗的带隙基准电路 | |
CN114356014B (zh) | 低压基准电压产生电路及芯片 | |
CN102298413B (zh) | 多管组合曲率补偿低压带隙基准源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081022 Termination date: 20161103 |
|
CF01 | Termination of patent right due to non-payment of annual fee |