CN109509749A - 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件及其制备方法 - Google Patents
一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件及其制备方法 Download PDFInfo
- Publication number
- CN109509749A CN109509749A CN201811283080.0A CN201811283080A CN109509749A CN 109509749 A CN109509749 A CN 109509749A CN 201811283080 A CN201811283080 A CN 201811283080A CN 109509749 A CN109509749 A CN 109509749A
- Authority
- CN
- China
- Prior art keywords
- anode
- type
- silicon
- short circuit
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 45
- 239000010703 silicon Substances 0.000 title claims abstract description 45
- 230000009977 dual effect Effects 0.000 title claims abstract description 44
- 238000002360 preparation method Methods 0.000 title abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 238000000605 extraction Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 30
- 235000012431 wafers Nutrition 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 4
- 229910019213 POCl3 Inorganic materials 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000002633 protecting effect Effects 0.000 abstract description 6
- 238000007599 discharging Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical group NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种利用可控硅双门极与阳极短路结构的单向负阻TVS器件及其制备方法，包括一个P型衬底材料，P型衬底材料正面有N型掺杂区域和P型掺杂区域，P型衬底材料正面的N型掺杂区域做金属引出；P型衬底材料背面有N型掺杂区域和P型掺杂区域，N型掺杂区域中有P+区域，背面的P型掺杂区域、P型衬底材料、N型掺杂区域和P+区域做互连金属引出；所述P+区域位置全部或部分在背面N型掺杂区域中。本发明的器件结构正面到背面利用NPN结构进行电荷泄放，对于保护下一级OVP电路具有更加优秀的性能；背面到正面利用PPN并联P+NPN结构，获得更好地正向残压的表现，对后端OVP电路起到更好地保护效果。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种利用可控硅双门极与阳极短路结构的单向负阻结构TVS(Transient Voltage Suppressors)器件及其制备方法。
背景技术
随着各类ESD电路集成度的不断增高，集成电路的线宽也随之减小。电路中以静电放电(ESD)或其他形式存在的瞬态过冲电压也因此更容易对电子器件造成破坏。双向TVS二极管，能够将来自数据线两端正负极的浪涌脉冲泄放，从而保护系统免于遭受各种形式的瞬态高压的冲击。而单向 TVS二极管，在保护正向浪涌时相对双向TVS二极管效果会差，而保护负向浪涌时具有超低的残压，对OVP(过电压保护IC)的正向保护效果不佳，对负向保护效果良好。而常规的单向负阻结构TVS二极管，如图1所示，正向具有双向TVS二极管的保护效果的特点，负向具有部分单向TVS二极管的优点，但是相对于单向TVS二极管残压还是过高，保护效果不佳。为了改善上述问题，本专利结构在常规单向负阻结构TVS二极管的基础上对反向结构进行了改进，如图2所示，在保证正向保护效果不变的情况下，对VF方向电流通道进行特殊设计，相对图A结构中只有IF1电流泄放通道，本专利结构增加了IF2的电流泄放通道，使得负向在遭受浪涌冲击时具有更低的残压，达到与常规单向TVS二极管相同的保护效果，尤其适用于保护 OVP电路，其具有非常优良的正负双向过压保护效果。
发明内容
本发明的目的在于解决上述现有技术中的不足，提供一种利用可控硅双门极与阳极短路结构的单向负阻TVS器件及其制备方法。
为解决上述技术问题，本发明采用的技术方案是：
一种利用可控硅双门极与阳极短路结构的单向负阻TVS器件，其特征在于，其特征在于，包括一个P型衬底材料，P型衬底材料正面有N型掺杂区域和P型掺杂区域，P型衬底材料正面的N型掺杂区域做金属引出； P型衬底材料背面有N型掺杂区域和P型掺杂区域，N型掺杂区域中有P+ 区域，背面的P型掺杂区域、P型衬底材料、N型掺杂区域和P+区域做互连金属引出；所述P+区域位置可以全部或部分在背面N型掺杂区域中。
上述利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法包括以下步骤：
步骤(1)：在P型衬底材料晶圆片正面和背面同时生长氧化层；
步骤(2)：在晶圆片正面和背面氧化层上开出N型掺杂区域窗口；
步骤(3)：去除晶圆片正面和背面N型掺杂区域窗口内的氧化层；
步骤(4)：用扩散掺杂的方式进行双面N型元素掺杂；
步骤(5)：在晶圆片正面和背面氧化层上开出P型掺杂区域窗口；
步骤(6)：去除正面和背面P型掺杂区域窗口内的氧化层；
步骤(7)：用扩散掺杂的方式进行双面P型元素掺杂；
步骤(8)：高温推阱；
步骤(9)：在P型衬底材料晶圆片背面的氧化层上开出P+区域窗口；
步骤(10)：去除背面P+区域窗口内的氧化层；
步骤(11)：用扩散掺杂的方式进行背面面P型元素掺杂；
步骤(12)：高温推阱；
步骤(13)：在晶圆片正面N型掺杂区域开接触孔窗口，把晶圆片背面全部打开做接触孔；
步骤(14)：去除正面和背面接触孔区域窗口的氧化层；
步骤(15)：正面和背面的接触孔区域做金属布线引出。
优选地，步骤(1)中，P型衬底电阻率为0.1～1Ω·CM，厚度180-220um，生长的氧化层厚度范围是0.5～2μm。
优选地，步骤(2)、(5)、(9)中用光刻胶掩膜开出掺杂区域窗口；步骤(4)、(7)、(11)中，先去除光刻胶，然后再进行扩散掺杂；步骤(4)中进行磷扩散掺杂，采用POCl3工艺，温度范围为950～1100℃，时间1～3小时；步骤(7)、(11)中进行硼扩散掺杂，温度范围为950～1150℃，时间1～3小时。
优选地，步骤(3)、(6)、(10)中用湿法刻蚀的方法将掺杂区域窗口内的氧化层去除。
优选地，步骤(8)中推阱的工艺条件为：温度范围1150～1250℃，推阱时间48～96小时，结深范围25～35μm。
优选地，步骤(12)中推阱的工艺条件为：温度范围1150～1250℃，推阱时间24～48小时，结深范围10～20μm。
步骤(13)中，在晶圆片正面用光刻胶掩模，只在N型掺杂区域上开出接触孔窗口；背面不进行光刻胶掩模，背面全部打开。
步骤(14)中，用湿法刻蚀的方法将正面窗口内的氧化层和背面露出的氧化层去除。
步骤(15)中，晶圆片正面金属只引出N型掺杂区域；背面金属做整面布线，同时将N型掺杂区、P型掺杂区域和P+区域引出。
本发明的有益效果是：本发明的利用可控硅双门极与阳极短路结构的单向负阻TVS器件采用P型衬底材料片，利用双面同时扩散，形成N+/P衬底/N+/P+结构，形成可控硅结构；利用背面N型重掺杂、P重掺杂和P+掺杂，分别形成了可控硅的两个门极和栅极，通过金属将可控硅的双门极都引到背面，并与阳极连接，形成可控硅双门极与阳极短路结构，即并联的 PN二极管、NPN结构和PNPN结构，获得单向负阻TVS器件，该结构对于保护OVP电路具有更加优秀的性能：既可以提供优秀的正向浪涌保护能力，同时还可以提供优秀的反向浪涌保护能力；PNPN结构在触发后能够提供更大的通流能力和更低的残压，对IC新片的负向过压冲击有更可靠的保护效果。该NPN+NPNP结构的超低漏电流对器件自身的功耗和散热优势明显。
附图说明
图1为常规单向负阻TVS结构剖面图和VF方向电流IF通道示意图。
图2为双门极与阳极短路单向负阻TVS结构剖面图和VF方向电流IF1 和IF2通道示意图。
图3、图4是一种利用可控硅双门极与阳极短路结构的单向负阻TVS 器件的电路结构图。
图5是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(1)的状态示意图。
图6、图7是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS 器件的制备方法步骤(2)的状态示意图。
图8是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(3)的状态示意图。
图9是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(4)的状态示意图。
图10、图11是本发明利用可控硅双门极与阳极短路结构的单向负阻 TVS器件的制备方法步骤(5)的状态示意图。
图12是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(6)的状态示意图。
图13是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(7)的状态示意图。
图14是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(8)的状态示意图。
图15是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(9)的状态示意图。
图16是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(10)的状态示意图。
图17是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(11)的状态示意图。
图18是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(12)的状态示意图。
图19是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(13)的状态示意图。
图20是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(14)的状态示意图。
图21是本发明利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制备方法步骤(15)的状态示意图。
图22是本发明实施例中又一种利用可控硅双门极与阳极短路结构的单向负阻TVS器件结构示意图(背面P+区域部分在N型掺杂区域在内，部分在P型衬底材料)。
具体实施方式
下面结合附图给出本发明较佳实施例，以详细说明本发明的技术方案。
图4所示是本发明的利用可控硅双门极与阳极短路结构的单向负阻 TVS器件的电路结构图。
实施例1：
本实施例的利用可控硅双门极与阳极短路结构的单向负阻TVS器件结构如图18所示，包括一P型衬底材料22，所述P型衬底材料正面设有N 型掺杂区域31和P型掺杂区域32，所述P型衬底材料背面设有N型掺杂区域31和P型掺杂区域32，所述背面N型掺杂区域31设有P+区域33，所述P型衬底材料正面的N型掺杂区域做金属41引出，所述P型衬底材料背面的N型掺杂区域、P型掺杂区域和P+区域做互连金属41引出。
其制备过程如图5-21所示：
步骤(1)：在P型衬底材料圆片22正面和背面同时生长氧化层21和氧化层23，温度1100-1200℃，时间6～8小时，厚度0.5-2um；
步骤(2)：在晶圆片正面和背面氧化层上用光刻胶24和25掩膜开出 N型掺杂区域窗口；
步骤(3)：用湿法刻蚀的方法去除晶圆片正面和背面N型掺杂区域窗口内的氧化层；
步骤(4)：在炉管中用扩散掺杂的方式进行双面N型元素掺杂，具体为进行磷扩散掺杂，采用POCl3工艺，温度范围为950～1100℃，时间1～3 小时；
步骤(5)：在晶圆片正面和背面氧化层上用光刻胶26和27掩膜开出 P型掺杂区域窗口；
步骤(6)：用湿法刻蚀的方法去除正面和背面P型掺杂区域窗口内的氧化层；
步骤(7)：在炉管中用扩散掺杂的方式进行双面P型元素掺杂；具体为进行硼扩散掺杂，温度范围为950～1150℃，时间1～3小时；
步骤(8)：在炉管机台中进行高温推阱，工艺条件为：温度范围 1150～1250℃，推阱时间48～96小时，结深范围20～35μm；
步骤(9)：在晶圆片背面氧化层上用光刻胶掩膜开出P+区域窗口；
步骤(10)：用湿法刻蚀的方法去除背面P+区域窗口内的氧化层；
步骤(11)：在炉管中用扩散掺杂的方式进行P型元素掺杂；具体为进行硼扩散掺杂，温度范围为950～1150℃，时间1～3小时；
步骤(12)：在炉管机台中进行高温推阱，工艺条件为：温度范围 1150～1250℃，推阱时间24～48小时，结深范围10～20μm；
步骤(13)：在晶圆片正面用光刻胶28掩模，只在N型掺杂区域上开出接触孔窗口，对晶圆片背面不进行光刻胶掩模，即背面全部打开；
步骤(14)：用湿法刻蚀的方法去除正面窗口内的氧化层和背面露出的氧化层；
步骤(15)：晶圆片正面金属布线只引出N型掺杂区域；背面做整面金属布线，同时将N型掺杂区、P型掺杂区域和P+区域引出。
实施例2：
如图22所示，本实施例的利用可控硅双门极与阳极短路结构的单向负阻TVS器件结构与实施例1的不同之处在于：背面P+区域部分在N型掺杂区域在内，部分在P型衬底材料。其制备工艺与实施例1相同。
以上已将本发明做详细说明，但以上所述，仅为本发明的较好的实施例，不应当限定本发明实施的范围。即，凡是根据本发明申请范围所作的等效变化与修饰等，都应仍然属于本发明的专利涵盖范围内。
Claims (13)
1.一种利用可控硅双门极与阳极短路结构的单向负阻TVS器件，其特征在于，包括一个P型衬底材料，P型衬底材料正面有N型掺杂区域和P型掺杂区域，P型衬底材料正面的N型掺杂区域做金属引出；P型衬底材料背面有N型掺杂区域和P型掺杂区域，N型掺杂区域中有P+区域，P型衬底材料背面的P型掺杂区域、P型衬底材料、N型掺杂区域和P+区域做互连金属引出；所述P+区域位置全部或部分在背面N型掺杂区域中。
2.权利要求1所述利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于，包括以下步骤：
步骤(1)：在P型衬底材料晶圆片正面和背面同时生长氧化层；
步骤(2)：在晶圆片正面和背面氧化层上开出N型掺杂区域窗口；
步骤(3)：去除晶圆片正面和背面N型掺杂区域窗口内的氧化层；
步骤(4)：用扩散掺杂的方式进行双面N型元素掺杂；
步骤(5)：在晶圆片正面和背面氧化层上开出P型掺杂区域窗口；
步骤(6)：去除正面和背面P型掺杂区域窗口内的氧化层；
步骤(7)：用扩散掺杂的方式进行双面P型元素掺杂；
步骤(8)：高温推阱；
步骤(9)：在P型衬底材料晶圆片背面的氧化层上开出P+区域窗口；
步骤(10)：去除背面P+区域窗口内的氧化层；
步骤(11)：用扩散掺杂的方式进行背面面P型元素掺杂；
步骤(12)：高温推阱；
步骤(13)：在晶圆片正面N型掺杂区域开接触孔窗口，把晶圆片背面全部打开做接触孔；
步骤(14)：去除正面和背面接触孔区域窗口的氧化层；
步骤(15)：正面和背面的接触孔区域做金属布线引出。
3.根据权利要求2所述的利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于：步骤(1)中，P型衬底电阻率为0.1～1Ω·CM，厚度180-220um，生长的氧化层厚度范围是0.5～2μm。
4.根据权利要求2所述的利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于：步骤(2)、(5)、(9)中用光刻胶掩膜开出掺杂区域窗口。
5.根据权利要求2所述的利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于：步骤(3)、(6)、(10)中用湿法刻蚀的方法将正面和背面掺杂区域窗口内的氧化层去除。
6.根据权利要求2所述的利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于：步骤(4)、(7)、(11)中，先去除光刻胶，然后再进行元素扩散掺杂。
7.根据权利要求6所述的利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于：步骤(4)中进行磷扩散掺杂，采用POCl3工艺，温度范围为950～1100℃。
8.根据权利要求6所述的利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于：步骤(7)、(11)中进行硼扩散掺杂，温度范围为950～1150℃。
9.根据权利要求2所述的利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于：步骤(8)中推阱的工艺条件为：温度范围1150～1250℃，推阱时间12～30小时，结深范围20～35μm。
10.根据权利要求2所述的利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于：步骤(12)中推阱的工艺条件为：温度范围1150～1250℃，推阱时间6～12小时，结深范围10～15μm。
11.根据权利要求2所述的利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于：步骤(13)中，在晶圆片正面用光刻胶掩模，只在N型重掺杂区域上开出接触孔窗口；背面不进行光刻胶掩模，即背面全部打开进行金属接触。
12.根据权利要求2所述的利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于：步骤(14)中，用湿法刻蚀的方法将正面窗口内的氧化层和背面露出的氧化层去除。
13.根据权利要求2所述的利用可控硅双门极与阳极短路结构的单向负阻TVS器件的制造方法，其特征在于：步骤(15)中，晶圆片正面金属只引出N型重掺杂区；背面金属做整面布线，同时将N型重掺杂区、P型重掺杂区和P+区域引出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811283080.0A CN109509749A (zh) | 2018-10-31 | 2018-10-31 | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811283080.0A CN109509749A (zh) | 2018-10-31 | 2018-10-31 | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109509749A true CN109509749A (zh) | 2019-03-22 |
Family
ID=65747140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811283080.0A Pending CN109509749A (zh) | 2018-10-31 | 2018-10-31 | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109509749A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113270318A (zh) * | 2021-05-27 | 2021-08-17 | 江苏晟驰微电子有限公司 | 一种单向负阻型tvs芯片制造工艺 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1409488A (zh) * | 2001-09-28 | 2003-04-09 | Abb瑞士有限公司 | 驱动功率半导体元件的方法 |
| CN101047205A (zh) * | 2007-03-27 | 2007-10-03 | 西安理工大学 | 一种注入效率可控的门极换流晶闸管iec－gct的设计方法 |
| US20100181597A1 (en) * | 2009-08-26 | 2010-07-22 | Semitel Electronics Co., Ltd. | Protection device of programmable semiconductor surge suppressor having deep-well structure |
| CN104637997A (zh) * | 2015-01-28 | 2015-05-20 | 电子科技大学 | 一种双模逆导门极换流晶闸管及其制备方法 |
| CN105226053A (zh) * | 2014-06-26 | 2016-01-06 | 意法半导体(图尔)公司 | 过压保护部件 |
| CN108417613A (zh) * | 2017-05-16 | 2018-08-17 | 上海长园维安微电子有限公司 | 一种带有反并联二极管的双向tvs器件及其制备方法 |
| CN209119101U (zh) * | 2018-10-31 | 2019-07-16 | 上海长园维安微电子有限公司 | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件 |
-
2018
- 2018-10-31 CN CN201811283080.0A patent/CN109509749A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1409488A (zh) * | 2001-09-28 | 2003-04-09 | Abb瑞士有限公司 | 驱动功率半导体元件的方法 |
| CN101047205A (zh) * | 2007-03-27 | 2007-10-03 | 西安理工大学 | 一种注入效率可控的门极换流晶闸管iec－gct的设计方法 |
| US20100181597A1 (en) * | 2009-08-26 | 2010-07-22 | Semitel Electronics Co., Ltd. | Protection device of programmable semiconductor surge suppressor having deep-well structure |
| CN105226053A (zh) * | 2014-06-26 | 2016-01-06 | 意法半导体(图尔)公司 | 过压保护部件 |
| CN104637997A (zh) * | 2015-01-28 | 2015-05-20 | 电子科技大学 | 一种双模逆导门极换流晶闸管及其制备方法 |
| CN108417613A (zh) * | 2017-05-16 | 2018-08-17 | 上海长园维安微电子有限公司 | 一种带有反并联二极管的双向tvs器件及其制备方法 |
| CN209119101U (zh) * | 2018-10-31 | 2019-07-16 | 上海长园维安微电子有限公司 | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113270318A (zh) * | 2021-05-27 | 2021-08-17 | 江苏晟驰微电子有限公司 | 一种单向负阻型tvs芯片制造工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8692289B2 (en) | Fast turn on silicon controlled rectifiers for ESD protection | |
| US20050280091A1 (en) | Semiconductor structure and method for ESD protection | |
| US9019667B2 (en) | Protection device and related fabrication methods | |
| CN206742243U (zh) | 一种带有反并联二极管的双向tvs器件 | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN102738144B (zh) | 静电放电防护装置及其静电放电防护电路 | |
| US6353237B1 (en) | ESD protection circuit triggered by diode | |
| CN107799517A (zh) | 用于半导体结构的esd装置 | |
| US20210358903A1 (en) | TVS Device And Manufacturing Method Therefor | |
| CN109509749A (zh) | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件及其制备方法 | |
| Koo | Design of SCR-based ESD protection device for power clamp using deep-submicron CMOS technology | |
| CN209119101U (zh) | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件 | |
| CN109860309A (zh) | 一种tvs的结构设计和制作方法 | |
| US9129806B2 (en) | Protection device and related fabrication methods | |
| CN105679836B (zh) | 一种超低电容tvs二极管结构及其制备方法 | |
| CN110504253B (zh) | 栅约束硅控整流器esd器件及其制作方法 | |
| CN106972014A (zh) | 一种防电源反接防双向浪涌器件及其制造方法 | |
| CN111785717B (zh) | Scr静电保护结构及其形成方法 | |
| CN107546223B (zh) | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 | |
| CN106449604B (zh) | 一种用于esd防护的具有高维持电压的scr | |
| CN105977160A (zh) | 一种高可靠的vdmos输入端静电泄露的制造方法 | |
| US6614061B2 (en) | Electrostatic discharge-protection semiconductor device | |
| KR20090113964A (ko) | 고전압 쇼트키장벽 다이오드의 제조방법 | |
| CN112466937A (zh) | 一种维持电压可调的soi工艺可控硅静电放电保护结构 | |
| CN108417613A (zh) | 一种带有反并联二极管的双向tvs器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Applicant after: Shanghai Wei'an Semiconductor Co., Ltd Address before: 201202 Shanghai city Pudong New Area Town Road No. 1001 to seven Shiwan Building 2 Applicant before: Shanghai Changyuan Wayon Microelectronics Co., Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |