CN109245848B - 一种阶梯码解码方法和阶梯码解码装置 - Google Patents
一种阶梯码解码方法和阶梯码解码装置 Download PDFInfo
- Publication number
- CN109245848B CN109245848B CN201710556560.9A CN201710556560A CN109245848B CN 109245848 B CN109245848 B CN 109245848B CN 201710556560 A CN201710556560 A CN 201710556560A CN 109245848 B CN109245848 B CN 109245848B
- Authority
- CN
- China
- Prior art keywords
- sub
- code
- decoded
- decoding
- code blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2939—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明公开了一种阶梯码解码方法和阶梯码解码装置，其中所述方法包括：步骤1，获取滑动窗的长度L，连续获取L个所述子码块作为所述滑动窗中的待解码子码块，L为正整数；步骤2，将所述待解码子码块分组后获取待解码组，按照由后到前顺序解码，根据解码结果依次获取更新子码块，并输出前M个所述更新子码块作为解码结果，M为小于L的正整数；步骤3，将所述滑动窗向后滑动M个所述子码块的长度，将所述滑动窗内剩余的所述更新子码块与滑入所述滑动窗的所述子码块，重新组合为所述滑动窗内的所述待解码子码块，并返回步骤2，直至输出所有所述子码块的解码结果。本发明降低了硬件电路的实现复杂度，减小了解码的时间延迟。
Description
技术领域
本发明涉及光通信FEC技术领域，尤其涉及一种阶梯码解码方法和阶梯码解码装置。
背景技术
前向纠错(Forward Error Correction，FEC)技术目前已经被广泛地应用于光通信系统中，以达到改善系统的误码率性能、提高系统通信的可靠性的目的。其中，阶梯码是一种新型的FEC码型，它结合了卷积码及乘积码的思想，阶梯码的编码方式与乘积码的编码方式类似，同时任意相邻的两个子码块之间都有很强的相关性，也就是任意相邻的两个阶梯码子码块都可以组合成一个完整的bch码块单元，这样整个阶梯码可以看作一个长度趋于无穷的链式结构。在阶梯码的解码方式中，每完成一个阶梯码子码块的解码输出，需要进行来回反复多次的解码过程，而且要想获取较高的解码性能则需要增加解码次数，导致硬件电路实现复杂度高、功耗大、解码延迟大，同时解码后的性能也较差。
发明内容
本发明提供一种阶梯码解码方法和阶梯码解码装置，用以解决现有技术中用于FEC码解码的硬件电路实现复杂度高、功耗大、解码延迟大且解码性能差的问题。
依据本发明的一个方面，提供一种阶梯码解码方法，包括：
步骤1，获取滑动窗的长度L，按照接收时间由前到后的顺序，在接收到的子码块中，连续获取L个所述子码块作为所述滑动窗中的待解码子码块，其中，L为正整数；
步骤2，将所述待解码子码块分组后获取待解码组，按照所述接收时间由后到前顺序解码，根据解码结果依次更新所述待解码子码块，获取更新子码块，并输出前M个所述更新子码块作为解码结果，其中M为小于L的正整数；
步骤3，将所述滑动窗按照所述接收时间，向后滑动M个所述子码块的长度，将所述滑动窗内剩余的所述更新子码块与滑入所述滑动窗的所述子码块，重新组合为所述滑动窗内的所述待解码子码块，并返回步骤2，直至输出所有所述子码块的解码结果。
本发明还提供一种阶梯码解码装置，包括：
待解码子码块获取模块，用于获取滑动窗的长度L，按照接收时间由前到后的顺序，在接收到的子码块中，连续获取L个所述子码块作为所述滑动窗中的待解码子码块，其中，L为正整数；
解码模块，用于将所述待解码子码块分组后获取待解码组，按照所述接收时间由后到前顺序解码，根据解码结果依次更新所述待解码子码块，获取更新子码块，并输出前M个所述更新子码块作为解码结果，其中M为小于L的正整数；
滑动模块，用于将所述滑动窗按照所述接收时间，向后滑动M个所述子码块的长度，将所述滑动窗内剩余的所述更新子码块与滑入所述滑动窗的所述子码块，重新组合为所述滑动窗内的所述待解码子码块，并返回步骤2，直至输出所有所述子码块的解码结果。
本发明所提供的阶梯码解码方法，通过将所述滑动窗内的待解码子码块进行分组后，按照所述接收时间由后到前顺序解码，根据解码结果依次更新所述待解码子码块，获取更新子码块，并输出前M个所述更新子码块作为解码结果，将所述滑动穿向后滑动M个子码块后重复上述步骤。通过分组后依次解码并输出更新子码块，再将所述滑动窗滑动后重复分组及解码步骤，每完成一个阶梯码子码块的解码输出，只需要进行较少次数的迭代解码过程，降低了硬件电路的实现复杂度，减小了解码的时间延迟，并提高了解码性能。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明方法实施例1中的阶梯码解码方法的流程图；
图2为本发明方法实施例2中的阶梯码解码方法分组解码的流程图；
图3为本发明方法实施例3中的阶梯码解码方法的流程图；
图4为本发明方法实施例4中的滑动长度为2的阶梯码硬解码的初始化解码方法的流程图；
图5为本发明方法实施例4中的滑动长度为2的阶梯码硬解码的解码方法的流程图；
图6为本发明方法实施例5中的滑动长度为1的阶梯码硬解码的初始化解码方法的流程图；
图7为本发明方法实施例5中的滑动长度为1的阶梯码硬解码的解码方法的流程图；
图8为本发明方法实施例6中的滑动长度为2的阶梯码硬解码的初始化解码方法的流程图；
图9为本发明方法实施例6中的滑动长度为2的阶梯码软解码的解码方法的流程图；
图10为本发明方法实施例7中的滑动长度为1的阶梯码软解码的初始化解码方法的流程图；
图11为本发明方法实施例7中的滑动长度为1的阶梯码硬解码的解码方法的流程图；
图12为本发明方法实施例8中的阶梯码解码装置的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
图1为本发明方法实施例1中的阶梯码解码方法的流程图，如图1所示的本发明方法实施例1中的阶梯码解码方法，包括：
步骤1，获取滑动窗的长度L，按照接收时间由前到后的顺序，在接收到的子码块中，连续获取L个所述子码块作为所述滑动窗中的待解码子码块，其中，L为正整数。
具体地，所述滑动窗用于在阶梯码的解码过程中，在待解码子码块中前后滑动，并辅助一定的解码方法进行解码。所述滑动窗的长度L可以根据需求进行预先的设定。在本实施例所提供的方法中，按照接收时间由前到后的顺序连续获取L个所述子码块，作为所述滑动窗内的待解码子码块。所述L可设定为大于2的正整数，以保证完整的完成本方法。
步骤2，将所述待解码子码块分组后获取待解码组，按照所述接收时间由后到前顺序解码，根据解码结果依次更新所述待解码子码块，获取更新子码块，并输出前M个所述更新子码块作为解码结果，其中M为小于L的正整数。
具体地，所述的按照接收时间由后到前顺序解码，基于阶梯码的解码特点，相邻的两个待解码子码块存在关联，从最后一个待解码组开始进行解码，并根据解码结果依次更新所述待解码子码块后，获取更新子码块，其中，每次获取到的更新子码块，用于下一个待解码组的解码。由此，由后至前将所有的待解码子码块解码后，输出前M个所述更新子码块作为解码结果。由于直接输出前M个所述更新子码块作为解码结果，在满足解码的速率的要求和预期的准确性需求的前提下，应将M值设定的尽量小。所述M可设定为小于100以内的正整数。
步骤3，将所述滑动窗按照所述接收时间，向后滑动M个所述子码块的长度，将所述滑动窗内剩余的所述更新子码块与滑入所述滑动窗的所述子码块，重新组合为所述滑动窗内的所述待解码子码块，并返回步骤2，直至输出所有所述子码块的解码结果。
具体地，在输出M个所述更新子码块后，将所述滑动窗向后滑动M个所述子码块，将滑动后依然位于所述滑动窗内的剩余的更新子模块，和新滑入的所述子码块，重新作为所述滑动窗的待解码子码块，返回步骤2进行分组解码，并又输出M个更新子码块作为解码结果，直至输出所述子码块对应的所有更新子码块作为解码结果，或根据需求，将上述迭代解码步骤停止于设定好的子码块位置。
本发明所提供的阶梯码解码方法，通过将所述滑动窗内的待解码子码块进行分组后，按照所述接收时间由后到前顺序解码，根据解码结果依次更新所述待解码子码块，获取更新子码块，并输出前M个所述更新子码块作为解码结果，将所述滑动穿向后滑动M个子码块后重复上述步骤。通过分组后依次解码并输出更新子码块，再将所述滑动窗滑动后重复分组及解码步骤，每完成一个阶梯码子码块的解码输出，只需要进行较少次数的迭代解码过程，降低了硬件电路的实现复杂度，减小了解码的时间延迟，并提高了解码性能。
在其中一个实施例中，为保证解码结果的准确率，M为1或2，即每次输出1个或2个更新子码块作为解码结果。
在其中一个实施例中，由于需要对所述滑动窗内的待解码子码块进行分组，且由于阶梯码的特点，当M为偶数时，L为奇数。，以便于将所述待解码子码块进行解码。
图2为本发明方法实施例2中的阶梯码解码方法中分组解码的流程图，如图2所示的本发明方法实施例2中的阶梯码解码方法，为所述实施例1的中“将所述待解码子码块分组后获取待解码组，按照所述接收时间由后到前顺序解码，根据解码结果依次更新所述待解码子码块，获取更新子码块”的优选步骤，包括：
步骤10，将相邻的两个所述待解码子码块作为一组进行分组，除第一个和最后一个所述待解码子码块外，每个所述待解码子码块分别与前后两个所述待解码子码块进行分组，获取待解码组。
具体地，第一个接收到的待解码子码块确定为第一待解码子码块，第二个接收到的待解码子码块为第二待解码子码块，直至确定第L待解码子码块。分组时，第一个待解码组包括第一待解码子码块和第二待解码子码块，第二个待解码组包括第二待解码子码块和第三待解码子码块，直至第L-1个待解码组包括第L-1待解码子码块和第L待解码子码块。
步骤20，按照所述接收时间由后到前的顺序依次解码所述待解码组，其中，每次解码一个所述待解码组后均根据解码结果更新所述待解码子码块，获取更新子码块后用于下一个所述待解码组的解码。
具体地，在获取到的待解码组中，根据阶梯码的解码特点，先接收到的所述待解码子码块进行转置，后接收到的待解码子码块没有进行转置。进行解码时，从第L-1个待解码组开始解码，获取更新后的第L-1更新子码块和第L更新子码块后，将所述第L-2个待解码组中的第L-1待解码子码块更新后，进行解码，获取更新后的第L-2更新子码块和第L-1更新子码块，依次类推，直至获取第一更新子码块和第二更新子码块。
本实施例所提供的阶梯码解码方法中，将所述滑动窗内的待解码子码块分为两个一组后，按照接收时间由后到前的顺序依次解码，分别解码并更新待解码子码块。由于对待解码子码块在滑动窗划定的范围内进行解码，且所述滑动窗的长度可以根据需求设定，大大提高了阶梯码的解码速率。
在其中一个实施例中，所述分别解码所述待解码组，包括当所述待解码组中的所述待解码子码块是经过硬判的码时，利用线性分组码进行解码；否则，利用软解码算法进行解码。本实施例针对不同的待解码子码块，支持不同的解码方式，提高了本发明所提供的阶梯码解码的适用范围。
在其中一个实施例中，所述连续获取L个所述子码块作为所述滑动窗中的待解码子码块，包括：当获取到的第一个子码块为所有所述子码块中第一个接收到的所述子码块时；将全零码块补充为所述滑动窗中的第一个所述待解码子码块,并将所述滑动窗中的第L个所述待解码子码块滑出所述滑动窗；所述根据解码结果更新所述待解码子码块，包括：根据解码结果更新除所述全零码块外的所述待解码子码块。本实施例给出了当所述滑动窗中第一个接收到的待解码子码块，为所有所述子码块中第一个接收到的子码块时，需要在所述滑动窗的第一个位置补充一个全零码，以便对第一个所述待解码子码块进行解码。本实施例通过在第一个子码块前补充全零码的方式，解决了第一个子码块分组后的解码问题，提高了本发明所提供的阶梯码的适用范围。
图3为本发明方法实施例3中的阶梯码解码方法的流程图，如图3所示的本发明方法实施例3中的阶梯码解码方法，是在本发明实施例1步骤1之前的优选步骤，包括：
步骤100，接收到第一个所述子码块，将所述全零码和所述第一个子码块进行解码后，更新所述第一个子码块。
具体地，当接收到第一个子码块时，根据阶梯码的解码特点，需要补充全零码和所述第一个子码块进行解码。
步骤200，另外接收M个所述子码块，将相邻的两个所述子码块作为一组进行分组，除第一个和最后一个所述子码块外，每个所述子码块分别与前后两个所述子码块进行分组，获取待解码初始组。
具体地，当M的取值为1时，本实施例给出的初始解码的过程，从接收到第二个子码块开始，将两个所述子码块进行分组，当进行完后续的步骤300后，再接收一个所述子码块，将三个子码块重复分组和解码的过程。
当M的取值为2时，本实施例给出的初始解码的过程，从接收到第三个子码块开始，对三个子码块进行分组，当进行完后续的步骤300后，再接收2个子码块，将5个所述子码块进行分组和解码的过程。
步骤300，除包含所述全零码的所述待解码初始组外，将各所述待解码初始组中,先接收到的所述子码块进行转置后,按照所述接收时间由后到前的顺序依次解码所述待解码初始组，其中，每次解码一个所述待解码初始组后均根据解码结果更新所述子码块，并用于下一个所述待解码初始组的解码，解码至所述第一个子码块后返回步骤200，直至接收到第L个所述子码块。
具体地，将每个待解码初始组中的先接收到的子码块进行转置后，由后到前对每个待解码初始组进行解码，并依次更新子码块。
本实施例所提供的阶梯码解码方法，在接收到预设的滑动窗的长度L个子码块之前，将接收到的子码块进行初始化的解码过程，通过所述初始化的解码过程，在后续的解码过程开始之前，已经将接收到的子码块进行了完整的迭解码，从而降低本发明所提供的阶梯码的解码误码率。
下面分别以本发明的硬解码、软解码、软硬结合解码的初始化解码，以及本发明的硬解码、软解码、软硬结合解码的正常解码过程进行举例说明。
图4为本发明方法实施例4中的阶梯码硬解码的初始化解码方法的流程图，以L＝5、M＝2为例，接收到的阶梯码是经过硬判的码，则解码过程直接进行线性分组码硬解码，如图4所示的本发明方法实施例4中的阶梯码硬解码的初始化解码方法包括：
(1)当接收到第1个子码块B1的时候，对[BT 0,B1](其中T为转置的意思)进行解码(图4左图中实线箭头1所示)，并只更新B1码块中的信息。
(2)当接收到第2、3个子码块B2、B3的时候，先对[BT 2,B3]进行解码(图4左图中实线箭头2所示)，并同时更新B2及B3码块中的信息；然后在B2码块信息更新的基础上，对[BT 1,B2]进行解码(图4左图中实线箭头3所示)，并同时更新B1及B2码块中的信息；然后在B1码块信息更新的基础上，对[BT 0,B1]进行解码(图4左图中实线箭头4所示)，并同时更新B1码块中的信息。
当接收到第4、5个子码块B4、B5的时候，如果从码块B1开始算起，滑动窗中已经有了5个子码块(图4右图中斜线部分所示)。此时滑动窗里面包括的5个子码块分别是B1、B2、B3、B4及B5。实际实现的时候，滑动窗对应电路中的缓存装置。
图5为本发明方法实施例4中的阶梯码硬解码的解码方法的流程图，以L＝5、M＝2为例，接收到的阶梯码是经过硬判的码，则解码过程直接进行线性分组码硬解码，如图5所示的本发明方法实施例4中的阶梯码硬解码的解码方法，包括：
1、将滑动窗中5个子码块(图5左图中斜线部分所示)以相邻两个为单位分成4组：[BT 4,B5]、[BT 3,B4]、[BT 2,B3]及[BT 1,B2](其中T为转置的意思)；为了后续的表述方便，将这些组分别记为：B(1)＝[BT 4,B5]、B(2)＝[BT 3,B4]、B(3)＝[BT 2,B3]及B(4)＝[BT 1,B2]。
2、先对码组单元B(1)＝[BT 4,B5]逐行进行解码(图5左图中虚线箭头1所示)，同时根据解码结果更新码组单元B(1)中B4及B5的信息；然后在码块B6信息更新的基础上对码组单元B(2)＝[BT 3,B4]进行解码(图5左图中虚线箭头2所示)，同时根据解码结果更新码组单元B(2)中B3及B4的信息；然后在码块B5信息更新的基础上对码组单元B(3)＝[BT 2,B3]进行解码(图5左图中虚线箭头3所示)，同时根据解码结果更新码组单元B(3)中B2及B3信息；然后在码块B4信息更新的基础上对码组单元B(4)＝[BT 1,B2]进行解码(图5左图中虚线箭头4所示)，同时根据解码结果更新码组单元B(4)中B1及B2的信息；然后输出B1及B2码块的信息；
B1、B2、B3经历了初始化解码的过程后已经经历了几次解码，这样输出的B1及B2码块则经历了2次迭代译码(1次完整的迭代译码包括1次横向及1次纵向译码)。
3、对滑动窗向后滑动2个码块长度，则滑动窗新位置里面包括的5个阶梯码子码块分别是：B3、B4、B5、B6及B7(图5右图中斜线部分所示)；其中B3、B4、B5为上次滑动窗中解码后更新的码块数据，B6及B7为新加入滑动窗中的数据。将这5个子码块以相邻两个为单位分成4组：B(1)＝[BT 6,B7]、B(2)＝[BT 5,B6]、B(3)＝[BT 4,B5]及B(4)＝[BT 3,B4]。
需要说明的是，实际实现的时候，滑动窗对应电路中的FIFO(先进先出)装置，在子码块B1及B2输出的同时输入子码块B6及B7。
4、先对码组单元B(1)＝[BT 6,B7]逐行进行解码(图5右图中虚线箭头5所示)，同时根据解码结果更新码组单元B(1)中B6及B7的信息；然后在码块B8信息更新的基础上对码组单元B(2)＝[BT 5,B6]进行解码(图5右图中虚线箭头6所示)，同时根据解码结果更新码组单元B(2)中B5及B6的信息；然后在码块B7信息更新的基础上对码组单元B(3)＝[BT 4,B5]进行解码(图5右图中虚线箭头7所示)，同时根据解码结果更新码组单元B(3)中B4及B5的信息；然后在码块B6信息更新的基础上对码组单元B(4)＝[BT 3,B4]进行解码(图5右图中虚线箭头8所示)，同时根据解码结果更新码组单元B(4)中B3及B4的信息；然后输出B3及B4码块的信息；输出的B3及B4码块同样经历了2次迭代译码。
5、重复步骤3及步骤4中的操作，进而完成B5、B6、…及后面所有接收到的阶梯码子码块的解码输出，所有的输出都经历了2次迭代译码。
图6为本发明方法实施例5中的阶梯码硬解码的初始化解码方法的流程图，取L＝4、M＝1为例，接收到的阶梯码是经过硬判的码，则解码过程直接进行线性分组码硬解码。如图6所示的本发明方法实施例5中的阶梯码硬解码的初始化解码方法，包括：
(1)当接收到第1个子码块B1的时候，对[BT 0,B1](其中T为转置的意思)进行解码(图6左图中实线箭头1所示)，并只更新B1码块中的信息。
(2)当接收到第2个子码块B2的时候，先对[BT 1,B2]进行解码(图6左图中实线箭头2所示)，并同时更新B1及B2码块中的信息；然后在B1码块信息更新的基础上，对[BT 0,B1]进行解码(图6左图中实线箭头3所示)，并同时更新B1码块中的信息。
(3)当接收到第3个子码块B3的时候，先对[BT 2,B3]进行解码(图6左图中实线箭头4所示)，并同时更新B3及B2码块中的信息；然后在B2码块信息更新的基础上，对[BT1,B2]进行解码(图6左图中实线箭头5所示)，并同时更新B2及B1码块中的信息；然后在B1码块信息更新的基础上，对[BT 0,B1]进行解码(图6左图中实线箭头6所示)，并同时更新B1码块中的信息。
如果从码块B0开始算起，滑动窗中已经有了4个子码块(图6左图中斜线部分所示)。接下来接收到的新码块是B4子码块，此时滑动窗将向右滑动1个码块的长度(图6右图中斜线部分所示)。此时滑动窗新位置里面包括的5个子码块分别是B1、B2、B3及B4。实际实现的时候，滑动窗对应电路中的缓存装置。
图7为本发明方法实施例5中的阶梯码硬解码的解码方法的流程图，取L＝4、M＝1为例，接收到的阶梯码是经过硬判的码，则解码过程直接进行线性分组码硬解码。如图7所示的本发明方法实施例5中的阶梯码硬解码的解码方法，包括：
1、将滑动窗中4个子码块(图7左图中斜线部分所示)以相邻两个为单位分成4组：[BT 3,B4]、[BT 2,B3]及[BT 1,B2](其中T为转置的意思)；为了后续的表述方便，将这些组分别记为：B(1)＝[BT 3,B4]、B(2)＝[BT2,B3]、B(3)＝[BT 1,B2]。
2、先对码组单元B(1)＝[BT 3,B4]逐行进行解码(图7左图中虚线箭头1所示)，同时根据解码结果更新码组单元B(1)中B3及B4的信息；然后在码块B3信息更新的基础上对码组单元B(2)＝[BT 2,B3]进行解码(图7左图中虚线箭头2所示)，同时根据解码结果更新码组单元B(2)中B2及B3的信息；然后在码块B2信息更新的基础上对码组单元B(3)＝[BT 1,B2]进行解码(图7左图中虚线箭头3所示)，同时根据解码结果更新码组单元B(3)中B1及B2的信息；然后输出B1码块的信息。
从上面的方法中B1、B2、B3经历了初始化解码的过程后已经经历了几次解码，这样输出的B1码块则经历了3次迭代译码(1次完整的迭代译码包括1次横向及1次纵向译码)。
3、对滑动窗向后滑动1个码块长度，则滑动窗新位置里面包括的4个阶梯码子码块分别是：B2、B3、B4、B5(图7右图中斜线部分所示)；其中B2、B3、B4为上次滑动窗中解码后更新的码块数据，B5为新加入滑动窗中的数据。将这4个子码块以相邻两个为单位分成3组：B(1)＝[BT 4,B5]、B(2)＝[BT 3,B4]、B(3)＝[BT 2,B3]。
4、先对码组单元B(1)＝[BT 4,B5]逐行进行解码(图7右图中虚线箭头4所示)，同时根据解码结果更新码组单元B(1)中B4及B5的信息；然后在码块B4信息更新的基础上对码组单元B(2)＝[BT 3,B4]进行解码(图7右图中虚线箭头5所示)，同时根据解码结果更新码组单元B(2)中B3及B4的信息；然后在码块B3信息更新的基础上对码组单元B(3)＝[BT 2,B3]进行解码(图7右图中虚线箭头6所示)，同时根据解码结果更新码组单元B(3)中B2及B3的信息；然后输出B2码块的信息；输出的B2码块同样经历了3次迭代译码。
5、重复步骤3及步骤4中的操作，进而完成B3、B4、…及后面所有接收到的阶梯码子码块的解码输出，所有的输出都经历了3次迭代译码。
图8为本发明方法实施例6中的阶梯码软解码的初始化解码方法的流程图，取L＝5、M＝2为例，接收到的阶梯码是经过硬判的码，则解码过程直接进行线性分组码硬解码。如图8所示的本发明方法实施例6中的阶梯码软解码的初始化解码方法，包括：
(1)当接收到第1个子码块B1的时候，对[BT 0,B1](其中T为转置的意思)进行软解码(图8左图中实线箭头1所示)，并只更新B1码块中的信息。
(2)当接收到第2、3个子码块B2、B3的时候，先对[BT 2,B3]进行软解码(图8左图中实线箭头2所示)，并同时更新B2及B3码块中的信息；然后在B2码块信息更新的基础上，对[BT 1,B2]进行软解码(图8左图中实线箭头3所示)，并同时更新B1及B2码块中的信息；然后在B1码块信息更新的基础上，对[BT 0,B1]进行软解码(图8左图中实线箭头4所示)，并同时更新B1码块中的信息；
当接收到第4、5个子码块B4、B5的时候，如果从码块B1开始算起，滑动窗中已经有了5个子码块(图8右图中斜线部分所示)。此时滑动窗新位置里面包括的5个子码块分别是B1、B2、B3、B4及B5。实际实现的时候，滑动窗对应电路中的缓存装置。
图9为本发明方法实施例6中的阶梯码软解码的解码方法的流程图，取L＝5、M＝2为例，接收到的是没有经过硬判的软信息，则解码方法则可以选择各种软解码算法。如图9所示的本发明方法实施例6中的阶梯码软解码的解码方法，包括：
1、将滑动窗中5个子码块(图9左图中斜线部分所示)以相邻两个为单位分成4组：[BT 4,B5]、[BT 3,B4]、[BT 2,B3]及[BT 1,B2]((其中T为转置的意思)；为了后续的表述方便，将这些组分别记为：B(1)＝[BT 4,B5]、B(2)＝[BT 3,B4]、B(3)＝[BT 2,B3]及B(4)＝[BT 1,B2]。
2、先对码组单元B(1)＝[BT 4,B5]逐行进行软解码(图9左图中虚线箭头1所示)，同时根据软解码结果更新码组单元B(1)中B4及B5的信息；然后在码块B6信息更新的基础上对码组单元B(2)＝[BT 3,B4]进行软解码(图9左图中虚线箭头2所示)，同时根据软解码结果更新码组单元B(2)中B3及B4的信息；然后在码块B3信息更新的基础上对码组单元B(3)＝[BT 2,B3]进行软解码(图9左图中虚线箭头3所示)，同时根据软解码结果更新码组单元B(3)中B2及B3的信息；然后在码块B2信息更新的基础上对码组单元B(4)＝[BT 1,B2]进行软解码(图9左图中虚线箭头4所示)，同时根据软解码结果更新码组单元B(4)中B1及B2的信息；然后输出B1及B2码块的信息。
B1、B2、B3经历了初始化软解码的过程后已经经历了几次软解码，这样输出的B1及B2码块则经历了2次迭代译码(1次完整的迭代译码包括1次横向及1次纵向译码)。
3、滑动窗向后滑动2个码块长度，则滑动窗新位置里面包括的5个阶梯码子码块分别是：B3、B4、B5、B6及B7(图9右图中斜线部分所示)；其中B3、B4、B5为上次滑动窗中软解码后更新的码块数据，B6及B7为新加入滑动窗中的数据。将这5个子码块以相邻两个为单位分成4组：B(1)＝[BT 6,B7]、B(2)＝[BT 5,B6]、B(3)＝[BT 4,B5]及B(4)＝[BT 3,B4]。
需要说明的是，实际实现的时候，滑动窗对应电路中的FIFO(先进先出)装置，在子码块B1及B2输出的同时输入子码块B6及B7。
4、先对码组单元B(1)＝[BT 6,B7]逐行进行软解码(图9右图中虚线箭头5所示)，同时根据软解码结果更新码组单元B(1)中B6及B7的信息；然后在码块B6信息更新的基础上对码组单元B(2)＝[BT 5,B6]进行软解码(图9右图中虚线箭头6所示)，同时根据软解码结果更新码组单元B(2)中B5及B6的信息；然后在码块B5信息更新的基础上对码组单元B(3)＝[BT 4,B5]进行软解码(图9右图中虚线箭头7所示)，同时根据软解码结果更新码组单元B(3)中B4及B5的信息；然后在码块B4信息更新的基础上对码组单元B(4)＝[BT 3,B4]进行软解码(图7右图中虚线箭头8所示)，同时根据软解码结果更新码组单元B(4)中B3及B4的信息；然后输出B3及B4码块的信息。
5、重复步骤3及步骤4中的操作，进而完成B5、B6、、…及后面所有接收到的阶梯码子码块的软解码输出，所有的输出都经历了2次迭代译码。
图10为本发明方法实施例7中的阶梯码软解码的初始化解码方法的流程图，L＝4、M＝1，接收到的是没有经过硬判的软信息，则软解码方法则可以选择各种软解码算法，如图10所示的本发明方法实施例7中的阶梯码软解码的初始化解码方法，包括：
(1)当接收到第1个子码块B1的时候，对[BT 0,B1](其中T为转置的意思)进行软解码(图10左图中实线箭头1所示)，并只更新B1码块中的信息。
(2)当接收到第2个子码块B2的时候，先对[BT 1,B2]进行软解码(图10左图中实线箭头2所示)，并同时更新B1及B2码块中的信息；然后在B1码块信息更新的基础上，对[BT 0,B1]进行软解码(图10左图中实线箭头3所示)，并同时更新B1码块中的信息。
(3)当接收到第3个子码块B3的时候，先对[BT 2,B3]进行软解码(图10左图中实线箭头4所示)，并同时更新B3及B2码块中的信息；然后在B2码块信息更新的基础上，对[BT 1,B2]进行软解码(图10左图中实线箭头5所示)，并同时更新B2及B1码块中的信息；然后在B1码块信息更新的基础上，对[BT 0,B1]进行软解码(图10左图中实线箭头6所示)，并同时更新B1码块中的信息。
如果从码块B0开始算起，滑动窗中已经有了4个子码块(图10左图中斜线部分所示)。接下来接收到的新码块是B4子码块，此时滑动窗将向右滑动1个码块的长度(图10右图中斜线部分所示)。此时滑动窗新位置里面包括的5个子码块分别是B1、B2、B3及B4。实际实现的时候，滑动窗对应电路中的缓存装置。
图11为本发明方法实施例7中的阶梯码软解码的解码方法的流程图，以L＝4、M＝1为例，接收到的是没有经过硬判的软信息，则软解码方法则可以选择各种软解码算法，如图11所示的本发明方法实施例7中的阶梯码软解码的解码方法，包括：
1、将滑动窗中4个子码块(图11左图中斜线部分所示)以相邻两个为单位分成4组：[BT 3,B4]、[BT 2,B3]及[BT 1,B2](其中T为转置的意思)；为了后续的表述方便，将这些组分别记为：B(1)＝[BT 3,B4]、B(2)＝[BT 2,B3]、B(3)＝[BT 1,B2]。
2、先对码组单元B(1)＝[BT 3,B4]逐行进行软解码(图11左图中虚线箭头1所示)，同时根据软解码结果更新码组单元B(1)中B3及B4的信息；然后在码块B3信息更新的基础上对码组单元B(2)＝[BT 2,B3]进行软解码(图11左图中虚线箭头2所示)，同时根据软解码结果更新码组单元B(2)中B2及B3的信息；然后在码块B2信息更新的基础上对码组单元B(3)＝[BT 1,B2]进行软解码(图11左图中虚线箭头3所示)，同时根据软解码结果更新码组单元B(3)中B1及B2的信息；然后输出B1码块的信息。
B1、B2、B3经历了初始化软解码的过程后已经经历了几次软解码，这样输出的B1码块则经历了3次迭代译码(1次完整的迭代译码包括1次横向及1次纵向译码)。
3、对滑动窗向后滑动1个码块长度，则滑动窗新位置里面包括的4个阶梯码子码块分别是：B2、B3、B4、B5(图11右图中斜线部分所示)；其中B2、B3、B4为上次滑动窗中软解码后更新的码块数据，B5为新加入滑动窗中的数据。将这4个子码块以相邻两个为单位分成3组：B(1)＝[BT 4,B5]、B(2)＝[BT 3,B4]、B(3)＝[BT 2,B3]。
4、先对码组单元B(1)＝[BT 4,B5]逐行进行软解码(图11右图中虚线箭头4所示)，同时根据软解码结果更新码组单元B(1)中B4及B5的信息；然后在码块B4信息更新的基础上对码组单元B(2)＝[BT 3,B4]进行软解码(图11右图中虚线箭头5所示)，同时根据软解码结果更新码组单元B(2)中B3及B4的信息；然后在码块B3信息更新的基础上对码组单元B(3)＝[BT 2,B3]进行软解码(图11右图中虚线箭头6所示)，同时根据软解码结果更新码组单元B(3)中B2及B3的信息；然后输出B2码块的信息；输出的B2码块同样经历了3次迭代译码。
5、重复步骤3及步骤4中的操作，进而完成B3、B4、…及后面所有接收到的阶梯码子码块的软解码输出，所有的输出都经历了3次迭代译码。
图12为本发明方法实施例8中的阶梯码解码装置的结构示意图，如图12所示的本发明方法实施例8中的阶梯码解码装置，包括：
待解码初始组获取模块100，用于接收到第一个所述子码块，将所述全零码和所述第一个子码块进行解码后，更新所述第一个子码块；另外接收M个所述子码块，将相邻的两个所述子码块作为一组进行分组，除第一个和最后一个所述子码块外，每个所述子码块分别与前后两个所述子码块进行分组，获取待解码初始组。
待解码初始组解码模块200，用于将各所述待解码初始组中,先接收到的所述子码块进行转置后,按照所述接收时间由后到前的顺序依次解码所述待解码初始组，其中，每次解码一个所述待解码初始组后均根据解码结果更新所述子码块，并用于下一个所述待解码初始组的解码，解码至所述第一个子码块后返回待解码初始组获取模块，直至接收到第L个所述子码块。
待解码子码块获取模块300，用于获取滑动窗的长度L，按照接收时间由前到后的顺序，在接收到的子码块中，连续获取L个所述子码块作为所述滑动窗中的待解码子码块，其中，L为正整数；用于当获取到的第一个子码块为所有所述子码块中第一个接收到的所述子码块时；将全零码块补充为所述滑动窗中的第一个所述待解码子码块,并将所述滑动窗中的第L个所述待解码子码块滑出所述滑动窗。
解码模块400，用于将所述待解码子码块分组后获取待解码组，按照所述接收时间由后到前顺序解码，根据解码结果依次更新所述待解码子码块，获取更新子码块，并输出前M个所述更新子码块作为解码结果，其中M为小于L的正整数；包括分组单元，用于将相邻的两个所述待解码子码块作为一组进行分组，除第一个和最后一个所述待解码子码块外，每个所述待解码子码块分别与前后两个所述待解码子码块进行分组，获取待解码组；解码单元，用于按照所述接收时间由后到前的顺序依次解码所述待解码组，其中，每次解码一个所述待解码组后均根据解码结果更新所述待解码子码块，获取更新子码块后用于下一个所述待解码组的解码。用于当所述待解码子码块是经过硬判的码时，利用线性分组码进行解码；否则，利用软解码算法进行解码。优选的，M为1或2。优选的，当M为偶数时，L为奇数。用于根据解码结果依次更新除所述全零码块外的所述待解码子码块。
滑动模块500，用于将所述滑动窗按照所述接收时间，向后滑动M个所述子码块的长度，将所述滑动窗内剩余的所述更新子码块与滑入所述滑动窗的所述子码块，重新组合为所述滑动窗内的所述待解码子码块，并返回步骤2，直至输出所有所述子码块的解码结果。
本发明所提供的阶梯码解码装置，通过将所述滑动窗内的待解码子码块进行分组后，按照所述接收时间由后到前顺序解码，根据解码结果依次更新所述待解码子码块，获取更新子码块，并输出前M个所述更新子码块作为解码结果，将所述滑动穿向后滑动M个子码块后重复上述步骤。通过分组后依次解码并输出更新子码块，再将所述滑动窗滑动后重复分组及解码步骤，每完成一个阶梯码子码块的解码输出，只需要进行较少次数的迭代解码过程，降低了硬件电路的实现复杂度，减小了解码的时间延迟，并提高了解码性能。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
总之，以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种阶梯码解码方法，其特征在于，所述方法包括以下步骤：
步骤1，获取滑动窗的长度L，按照接收时间由前到后的顺序，在接收到的子码块中，连续获取L个所述子码块作为所述滑动窗中的待解码子码块，其中，L为正整数；
步骤2，将所述待解码子码块分组后获取待解码组，按照所述接收时间由后到前顺序解码，根据解码结果依次更新所述待解码子码块，获取更新子码块，并按照所述接收时间由前到后的顺序输出前M个所述更新子码块作为解码结果，其中M为小于L的正整数；
步骤3，将所述滑动窗按照所述接收时间，向后滑动M个所述子码块的长度，将所述滑动窗内剩余的所述更新子码块与滑入所述滑动窗的所述子码块，重新组合为所述滑动窗内的所述待解码子码块，并返回步骤2，直至输出所有所述子码块的解码结果；
所述连续获取L个所述子码块作为所述滑动窗中的待解码子码块，包括：
当获取到的第一个子码块为所有所述子码块中第一个接收到的所述子码块时；
将全零码块补充到所述滑动窗中的第一个所述待解码子码块,并将所述滑动窗中的第L个所述待解码子码块滑出所述滑动窗；
所述根据解码结果依次更新所述待解码子码块，包括：
根据解码结果依次更新除所述全零码块外的所述待解码子码块；
在所述步骤1之前，所述方法还包括：
步骤100，接收到第一个所述子码块，将所述全零码块进行转置，将转置后的全零码块和所述第一个子码块进行解码，更新所述第一个子码块；
步骤200，另外接收M个所述子码块，将相邻的两个所述子码块作为一组进行分组，除第一个和最后一个所述子码块外，每个所述子码块分别与前后两个所述子码块进行分组，获取待解码初始组；
步骤300，将各所述待解码初始组中,先接收到的所述子码块进行转置后,按照所述接收时间由后到前的顺序依次解码所述待解码初始组，其中，每次解码一个所述待解码初始组后均根据解码结果更新所述子码块，并用于下一个所述待解码初始组的解码，解码至所述第一个子码块后返回步骤200，直至接收到第L个所述子码块。
2.如权利要求1所述的阶梯码解码方法，其特征在于：M为1或2。
3.如权利要求1所述的阶梯码解码方法，其特征在于：当M为偶数时，L为奇数。
4.如权利要求1所述的阶梯码解码方法，其特征在于，所述将所述待解码子码块分组后获取待解码组，按照所述接收时间由后到前顺序解码，根据解码结果依次更新所述待解码子码块，获取更新子码块，包括：
将相邻的两个所述待解码子码块作为一组进行分组，除第一个和最后一个所述待解码子码块外，每个所述待解码子码块分别与前后两个所述待解码子码块进行分组，获取待解码组；
将各所述待解码组中,先接收到的所述待解码子码块进行转置后,按照所述接收时间由后到前的顺序依次解码所述待解码组，其中，每次解码一个所述待解码组后均根据解码结果更新所述待解码子码块，获取更新子码块后用于下一个所述待解码组的解码。
5.如权利要求1所述的阶梯码解码方法，其特征在于，所述按照所述接收时间由后到前顺序解码，包括：
当所述待解码子码块是经过硬判的码时，利用线性分组码进行解码；否则，
利用软解码算法进行解码。
6.一种阶梯码解码装置，其特征在于，包括：
待解码子码块获取模块，用于获取滑动窗的长度L，按照接收时间由前到后的顺序，在接收到的子码块中，连续获取L个所述子码块作为所述滑动窗中的待解码子码块，其中，L为正整数；
解码模块，用于将所述待解码子码块分组后获取待解码组，按照所述接收时间由后到前顺序解码，根据解码结果依次更新所述待解码子码块，获取更新子码块，并按照所述接收时间由前到后的顺序输出前M个所述更新子码块作为解码结果，其中M为小于L的正整数；
滑动模块，用于将所述滑动窗按照所述接收时间，向后滑动M个所述子码块的长度，将所述滑动窗内剩余的所述更新子码块与滑入所述滑动窗的所述子码块，重新组合为所述滑动窗内的所述待解码子码块，并返回步骤2，直至输出所有所述子码块的解码结果；
所述待解码子码块获取模块，还用于：
当获取到的第一个子码块为所有所述子码块中第一个接收到的所述子码块时；将全零码块补充到所述滑动窗中的第一个所述待解码子码块,并将所述滑动窗中的第L个所述待解码子码块滑出所述滑动窗；
所述解码模块，还用于根据解码结果依次更新除所述全零码块外的所述待解码子码块；
所述阶梯码解码装置，还包括：
待解码初始组获取模块，用于接收到第一个所述子码块，将所述全零码块进行转置，将转置后的全零码块和所述第一个子码块进行解码，更新所述第一个子码块；另外接收M个所述子码块，将相邻的两个所述子码块作为一组进行分组，除第一个和最后一个所述子码块外，每个所述子码块分别与前后两个所述子码块进行分组，获取待解码初始组；
待解码初始组解码模块，用于将各所述待解码初始组中,先接收到的所述子码块进行转置后,按照所述接收时间由后到前的顺序依次解码所述待解码初始组，其中，每次解码一个所述待解码初始组后均根据解码结果更新所述子码块，并用于下一个所述待解码初始组的解码，解码至所述第一个子码块后返回待解码初始组获取模块，直至接收到第L个所述子码块。
7.如权利要求6所述的阶梯码解码装置，其特征在于：M为1或2。
8.如权利要求6所述的阶梯码解码装置，其特征在于：当M为偶数时，L为奇数。
9.如权利要求6所述的阶梯码解码装置，其特征在于，所述解码模块，包括：
分组单元，用于将相邻的两个所述待解码子码块作为一组进行分组，除第一个和最后一个所述待解码子码块外，每个所述待解码子码块分别与前后两个所述待解码子码块进行分组，获取待解码组；
解码单元，用于将各所述待解码组中,先接收到的所述待解码子码块进行转置后,按照所述接收时间由后到前的顺序依次解码所述待解码组，其中，每次解码一个所述待解码组后均根据解码结果更新所述待解码子码块，获取更新子码块后用于下一个所述待解码组的解码。
10.如权利要求6所述的阶梯码解码装置，其特征在于，所述解码模块，用于：
当所述待解码子码块是经过硬判的码时，利用线性分组码进行解码；否则，
利用软解码算法进行解码。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710556560.9A CN109245848B (zh) | 2017-07-10 | 2017-07-10 | 一种阶梯码解码方法和阶梯码解码装置 |
| PCT/CN2018/104767 WO2019011351A1 (zh) | 2017-07-10 | 2018-09-10 | 一种阶梯码解码方法和阶梯码解码装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710556560.9A CN109245848B (zh) | 2017-07-10 | 2017-07-10 | 一种阶梯码解码方法和阶梯码解码装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109245848A CN109245848A (zh) | 2019-01-18 |
| CN109245848B true CN109245848B (zh) | 2021-03-16 |
Family
ID=65002504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710556560.9A Active CN109245848B (zh) | 2017-07-10 | 2017-07-10 | 一种阶梯码解码方法和阶梯码解码装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109245848B (zh) |
| WO (1) | WO2019011351A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009132945A1 (en) * | 2008-04-30 | 2009-11-05 | Telefonaktiebolaget L M Ericsson (Publ) | Method and arrangement for decoding a signal encoded by a tail-biting code |
| WO2011013884A1 (ko) * | 2009-07-30 | 2011-02-03 | 경상대학교산학협력단 | Plc 래더 로직 설계 및 래더 코드 생성방법 |
| CN105429646A (zh) * | 2015-06-30 | 2016-03-23 | 南京大学 | 一种咬尾阶梯码的编码及解码方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8656244B1 (en) * | 2010-10-29 | 2014-02-18 | Massachusetts Institute Of Technology | Rate adaptive nonbinary LDPC codes with low encoding complexity |
| US8751910B2 (en) * | 2011-04-13 | 2014-06-10 | Cortina Systems, Inc. | Staircase forward error correction coding |
| US9294227B2 (en) * | 2013-01-29 | 2016-03-22 | Qualcomm Incorporated | LT staircase FEC code |
-
2017
- 2017-07-10 CN CN201710556560.9A patent/CN109245848B/zh active Active
-
2018
- 2018-09-10 WO PCT/CN2018/104767 patent/WO2019011351A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009132945A1 (en) * | 2008-04-30 | 2009-11-05 | Telefonaktiebolaget L M Ericsson (Publ) | Method and arrangement for decoding a signal encoded by a tail-biting code |
| WO2011013884A1 (ko) * | 2009-07-30 | 2011-02-03 | 경상대학교산학협력단 | Plc 래더 로직 설계 및 래더 코드 생성방법 |
| CN105429646A (zh) * | 2015-06-30 | 2016-03-23 | 南京大学 | 一种咬尾阶梯码的编码及解码方法 |
Non-Patent Citations (1)
| Title |
|---|
| Tail-Biting Code: A Modification to Staircase Code;Guanghui Hu等;《2015 IEEE Workshop on Signal Processing Systems (SiPS)》;20151203;文章正文第1页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019011351A1 (zh) | 2019-01-17 |
| CN109245848A (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105637767B (zh) | 编码的速率匹配处理方法和装置 | |
| CN111050291B (zh) | 一种基于系统在线喷泉码的高编码符号度值广播方法 | |
| US8924829B2 (en) | Device and method for turbo-encoding a block of data | |
| CN109245846B (zh) | 一种阶梯码解码方法和阶梯码解码装置 | |
| US20160049962A1 (en) | Method and apparatus of ldpc encoder in 10gbase-t system | |
| CN109245848B (zh) | 一种阶梯码解码方法和阶梯码解码装置 | |
| EP1543624A2 (en) | Method for decoding data using windows of data. | |
| CN109245847B (zh) | 一种阶梯码解码方法和阶梯码解码装置 | |
| CN109245777B (zh) | 一种阶梯码解码方法和阶梯码解码装置 | |
| US10516418B2 (en) | Hybrid type iterative decoding method and apparatus | |
| JP2003152556A (ja) | 誤り訂正符号復号装置 | |
| WO2009158341A2 (en) | Device having turbo decoding capabilities and a method for turbo decoding | |
| CN110784283B (zh) | 确定前向纠错帧边界的方法、装置和解码系统 | |
| CN113242045A (zh) | 一种极化码的高效译码方法、译码装置及计算机可读存储介质 | |
| CN114095042B (zh) | 低码率双正交码译码器及译码的方法 | |
| CN114567411B (zh) | 译码方法、装置、电子设备及存储介质 | |
| CN107453761B (zh) | Turbo码译码方法及Turbo码译码器 | |
| CN111211792B (zh) | Turbo译码方法、装置及系统 | |
| CN116707549A (zh) | 一种基于双滑窗策略的Braided自正交码译码方法 | |
| CN107733445B (zh) | Turbo码码字的生成方法和译码方法 | |
| RU2541844C1 (ru) | Способ декодирования кода-произведения с использованием упорядоченного по весу смежного класса векторов ошибок и устройство его реализующее | |
| KR101221062B1 (ko) | 가변 ｕｓｃ 부호를 이용한 부호화 및 복호화 방법 | |
| CN116318191A (zh) | 基于列表的分阶统计译码方法、设备、装置及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |