Nothing Special   »   [go: up one dir, main page]

CN105637767B - 编码的速率匹配处理方法和装置 - Google Patents

编码的速率匹配处理方法和装置 Download PDF

Info

Publication number
CN105637767B
CN105637767B CN201480056827.2A CN201480056827A CN105637767B CN 105637767 B CN105637767 B CN 105637767B CN 201480056827 A CN201480056827 A CN 201480056827A CN 105637767 B CN105637767 B CN 105637767B
Authority
CN
China
Prior art keywords
group
groups
bits
virtual
coded bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480056827.2A
Other languages
English (en)
Other versions
CN105637767A (zh
Inventor
陈军
李斌
沈晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201910734365.XA priority Critical patent/CN110572165B/zh
Publication of CN105637767A publication Critical patent/CN105637767A/zh
Application granted granted Critical
Publication of CN105637767B publication Critical patent/CN105637767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

一种编码的速率匹配处理方法和装置。该方法包括：将Polar编码器输出的编码比特分成M个组，并分别对第1组至第M组中的编码比特进行交织处理；其中，M为正整数；根据虚拟IR buffer模块的大小，对M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的第1组至第M组中前面各组的比特编码输出至虚拟IR buffer模块，丢弃第1组至第M组中后面各组的编码比特；根据传输信道可用的比特数目和虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理；将重复或缩减处理后的编码比特进行串接处理，生成一个比特流，并通过传输信道发送比特流。

Description

编码的速率匹配处理方法和装置
技术领域
本发明实施例涉及通信技术，尤其涉及一种编码的速率匹配处理方法和装置。
背景技术
目前，Polar码的基本原理是根据特定的条件，采用巴氏(Bhattacharyya)参数或者容量(symmetric capacity)，来确定编码矩阵的行向量(或者列向量)。或者，采用误码率来确定相应的编码矩阵的行向量(或者列向量)，这样，Polar码能够通过上述方式选取的编码矩阵的行向量(或者列向量)，获得较优的性能，例如：误码率，或者传输速率。
另外，Polar码还可以利用两步速率匹配算法，来支持混合自动重传请求(HybridAutomatic Repeat Request；简称：HARQ)功能。具体的，该Polar码的速率匹配处理具体实现方式为：将Polar编码器输出的编码比特分成三组，分别对每组进行独立均匀的打孔操作或者重复操作，从而实现编码比特的长度能够匹配至虚拟递增冗余缓冲器(IncrementalRedundancy buffer；简称：IR buffer)大小和传输资源大小。
但是，由于在采用两步速率匹配算法是需要将Polar编码器输出的编码比特分成三组，因此，会与Polar码编码矩阵的行向量(或者列向量)的选取产生了冲突，即不考虑优先级比特的排列次序和输出次序的情况下，从而无法按照上述方式选取编码矩阵的行向量(或者列向量)，使得在译码时性能增益出现损失，导致严重的译码错误传输，进而导致了Polar码性能不优的问题。
发明内容
本发明实施例提供一种编码的速率匹配处理方法和装置，以克服现有技术中在采用两步速率匹配算法时会与Polar码编码矩阵的行向量(或者列向量)的选取产生了冲突，从而造成译码时性能增益出现损失，导致严重的译码错误传输，进而导致了Polar码性能不优的问题。
本发明实施例第一方面提供一种编码的速率匹配处理方法，包括：
将Polar编码器输出的编码比特分成M个组，并分别对第1组至第M组中的编码比特进行交织处理；其中，M为正整数；
根据虚拟IR buffer模块的大小，对M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的所述第1组至第M组中前面各组的比特编码输出至所述虚拟IRbuffer模块，丢弃所述第1组至第M组中后面各组的编码比特；
根据传输信道可用的比特数目和所述虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对所述虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理；
将重复或缩减处理后的编码比特进行串接处理，生成一个比特流，并通过所述传输信道发送所述比特流。
在第一方面的第一种可能实现方式中，在第j组包含fN(j)个编码比特，所述fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M，t＝0，1，L，P-1，P＝N/M；N为正整数，且表示所述Polar编码器输出的编码比特的长度时，所述根据虚拟IR buffer模块的大小，对M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的所述第1组至第M组中前面各组的比特编码输出至所述虚拟IR buffer模块，丢弃所述第1组至第M组中后面各组的编码比特，包括：
从所述第1组开始，依次将各个组中的交织处理后的编码比特输出给虚拟IRbuffer模块，直至输出NRM1个交织处理后的编码比特为止，其中，NRM1＝min(N，NIR)；NIR表示所述虚拟IR buffer模块的大小。
结合第一方面的第一种可能实现方式，在第一方面的第二种可能实现方式中，所述根据传输信道可用的比特数目和所述虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对所述虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理，包括：
当Ndata≤NRM1时，从所述虚拟IR buffer模块中与预先配置的第一起始位置对应的第S1组开始，依次从各个组中输出交织处理后的编码比特，直至输出Ndata个交织处理后的编码比特；
当Ndata＞NRM1时，从所述第S1组开始，依次循环从各个组中开始输出交织处理后的编码比特，直至输出所述Ndata个交织处理后的编码比特；其中，Ndata表示传输信道可用的比特数目。
结合第一方面的可能实现方式，在第一方面的第三种可能实现方式中，在第j组包含fN(j)个编码比特，所述fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M，t＝0，1，L，P-1，P＝N/M；N为正整数，且表示所述Polar编码器输出的编码比特的长度时，所述根据虚拟IRbuffer模块的大小，对M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的所述第1组至第M组中前面各组的比特编码输出至所述虚拟IR buffer模块，丢弃所述第1组至第M组中后面各组的编码比特，包括：
依次输出第1组至第W组中交织处理后的编码比特给所述虚拟IR buffer模块，并输出第W+1组中第1至第NRM1-WP个交织处理后的编码比特给所述虚拟IR buffer模块；其中，W满足WP＜NRM1≤(W+1)P；NRM1＝min(N，NIR)；NIR表示所述虚拟IR buffer模块的大小。
结合第一方面的第三种可能实现方式，在第一方面的第四种可能实现方式中，所述根据传输信道可用的比特数目和所述虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对所述虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理，包括：
当Ndata≤NRM1时，从所述虚拟IR buffer模块中与预先配置的第二起始位置对应的第S2组开始，依次输出V个组中的交织处理后的编码比特，并输出V个组之后的下一个组中的第1至第Ndata-VP个交织编码处理后的编码比特；其中，V满足VP＜Ndata≤(V+1)P；Ndata表示传输信道可用的比特数目；
当Ndata＞NRM1时，从所述第S2组开始，依次循环输出W+1个组中的交织处理后的编码比特，且循环次数为W′次；再从所述第S2组开始，依次输出V′+1个组中每个组的第1至第Ndata-W′NRM1个交织处理后的编码比特；其中，W′满足W′P＜Ndata≤(W′+1)NRM1；V′满足V′P＜Ndata-W′NNRM1≤(V′+1)P；其中，Ndata表示传输信道可用的比特数目。
结合第一方面的可能实现方式，在第一方面的第五种可能实现方式中，在第1组为系统比特，第2组至第M组为校验比特，且第j组包含fN-K(j)个校验比特，所述fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M-1，t＝0，1，L，P-1，P＝(N-K)/(M-1)；N为正整数，且表示所述Polar编码器输出的编码比特的长度；K表示所述Polar编码器输出的编码比特的最前面的K个比特时，所述根据虚拟IR buffer模块的大小，对M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的所述第1组至第M组中前面各组的比特编码输出至所述虚拟IR buffer模块，丢弃所述第1组至第M组中后面各组的编码比特，包括：
输出第1组中交织处理后的系统比特给所述虚拟IR buffer模块，并依次输出第2组至第W组中交织处理后的检验比特给所述虚拟IR buffer模块，再输出第W+1组中第1至第NRM1-K-WP个交织处理后的校验比特给所述虚拟IR buffer；其中，W满足WP＜NRM1-K≤(W+1)P；NRM1＝min(N，NIR)；NIR表示所述虚拟IR buffer的大小。
结合第一方面的第五种可能实现方式，在第一方面的第六种可能实现方式中，所述根据传输信道可用的比特数目和所述虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对所述虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理，包括：
当Ndata≤NRM1时，从所述虚拟IR buffer模块中输出第1组中的交织处理后的系统比特，并从所述虚拟IR buffer模块中与预先配置的第三起始位置对应的第S3组开始，依次输出V个组中的交织处理后的校验比特，并输出V个组之后的下一个组中的第1至第Ndata-K-VP个交织编码处理后的编码比特；其中，V满足VP＜Ndata-K≤(V+1)P；Ndata表示传输信道可用的比特数目；
当Ndata＞NRM1时，从所述虚拟IR buffer模块中循环W′次输出第1组中的交织处理后的系统比特，并从所述虚拟IR buffer模块中的所述第S3组开始，依次循环输出W+1个组中的交织处理后的校验比特，且循环次数为W′次；再输出第1组中的交织处理后的系统比特，以及从所述第S3组开始，依次输出V′个组中交织处理后的校验比特；最后，输出V′个组之后的下一个组中的第1至第Ndata-W′NRM1-V′P个校验比特；其中，W′满足W′P＜Ndata≤(W′+1)NRM1；V′满足V′P＜Ndata-W′NNRM1≤(V′+1)P；其中，Ndata表示传输信道可用的比特数目。
本发明实施例第二方面提供一种编码的速率匹配处理装置，包括：
分组模块，用于将Polar编码器输出的编码比特分成M个组；其中，M为正整数；
交织处理模块，用于分别对第1组至第M组中的编码比特进行交织处理；
第一速率匹配模块，用于根据虚拟IR buffer模块的大小，对M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的所述第1组至第M组中前面各组的比特编码输出至所述虚拟IR buffer模块，丢弃所述第1组至第M组中后面各组的编码比特；
所述IR buffer模块，用于存放所述第一速率匹配模块输出的多个组的编码比特；
第二速率匹配模块，用于根据传输信道可用的比特数目和所述虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对所述虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理；
编码比特收集模块，用于将重复或缩减处理后的编码比特进行串接处理，生成一个比特流，并通过所述传输信道发送所述比特流。
在第二方面的第一种可能实现方式中，在第j组包含fN(j)个编码比特，所述fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M，t＝0，1，L，P-1，P＝N/M；N为正整数，且表示所述Polar编码器输出的编码比特的长度时，所述第一速率匹配模块具体用于从所述第1组开始，依次将各个组中的交织处理后的编码比特输出给虚拟IR buffer模块，直至输出NRM1个交织处理后的编码比特为止，其中，NRM1＝min(N，NIR)；NIR表示所述虚拟IR buffer模块的大小。
结合第二方面的第一种可能实现方式，在第二方面的第二种可能实现方式中，所述第二速率匹配模块包括：
比特缩减处理单元，用于当Ndata≤NRM1时，从所述虚拟IR buffer模块中与预先配置的第一起始位置对应的第S1组开始，依次从各个组中输出交织处理后的编码比特，直至输出Ndata个交织处理后的编码比特；
比特重复处理单元，用于当Ndata＞NRM1时，从所述第S1组开始，依次循环从各个组中开始输出交织处理后的编码比特，直至输出所述Ndata个交织处理后的编码比特；其中，Ndata表示传输信道可用的比特数目。
结合第二方面可能实现方式，在第二方面的第三种可能实现方式中，在第j组包含fN(j)个编码比特，所述fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M，t＝0，1，L，P-1，P＝N/M；N为正整数，且表示所述Polar编码器输出的编码比特的长度时，所述第一速率匹配模块具体用于依次输出第1组至第W组中交织处理后的编码比特给所述虚拟IR buffer模块，并输出第W+1组中第1至第NRM1-WP个交织处理后的编码比特给所述虚拟IR buffer模块；其中，W满足WP＜NRM1≤(W+1)P；NRM1＝min(N，NIR)；NIR表示所述虚拟IR buffer模块的大小。
结合第二方面的第三种可能实现方式，在第二方面的第四种可能实现方式中，所述第二速率匹配模块包括：
比特缩减处理单元，用于当Ndata≤NRM1时，从所述虚拟IR buffer模块中与预先配置的第二起始位置对应的第S2组开始，依次输出V个组中的交织处理后的编码比特，并输出V个组之后的下一个组中的第1至第Ndata-VP个交织编码处理后的编码比特；其中，V满足VP＜Ndata≤(V+1)P；Ndata表示传输信道可用的比特数目；
比特重复处理单元，用于当Ndata＞NRM1时，从所述第S2组开始，依次循环输出W+1个组中的交织处理后的编码比特，且循环次数为W′次；再从所述第S2组开始，依次输出V′+1个组中每个组的第1至第Ndata-W′NRM1个交织处理后的编码比特；其中，W′满足W′P＜Ndata≤(W′+1)NRM1；V′满足V′P＜Ndata-W′NNRM1≤(V′+1)P；其中，Ndata表示传输信道可用的比特数目。
结合第二方面的可能实现方式，在第二方面的第五种可能实现方式中，在第1组为系统比特，第2组至第M组为校验比特，且第j组包含fN-K(j)个校验比特，所述fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M-1，t＝0，1，L，P-1，P＝(N-K)/(M-1)；N为正整数，且表示所述Polar编码器输出的编码比特的长度；K表示所述Polar编码器输出的编码比特的最前面的K个比特时，所述第一速率匹配模块具体用于输出第1组中交织处理后的系统比特给所述虚拟IR buffer模块，并依次输出第2组至第W组中交织处理后的检验比特给所述虚拟IRbuffer模块，再输出第W+1组中第1至第NRM1-K-WP个交织处理后的校验比特给所述虚拟IRbuffer模块；其中，W满足WP＜NRM1-K≤(W+1)P；NRM1＝min(N，NIR)；NIR表示所述虚拟IRbuffer模块的大小。
结合第二方面的第五种可能实现方式，在第二方面的第六种可能实现方式中，所述第二速率匹配模块包括：
比特缩减处理单元，用于当Ndata≤NRM1时，从所述虚拟IR buffer模块中输出第1组中的交织处理后的系统比特，并从所述IR buffer中与预先配置的第三起始位置对应的第S3组开始，依次输出V个组中的交织处理后的校验比特，并输出V个组之后的下一个组中的第1至第Ndata-K-VP个交织编码处理后的编码比特；其中，V满足VP＜Ndata-K≤(V+1)P；Ndata表示传输信道可用的比特数目；
比特重复处理单元，用于当Ndata＞NRM1时，从所述虚拟IR buffer模块中循环W′次输出第1组中的交织处理后的系统比特，并从所述虚拟IR buffer模块中的所述第S3组开始，依次循环输出W+1个组中的交织处理后的校验比特，且循环次数为W′次；再输出第1组中的交织处理后的系统比特，以及从所述第S3组开始，依次输出V′个组中交织处理后的校验比特；最后，输出V′个组之后的下一个组中的第1至第Ndata-W′NRM1-V′P个校验比特；其中，W′满足W′P＜Ndata≤(W′+1)NRM1；V′满足V′P＜Ndata-W′NNRM1≤(V′+1)P；其中，Ndata表示传输信道可用的比特数目。
本发明实施例编码的速率匹配处理方法和装置，通过将Polar编码器输出的编码比特分成M个组，并分别对第1组至第M组中的编码比特进行交织处理，根据虚拟IR buffer模块的大小，对第M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的该第1组至第M组中前面各组的比特编码输出至该虚拟IR buffer模块，丢弃该第1组至第M组中后面各组的编码比特；根据传输信道可用的比特数目和该虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对该虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理，并将重复或缩减处理后的编码比特进行串接处理，生成一个比特流，并通过该传输信道发送该比特流，由于将Polar编码器输出的编码比特随机分成多个组，并对多个组进行连续地比特缩减处理，或者比特缩减处理和比特重复处理，因此，不仅能够支持高效灵活的速率匹配技术，进而能够支持HARQ重传，还能够提高传输效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明编码的速率匹配处理方法的一个实施例的流程图；
图2为本发明编码的速率匹配处理方法的另一个实施例的流程图；
图3为本发明编码的速率匹配处理方法的又一个实施例的流程图；
图4为本发明编码的速率匹配处理方法的还一个实施例的流程图；
图5为本发明编码的速率匹配处理装置的一个实施例的结构示意图；
图6为本发明编码的速率匹配处理装置的另一个实施例的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明编码的速率匹配处理方法的一个实施例的流程图，如图1所示，本实施例的方法可以包括：
步骤101、将Polar编码器输出的编码比特分成M个组，并分别对第1组至第M组中的编码比特进行交织处理。
在本实施例中，Polar编码器输出的编码比特可以为非系统的Polar编码比特或者非系统的Polar编码比特。
步骤102、根据虚拟IR buffer模块的大小，对M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的该第1组至第M组中前面各组的比特编码输出至该虚拟IRbuffer模块，丢弃该第1组至第M组中后面各组的编码比特。
步骤103、根据传输信道可用的比特数目和该虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对该虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理。
在本实施例中，传输信道可用的比特数目即为物理层空口的可用资源的数量。
在本实施例中，若虚拟IR buffer模块存放的多个组的编码比特数目大于或者等于传输信道可用的比特数目，则进行比特缩减处理，即优先输出所选的起始位置对应的组的前面的编码比特，丢弃其余的编码比特。另外，若虚拟IR buffer模块存放的多个组的编码比特数目小于传输信道可用的比特数目，则进行比特重复处理，从所选的起始位置对应的组开始，循环地重复输出各组的编码比特，优先输出各组的前面的编码比特，丢弃后面的编码比特。
其中，所选的起始位置可以是预定义的，或者为接收到的无线通信系统发送的混合自动重传请求(Hybrid Automatic Repeat Request；简称：HARQ)冗余版本(RedundancyVersion；简称：RV)指示。
步骤104、将重复或缩减处理后的编码比特进行串接处理，生成一个比特流，并通过该传输信道发送该比特流。
在本实施例中，通过将Polar编码器输出的编码比特分成M个组，并分别对第1组至第M组中的编码比特进行交织处理，根据虚拟IR buffer模块的大小，对第M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的该第1组至第M组中前面各组的比特编码输出至该虚拟IR buffer模块，丢弃该第1组至第M组中后面各组的编码比特；根据传输信道可用的比特数目和该虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对该虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理，并将重复或缩减处理后的编码比特进行串接处理，生成一个比特流，并通过该传输信道输出该比特流，由于将Polar编码器输出的编码比特随机分成多个组，并对多个组进行连续地比特缩减处理，或者比特缩减处理和比特重复处理，因此，不仅能够支持高效灵活的速率匹配技术，进而能够支持HARQ重传，还能够提高传输效率。
下面采用几个具体的实施例，对图1所示方法实施例的技术方案进行详细说明。
图2为本发明编码的速率匹配处理方法的另一个实施例的流程图，在上述图1所示实施例的基础上，如图2所示，在本实施例中，以Polar编码器输出的编码比特可以为非系统的Polar编码比特为例，即第j组包含fN(j)个编码比特，该fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M，t＝0，1，L，P-1，P＝N/M；N为正整数，且表示该Polar编码器输出的编码比特的长度，详细介绍本实施例的技术方案，步骤102的一种具体实现方式为：
步骤201、从第1组开始，依次将各个组中的交织处理后的编码比特输出给虚拟IRbuffer模块，直至输出NRM1个交织处理后的编码比特为止，其中，NRM1＝min(N，NIR)；NIR表示该虚拟IR buffer模块的大小。
可选地，步骤103的一种具体实现方式为：
步骤202、比较NRM1和该传输信道可用的比特数目，若Ndata≤NRM1，则执行步骤203；若Ndata＞NRM1，则执行步骤204。
步骤203、从该虚拟IR buffer模块中与预先配置的第一起始位置对应的第S1组开始，依次从各个组中输出交织处理后的编码比特，直至输出Ndata个交织处理后的编码比特。
步骤204、从该第S1组开始，依次循环从各个组中开始输出交织处理后的编码比特，直至输出该Ndata个交织处理后的编码比特；其中，Ndata表示传输信道可用的比特数目。
图3为本发明编码的速率匹配处理方法的又一个实施例的流程图，在上述图1所示实施例的基础上，如图3所示，在本实施例中，以Polar编码器输出的编码比特可以为非系统的Polar编码比特为例，即第j组包含fN(j)个编码比特，该fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M，t＝0，1，L，P-1，P＝N/M；N为正整数，且表示该Polar编码器输出的编码比特的长度，详细介绍本实施例的技术方案，步骤102的另一种具体实现方式为：
步骤301、依次输出第1组至第W组中交织处理后的编码比特给该虚拟IR buffer模块，并输出第W+1组中第1至第NRM1-WP个交织处理后的编码比特给该虚拟IR buffer模块。
其中，W满足WP＜NRM1≤(W+1)P；NRM1＝min(N，NIR)；NIR表示该虚拟IR buffer模块的大小。
可选地，步骤103的另一种具体实现方式为：
步骤302、比较NRM1和该传输信道可用的比特数目，若Ndata≤NRM1，则执行步骤303；若Ndata＞NRM1，则执行步骤304。
步骤303、从该虚拟IR buffer模块中与预先配置的第二起始位置对应的第S2组开始，依次输出V个组中的交织处理后的编码比特，并输出V个组之后的下一个组中的第1至第Ndata-VP个交织编码处理后的编码比特。
其中，V满足VP＜Ndata≤(V+1)P；Ndata表示传输信道可用的比特数目。
步骤304、从该第S2组开始，依次循环输出W+1个组中的交织处理后的编码比特，且循环次数为W′次；再从该第S2组开始，依次输出V′+1个组中每个组的第1至第Ndata-W′NRM1个交织处理后的编码比特。其中，W′满足W′P＜Ndata≤(W′+1)NRM1；V′满足V′P＜Ndata-W′NNRM1≤(V′+1)P；其中，Ndata表示传输信道可用的比特数目。
图4为本发明编码的速率匹配处理方法的还一个实施例的流程图，在上述图1所示实施例的基础上，如图4所示，在本实施例中，以Polar编码器输出的编码比特可以为系统的Polar编码比特为例，即第1组为系统比特，第2组至第M组为校验比特，且第j组包含fN-K(j)个校验比特，该fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M-1，t＝0，1，L，P-1，P＝(N-K)/(M-1)；N为正整数，且表示该Polar编码器输出的编码比特的长度；K表示该Polar编码器输出的编码比特的最前面的K个比特，详细介绍本实施例的技术方案，步骤102的又一种具体实现方式为：
步骤401、输出第1组中交织处理后的系统比特给该虚拟IR buffer模块，并依次输出第2组至第W组中交织处理后的检验比特给该虚拟IR buffer模块，再输出第W+1组中第1至第NRM1-K-WP个交织处理后的校验比特给该虚拟IR buffer；其中，W满足WP＜NRM1-K≤(W+1)P；NRM1＝min(N，NIR)；NIR表示该虚拟IR buffer的大小。
可选地，步骤103的又一种具体实现方式为：
步骤402、比较NRM1和该传输信道可用的比特数目，若Ndata≤NRM1，则执行步骤403；若Ndata＞NRM1，则执行步骤404。
步骤403、从该虚拟IR buffer模块中输出第1组中的交织处理后的系统比特，并从该虚拟IR buffer模块中与预先配置的第三起始位置对应的第S3组开始，依次输出V个组中的交织处理后的校验比特，并输出V个组之后的下一个组中的第1至第Ndata-K-VP个交织编码处理后的编码比特；其中，V满足VP＜Ndata-K≤(V+1)P；Ndata表示传输信道可用的比特数目。
步骤404、从该虚拟IR buffer模块中循环W′次输出第1组中的交织处理后的系统比特，并从该虚拟IR buffer模块中的该第S3组开始，依次循环输出W+1个组中的交织处理后的校验比特，且循环次数为W′次；再输出第1组中的交织处理后的系统比特，以及从该第S3组开始，依次输出V′个组中交织处理后的校验比特；最后，输出V′个组之后的下一个组中的第1至第Ndata-W′NRM1-V′P个校验比特；其中，W′满足W′P＜Ndata≤(W′+1)NRM1；V′满足V′P＜Ndata-W′NNRM1≤(V′+1)P；其中，Ndata表示传输信道可用的比特数目。
图5为本发明编码的速率匹配处理装置的一个实施例的结构示意图，如图5所示，本实施例的装置可以包括：分组模块11、交织处理模块12、第一速率匹配模块13、IR buffer模块14、第二速率匹配模块15和编码比特收集模块16，其中，分组模块11用于将Polar编码器输出的编码比特分成M个组；其中，M为正整数；交织处理模块12用于分别对第1组至第M组中的编码比特进行交织处理；第一速率匹配模块13用于根据虚拟IR buffer模块14的大小，对M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的该第1组至第M组中前面各组的比特编码输出至该虚拟IR buffer模块14，丢弃该第1组至第M组中后面各组的编码比特，并丢弃后面各组的编码比特；IR buffer模块14用于存放该第一速率匹配模块输出的多个组的编码比特；第二速率匹配模块15用于根据传输信道可用的比特数目和该虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对该虚拟IRbuffer模块14中存放的多个组的编码比特进行重复或缩减处理；编码比特收集模块16用于将重复或缩减处理后的编码比特进行串接处理，生成一个比特流，并通过该传输信道发送该比特流。
本实施例的装置，可以用于执行图1所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
图6为本发明编码的速率匹配处理装置的另一个实施例的结构示意图，如图6所示，本实施例的装置在图5所示装置结构的基础上，在第j组包含fN(j)个编码比特，该fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M，t＝0，1，L，P-1，P＝N/M；N为正整数，且表示该Polar编码器输出的编码比特的长度时，该第一速率匹配模块13具体用于从该第1组开始，依次将各个组中的交织处理后的编码比特输出给虚拟IR buffer模块14，直至输出NRM1个交织处理后的编码比特为止，其中，NRM1＝min(N，NIR)；NIR表示该虚拟IR buffer模块14的大小。
可选地，第二速率匹配模块15包括：比特缩减处理单元151和比特重复处理单元152；其中，比特缩减处理单元151用于当Ndata≤NRM1时，从该虚拟IR buffer模块中与预先配置的第一起始位置对应的第S1组开始，依次从各个组中输出交织处理后的编码比特，直至输出Ndata个交织处理后的编码比特；比特重复处理单元152用于当Ndata＞NRM1时，从该第S1组开始，依次循环从各个组中开始输出交织处理后的编码比特，直至输出该Ndata个交织处理后的编码比特；其中，Ndata表示传输信道可用的比特数目。
本实施例的装置，可以用于执行图2所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
进一步的，在本发明的又一个实施例中，在上述图5所示实施例的基础上，在第j组包含fN(j)个编码比特，该fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M，t＝0，1，L，P-1，P＝N/M；N均为正整数，且表示该Polar编码器输出的编码比特的长度时，该第一速率匹配模块13具体用于依次输出第1组至第W组中交织处理后的编码比特给该虚拟IR buffer模块14，并输出第W+1组中第1至第NRM1-WP个交织处理后的编码比特给该虚拟IR buffer模块14；其中，W满足WP＜NRM1≤(W+1)P；NRM1＝min(N，NIR)；NIR表示该虚拟IR buffer模块14的大小。
可选地，该第二速率匹配模块15包括：比特缩减处理单元和比特重复处理单元；其中，比特缩减处理单元，用于当Ndata≤NRM1时，从该虚拟IR buffer模块14中与预先配置的第二起始位置对应的第S2组开始，依次输出V个组中的交织处理后的编码比特，并输出V个组之后的下一个组中的第1至第Ndata-VP个交织编码处理后的编码比特；其中，V满足VP＜Ndata≤(V+1)P；Ndata表示传输信道可用的比特数目；比特重复处理单元，用于当Ndata＞NRM1时，从该第S2组开始，依次循环输出W+1个组中的交织处理后的编码比特，且循环次数为W′次；再从该第S2组开始，依次输出V′+1个组中每个组的第1至第Ndata-W′NRM1个交织处理后的编码比特；其中，W′满足W′P＜Ndata≤(W′+1)NRM1；V′满足V′P＜Ndata-W′NNRM1≤(V′+1)P；其中，Ndata表示传输信道可用的比特数目。
本实施例的装置，可以用于执行图3所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
更进一步的，在本发明的还一个实施例中，在上述图5所示实施例的基础上，在第1组为系统比特，第2组至第M组为校验比特，且第j组包含fN-K(j)个校验比特，所述fN(j)表示置换函数，且j＝(i-1)P+t，i＝1，2，L，M-1，t＝0，1，L，P-1，P＝(N-K)/(M-1)；N为正整数，且表示所述Polar编码器输出的编码比特的长度；K表示所述Polar编码器输出的编码比特的最前面的K个比特时，所述第一速率匹配模块13具体用于输出第1组中交织处理后的系统比特给所述虚拟IR buffer模块14，并依次输出第2组至第W组中交织处理后的检验比特给所述虚拟IR buffer模块14，再输出第W+1组中第1至第NRM1-K-WP个交织处理后的校验比特给所述虚拟IR buffer模块14；其中，W满足WP＜NRM1-K≤(W+1)P；NRM1＝min(N，NIR)；NIR表示所述虚拟IR buffer模块14的大小。
可选地，第二速率匹配模块15包括：比特缩减处理单元和比特重复处理单元；其中，比特缩减处理单元，用于当Ndata≤NRM1时，从该虚拟IR buffer模块中输出第1组中的交织处理后的系统比特，并从该IR buffer中与预先配置的第三起始位置对应的第S3组开始，依次输出V个组中的交织处理后的校验比特，并输出V个组之后的下一个组中的第1至第Ndata-K-VP个交织编码处理后的编码比特；其中，V满足VP＜Ndata-K≤(V+1)P；Ndata表示传输信道可用的比特数目；比特重复处理单元，用于当Ndata＞NRM1时，从该虚拟IR buffer模块中循环W′次输出第1组中的交织处理后的系统比特，并从该虚拟IR buffer模块中的该第S3组开始，依次循环输出W+1个组中的交织处理后的校验比特，且循环次数为W′次；再输出第1组中的交织处理后的系统比特，以及从该第S3组开始，依次输出V′个组中交织处理后的校验比特；最后，输出V′个组之后的下一个组中的第1至第Ndata-W′NRM1-V′P个校验比特；其中，W′满足W′P＜Ndata≤(W′+1)NRM1；V′满足V′P＜Ndata-W′NNRM1≤(V′+1)P；其中，Ndata表示传输信道可用的比特数目。
本实施例的装置，可以用于执行图4所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种编码的速率匹配处理方法，其特征在于，包括：
将Polar编码器输出的编码比特分成M个组，并分别对第1组至第M组中的编码比特进行交织处理；其中，M为正整数；
根据虚拟IR buffer模块的大小，对M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的所述第1组至第M组中前面各组的比特编码输出至所述虚拟IR buffer模块，丢弃所述第1组至第M组中后面各组的编码比特；
根据传输信道可用的比特数目和所述虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对所述虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理；
将重复或缩减处理后的编码比特进行串接处理，生成一个比特流，并通过所述传输信道发送所述比特流。
2.根据权利要求1所述的方法，其特征在于，所述根据传输信道可用的比特数目和所述虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对所述虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理，包括：
当Ndata≤NRM1时，从所述虚拟IR buffer模块中与预先配置的第一起始位置对应的第S1组开始，依次从各个组中输出交织处理后的编码比特，直至输出Ndata个交织处理后的编码比特；
当Ndata＞NRM1时，从所述第S1组开始，依次循环从各个组中开始输出交织处理后的编码比特，直至输出所述Ndata个交织处理后的编码比特；
其中，Ndata表示传输信道可用的比特数目，NRM1＝min(N,NIR)；NIR表示所述虚拟IRbuffer模块的大小，N为正整数。
3.根据权利要求1所述的方法，其特征在于，所述根据传输信道可用的比特数目和所述虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对所述虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理，包括：
当Ndata≤NRM1时，从所述虚拟IR buffer模块中与预先配置的第二起始位置对应的第S2组开始，依次输出V个组中的交织处理后的编码比特，并输出V个组之后的下一个组中的第1至第Ndata-VP个交织编码处理后的编码比特；其中，V满足VP＜Ndata≤(V+1)P，P＝N/M，N为正整数；
当Ndata＞NRM1时，从所述第S2组开始，依次循环输出W+1个组中的交织处理后的编码比特，且循环次数为W'次；再从所述第S2组开始，依次输出V'+1个组中每个组的第1至第Ndata-W'NRM1个交织处理后的编码比特；其中，W'满足W'P＜Ndata≤(W'+1)NRM1；V'满足V'P＜Ndata-W'NRM1≤(V'+1)P；
其中，Ndata表示传输信道可用的比特数目，NRM1＝min(N,NIR)；NIR表示所述虚拟IRbuffer模块的大小。
4.根据权利要求1所述的方法，其特征在于，所述根据传输信道可用的比特数目和所述虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对所述虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理，包括：
当Ndata≤NRM1时，从所述虚拟IR buffer模块中输出第1组中的交织处理后的系统比特，并从所述虚拟IR buffer模块中与预先配置的第三起始位置对应的第S3组开始，依次输出V个组中的交织处理后的校验比特，并输出V个组之后的下一个组中的第1至第Ndata-K-VP个交织编码处理后的编码比特；其中，V满足VP＜Ndata-K≤(V+1)P，所述K为正整数，P＝N/M，N为正整数；
当Ndata＞NRM1时，从所述虚拟IR buffer模块中循环W'次输出第1组中的交织处理后的系统比特，并从所述虚拟IR buffer模块中的所述第S3组开始，依次循环输出W+1个组中的交织处理后的校验比特，且循环次数为W'次；再输出第1组中的交织处理后的系统比特，以及从所述第S3组开始，依次输出V'个组中交织处理后的校验比特；最后，输出V'个组之后的下一个组中的第1至第Ndata-W'NRM1-V'P个校验比特；其中，W'满足W'P＜Ndata≤(W'+1)NRM1；V'满足V'P＜Ndata-W'NRM1≤(V'+1)P；
其中，Ndata表示传输信道可用的比特数目，NRM1＝min(N,NIR)；NIR表示所述虚拟IRbuffer的大小。
5.一种编码的速率匹配处理装置，其特征在于，包括：
分组模块，用于将Polar编码器输出的编码比特分成M个组；其中，M为正整数；
交织处理模块，用于分别对第1组至第M组中的编码比特进行交织处理；
第一速率匹配模块，用于根据虚拟IR buffer模块的大小，对M个组中的多个组的编码比特进行比特缩减处理，并将缩减处理后的所述第1组至第M组中前面各组的比特编码输出至所述虚拟IR buffer模块，丢弃所述第1组至第M组中后面各组的编码比特；
所述IR buffer模块，用于存放所述第一速率匹配模块输出的多个组的编码比特；
第二速率匹配模块，用于根据传输信道可用的比特数目和所述虚拟IR buffer模块中存放的多个组的编码比特数目进行比较，并根据比较结果，对所述虚拟IR buffer模块中存放的多个组的编码比特进行重复或缩减处理；
编码比特收集模块，用于将重复或缩减处理后的编码比特进行串接处理，生成一个比特流，并通过所述传输信道发送所述比特流。
6.根据权利要求5所述的装置，其特征在于，所述第二速率匹配模块包括：
比特缩减处理单元，用于当Ndata≤NRM1时，从所述虚拟IR buffer模块中与预先配置的第一起始位置对应的第S1组开始，依次从各个组中输出交织处理后的编码比特，直至输出Ndata个交织处理后的编码比特；
比特重复处理单元，用于当Ndata＞NRM1时，从所述第S1组开始，依次循环从各个组中开始输出交织处理后的编码比特，直至输出所述Ndata个交织处理后的编码比特；
其中，Ndata表示传输信道可用的比特数目，NRM1＝min(N,NIR)；NIR表示所述虚拟IRbuffer模块的大小，N为正整数。
7.根据权利要求5所述的装置，其特征在于，所述第二速率匹配模块包括：
比特缩减处理单元，用于当Ndata≤NRM1时，从所述虚拟IR buffer模块中与预先配置的第二起始位置对应的第S2组开始，依次输出V个组中的交织处理后的编码比特，并输出V个组之后的下一个组中的第1至第Ndata-VP个交织编码处理后的编码比特；其中，V满足VP＜Ndata≤(V+1)P；比特重复处理单元，用于当Ndata＞NRM1时，从所述第S2组开始，依次循环输出W+1个组中的交织处理后的编码比特，且循环次数为W'次；再从所述第S2组开始，依次输出V'+1个组中每个组的第1至第Ndata-W'NRM1个交织处理后的编码比特；其中，W'满足W'P＜Ndata≤(W'+1)NRM1；V'满足V'P＜Ndata-W'NRM1≤(V'+1)P，P＝N/M，N为正整数；
其中，Ndata表示传输信道可用的比特数目，NRM1＝min(N,NIR)；NIR表示所述虚拟IRbuffer模块的大小。
8.根据权利要求5所述的装置，其特征在于，所述第二速率匹配模块包括：
比特缩减处理单元，用于当Ndata≤NRM1时，从所述虚拟IR buffer模块中输出第1组中的交织处理后的系统比特，并从所述IR buffer中与预先配置的第三起始位置对应的第S3组开始，依次输出V个组中的交织处理后的校验比特，并输出V个组之后的下一个组中的第1至第Ndata-K-VP个交织编码处理后的编码比特；其中，V满足VP＜Ndata-K≤(V+1)P，所述K为正整数，P＝N/M，N为正整数；
比特重复处理单元，用于当Ndata＞NRM1时，从所述虚拟IR buffer模块中循环W'次输出第1组中的交织处理后的系统比特，并从所述虚拟IR buffer模块中的所述第S3组开始，依次循环输出W+1个组中的交织处理后的校验比特，且循环次数为W'次；再输出第1组中的交织处理后的系统比特，以及从所述第S3组开始，依次输出V'个组中交织处理后的校验比特；最后，输出V'个组之后的下一个组中的第1至第Ndata-W'NRM1-V'P个校验比特；其中，W'满足W'P＜Ndata≤(W'+1)NRM1；V'满足V'P＜Ndata-W'NRM1≤(V'+1)P；
其中，Ndata表示传输信道可用的比特数目，NRM1＝min(N,NIR)；NIR表示所述虚拟IRbuffer的大小。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机指令，当所述计算机指令在计算机上运行时，如权利要求1至4中任一项所述的方法被执行。
CN201480056827.2A 2014-02-20 2014-02-20 编码的速率匹配处理方法和装置 Active CN105637767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910734365.XA CN110572165B (zh) 2014-02-20 2014-02-20 编码的速率匹配处理方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/072315 WO2015123842A1 (zh) 2014-02-20 2014-02-20 编码的速率匹配处理方法和装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910734365.XA Division CN110572165B (zh) 2014-02-20 2014-02-20 编码的速率匹配处理方法和装置

Publications (2)

Publication Number Publication Date
CN105637767A CN105637767A (zh) 2016-06-01
CN105637767B true CN105637767B (zh) 2020-12-15

Family

ID=53877529

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480056827.2A Active CN105637767B (zh) 2014-02-20 2014-02-20 编码的速率匹配处理方法和装置
CN201910734365.XA Active CN110572165B (zh) 2014-02-20 2014-02-20 编码的速率匹配处理方法和装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910734365.XA Active CN110572165B (zh) 2014-02-20 2014-02-20 编码的速率匹配处理方法和装置

Country Status (5)

Country Link
EP (2) EP3098970B1 (zh)
CN (2) CN105637767B (zh)
CA (1) CA2972929C (zh)
RU (1) RU2679732C1 (zh)
WO (1) WO2015123842A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3273602B1 (en) 2016-07-19 2022-01-26 MediaTek Inc. Low complexity rate matching design for polar codes
CN108039934B (zh) * 2016-10-07 2021-04-06 宏达国际电子股份有限公司 无线通信系统中执行编解码速率调配的装置及方法
CN109889304B (zh) * 2017-01-05 2020-06-16 华为技术有限公司 速率匹配方法、编码装置和通信装置
WO2018126496A1 (en) 2017-01-09 2018-07-12 Qualcomm Incorporated Bit allocation for encoding and decoding
TWI652909B (zh) * 2017-02-06 2019-03-01 聯發科技股份有限公司 極化碼交錯和位元選擇
TWI653840B (zh) 2017-02-06 2019-03-11 聯發科技股份有限公司 極化碼打孔方法及裝置
EP4258555A3 (en) 2017-03-22 2023-11-22 InterDigital Patent Holdings, Inc. Sub-block wise interleaving for polar coding systems, procedures, and signaling
CN108631930B (zh) 2017-03-24 2023-08-22 华为技术有限公司 Polar编码方法和编码装置、译码方法和译码装置
CN115173992A (zh) * 2017-03-25 2022-10-11 华为技术有限公司 一种速率匹配的方法和装置
WO2018187902A1 (en) 2017-04-10 2018-10-18 Qualcomm Incorporated An efficient interleaver design for polar codes
CN108809482B (zh) * 2017-04-28 2023-09-01 华为技术有限公司 Polar码的速率匹配方法及装置
WO2018205051A1 (en) 2017-05-06 2018-11-15 Qualcomm Incorporated Rate-matching scheme for polar codes
CN109150199B (zh) 2017-06-17 2024-06-25 华为技术有限公司 一种极化Polar码的交织处理方法及装置
EP3637653A4 (en) 2017-06-16 2020-05-06 Huawei Technologies Co., Ltd. DATA PROCESSING METHOD AND DATA PROCESSING DEVICE

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1496052A (zh) * 2001-02-13 2004-05-12 三星电子株式会社 在通信系统中生成代码的设备
CN101075857A (zh) * 2007-04-29 2007-11-21 中兴通讯股份有限公司 一种turbo码的块交织及HARQ包生成方法
CN101233692A (zh) * 2005-08-05 2008-07-30 朗迅科技公司 通信系统的信道编码方法
CN101499805A (zh) * 2008-01-31 2009-08-05 华为技术有限公司 一种编码、解码方法以及编码、解码装置
CN102075285A (zh) * 2009-11-25 2011-05-25 中兴通讯股份有限公司 一种速率匹配方法及装置
CN103312442A (zh) * 2012-03-15 2013-09-18 中兴通讯股份有限公司 基于有限长度循环缓存速率匹配的数据发送方法及装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2742096C (en) * 1999-04-13 2015-01-06 Ericsson Ab Rate matching and channel interleaving for a communications system
EP1354417A1 (en) * 2001-01-23 2003-10-22 Jyoti Prasad A polarization division multiplex access system
KR100918765B1 (ko) * 2001-10-20 2009-09-24 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 부호화 및 레이트매칭장치 및 방법
US7372837B2 (en) * 2001-10-26 2008-05-13 Texas Instrument Incorporated Incremental redundancy using two stage rate matching for automatic repeat request to obtain high speed transmission
SG107575A1 (en) * 2002-01-17 2004-12-29 Oki Techno Ct Singapore Pte Communication systems with hybrid automatic repeat requests (harq) and rate matching
EP1501232B1 (en) * 2003-05-30 2006-10-04 Matsushita Electric Industrial Co., Ltd. A method and receiver for buffering data employing HARQ and two stage rate matching
KR101411158B1 (ko) * 2007-08-20 2014-06-30 삼성전자주식회사 데이터 전송을 위한 회전형버퍼 기반 레이트매칭과 버스트다중화 방법 및 장치
US8788918B2 (en) * 2008-03-20 2014-07-22 Marvell World Trade Ltd. Block encoding with a variable rate block code
US8316286B2 (en) * 2008-09-04 2012-11-20 Futurewei Technologies, Inc. System and method for rate matching to enhance system throughput based on packet size
CN101741527B (zh) * 2008-11-27 2013-03-27 中兴通讯股份有限公司 速率匹配方法和装置
CN102122966B (zh) * 2011-04-15 2012-11-14 北京邮电大学 基于信道极化的交错结构重复码的编码器及其编译码方法
CN103368583B (zh) * 2012-04-11 2016-08-17 华为技术有限公司 极性码的译码方法和译码装置
KR101919934B1 (ko) * 2012-04-19 2018-11-20 삼성전자주식회사 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 및 극 부호화된 부호어를 불휘발성 메모리 장치의 멀티 비트 데이터에 매핑하는 매핑 패턴을 선택하는 매핑 패턴 선택 방법
CN103516476B (zh) * 2012-06-29 2016-12-21 华为技术有限公司 编码方法和设备
US9503126B2 (en) * 2012-07-11 2016-11-22 The Regents Of The University Of California ECC polar coding and list decoding methods and codecs
CN103414540A (zh) * 2013-08-14 2013-11-27 南京邮电大学 一种基于Polar码的退化窃听信道速率兼容方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1496052A (zh) * 2001-02-13 2004-05-12 三星电子株式会社 在通信系统中生成代码的设备
CN101233692A (zh) * 2005-08-05 2008-07-30 朗迅科技公司 通信系统的信道编码方法
CN101075857A (zh) * 2007-04-29 2007-11-21 中兴通讯股份有限公司 一种turbo码的块交织及HARQ包生成方法
CN101499805A (zh) * 2008-01-31 2009-08-05 华为技术有限公司 一种编码、解码方法以及编码、解码装置
CN102075285A (zh) * 2009-11-25 2011-05-25 中兴通讯股份有限公司 一种速率匹配方法及装置
CN103312442A (zh) * 2012-03-15 2013-09-18 中兴通讯股份有限公司 基于有限长度循环缓存速率匹配的数据发送方法及装置

Also Published As

Publication number Publication date
EP3799314A1 (en) 2021-03-31
EP3799314B1 (en) 2023-07-26
EP3098970B1 (en) 2020-05-13
WO2015123842A1 (zh) 2015-08-27
CN110572165B (zh) 2020-07-24
CN110572165A (zh) 2019-12-13
EP3098970A4 (en) 2017-07-05
EP3098970A1 (en) 2016-11-30
CA2972929C (en) 2019-11-12
RU2679732C1 (ru) 2019-02-12
CA2972929A1 (en) 2015-08-27
CN105637767A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN105637767B (zh) 编码的速率匹配处理方法和装置
CN108809512B (zh) 一种编译码的方法、装置及系统
CN108292967B (zh) 极化码的编译码方法及其装置
CN106888026B (zh) 基于lsc-crc译码的分段极化码编译码方法及系统
CN108400838B (zh) 数据处理方法及设备
EP3602794B1 (en) Check bit concatenated polar codes
WO2014173133A1 (zh) 极性码的译码方法和译码装置
EP3591868B1 (en) Information processing method, apparatus and device
EP3614701A1 (en) Polar code transmission method and device
WO2018087717A1 (en) Error detection in communication systems using polar coded data transmission
CN108574494B (zh) 编译码方法及装置
CN108347300B (zh) 一种调整Polar码的方法、装置及编译码装置
JP2021503766A5 (zh)
KR102208630B1 (ko) 통신 시스템에서 데이터 채널 모델의 파라미터 추정 방법 및 시스템
CN101383618A (zh) 一种传输块的循环冗余校验码的编码方法
CN114073024A (zh) 极性码的卷积预编码和解码
CN111771336B (zh) 生成极化码的设备和方法
KR102002510B1 (ko) 디코딩 장치 및 디코딩 방법
JP6504162B2 (ja) 端末、パケット復号方法、および、プログラムが記憶された記憶媒体
CN109245846B (zh) 一种阶梯码解码方法和阶梯码解码装置
WO2012109872A1 (zh) 通信系统中的循环冗余校验处理方法、装置和lte终端
US20130198582A1 (en) Supercharged codes
CN113242045A (zh) 一种极化码的高效译码方法、译码装置及计算机可读存储介质
Spanos et al. Reduced complexity rate-matching/de-matching architecture for the LTE turbo code
CN109245777B (zh) 一种阶梯码解码方法和阶梯码解码装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant