Nothing Special   »   [go: up one dir, main page]

CN109103307A - 发光元件及其制造方法 - Google Patents

发光元件及其制造方法 Download PDF

Info

Publication number
CN109103307A
CN109103307A CN201810940704.5A CN201810940704A CN109103307A CN 109103307 A CN109103307 A CN 109103307A CN 201810940704 A CN201810940704 A CN 201810940704A CN 109103307 A CN109103307 A CN 109103307A
Authority
CN
China
Prior art keywords
extension
light
substrate
emitting component
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810940704.5A
Other languages
English (en)
Inventor
杨鸿志
林小坤
黃建燃
樊本杰
陈和谦
吕瞻旸
邓顺达
谢政璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaistar Lighting Xiamen Co Ltd
Original Assignee
Kaistar Lighting Xiamen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaistar Lighting Xiamen Co Ltd filed Critical Kaistar Lighting Xiamen Co Ltd
Priority to CN201810940704.5A priority Critical patent/CN109103307A/zh
Publication of CN109103307A publication Critical patent/CN109103307A/zh
Priority to US16/459,837 priority patent/US11038079B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种发光元件及其制造方法。发光元件包括基板、外延遮罩层以及外延发光结构。基板具有一表面，且表面具有多个凸出部分以及相对于多个凸出部分的多个凹陷部分；外延遮罩层位于基板上，并覆盖多个凹陷部分，而未覆盖多个凸出部分；外延发光结构设置于基板上；外延发光结构连接于多个凸出部分，并跨过多个凹陷部分。在本发明的发光元件的制造方法中，外延遮罩层覆盖多个凹陷部分而未覆盖多个凸出部分，而使外延发光结构仅以多个凸出部分作为成长面，而可使外延发光结构具有较好的结晶品质。

Description

发光元件及其制造方法
技术领域
本发明涉及一发光元件及其制造方法，特别是涉及一种发光二极管元件及其制造方法。
背景技术
现有的发光二极管(Light Emitting Diode,LED)元件包括衬底以及多层形成于衬底上的半导体外延层。以具有III-V族半导体外延层的发光二极管元件为例，目前大部分是以蓝宝石基板或者蓝宝石晶圆作为衬底，来成长半导体外延层。
相较于平坦的蓝宝石基板而言，以图案化的蓝宝石基板来成长半导体外延层，可以使发光二极管具有较高的发光效率。然而，图案化的蓝宝石基板的表面包含了非极性面或者半极性面(如:R面或者M面)以及极性面(C面)。在将半导体外延层形成于图案化蓝宝石基板上时，由非极性面以及极性面所成长的晶粒会分别具有不同的结晶方向。
因此，由图案化蓝宝石基板所成长的半导体外延层，在局部区域为多晶。另外，具有不同结晶方向的晶粒也会使半导体外延层的表面不平整，以及使半导体外延层具有较多缺陷，而影响半导体外延层的结晶品质。
发明内容
本发明所要解决的其中一技术问题在于，如何改良发光二极管结构的外延层的结晶品质。
为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种发光元件的制造方法，其包括提供一基板，基板具有一表面，表面具有多个凸出部分以及相对于多个凸出部分内凹的多个凹陷部分；形成一外延遮罩层于基板上，其中，外延遮罩层覆盖多个凹陷部分，而裸露多个凸出部分；以及形成一外延发光结构于基板上，其中，凸出部分做为外延发光结构的成长面。
为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种发光元件，其包括基板、外延遮罩层以及外延发光结构。基板具有一表面，且表面具有多个凸出部分以及相对于多个凸出部分的多个凹陷部分。外延遮罩层位于基板上，并覆盖多个凹陷部分，而未覆盖多个凸出部分。外延发光结构设置于基板上。外延发光结构连接于多个凸出部分，并跨过多个凹陷部分。
综上所述，在本发明实施例所提供的发光元件及其制造方法中，通过”外延遮罩层覆盖多个凹陷部分，而未覆盖多个凸出部分”以及”使外延发光结构以多个凸出部分作为成长面”，可避免在外延发光结构内形成多晶区域，而可减少外延发光结构的内部缺陷。如此，本发明实施例的外延发光结构会具有较好的结晶品质。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1为本发明其中一实施例的发光元件的制造方法的流程图。
图2A为本发明其中一实施例的基板的剖面示意图。
图2B为本发明其中一实施例的发光元件在制造过程中的剖面示意图。
图2C为本发明其中一实施例的发光元件在制造过程中的剖面示意图。
图2D为本发明其中一实施例的发光元件在制造过程中的剖面示意图。
图2E为本发明其中一实施例的发光元件在制造过程中的剖面示意图。
图2F为本发明其中一实施例的发光元件在制造过程中的剖面示意图。
图2G为本发明其中一实施例的发光元件在制造过程中的剖面示意图。
图2H为本发明其中一实施例的发光元件的剖面示意图。
图3为本发明另一实施例的发光元件的剖面示意图。
图4A为本发明又一实施例的发光元件在制造过程中的剖面示意图。
图4B为本发明又一实施例的发光元件在制造过程中的剖面示意图。
图4C为本发明又一实施例的发光元件在制造过程中的剖面示意图。
图4D为本发明又一实施例的发光元件在制造过程中的剖面示意图。
图4E为本发明又一实施例的发光元件在制造过程中的剖面示意图。
图4F为本发明又一实施例的发光元件的剖面示意图。
图5为本发明又另一实施例的发光元件的剖面示意图。
具体实施方式
请参照图1。图1是本发明其中一实施例的发光元件的制造方法的流程图。发光元件例如是发光二极管元件。在本发明实施例中，发光元件的制造方法至少包括下列步骤。
首先，在步骤S100中，提供一基板，基板具有一表面，表面具有多个凸出部分以及相对于多个凸出部分内凹的多个凹陷部分。接着，在步骤S110中，形成一外延遮罩层于基板上，外延遮罩层覆盖多个凹陷部分，而裸露多个凸出部分。之后，在步骤S120中，形成一外延发光结构于基板上，凸出部分做为外延发光结构的成长面。
请参照图2A至2H，分别为本发明其中一实施例的发光元件在各步骤中的剖面示意图。
图2A显示本发明其中一实施例的基板10。在一实施例中，基板10为单晶基板，且基板10的材料可以是蓝宝石、碳化硅、氮化镓或者是硅等适合于长晶的材料。
在本实施例中，基板10为图形化基板。也就是说，基板10的其中一表面100为凹凸表面，且包括多个凸出部分101以及相对于多个凸出部分101内凹的多个凹陷部分102。每一个凸出部分101至少与其中一个凹陷部分102相邻，且每一个凹陷部分102定义出一空间H1。
具体而言，可以通过对基板10执行蚀刻步骤，如：干蚀刻或者湿蚀刻，从而在基板10的表面上形成多个沟槽或者是多个凹坑。从另一角度来说，通过执行蚀刻步骤，可在基板10的表面形成多个相互并列的凸条或者是呈阵列分布的凸出平台。
参照图2A，每一个凸出部分101为平坦面，以作为后续外延的成长面。举例而言，当基板10为蓝宝石基板时，在凸出部分101的晶面为极性面，也就是C面(C-plane)。另外，每一个凹陷部分102为曲面，而可能包含其他晶面，如：R面或者是M面，因而不适合于外延成长。
在本实施例中，通过对基板10执行蚀刻步骤，从而在基板10的表面上形成多个凹坑。因此，每一个凹陷部分102为弧形表面。
在另一实施例中，通过蚀刻步骤，基板10包括多个呈阵列分布的凸出平台。凸出平台的俯视形状并不限制，可以是圆形或是多边形。另外，每一个凸出平台的顶面为平坦面，而被定义为凸出部分101。换句话说，于俯视方向上，多个凸出部分101是呈阵列分布，且彼此不相连。
另一方面，凸出平台的顶面之外的其他区域，被定义为凹陷部分102。也就是说，当多个凸出部分101是呈阵列分布时，凹陷部分102包含连接在各个凸出部分101之间的所有表面。具体而言，凹陷部分102包括每一个凸出平台的侧壁面以及连接在各个凸出平台之间的底表面。
基于上述，在本发明中，只要凸出部分101可作为成长面，可以根据实际需求来形成具有不同结构的图案化基板10。因此，本发明并不限制凸出部分101的俯视形状以及凹陷部分102的俯视形状。
另外，如图2A所示，在基板10的其中一剖面中，每两相邻的凸出部分彼此分隔一水平距离D1，而每一个凸出部分101具有一宽度D2。在一实施例中，前述水平距离D1与宽度D2之间的比值范围是由1至20。在一较佳实施例中，水平距离D1与宽度D2之间的比值范围是由5至18。在一优选实施例中，水平距离D1与宽度D2之间的比值范围是由10至15。
接着，请参照图2B以及图2C，形成外延遮罩层于基板上。如图2B所示，在本实施例中，先形成一介电材料层11’于基板上，且介电材料层11’会覆盖基板10的表面100。也就是说，介电材料层11’会覆盖多个凸出部分101以及多个凹陷部分102。在本实施例中，介电材料层11’的厚度会大于凹陷部分102所定义出的空间H1的深度。
接着，请参照图2C，去除覆盖凸出部分101的部分介电材料层，并保留覆盖多个凹陷部分102的另一部分介电材料层，而形成所述外延遮罩层11。据此，外延遮罩层11只有覆盖凹陷部分102，而裸露出凸出部分101。
在本实施例中，是通过研磨手段，将高于凸出部分101的介电材料层11’去除，而只留下位于空间H1内的介电材料层。据此，外延遮罩层11填满每一个由凹陷部分102所定义的空间H1。
外延遮罩层11具有一非成长面11S，也就是在后续进行外延工艺时，不会在外延遮罩层11上成长外延层。在本实施例中，非成长面11S也是平坦表面，且会与凸出部分101(也就是成长面)切齐。
在其他实施例中，外延遮罩层11也可以只填充空间H1的一部分。也就是说，只要外延遮罩层11覆盖所有凹陷部分102，本发明并不限制外延遮罩层11是否填满空间H1。
另外，外延遮罩层11的材料可以选择折射系数较低的非单晶材料，如:非晶材料。具体而言，外延遮罩层11的折射系数会低于基板10的折射系数。举例而言，当基板10为蓝宝石基板时，折射系数约1.76。外延遮罩层11的材料可以选择折射系数低于1.76的材料，例如：氧化硅、氟化镧、氟化锂、氟化镁等等。
请参照图2D至图2H，显示形成外延发光结构的详细流程。如图2D至图2F所示，在本实施例中，会通过一外延工艺先形成一缓冲层BL。缓冲层BL例如是氮化镓层。
请先参照图2D，在执行外延工艺时，只有在凸出部分101，也就是成长面上，会形成初始晶粒G1，而在外延遮罩层11上。另一方面，在非成长面11S上较难以形成晶粒。随着时间增加，初始晶粒G1’的尺寸也会增加，而开始侧向成长至外延遮罩层11上方，如图2E所示。之后，由各个凸出部分101所成长的晶粒彼此接触、密合而形成一种子层。
在本实施例的制造方法中，在形成种子层之后，可以再进一步执行退火晶化处理，以形成一单晶化种子层。具体而言，通过施加至少1000℃的高温，来消除种子层内部结晶品质不佳的部分，以形成具有单晶结构的种子层。
接着，请参照图2F，继续执行外延工艺，以使单晶化种子层继续成长，而形成缓冲层BL。在一实施例中，单晶化种子层可作为成长缓冲层BL的晶核。通过前述退火晶化处理，可以进一步提高缓冲层BL的结晶品质。
请继续参照图2G，接着，在缓冲层BL上形成第一导电型半导体层12a、主动层12c以及第二导电型半导体层12b，以完成外延发光结构12的制作。主动层12c位于第一导电型半导体层12a与第二导电型半导体层12b之间，并可包括单个或多个量子阱(quantum well)。在一实施例中，外延发光结构12的材料可以是氮化鎵(GaN)、砷化鎵(GaAs)、磷化鋁(AlP)等III-V族半导体材料。
如图2G所示，通过本发明实施例所提供的制造方法所制造的发光元件M1包括基板10、外延遮罩层11以及外延发光结构12。基板10的表面100具有多个凸出部分101，以及相对于多个凸出部分101的多个凹陷部分102。外延遮罩层11位于基板10上，且外延遮罩层11覆盖多个凹陷部分102，而未覆盖多个凸出部分101。
外延发光结构12设置于基板10上。所述外延发光结构12连接于多个凸出部分101，并跨过多个凹陷部分102。进一步而言，凹陷部分10通过外延遮罩层11与外延发光结构12隔离。
另外，外延发光结构12包括缓冲层BL、第一导电型半导体层12a、主动层12c以及第二导电型半导体层12b，其中，主动层12c位于第一导电型半导体层12a与第二导电型半导体层12b之间。
本发明实施例中，通过外延遮罩层11覆盖基板10的凹陷部分102，而只利用凸出部分101来成长外延发光结构12，可以避免因基板10的晶面不同，而在缓冲层BL内部形成多晶区域，并减少缓冲层BL的内部缺陷。如此，通过利用缓冲层BL来外延而形成的外延发光结构12，也会具有更好的结晶品质，而可具有较佳的发光效果。
另外，由于外延遮罩层11的折射系数低于基板10的折射系数，因此，当由主动层12c所产生的光投射到外延遮罩层11时，较容易被反射至出光侧(也就是第二导电型半导体层12b)。也就是说，外延发光结构12内部所产生的光较不容易进入基板10而损失，因此可提高发光元件M1的发光效率。
值得注意的是，请参照图2H，显示图2G在区域IIH的局部放大图。如前所述，在成长缓冲层BL的初始阶段，多个初始晶粒G1是分别由基板10的多个凸出部分101纵向成长，之后再侧向外延成长而相互接合。在外延步骤中，很难直接在外延遮罩层11的非成长面11S上外延而形成晶粒。
因此，在多个初始晶粒G1侧向外延接合而形成缓冲层BL之后，缓冲层BL的底面，也就是外延发光结构12的底面12S，不一定会与非成长面11S完全贴合。据此，如图2H所示，在外延发光结构12的底面12S与非成长面11S之间会形成至少一个孔洞S1(图中绘示多个)。
由于在多个孔洞S1内会填满空气介质，而空气介质的折射系数也会小于基板10的折射系数。因此，由主动层12c所产生的光投射到孔洞S1时，也较容易被反射至外延发光结构12的出光侧，而进一步增加发光元件M1的发光效率。
请参照图3，显示本发明另一实施例的发光元件的剖面示意图。本实施例与图2G的实施例相同的元件具有相同的标号。在本实施例的发光结构M2中，是使用具有不同结构的图案化基板10。
在本实施例中，通过蚀刻步骤，可使基板10具有多个朝相同方向延伸多个凸条以及多个沟槽，且多个凸条以及多个沟槽交替地排列。每一个凸条的顶面为平坦面，而被定义为凸出部分101。每一个沟槽的槽壁(也就是凸条的侧壁面)以及底面被定义为凹陷部分102。在俯视方向上，多个凸出部分101彼此不相连，且多个沟槽的内部空间也彼此不相通。
另外，本实施例的凹陷部分102包括两相对的斜面以及连接于两个斜面之间的平坦底面。在本实施例中，平坦底面的晶面与凸出部分101的晶面相同，例如：都是C面。但是，凹陷部分102的平坦底面仍会被外延遮罩层11所覆盖，而不会被用来成长外延层。
请参照图4A至图4F，显示本发明又一实施例的发光结构在制造过程中的剖面示意图。本实施例与图2G的实施例相同的元件具有相同的标号。
请参照图4A，本实施例中，基板10与图2A的基板10相同。基板10的表面100具有多个凸出部分101以及多个凹陷部分102。另外，在本实施例中，介电材料层11’是顺形地覆盖基板10的表面100。也就是说，介电材料层11’的表面会具有和基板10的表面100相符的轮廓。
接着，请参照图4B，去除覆盖凸出部分101的介电材料层11’，而保留覆盖凹陷部分102的介电材料层，以形成外延遮罩层11。具体而言，可以通过执行蚀刻步骤，以局部地去除覆盖凸出部分的介电材料层。
另外，要说明的是，本实施例的外延遮罩层11并没有填满每一个凹陷部分102所定义的空间H1。因此，外延遮罩层11的表面，也就是非成长面11S为曲面，具有和凹陷部分102相符的轮廓。
接着，请参照图4C至图4E，在基板10上形成缓冲层BL。如图4C所示，在执行外延工艺时，只有在凸出部分101，也就是成长面上，会形成初始晶粒G1，而在外延遮罩层11上，也就是在非成长面11S上较难以形成晶粒。随着时间增加，初始晶粒G1的尺寸也会增加，而开始侧向成长至外延遮罩层11上方，如图4D所示。
之后，由各个凸出部分101所成长的晶粒G1’彼此接触、密合，最终形成缓冲层BL，如图4E所示。另外，缓冲层BL会封闭空间H1的开口。形成缓冲层BL的细节可参照对应于图2D至图2F的叙述，在此不再赘述。
值得说明的是，在外延遮罩层11上，也就是在非成长面11S上较难以形成晶粒。因此，缓冲层BL的局部底面会与外延遮罩层11分离，而定义出多个空孔A1。
接着，与图2G的实施例相似，在缓冲层BL上形成第一导电型半导体层12a、主动层12c以及第二导电型半导体层12b，以完成外延发光结构12的制作。
据此，在本实施例的发光元件M3中，外延遮罩层11的非成长面11S为曲面，且外延发光结构12的一部分底面(也就是缓冲层BL的底面)，会与非成长面11S彼此分离，而定义出多个空孔A1。
由于在多个空孔A1内会填满空气介质，因此，外延发光结构缓冲层BL实际上通过一空气介质层与外延遮罩层11隔离。空气介质层的折射系数也会小于基板10的折射系数。因此，由主动层12c所产生的光投射到孔洞S1时，更容易被反射至外延发光结构12的出光侧，而进一步增加发光元件M3的发光效率。
请参照图5，显示本发明又另一实施例的发光元件的剖面示意图。本发明实施例的发光元件M4所使用的基板10，与图3的发光元件M2的基板10相同。然而，本实施例的外延遮罩层11并未填满凹陷部分102所定义的空间。因此，在外延发光结构12的一部分底面，会与非成长面11S彼此分离，而定义出多个空孔A1。
综上所述，在本发明实施例所提供的发光元件及其制造方法中，通过”外延遮罩层11覆盖多个凹陷部分102，而未覆盖多个凸出部分101”以及”以多个凸出部分101作为外延发光结构12的成长面”，可避免在外延发光结构12的缓冲层BL内形成多晶区域，而可减少外延发光结构12的内部缺陷。如此，本发明实施例的发光元件M1会具有较好的结晶品质。
另外，由于外延遮罩层11的折射系数低于基板10的折射系数，因此，当由主动层12c所产生的光投射到外延遮罩层11时，较容易被反射至出光侧(也就是第二导电型半导体层12b)。也就是说，外延发光结构12内部所产生的光较不容易进入基板10而损失，因此可提高发光元件M1～M4的发光效率。
另一方面，以凸出部分101作为外延发光结构12的成长面，较容易使外延发光结构12与外延遮罩层11之间会形成多个孔洞S1或者是空孔A1。由于孔洞S1或者空孔A1内会形成空气介质，且空气介质具有更低的折射率，因此外延发光结构12内部所产生的光较不容易进入基板10而损失，而有助于使发光元件M1～M4的发光效率再进一部提升。
以上所公开的内容仅为本发明的较佳可行实施例，并非因此局限本发明的权利要求的保护范围，故凡运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求的保护范围内。

Claims (13)

1.一种发光元件的制造方法，其特征在于，所述制造方法包括：
提供一基板，所述基板具有一表面，所述表面具有多个凸出部分以及相对于多个所述凸出部分内凹的多个凹陷部分；
形成一外延遮罩层于所述基板上，其中，所述外延遮罩层覆盖多个所述凹陷部分，而裸露多个所述凸出部分；以及
形成一外延发光结构于所述基板上，其中，所述凸出部分做为所述外延发光结构的成长面。
2.如权利要求1所述的发光元件的制造方法，其特征在于，每一个所述凹陷部分定义出一空间，所述外延遮罩层填满每一个所述空间并具有一非成长面，且所述非成长面与所述成长面切齐。
3.如权利要求2所述的发光元件的制造方法，其特征在于，在形成所述外延发光结构的步骤之后，至少一孔洞形成于所述外延发光结构与所述非成长面之间。
4.如权利要求1所述的发光元件的制造方法，其特征在于，所述外延遮罩层具有一非成长面，所述非成长面为曲面，且在形成所述外延发光结构的步骤之后，所述外延发光结构的一部分底面与所述非成长面分离而定义出多个空孔。
5.如权利要求1所述的发光元件的制造方法，其特征在于，所述外延遮罩层的折射系数低于所述基板的折射系数。
6.如权利要求1所述的发光元件的制造方法，其特征在于，形成所述外延遮罩层的步骤还进一步包括:
形成一介电材料层于所述基板上，其中，所述介电材料层完全覆盖所述表面；以及
去除覆盖所述凸出部分的部分介电材料层，并保留覆盖多个所述凹陷部分的另一部分介电材料层，而形成所述外延遮罩层。
7.如权利要求1所述的发光元件的制造方法，其特征在于，在所述基板的一剖面中，每两相邻的所述凸出部分彼此分隔一水平距离，所述水平距离与每一所述凸出部分的宽度之间的比值范围是由1至20。
8.一种发光元件，其特征在于，所述发光元件包括：
一基板，其具有一表面，所述表面具有多个凸出部分以及相对于多个所述凸出部分的多个凹陷部分：
一外延遮罩层，其位于所述基板上，其中，所述外延遮罩层覆盖多个所述凹陷部分，而未覆盖多个所述凸出部分；以及
一外延发光结构，其设置于所述基板上，其中，所述外延发光结构连接于多个所述凸出部分，并跨过多个所述凹陷部分。
9.如权利要求8所述的发光元件，其特征在于，多个所述凸出部分作为所述外延发光结构的一成长面，每一个所述凹陷部分定义出一空间，所述外延遮罩层填满每一所述空间并具有一非成长面，且所述非成长面与所述成长面切齐。
10.如权利要求9所述的发光元件，其特征在于，至少一空孔存在于所述外延发光结构的底面与所述非成长面之间。
11.如权利要求8所述的发光元件，其特征在于，所述外延遮罩层具有一非成长面，所述非成长面为曲面，且所述外延发光结构的一部分底面与所述非成长面分离而定义出多个空孔。
12.如权利要求8所述的发光元件，其特征在于，所述外延遮罩层的折射系数低于所述基板的折射系数。
13.如权利要求8所述的发光元件，其特征在于，在所述基板的一剖面中，每两相邻的所述凸出部分彼此分隔一水平距离，所述水平距离与每一所述凸出部分的宽度之间的比值范围是由1至20。
CN201810940704.5A 2018-08-17 2018-08-17 发光元件及其制造方法 Pending CN109103307A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810940704.5A CN109103307A (zh) 2018-08-17 2018-08-17 发光元件及其制造方法
US16/459,837 US11038079B2 (en) 2018-08-17 2019-07-02 Light-emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810940704.5A CN109103307A (zh) 2018-08-17 2018-08-17 发光元件及其制造方法

Publications (1)

Publication Number Publication Date
CN109103307A true CN109103307A (zh) 2018-12-28

Family

ID=64850184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810940704.5A Pending CN109103307A (zh) 2018-08-17 2018-08-17 发光元件及其制造方法

Country Status (2)

Country Link
US (1) US11038079B2 (zh)
CN (1) CN109103307A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931615A (zh) * 2019-12-19 2020-03-27 马鞍山杰生半导体有限公司 一种深紫外led外延结构及其制备方法
CN113097350A (zh) * 2021-03-31 2021-07-09 湘能华磊光电股份有限公司 一种提高亮度的led外延片的制作方法
CN113097351A (zh) * 2021-03-31 2021-07-09 湘能华磊光电股份有限公司 一种led外延片的制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038957A (zh) * 2021-05-18 2022-02-11 重庆康佳光电技术研究院有限公司 一种发光芯片外延结构及其制作方法和发光芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130066308A (ko) * 2011-12-12 2013-06-20 엘지이노텍 주식회사 발광소자
CN103887383A (zh) * 2012-12-21 2014-06-25 三星电子株式会社 半导体发光器件及其制造方法
CN108155278A (zh) * 2016-12-06 2018-06-12 赛奥科思有限公司 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401729B (zh) * 2008-10-16 2013-07-11 Advanced Optoelectronic Tech 阻斷半導體差排缺陷之方法
CN103208568A (zh) * 2013-04-01 2013-07-17 厦门市三安光电科技有限公司 氮化物发光二极管及制作方法
WO2016107412A1 (zh) * 2014-12-29 2016-07-07 厦门市三安光电科技有限公司 图形化蓝宝石衬底及发光二极管
WO2017057529A1 (ja) * 2015-09-30 2017-04-06 旭化成株式会社 光学基材、半導体発光素子用基板、及び半導体発光素子
CN105226149B (zh) * 2015-11-02 2018-12-25 厦门市三安光电科技有限公司 一种led外延结构及制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130066308A (ko) * 2011-12-12 2013-06-20 엘지이노텍 주식회사 발광소자
CN103887383A (zh) * 2012-12-21 2014-06-25 三星电子株式会社 半导体发光器件及其制造方法
CN108155278A (zh) * 2016-12-06 2018-06-12 赛奥科思有限公司 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931615A (zh) * 2019-12-19 2020-03-27 马鞍山杰生半导体有限公司 一种深紫外led外延结构及其制备方法
CN113097350A (zh) * 2021-03-31 2021-07-09 湘能华磊光电股份有限公司 一种提高亮度的led外延片的制作方法
CN113097351A (zh) * 2021-03-31 2021-07-09 湘能华磊光电股份有限公司 一种led外延片的制作方法
CN113097351B (zh) * 2021-03-31 2022-07-19 湘能华磊光电股份有限公司 一种led外延片的制作方法
CN113097350B (zh) * 2021-03-31 2022-07-22 湘能华磊光电股份有限公司 一种提高亮度的led外延片的制作方法

Also Published As

Publication number Publication date
US20190326469A1 (en) 2019-10-24
US11038079B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
US10879065B2 (en) III-V compound semiconductors in isolation regions and method forming same
CN109103307A (zh) 发光元件及其制造方法
US9752252B1 (en) Cubic phase, nitrogen-based compound semiconductor films
KR100797180B1 (ko) 휘도가 향상된 반도체 발광 소자 및 그 제조 방법
US8426325B2 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
KR20040010271A (ko) 반도체 결정의 제조 방법
US6613461B1 (en) Gallium nitride-based compound semiconductor chip and method for producing the same, and gallium nitride-based compound semiconductor wafer
JP2001181096A5 (ja) Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体
JP2008536319A (ja) シリコン基板上にＩｎＧａＡｌＮ膜および発光デバイスを形成する方法
JP2000021771A (ja) トレンチ内に側方に成長させられるエピタキシャル材料及びその製造方法
JP2003124573A5 (zh)
TWI774759B (zh) 發光元件及其製造方法
WO2007001141A1 (en) Semiconductor light emitting device having improved luminance and method thereof
CN101222008A (zh) 发光二极管及其制造方法
CN108666212A (zh) 一种led芯片制作方法
KR20050062832A (ko) 발광 소자용 질화물 반도체 템플레이트 제조 방법
CN113990991A (zh) 一种发光二极管及制作方法
JP5174052B2 (ja) 低欠陥密度を有するエピタキシャル構造の製造方法
CN101350388B (zh) 供半导体光电组件磊晶用的半导体结构组合及其制程
JP2000077770A (ja) 半導体レ―ザおよび半導体レ―ザの形成方法
CN101420001B (zh) 自我接合磊晶的方法
KR101116905B1 (ko) 질화물 반도체 결정 성장 방법
JP2007266625A5 (ja) 半導体発光素子およびその製造方法
KR20170016463A (ko) 준극성 구조체의 제조
US20230307486A1 (en) Method for manufacturing an optoelectronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181228