Nothing Special   »   [go: up one dir, main page]

CN109087905B - 半导体封装装置及其半导体配线基板 - Google Patents

半导体封装装置及其半导体配线基板 Download PDF

Info

Publication number
CN109087905B
CN109087905B CN201710445647.9A CN201710445647A CN109087905B CN 109087905 B CN109087905 B CN 109087905B CN 201710445647 A CN201710445647 A CN 201710445647A CN 109087905 B CN109087905 B CN 109087905B
Authority
CN
China
Prior art keywords
layer
circuit layer
signal
signal lines
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710445647.9A
Other languages
English (en)
Other versions
CN109087905A (zh
Inventor
汪名轩
汪鼎豪
邱彦智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201710445647.9A priority Critical patent/CN109087905B/zh
Priority to US15/800,049 priority patent/US10453803B2/en
Publication of CN109087905A publication Critical patent/CN109087905A/zh
Application granted granted Critical
Publication of CN109087905B publication Critical patent/CN109087905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种半导体封装装置及其半导体配线基板。半导体配线基板包含一第一线路层、一第二线路层与一介电层。介电层位于第一线路层与第二线路层之间。第一线路层包含多个第一信号线与多个第一接地线。第一信号线与第一接地线彼此交替分布于第一线路层内。第二线路层位于第一线路层的一侧。第二线路层包含多个第二信号线与多个第二接地线。第二信号线与第二接地线交替分布于第二线路层内，且其中一第二信号线至第一线路层的正投影位于任何二个相邻的第一信号线之间。故，通过上述架构，不仅提高信号传输性能、降低制造成本，更可降低导致信号损耗及信号串扰的机会。

Description

半导体封装装置及其半导体配线基板
技术领域
本发明有关于一种配线基板，尤指一种半导体配线基板及半导体封装装置。
背景技术
近年来，随着先进制程的快速发展，集成电路(integrated circuit，IC)的设计变得更加复杂，使得以往半导体封装件的二维(2D-IC)集成电路的封装方式已无法满足既有的封装需求，于是半导体业便发展出2.5维晶片(2.5D-IC)或三维晶片(3D-IC)堆叠技术。
举例来说，2.5维集成电路的特性是将不同功能或性质的晶片各自堆叠于硅中介板(Silicon Interposer)上，并通过硅中介板内部的配线与硅穿孔(Through-SiliconVia，TSV)彼此电连接。
然而，由于传统硅中介板内的配线方式相当密集，不仅所提供的性能与成本节省效果有限，并且在信号传输上更容易导致信号损耗及信号串扰(crosstalk)等问题。
发明内容
本发明的一目的在于提供一种半导体封装装置及其半导体配线基板，用以解决以上先前技术所提到的不便与缺失，意即，不仅提高信号传输性能、降低制造成本，更可降低导致信号损耗及信号串扰的机会。
依据本发明的一实施方式，此种半导体配线基板包含一上接点层、一下接点层、一第一线路层、一第二线路层与一第一介电层。下接点层电连接上接点层。第一介电层位于第一线路层与第二线路层之间。第一线路层与第二线路层皆位于上接点层与下接点层之间，且电连接上接点层与下接点层。第一线路层包含多个第一信号线与多个第一接地线。第一信号线与第一接地线彼此交替且间隔地分布于第一线路层内。第二线路层位于第一线路层的一侧。第二线路层包含多个第二信号线与多个第二接地线。第二信号线与第二接地线交替且间隔地分布于第二线路层内。其中一第二信号线至第一线路层的正投影位于任何二个相邻的第一信号线之间。
在本发明一或多个实施方式中，其中一第一信号线至第二线路层的正投影位于任何二个相邻的第二信号线之间。
在本发明一或多个实施方式中，至少其中一第一接地线位于任何二个相邻的第一信号线之间，并且，至少其中一第二接地线位于任何二个相邻的第二信号线之间。
在本发明一或多个实施方式中，第一信号线与第一接地线以一对二的交替分布于第一线路层内，第二信号线与第二接地线以一对二的交替分布于第二线路层内。
在本发明一或多个实施方式中，至少其中一个第一接地线的线宽大于至少其中一个第一信号线的线宽。
在本发明一或多个实施方式中，任何二个相邻的第一信号线之间的间距大于任何相邻的第一信号线与第一接地线之间的间距。
在本发明一或多个实施方式中，半导体配线基板还包含一第三线路层与一第二介电层。第三线路层位于第一线路层相对第二线路层的一侧。第三线路层包含多个第三信号线与多个第三接地线。这些第三接地线与第三信号线交替且间隔地分布于第三线路层内。其中一第三信号线至第二线路层的正投影位于任何二个相邻的第二信号线之间，且其中一第三信号线至第一线路层的正投影与其中一第一信号线重叠。第二介电层位于第二线路层与第三线路层之间。
在本发明一或多个实施方式中，半导体配线基板还包含至少一屏蔽结构及一主接地区。屏蔽结构周期性地交替形成于第一线路层与第二线路层内，且连接所有第一接地线与所有第二接地线。主接地区位于上接点层与下接点层之间，电连接屏蔽结构。
在本发明一或多个实施方式中，屏蔽结构包含多个导电穿孔部。每个导电穿孔部贯穿第一介电层，且连接任何相邻的第一接地线与第二接地线。
在本发明一或多个实施方式中，屏蔽结构位于任何相邻的第一信号线与第二信号线之间。
在本发明一或多个实施方式中，多个屏蔽结构彼此平行并排于第一线路层、介电层与第二线路层所组成的一组合层内。
依据本发明的另一实施方式，此种半导体配线基板包含一主接地区、一第一线路层、一第二线路层、一介电层与至少一屏蔽结构。第一线路层包含多个第一信号线。第二线路层位于第一线路层的一侧。第二线路层包含多个第二信号线。介电层位于第一线路层与第二线路层之间。屏蔽结构周期性地交替形成于第一线路层、介电层与第二线路层内，并电连接主接地区，且位于任何相邻的第一信号线与第二信号线之间，用以屏蔽任何相邻的第一信号线与第二信号线之间的信号交换。
在本发明一或多个实施方式中，屏蔽结构包含多个第一接地线、多个第二接地线与多个导电穿孔部。这些第一接地线与这些第一信号线彼此交替地分布于第一线路层内。这些第二接地线与第二信号线彼此交替地分布于第二线路层内。每个导电穿孔部贯穿介电层，且连接任何相邻的第一接地线与该第二接地线。
在本发明一或多个实施方式中，至少其中一个第一接地线位于任何二个相邻的第一信号线之间，且至少其中一个第二接地线位于任何二个相邻的第二信号线之间。
在本发明一或多个实施方式中，第一信号线与第一接地线以一对二的交替分布于第一线路层内，该第二信号线与该第二接地线以一对二的交替分布于第二线路层内。
在本发明一或多个实施方式中，至少其中一个第一接地线的线宽大于第一信号线的线宽，且至少其中一个第二接地线的线宽大于第二信号线的线宽。
在本发明一或多个实施方式中，多个屏蔽结构彼此平行并排于第一线路层、介电层与第二线路层内。
依据本发明的另一实施方式，此种半导体封装装置包含至少一晶片半导体、一封装基板及一中介层。中介层包含上述的半导体配线基板，位于晶片半导体与封装基板之间，且电连接晶片半导体与封装基板。
综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值，其至少具有下列优点：
1、提高此半导体配线基板的各层内的配线可绕度，进而得以提高表面接点数量及信号传输性能；
2、降低半导体配线基板发生信号损耗及信号串扰的机会；以及
3、降低原设计的既有基板层数，有效降低其整体厚度，进而降低制造成本。
以上所述仅是用以阐述本发明所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本发明的具体细节将在下文的实施方式及相关附图中详细介绍。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1依照本发明一实施方式的半导体配线基板的局部剖视图；
图2A绘示本发明一实施方式的半导体配线基板中的数个线路层的局部示意图；
图2B绘示本发明一实施方式的半导体配线基板的数个线路层的局部示意图；
图3绘示依照本发明一实施方式的半导体配线基板的其中二个线路层的局部示意图；
图4绘示依照本发明一实施方式的半导体配线基板的其中二个线路层的局部示意图；
图5绘示依照本发明一实施方式的半导体配线基板内的线路层的局部上视图；
图6绘示图5依据线段A-A而成的剖面图；以及
图7绘示依照本发明一实施方式的半导体封装装置的剖视图。
具体实施方式
以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
图1依照本发明一实施方式的半导体配线基板10的局部剖视图。如图1所示，在本实施方式中，此半导体配线基板10包含一上接点层20、一下接点层30、多个线路层40与多个介电层50。下接点层30透过这些线路层40电连接上接点层20。上接点层20与下接点层30分别位于半导体配线基板10的二相对侧。这些线路层40位于上接点层20与下接点层30之间，且电连接上接点层20与下接点层30。这些介电层50分别夹合于任何二个相邻的线路层40之间、上接点层20与其中一线路层40之间，或者，下接点层30与其中一线路层40之间。在本实施方式中，由于至少任何二个相邻的线路层40内分别所内含的信号线(如电压或数据信号)在垂直方向(如轴向Z)并非彼此重叠，以便拉大这些信号线彼此的间距，不致降低这些信号线之间的阻抗值以及传输速度，从而降低发生信号损耗及信号串扰的机会。
为了方便读者简易辨识信号线与接地线，以下所示意的图示中，各线路层的信号线以S作为简易辨识的代号，接地线以G作为简易辨识的代号。
图2A绘示本发明一实施方式的半导体配线基板的数个线路层的局部示意图。具体来说，如图2A所示，半导体配线基板10包含多层结构M。多层结构M位于上接点层20与下接点层30之间(图1)，电连接上接点层20与下接点层30。多层结构M分别包含第一线路层100、第二线路层200与第一介电层400。第一线路层100与第二线路层200沿一层叠方向(如轴向Z)共同叠设。第一线路层100叠设于第二线路层200的一侧，第一介电层400位于第一线路层100与第二线路层200之间。
本实施方式中，更具体地，第一线路层100包含第一层体101、多个第一信号线102与多个第一接地线103。第一层体101处于一平面(如X-Y平面)上，且这些第一信号线102与这些第一接地线103布线于第一层体101上。此平面(如X-Y平面)与上述层叠方向相互正交，或大致正交。更具体地，第一信号线102与第一接地线103彼此交替且间隔地分布于第一层体101内，例如，第一信号线102与第一接地线103彼此一对一的交替分布于第一层体101内，意即，同个第一线路层100中，任何二个相邻的第一信号线102之间的第一接地线103的数量为一个。如此，任何二个相邻的第一信号线102之间的间距G1大于任何相邻的第一信号线102与第一接地线103之间的间距G2。此外，每个或至少其中一个第一接地线103的线宽W1大致等于每个或至少其中一个第一信号线102的线宽W2，以方便控制任何二个相邻的第一信号线102之间的间距G1。举例来说但不以此为限，上述线宽W1与W2皆位于0.5μ～10μ的范围内。此外，每个或至少其中一个第一接地线103的截面积大致等于每个或至少其中一个第一信号线102的截面积。然而，本发明不限第一接地线的线宽与第一信号线的线宽必须相等。
第二线路层200包含一第二层体201、多个第二信号线202与多个第二接地线203。第二层体201处于另一平面(如X-Y平面)上，且这些第二信号线202与这些第二接地线203布线于第二层体201上。此另一平面与上述层叠方向相互正交，或大致正交。更具体地，第二信号线202与第二接地线203交替且间隔地分布于第二层体201内，例如，第二信号线202与第二接地线203彼此一对一的交替分布于第二层体201内，意即，同个第二线路层200中，任何二个相邻的第二信号线202之间的第二接地线203的数量为一个。如此，任何二个相邻的第二信号线202之间的间距G3大于任何相邻的第二信号线202与第二接地线203之间的间距G4。此外，每个或至少其中一个第二接地线203的线宽W3大致等于每个或至少其中一个第二信号线202的线宽W4，以方便控制任何二个相邻的第二信号线202之间的间距G3。举例来说但不以此为限，上述线宽W3与W4皆位于0.5μ～10μ的范围内。此外，每个或至少其中一个第二接地线203的截面积大致等于每个或至少其中一个第二信号线202的截面积。然而，本发明不限第二接地线的线宽与第二信号线的线宽必须相等。
由图2A可知，这些第二信号线202与这些第一信号线102彼此不相互重叠，意即，任何第一信号线102至第二线路层200的正投影P1是位于任何二个相邻的第二信号线202之间，而非与任何第二信号线202重叠，以及，任何第二信号线202至第一线路层100的正投影P2是位于任何二个相邻的第一信号线102之间，而非与任何第一信号线102重叠。如此，第一信号线102与第二信号线202便不致因为过于接近而导致信号损耗及信号串扰。
图2B绘示本发明一实施方式的半导体配线基板的数个线路层的局部示意图。如图2B所示，图2B的多层结构M与上述图2A的多层结构M大致相同，其差异之一为，多层结构M还包含第三线路层300与第二介电层500。第一线路层100、第二线路层200与第三线路层300沿上述层叠方向(如轴向Z)共同叠设。第二线路层200叠设于第一线路层100与第三线路层300之间，且第二介电层500位于第二线路层200与第三线路层300之间。
更具体地，第三线路层300包含一第三层体301、多个第三信号线302与多个第三接地线303。第三层体301处于又一平面(如X-Y平面)上，且这些第三信号线302与这些第三接地线303布线于第三层体301上。此又一平面与上述层叠方向相互正交，或大致正交。更具体地，第三信号线302与第三接地线303交替且间隔地分布于第三层体301内，例如，第三信号线302与第三接地线303彼此一对一的交替分布于第三层体301内，意即，同个第三线路层300中，任何二个相邻的第三信号线302之间的第三接地线303的数量为一个。如此，任何二个相邻的第三信号线302之间的间距G5大于任何相邻的第三信号线302与第三接地线303之间的间距G6。此外，每个或至少其中一个第三接地线303的线宽W5大致等于每个或至少其中一个第三信号线302的线宽W6，以方便控制任何二个相邻的第三信号线302之间的间距G5。举例来说但不以此为限，上述线宽W5与W6皆位于0.5μ～10μ的范围内。每个或至少其中一个第三接地线303的截面积大致等于每个或至少其中一个第三信号线302的截面积。然而，本发明不限第三接地线的线宽与第三信号线的线宽必须相等。
由图2B可知，这些第三信号线302与这些第二信号线202彼此不相互重叠，意即，任何第三信号线302至第二线路层200的正投影P3是位于任何二个相邻的第二信号线202之间，而非与任何第二信号线202重叠，以及，任何第三信号线302至第一线路层100的正投影P4与其中一第一信号线102重叠。
上述各实施方式的半导体配线基板为硅中介层(silicon interposer)。此外，第一层体、第二层体与第三层体基本上是由一半导体材料(例如硅或砷化镓)构成，然而，本发明不限于此。第一介电层与第二介电层包括氧化物、氮化物、或氧氮化物等材料，然而，本发明不限于此。第一接地线、第二接地线、第三接地线、第一信号线、第二信号线与第三信号线分别包括导电材料(例如是金属或氧化铟锡)，然而，本发明不限于此。
图3绘示依照本发明一实施方式的半导体配线基板11的其中二个线路层的局部示意图。如图3所示，图3的半导体配线基板11与上述图2A的半导体配线基板10大致相同，例如，同个第一线路层100A中，任何二个相邻的第一信号线102之间的第一接地线103的数量仍为一个，只是不同的是，每个或至少其中一个第一接地线103的线宽W7大于每个或至少其中一个第一信号线102的线宽W2，以更强化信号屏蔽的性能。虽然上述线宽W7大于线宽W2，举例来说但不以此为限，上述线宽W7与线宽W2皆位于0.5μ～10μ的范围内。然而，本发明不限第一接地线的线宽必须大于第一信号线的线宽。每个或至少其中一个第一接地线103的截面积大于每个或至少其中一个第一信号线102的截面积。
同样地，同个第二线路层200A中，任何二个相邻的第二信号线202之间的第二接地线203的数量仍为一个，只是每个或至少其中一个第二接地线203的线宽W8大于每个或至少其中一个第二信号线202的线宽W3，以更强化信号屏蔽的性能。虽然上述线宽W8大于线宽W3，举例来说但不以此为限，上述线宽W8与线宽W3皆位于0.5μ～10μ的范围内。然而，本发明不限第二接地线的线宽必须大于第二信号线的线宽。每个或至少其中一个第二接地线203的截面积大于每个或至少其中一个第二信号线202的截面积。
图4绘示依照本发明一实施方式的半导体配线基板12的其中二个线路层的局部示意图。如图4所示，图4的半导体配线基板12与上述图2A的半导体配线基板10大致相同，其差异之一为，此实施方式中，第一信号线102与第一接地线103彼此一对二的交替分布于第一层体101内，意即，同个第一线路层100B中，任何二个相邻的第一信号线102之间的第一接地线103的数量为二个或更多。同样地，第二信号线202与第二接地线203彼此一对二的交替分布于第二层体201内，意即，同个第二线路层200B中，任何二个相邻的第二信号线202之间的第二接地线203的数量为二个或更多。
图5绘示依照本发明一实施方式的半导体配线基板13内的线路层的局部上视图。图6绘示图5依据线段A-A而成的剖面图。如图5所示，半导体配线基板13还包含多个屏蔽结构700与一主接地区600。主接地区600位于上述多层结构M(图2A)内，例如位于第一层体101内，然而，本发明不限主接地区于半导体配线基板内的位置。这些屏蔽结构700彼此平行并排于半导体配线基板13上。每个屏蔽结构700沿一轴向Y连接主接地区600，第二延伸方向与上述第一延伸方向(如X轴)与层叠方向(如Z轴)相互正交，或大致正交。
如图5与图6所示，每个屏蔽结构700呈波浪外状，且形成于第一线路层100C、第一介电层400与第二线路层200C所组成的一组合层CL内(参考屏蔽结构700所指的虚线范围)。每个屏蔽结构700周期性地交替形成于第一线路层100C、第一介电层400与第二线路层200C内，意即，屏蔽结构700重复地上下配置于任何二个相邻的第一信号线102之间、任何二个相邻的第二信号线202之间，以及相邻的第一信号线102与第二信号线202之间。此外，屏蔽结构700一体成型地连接所有第一接地线103与所有第二接地线203，且电连接主接地区600。
更具体地，屏蔽结构700包含多个导电穿孔部720。每个导电穿孔部720贯穿第一介电层400，且连接任何相邻的第一接地线103与第二接地线203。每个导电穿孔部720例如为穿透硅通孔(Through Silicon Via，TSV)或穿透硅通孔(Through Glass Via，TGV)。
如此，由于第一线路层100C的这些第一接地线103的一部分、第二线路层200的这些第二接地线203的一部分与上述所有导电穿孔部720共同形成同一导体(参考屏蔽结构700所指的虚线范围)的屏蔽结构700，且屏蔽结构700重复地上下配置于任何二个相邻的第一信号线102之间、任何二个相邻的第二信号线202之间，以及相邻的第一信号线102与第二信号线202之间，屏蔽结构700能够屏蔽任何二个相邻的第一信号线102之间、任何二个相邻的第二信号线202之间与相邻的第一信号线102与第二信号线202之间的信号交换，进而将所有第一信号线102与第二信号线202的电磁波导引至主接地区600。
图7绘示依照本发明一实施方式的半导体封装装置800的剖视图。如图7所示，半导体封装装置800包含多个晶片半导体810、一封装基板830及一硅中介层(siliconinterposer)820。硅中介层820位于晶片半导体810与封装基板830之间，且电连接晶片半导体810与封装基板830。晶片半导体810与半导体配线基板821不受任何封装材料的包覆。
具体来说，硅中介层820包含半导体配线基板821、上接点层822与下接点层824。半导体配线基板821位于上接点层822与下接点层824之间。上接点层822具有多个第一接点823(包含焊垫与焊球)。下接点层824具有多个第二接点825(包含焊垫与焊球)。每个晶片半导体810具有间隔配置的多个晶片接点811(包含焊垫与焊球)。封装基板830具有间隔配置的多个基板接点831(包含焊垫)。这些第一接点823分别焊接这些晶片接点811。这些第二接点825分别透过焊接这些基板接点831。然而，其他实施例中，晶片半导体与半导体配线基板也可以被封装材料所包覆。
晶片半导体810可以是挥发式记忆体(诸如：动态随机存取记忆体(dynamicrandom access memories，DRAMs)及/或静态随机存取记忆体(static random accessmemories，SRAMs))，及/或非挥发式记忆体(诸如：快闪记忆体)。
须了解到，在本实施方式中，虽然上述半导体配线基板为硅中介层，然而，本发明不限于此，上述半导体配线基板亦可以改为半导体封装装置内的其他板材。
最后，上述所揭露的各实施例中，并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，皆可被保护于本发明中。因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (11)

1.一种半导体配线基板，其特征在于，包含：
一上接点层；
一下接点层，电连接该上接点层；
一主接地区，位于该上接点层与该下接点层之间；
一第一线路层，位于该上接点层与该下接点层之间，电连接该上接点层与该下接点层，该第一线路层包含多个第一信号线与多个第一接地线，所述多个第一信号线与所述多个第一接地线以一对二的方式彼此交替且间隔地分布于该第一线路层内，每一所述第一接地线的线宽等于每一所述第一信号线的线宽；
一第二线路层，位于该第一线路层的一侧，包含多个第二信号线与多个第二接地线，所述多个第二信号线与所述多个第二接地线以一对二的方式交替且间隔地分布于该第二线路层内，每一所述第二接地线的线宽等于每一所述第二信号线的线宽，其中所述多个第二信号线其中之一至该第一线路层的正投影位于任何二个相邻的所述第一信号线之间，所述多个第一信号线其中之一至该第二线路层的正投影位于任何二个相邻的所述第二信号线之间；
一第一介电层，位于该第一线路层与该第二线路层之间；以及
至少一屏蔽结构，周期性地交替形成于该第一线路层与第二线路层内，且电连接该主接地区、所有所述第一接地线以及所有所述第二接地线，该屏蔽结构包含多个导电穿孔部，每一所述导电穿孔部贯穿该第一介电层，且连接任何相邻的该第一接地线与该第二接地线。
2.根据权利要求1所述的半导体配线基板，其特征在于，任何二个相邻的所述第一信号线之间的间距大于任何相邻的该第一信号线与该第一接地线之间的间距。
3.根据权利要求1所述的半导体配线基板，其特征在于，还包含：
一第三线路层，位于该第二线路层相对该第一线路层的一侧，包含多个第三信号线与多个第三接地线，所述多个第三接地线与所述多个第三信号线交替且间隔地分布于该第三线路层内，
其中所述多个第三信号线其中之一至该第二线路层的正投影位于任何二个相邻的所述第二信号线之间，且所述多个第三信号线其中之一至该第一线路层的正投影与所述多个第一信号线其中之一重叠；以及
一第二介电层，位于该第二线路层与该第三线路层之间。
4.根据权利要求1所述的半导体配线基板，其特征在于，该屏蔽结构位于任何相邻的该第一信号线与该第二信号线之间。
5.根据权利要求1所述的半导体配线基板，其特征在于，多个该屏蔽结构彼此平行并排于该第一线路层与该第二线路层所组成的一组合层内。
6.一种半导体配线基板，其特征在于，包含：
一主接地区；
一第一线路层，包含多个第一信号线；
一第二线路层，位于该第一线路层的一侧，包含多个第二信号线；
一介电层，位于该第一线路层与该第二线路层之间；以及
多个屏蔽结构，彼此平行并排于该半导体配线基板上，每一所述屏蔽结构呈波浪外状，周期性地交替形成于该第一线路层、该介电层与该第二线路层内，并电连接该主接地区，且位于任何相邻的该第一信号线与该第二信号线之间，用以屏蔽该第一信号线与该第二信号线之间的信号交换，该屏蔽结构包含：
多个第一接地线，与所述多个第一信号线彼此交替地分布于该第一线路层内；
多个第二接地线，与所述多个第二信号线彼此交替地分布于该第二线路层内；以及
多个导电穿孔部，每一所述导电穿孔部贯穿该介电层，且连接任何相邻的该第一接地线与该第二接地线。
7.根据权利要求6所述的半导体配线基板，其特征在于，所述多个第一接地线至少其中一个位于任何二个相邻的所述第一信号线之间；以及
所述多个第二接地线至少其中一个位于任何二个相邻的所述第二信号线之间。
8.根据权利要求6所述的半导体配线基板，其特征在于，所述多个第一信号线与所述多个第一接地线以一对二的交替分布于该第一线路层内，所述多个第二信号线与所述多个第二接地线以一对二的交替分布于该第二线路层内。
9.根据权利要求6所述的半导体配线基板，其特征在于，所述多个第一接地线至少其中一个的线宽不小于所述多个第一信号线至少其中一个的线宽；以及
所述多个第二接地线至少其中一个的线宽不小于所述多个第二信号线至少其中一个的线宽。
10.根据权利要求6所述的半导体配线基板，其特征在于，所述多个屏蔽结构彼此平行并排于该第一线路层、该介电层与该第二线路层内。
11.一种半导体封装装置，包含：
至少一晶片半导体；
一封装基板；以及
一中介层，包含一如权利要求1至10其中之一所述的半导体配线基板，位于该晶片半导体与该封装基板之间，且电连接该晶片半导体与该封装基板。
CN201710445647.9A 2017-06-14 2017-06-14 半导体封装装置及其半导体配线基板 Active CN109087905B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710445647.9A CN109087905B (zh) 2017-06-14 2017-06-14 半导体封装装置及其半导体配线基板
US15/800,049 US10453803B2 (en) 2017-06-14 2017-10-31 Wiring substrate having alternating ground and signal lines in a plurality of wiring layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710445647.9A CN109087905B (zh) 2017-06-14 2017-06-14 半导体封装装置及其半导体配线基板

Publications (2)

Publication Number Publication Date
CN109087905A CN109087905A (zh) 2018-12-25
CN109087905B true CN109087905B (zh) 2020-09-29

Family

ID=64657596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710445647.9A Active CN109087905B (zh) 2017-06-14 2017-06-14 半导体封装装置及其半导体配线基板

Country Status (2)

Country Link
US (1) US10453803B2 (zh)
CN (1) CN109087905B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063684A1 (en) * 2016-09-30 2018-04-05 Intel Corporation 3d high-inductive ground plane for crosstalk reduction
JP2019129181A (ja) * 2018-01-22 2019-08-01 ルネサスエレクトロニクス株式会社 半導体装置
US11488906B2 (en) 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
KR20200092236A (ko) * 2019-01-24 2020-08-03 삼성전기주식회사 브리지 내장 인터포저, 및 이를 포함하는 패키지 기판 및 반도체 패키지
CN113498248B (zh) * 2020-04-03 2022-10-21 扬智科技股份有限公司 电路板组件及应用其的电子装置
CN112366193B (zh) * 2020-11-02 2021-09-17 上海燧原智能科技有限公司 一种桥接芯片及半导体封装结构
CN112366194B (zh) * 2020-11-02 2022-04-12 上海燧原智能科技有限公司 一种桥接芯片及半导体封装结构
US20220407202A1 (en) * 2021-06-17 2022-12-22 Intel Corporation Compact surface transmission line waveguides with vertical ground planes
CN114975356A (zh) * 2022-05-11 2022-08-30 长鑫存储技术有限公司 一种半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2397702Y (zh) * 1998-12-08 2000-09-20 富士康(昆山)电脑接插件有限公司 印刷电路线路装置
CN104576596A (zh) * 2013-10-25 2015-04-29 日月光半导体制造股份有限公司 半导体基板及其制造方法
CN105575938A (zh) * 2016-02-26 2016-05-11 中国科学院微电子研究所 一种硅基转接板及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223758A (ja) * 1996-02-19 1997-08-26 Hitachi Ltd 半導体装置
JP4373531B2 (ja) * 1999-06-18 2009-11-25 パナソニック株式会社 差動平衡信号伝送基板
US6700076B2 (en) * 2000-09-28 2004-03-02 Eic Corporation Multi-layer interconnect module and method of interconnection
US6657130B2 (en) * 2001-09-20 2003-12-02 International Business Machines Corporation Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages
EP2129194B1 (en) 2008-05-27 2013-08-07 VIA Technologies, Inc. Electronic apparatus
US8203395B2 (en) * 2009-08-17 2012-06-19 Ati Technologies Ulc Wave guiding structures for crosstalk reduction
US8803320B2 (en) * 2010-10-28 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
JP6429647B2 (ja) 2015-01-26 2018-11-28 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2397702Y (zh) * 1998-12-08 2000-09-20 富士康(昆山)电脑接插件有限公司 印刷电路线路装置
CN104576596A (zh) * 2013-10-25 2015-04-29 日月光半导体制造股份有限公司 半导体基板及其制造方法
CN105575938A (zh) * 2016-02-26 2016-05-11 中国科学院微电子研究所 一种硅基转接板及其制备方法

Also Published As

Publication number Publication date
US10453803B2 (en) 2019-10-22
CN109087905A (zh) 2018-12-25
US20180366416A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
CN109087905B (zh) 半导体封装装置及其半导体配线基板
US9570375B2 (en) Semiconductor device having silicon interposer on which semiconductor chip is mounted
CN209929298U (zh) 芯片封装
US20200402959A1 (en) Stacked semiconductor package having an interposer
US10748871B2 (en) Semiconductor chip and semiconductor package including the same
TWI621237B (zh) 半導體封裝裝置及其半導體配線基板
US10573614B2 (en) Process for fabricating a circuit substrate
JP7228532B2 (ja) 低クロストークの垂直接続インターフェース
US6831233B2 (en) Chip package with degassing holes
TW201814863A (zh) 半導體裝置
US20230290723A1 (en) Conductive via structures for far-end crosstalk cancellation
US8294250B2 (en) Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate
CN112366193B (zh) 一种桥接芯片及半导体封装结构
TW201543633A (zh) 封裝基板及封裝件
US20070029663A1 (en) Multilayered circuit substrate and semiconductor package structure using the same
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
TWI831465B (zh) 用於球柵陣列封裝的基板結構
US20230238359A1 (en) Semiconductor package
CN216902914U (zh) 一种硅基基板及芯片
CN112366194B (zh) 一种桥接芯片及半导体封装结构
TW201944568A (zh) 用於半導體封裝結構的萬用轉接電路層
WO2021153802A2 (ja) 半導体装置
KR101212794B1 (ko) 반도체 패키지 및 이의 제조 방법
CN116053230A (zh) 一种硅基基板及其制造方法、芯片
CN117423674A (zh) 封装结构和芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant