Nothing Special   »   [go: up one dir, main page]

CN108987261B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN108987261B
CN108987261B CN201710403145.XA CN201710403145A CN108987261B CN 108987261 B CN108987261 B CN 108987261B CN 201710403145 A CN201710403145 A CN 201710403145A CN 108987261 B CN108987261 B CN 108987261B
Authority
CN
China
Prior art keywords
layer
spacer
spacers
gate
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710403145.XA
Other languages
English (en)
Other versions
CN108987261A (zh
Inventor
张振海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201710403145.XA priority Critical patent/CN108987261B/zh
Priority to US15/637,741 priority patent/US10797155B2/en
Publication of CN108987261A publication Critical patent/CN108987261A/zh
Priority to US16/989,693 priority patent/US11367781B2/en
Application granted granted Critical
Publication of CN108987261B publication Critical patent/CN108987261B/zh
Priority to US17/749,155 priority patent/US20220278220A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/796—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions having memorised stress for introducing strain in the channel regions, e.g. recrystallised polysilicon gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种半导体结构及其制造方法，其中上述半导体结构包括基底与多个栅极结构。栅极结构设置于基底上。每个栅极结构包括栅极、第一间隙壁与第二间隙壁。栅极设置于基底上。第一间隙壁设置于栅极的侧壁上。第二间隙壁设置于第一间隙壁上。在相邻两个栅极结构之间的区域中，多个第一间隙壁彼此分离，多个第二间隙壁彼此分离，且每个第二间隙壁的上部具有凹陷。上述半导体结构可用以形成良好的金属硅化物。

Description

半导体结构及其制造方法
技术领域
本发明涉及一种半导体结构及其制造方法，且特别是涉及一种可用以形成良好的金属硅化物的半导体结构及其制造方法。
背景技术
在形成金属硅化物的制作工艺中，会先移除预定形成金属硅化物的区域中的自对准金属硅化物阻挡(salicide blocking，SAB)层。然而，在栅极的间距越来越小的情况下，在预定形成金属硅化物的区域中较难移除位在栅极之间的自对准金属硅化物阻挡层，因此在预定形成金属硅化物的区域会产生金属硅化物形成不良(formation poor)的问题。
发明内容
为解决上述问题，本发明提出一种半导体结构及其制造方法，其可用以形成良好的金属硅化物。
本发明提供一种半导体结构，包括基底与多个栅极结构。栅极结构设置于基底上。每个栅极结构包括栅极、第一间隙壁与第二间隙壁。栅极设置于基底上。第一间隙壁设置于栅极的侧壁上。第二间隙壁设置于第一间隙壁上。在相邻两个栅极结构之间的区域中，多个第一间隙壁彼此分离，多个第二间隙壁彼此分离，且每个第二间隙壁的上部具有凹陷。
依照本发明的一实施例所述，在上述半导体结构中，第一间隙壁可延伸至第二间隙壁与基底之间。
依照本发明的一实施例所述，在上述半导体结构中，每个栅极结构还可包括第一介电层。第一介电层设置于栅极与基底之间。
依照本发明的一实施例所述，在上述半导体结构中，每个栅极结构还可包括硬掩模层。硬掩模层设置于栅极上。
本发明提供一种半导体结构的制造方法，包括以下步骤。在基底上形成多个栅极结构。每个栅极结构包括栅极、第一间隙壁与第二间隙壁。栅极设置于基底上。第一间隙壁设置于栅极的侧壁上。第二间隙壁设置于第一间隙壁上。在相邻两个栅极结构之间的区域中，第一间隙壁彼此分离，且第二间隙壁彼此分离。在相邻两个栅极结构之间的区域中形成保护层。保护层覆盖第二间隙壁的下部且暴露第二间隙壁的上部。使用保护层作为掩模，移除第二间隙壁的上部的一部分，以加大第二间隙壁的上部之间的间距。移除保护层。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第一间隙壁可延伸至第二间隙壁与基底之间。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，每个栅极结构还可包括第一介电层。第一介电层设置于栅极与基底之间。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，每个栅极结构还可包括硬掩模层。硬掩模层设置于栅极上。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，形成保护层且移除第二间隙壁的上部的一部分的方法包括以下步骤。使用蚀刻气体对第二间隙壁进行反应性离子蚀刻(reactive ion etching，RIE)制作工艺，而形成保护层，且同时移除第二间隙壁的上部的一部分。蚀刻气体包括氯气(Cl2)、氧气(O2)与惰性气体。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，保护层的材料例如是聚合物。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，保护层的移除方法例如是等离子体灰化法(plasma ashing)。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，保护层的形成方法包括以下步骤。共形地在栅极结构上形成缓冲层。在缓冲层上形成应力调整层。应力调整层填入第二间隙壁之间。移除应力调整层的一部分而形成第一子保护层。第一子保护层暴露出位于第二间隙壁的上部上的缓冲层。使用第一子保护层作为掩模，移除缓冲层的一部分而形成第二子保护层。第二子保护层暴露出第二间隙壁的上部。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，保护层的形成方法还可包括在形成应力调整层之后，对应力调整层进行回火制作工艺。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，保护层的移除方法包括以下步骤。在移除第二间隙壁的上部的一部分的同时，移除第一子保护层。移除第二子保护层。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第二间隙壁的上部的一部分与第一子保护层的移除方法例如是干式蚀刻法。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，保护层的形成方法包括以下步骤。共形地在栅极结构上形成缓冲层。在缓冲层上形成应力调整层。应力调整层填入第二间隙壁之间。对应力调整层进行回火制作工艺。移除应力调整层。在缓冲层上形成填充层。填充层填入第二间隙壁之间。移除填充层的一部分而形成第一子保护层，且移除缓冲层的一部分而形成第二子保护层。第一子保护层与第二子保护层暴露出第二间隙壁的上部。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，填充层的一部分与缓冲层的一部分可同时移除。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，保护层的移除方法包括同时移除第一子保护层与第二子保护层。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第二间隙壁的上部的一部分的移除方法例如是干式蚀刻法。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，还可包括以下步骤。在移除保护层之后，形成覆盖栅极结构的自对准金属硅化物阻挡层。移除自对准金属硅化物阻挡层的一部分而暴露出栅极结构与栅极结构之间的基底。在栅极上形成第一金属硅化物层，且在栅极结构之间的基底上形成第二金属硅化物层。
基于上述，在本发明所提出的半导体结构中，由于每个第二间隙壁的上部具有凹陷，因此可加大第二间隙壁的上部之间的间距，而有利于移除后续填入第二间隙壁之间的自对准金属硅化物阻挡层，进而可在预定形成金属硅化物的区域中形成良好的金属硅化物。
此外，在本发明所提出的半导体结构的制造方法中，由于是使用保护层作为掩模，移除第二间隙壁的上部的一部分，以加大第二间隙壁的上部之间的间距，因此有利于移除后续填入第二间隙壁之间的自对准金属硅化物阻挡层，而可在预定形成金属硅化物的区域中形成良好的金属硅化物。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1E为本发明一实施例的半导体结构的制造流程剖视图；
图2A至图2G为本发明另一实施例的半导体结构的制造流程剖视图；
图3A至图3G为本发明另一实施例的半导体结构的制造流程剖视图。
符号说明
100：基底
102：栅极结构
104：栅极
106：第一间隙壁
108：第二间隙壁
110：第一介电层
112：硬掩模层
114、204、302：保护层
116：自对准金属硅化物阻挡层
118：第一金属硅化物层
120：第二金属硅化物层
200：缓冲层
200a、200b：第二子保护层
202：应力调整层
202a、300a：第一子保护层
300：填充层
R、R1、R2：凹陷
具体实施方式
图1A至图1E为本发明一实施例的半导体结构的制造流程剖视图。
请参照图1A，在基底100上形成多个栅极结构102。每个栅极结构102包括栅极104、第一间隙壁106与第二间隙壁108。基底100例如是硅基底。此外，可依据产品需求在基底100中选择性地形成所需的掺杂区(未绘示)或井区(未绘示)。
栅极104设置于基底100上。栅极104的材料例如是掺杂多晶硅等导体材料。栅极104的形成方法例如是化学气相沉积法。在此实施例中，栅极结构102是以N型金属氧化物半导体(NMOS)晶体管区中的栅极结构为例来进行说明，但本发明并不以此为限。在其他实施例中，栅极结构102也可为P型金属氧化物半导体(PMOS)晶体管区中的栅极结构。
第一间隙壁106设置于栅极104的侧壁上。第二间隙壁108设置于第一间隙壁106上。在相邻两个栅极结构102之间的区域中，第一间隙壁106彼此分离，且第二间隙壁108彼此分离。第一间隙壁106可延伸至第二间隙壁108与基底100之间。第一间隙壁106的材料例如是氧化硅。第二间隙壁108的材料例如是氮化硅。第一间隙壁106与第二间隙壁108的形成方法例如是先在栅极104上共形地形成第一间隙壁材料层(未绘示)与第二间隙壁材料层(未绘示)，再对第一间隙壁材料层与第二间隙壁材料层进行回蚀刻制作工艺。
此外，每个栅极结构102还可包括第一介电层110与硬掩模层112中的至少一者。第一介电层110设置于栅极104与基底100之间。第一介电层110可用以作为栅介电层。第一介电层110的材料例如是氧化硅。第一介电层110的形成方法例如是热氧化法或化学气相沉积法。
硬掩模层112设置于栅极104上。硬掩模层112的材料例如是氧化硅或氮化硅。硬掩模层112的形成方法例如是化学气相沉积法。
请参照图1B，使用蚀刻气体对第二间隙壁108进行反应性离子蚀刻制作工艺，而在相邻两个栅极结构102之间的区域中形成保护层114，且同时移除第二间隙壁108的上部的一部分。保护层114覆盖第二间隙壁108的下部且暴露第二间隙壁108的上部，因此可通过保护层114保护第二间隙壁108的下部。由此，在上述反应性离子蚀刻制作工艺中，能够使用保护层114作为掩模，移除第二间隙壁108的上部的一部分，而形成凹陷R，以加大第二间隙壁108的上部之间的间距。蚀刻气体包括氯气、氧气与惰性气体。惰性气体例如是氩气。保护层114的材料例如是聚合物。
请参照图1C，移除保护层114。保护层114的移除方法例如是等离子体灰化法，如氧等离子体灰化法。
请参照图1D，在移除保护层114之后，可形成覆盖栅极结构102的自对准金属硅化物阻挡层116。自对准金属硅化物阻挡层116的材料例如是氧化硅、氮化硅或氮氧化硅。阻挡层116的材料的选择需考虑到第一间隙壁106与第二间隙壁108的材料，使阻挡层和第一间隙壁106与第二间隙壁108之间具有蚀刻选择比。自对准金属硅化物阻挡层116的形成方法例如是化学气相沉积法。在此实施例中，自对准金属硅化物阻挡层116可同时覆盖NMOS晶体管区与PMOS晶体管区。
请参照图1E，移除自对准金属硅化物阻挡层116的一部分而暴露出栅极结构102与栅极结构102之间的基底100。举例来说，当栅极结构102位于核心电路的晶体管区中时，移除核心电路的晶体管区中的自对准金属硅化物阻挡层116，而留下静电放电(ESD)元件区(未绘示)中的自对准金属硅化物阻挡层116(未绘示)。移除自对准金属硅化物阻挡层116的一部分的方法例如是对自对准金属硅化物阻挡层116进行图案化制作工艺。
移除硬掩模层112，以暴露出栅极104。硬掩模层112的移除方法例如是干式蚀刻法。
在栅极104上形成第一金属硅化物层118，且在栅极结构102之间的基底100上形成第二金属硅化物层120。第一金属硅化物层118与第二金属硅化物层120的材料可为相同材料或不同材料，如都可为镍硅化物(NiSi)或钴硅化物(CoSi2)。第一金属硅化物层118与第二金属硅化物层120的形成方法例如是进行自对准金属硅化物制作工艺。
基于上述实施例可知，在上述半导体结构的制造方法中，由于使用保护层114作为掩模，移除第二间隙壁108的上部的一部分，以加大第二间隙壁108的上部之间的间距，因此有利于移除后续填入第二间隙壁108之间的自对准金属硅化物阻挡层116，而可在预定形成第一金属硅化物层118与第二金属硅化物层120的区域中形成良好的金属硅化物。
以下，通过图1C说明本实施例的半导体结构。
请参照图1C，半导体结构包括基底100与多个栅极结构102。栅极结构102设置于基底100上。每个栅极结构102包括栅极104、第一间隙壁106与第二间隙壁108。栅极104设置于基底100上。第一间隙壁106设置于栅极104的侧壁上。第二间隙壁108设置于第一间隙壁106上。第一间隙壁106可延伸至第二间隙壁108与基底100之间。在相邻两个栅极结构102之间的区域中，多个第一间隙壁106彼此分离，多个第二间隙壁108彼此分离，且每个第二间隙壁108的上部具有凹陷R。此外，每个栅极结构102还可包括第一介电层110与硬掩模层112中的至少一者。第一介电层110设置于栅极104与基底100之间。硬掩模层112设置于栅极104上。此外，半导体结构的各构件的材料、特性、形成方法与配置方式已于上述实施例中进行详尽地说明，于此不再重复说明。
基于上述实施例可知，在上述半导体结构中，由于每个第二间隙壁108的上部具有凹陷R，因此可加大第二间隙壁108的上部之间的间距，而有利于移除后续填入第二间隙壁108之间的自对准金属硅化物阻挡层116，进而可在预定形成第一金属硅化物层118与第二金属硅化物层120的区域中形成良好的金属硅化物(请参照图1E)。
图2A至图2G为本发明另一实施例的半导体结构的制造流程剖视图。其中，图2A为接续图1A的步骤之后所进行的附图说明。若无特别说明，图2A至图2G与图1A中相同的符号表示相似的构件，且具有相似的材料、配置方式、形成方法及功效，于此不再重复说明。
请参照图1A与图2A，在基底100上形成多个栅极结构102之后，共形地在栅极结构102上形成缓冲层200。缓冲层200的材料例如是氧化硅。缓冲层200的形成方法例如是化学气相沉积法。
在缓冲层200上形成应力调整层202。应力调整层202填入第二间隙壁108之间。应力调整层202的材料例如是具有伸张(tensile)应力或收缩(compressive)应力的氮化硅。应力调整层202的形成方法例如是化学气相沉积法。
在形成应力调整层202之后，可对应力调整层202进行回火制作工艺，由此可将应力传导到栅极104下方的通道中。
请参照图2B，移除应力调整层202的一部分而形成第一子保护层202a。第一子保护层202a暴露出位于第二间隙壁108的上部上的缓冲层200。移除应力调整层202的一部分的方法例如是干式蚀刻法或湿式蚀刻法。
请参照图2C，使用第一子保护层202a作为掩模，移除缓冲层200的一部分而形成第二子保护层200a。第二子保护层200a暴露出第二间隙壁108的上部。移除缓冲层200的一部分的方法例如是干式蚀刻法或湿式蚀刻法。
由此，可在相邻两个栅极结构102之间的区域中形成保护层204。保护层204包括第一子保护层202a与第二子保护层200a，其中第一子保护层202a设置于第二子保护层200a上。保护层204覆盖第二间隙壁108的下部且暴露第二间隙壁108的上部。
请参照图2D，使用保护层204作为掩模，移除第二间隙壁108的上部的一部分，而形成凹陷R1，以加大第二间隙壁108的上部之间的间距。在移除第二间隙壁108的上部的一部分的同时，可移除第一子保护层202a。第二间隙壁108的上部的一部分与第一子保护层202a的移除方法例如是干式蚀刻法，如反应性离子蚀刻法。
请参照图2E，移除第二子保护层200a。第二子保护层200a的移除方法例如是湿式蚀刻法。举例来说，可使用稀释的氢氟酸(DHF)来移除第二子保护层200a。
请参照图2F，在移除保护层204之后，可形成覆盖栅极结构102的自对准金属硅化物阻挡层116。请参照图2G，移除自对准金属硅化物阻挡层116的一部分而暴露出栅极结构102与栅极结构102之间的基底100。移除硬掩模层112，以暴露出栅极104。在栅极104上形成第一金属硅化物层118，且在栅极结构102之间的基底100上形成第二金属硅化物层120。图2F与图2G中的步骤与图1D与图1E中的步骤相同，因此相同的构件使用相同符号表示并省略其说明。
基于上述实施例可知，在上述半导体结构的制造方法中，由于使用保护层204作为掩模，移除第二间隙壁108的上部的一部分，以加大第二间隙壁108的上部之间的间距，因此有利于移除后续填入第二间隙壁108之间的自对准金属硅化物阻挡层116，而可在预定形成第一金属硅化物层118与第二金属硅化物层120的区域中形成良好的金属硅化物。
图3A至图3G为本发明另一实施例的半导体结构的制造流程剖视图。其中，图3A为接续图2A的步骤之后所进行的附图说明。若无特别说明，图3A至图3G与图2A中相同的符号表示相似的构件，且具有相似的材料、配置方式、形成方法及功效，于此不再重复说明。
请参照图2A与图3A，在形成缓冲层200与应力调整层202，且对应力调整层202进行回火制作工艺之后，移除应力调整层202。应力调整层202的移除方法例如是干式蚀刻法或湿式蚀刻法。
请参照图3B，在缓冲层200上形成填充层300。填充层300填入第二间隙壁108之间。填充层300的材料例如是氧化硅。填充层300的形成方法例如是高密度等离子体化学气相沉积法(high-density plasma chemical vapor deposition，HDP-CVD)或次大气压化学气相沉积法(sub-atmospheric chemical vapor deposition，SACVD)。
请参照图3C，移除填充层300的一部分而形成第一子保护层300a，且移除缓冲层200的一部分而形成第二子保护层200b。第一子保护层300a与第二子保护层200b暴露出第二间隙壁108的上部。填充层300的一部分与缓冲层200的一部分可同时移除。移除填充层300的一部分与移除缓冲层200的一部分的方法例如是干式蚀刻法或湿式蚀刻法。
由此，可在相邻两个栅极结构102之间的区域中形成保护层302。保护层302包括第一子保护层300a与第二子保护层200b，其中第一子保护层300a设置于第二子保护层200b上。保护层302覆盖第二间隙壁108的下部且暴露第二间隙壁108的上部。
请参照图3D，使用保护层302作为掩模，移除第二间隙壁108的上部的一部分，而形成凹陷R2，以加大第二间隙壁108的上部之间的间距。第二间隙壁108的上部的一部分的移除方法例如是干式蚀刻法，如反应性离子蚀刻法。
请参照图3E，移除保护层302。保护层302的移除方法包括同时移除第一子保护层300a与第二子保护层200b。第一子保护层300a与第二子保护层200b的移除方法例如是湿式蚀刻法。举例来说，可使用稀释的氢氟酸来移除第一子保护层300a与第二子保护层200b。
请参照图3F，在移除保护层302之后，可形成覆盖栅极结构102的自对准金属硅化物阻挡层116。请参照图3G，移除自对准金属硅化物阻挡层116的一部分而暴露出栅极结构102与栅极结构102之间的基底100。移除硬掩模层112，以暴露出栅极104。在栅极104上形成第一金属硅化物层118，且在栅极结构102之间的基底100上形成第二金属硅化物层120。图2F与图2G中的步骤与图3F与图3G中的步骤相同，因此相同的构件使用相同符号表示并省略其说明。
基于上述实施例可知，在上述半导体结构的制造方法中，由于使用保护层302作为掩模，移除第二间隙壁108的上部的一部分，以加大第二间隙壁108的上部之间的间距，因此有利于移除后续填入第二间隙壁108之间的自对准金属硅化物阻挡层116，而可在预定形成第一金属硅化物层118与第二金属硅化物层120的区域中形成良好的金属硅化物。
此外，图1C、图2E与图3E的半导体结构相似，图2E与图3E的半导体结构的说明可参照图1C的半导体结构的说明，因此不再重复说明。
综上所述，在上述实施例的半导体结构及其制造方法中，由于可加大第二间隙壁的上部之间的间距，而有利于移除后续填入第二间隙壁之间的自对准金属硅化物阻挡层，进而可在预定形成金属硅化物的区域中形成良好的金属硅化物。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
基底；以及
多个栅极结构，设置于所述基底上，其中每个栅极结构包括：
栅极，设置于所述基底上；
第一间隙壁，设置于所述栅极的侧壁上；以及
第二间隙壁，设置于所述第一间隙壁上，其中
在相邻两个栅极结构之间的区域中，多个第一间隙壁彼此分离，多个第二间隙壁彼此分离，每个第二间隙壁的上部具有凹陷，所述凹陷具有曲面，所述凹陷的整个所述曲面为内凹面，所述内凹面具有位于所述第二间隙壁上的第一端点和第二端点，所述第二端点高于所述第一端点，所述内凹面与所述第二间隙壁的底面的距离从所述第二端点到所述第一端点逐渐减小，且所述内凹面与所述栅极的所述侧壁的距离从所述第二端点到所述第一端点逐渐增大。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一间隙壁延伸至所述第二间隙壁与所述基底之间。
3.根据权利要求1所述的半导体结构，其特征在于，每个栅极结构还包括第一介电层，其中所述第一介电层设置于所述栅极与所述基底之间。
4.根据权利要求1所述的半导体结构，其特征在于，每个栅极结构还包括硬掩模层，其中所述硬掩模层设置于所述栅极上。
5.一种半导体结构的制造方法，其特征在于，包括：
在基底上形成多个栅极结构，其中每个栅极结构包括：
栅极，设置于所述基底上；
第一间隙壁，设置于所述栅极的侧壁上；以及
第二间隙壁，设置于所述第一间隙壁上，其中
在相邻两个栅极结构之间的区域中，多个第一间隙壁彼此分离，且多个第二间隙壁彼此分离；
在相邻两个栅极结构之间的区域中形成保护层，其中所述保护层覆盖所述多个第二间隙壁的多个下部且暴露所述多个第二间隙壁的多个上部；
使用所述保护层作为掩模，移除所述多个第二间隙壁的所述多个上部的一部分，以加大所述多个第二间隙壁的所述多个上部之间的间距；以及
移除所述保护层。
6.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述第一间隙壁延伸至所述第二间隙壁与所述基底之间。
7.根据权利要求5所述的半导体结构的制造方法，其特征在于，每个栅极结构还包括第一介电层，其中所述第一介电层设置于所述栅极与所述基底之间。
8.根据权利要求5所述的半导体结构的制造方法，其特征在于，每个栅极结构还包括硬掩模层，其中所述硬掩模层设置于所述栅极上。
9.根据权利要求5所述的半导体结构的制造方法，其特征在于，形成所述保护层且移除所述多个第二间隙壁的所述多个上部的一部分的方法包括：
使用蚀刻气体对所述多个第二间隙壁进行反应性离子蚀刻制作工艺，而形成所述保护层，且同时移除所述多个第二间隙壁的所述多个上部的一部分，其中所述蚀刻气体包括氯气、氧气与惰性气体。
10.根据权利要求9所述的半导体结构的制造方法，其特征在于，所述保护层的材料包括聚合物。
11.根据权利要求9所述的半导体结构的制造方法，其特征在于，所述保护层的移除方法包括等离子体灰化法。
12.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述保护层的形成方法包括：
共形地在所述多个栅极结构上形成缓冲层；
在所述缓冲层上形成应力调整层，其中所述应力调整层填入所述多个第二间隙壁之间；
移除所述应力调整层的一部分而形成第一子保护层，其中所述第一子保护层暴露出位于所述多个第二间隙壁的所述多个上部上的所述缓冲层；以及
使用所述第一子保护层作为掩模，移除所述缓冲层的一部分而形成第二子保护层，其中所述第二子保护层暴露出所述多个第二间隙壁的所述多个上部。
13.根据权利要求12所述的半导体结构的制造方法，其特征在于，所述保护层的形成方法还包括在形成所述应力调整层之后，对所述应力调整层进行回火制作工艺。
14.根据权利要求12所述的半导体结构的制造方法，其特征在于，所述保护层的移除方法包括：
在移除所述多个第二间隙壁的所述多个上部的一部分的同时，移除所述第一子保护层；以及
移除所述第二子保护层。
15.根据权利要求12所述的半导体结构的制造方法，其特征在于，所述多个第二间隙壁的所述多个上部的一部分与所述第一子保护层的移除方法包括干式蚀刻法。
16.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述保护层的形成方法包括：
共形地在所述多个栅极结构上形成缓冲层；
在所述缓冲层上形成应力调整层，其中所述应力调整层填入所述多个第二间隙壁之间；
对所述应力调整层进行回火制作工艺；
移除所述应力调整层；
在所述缓冲层上形成填充层，其中所述填充层填入所述多个第二间隙壁之间；以及
移除所述填充层的一部分而形成第一子保护层，且移除所述缓冲层的一部分而形成第二子保护层，其中所述第一子保护层与所述第二子保护层暴露出所述多个第二间隙壁的所述多个上部。
17.根据权利要求16所述的半导体结构的制造方法，其特征在于，所述填充层的一部分与所述缓冲层的一部分为同时移除。
18.根据权利要求16所述的半导体结构的制造方法，其特征在于，所述保护层的移除方法包括同时移除所述第一子保护层与所述第二子保护层。
19.根据权利要求16所述的半导体结构的制造方法，其特征在于，所述多个第二间隙壁的所述多个上部的一部分的移除方法包括干式蚀刻法。
20.根据权利要求5所述的半导体结构的制造方法，其特征在于，还包括：
在移除所述保护层之后，形成覆盖所述多个栅极结构的自对准金属硅化物阻挡层；
移除所述自对准金属硅化物阻挡层的一部分而暴露出所述多个栅极结构与所述多个栅极结构之间的所述基底；以及
在所述多个栅极上形成第一金属硅化物层，且在所述多个栅极结构之间的所述基底上形成第二金属硅化物层。
CN201710403145.XA 2017-06-01 2017-06-01 半导体结构及其制造方法 Active CN108987261B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710403145.XA CN108987261B (zh) 2017-06-01 2017-06-01 半导体结构及其制造方法
US15/637,741 US10797155B2 (en) 2017-06-01 2017-06-29 Semiconductor structure and manufacturing method thereof
US16/989,693 US11367781B2 (en) 2017-06-01 2020-08-10 Manufacturing method of semiconductor structure
US17/749,155 US20220278220A1 (en) 2017-06-01 2022-05-20 Manufacturing method of semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710403145.XA CN108987261B (zh) 2017-06-01 2017-06-01 半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN108987261A CN108987261A (zh) 2018-12-11
CN108987261B true CN108987261B (zh) 2022-05-17

Family

ID=64460087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710403145.XA Active CN108987261B (zh) 2017-06-01 2017-06-01 半导体结构及其制造方法

Country Status (2)

Country Link
US (3) US10797155B2 (zh)
CN (1) CN108987261B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783475A (en) * 1995-11-13 1998-07-21 Motorola, Inc. Method of forming a spacer
CN101047182A (zh) * 2006-03-30 2007-10-03 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235598B1 (en) * 1998-11-13 2001-05-22 Intel Corporation Method of using thick first spacers to improve salicide resistance on polysilicon gates
US6251764B1 (en) 1999-11-15 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form an L-shaped silicon nitride sidewall spacer
US6251762B1 (en) * 1999-12-09 2001-06-26 Intel Corporation Method and device for improved salicide resistance on polysilicon gates
US6468915B1 (en) * 2000-09-21 2002-10-22 Taiwan Semiconductor Manufacturing Company Method of silicon oxynitride ARC removal after gate etching
US6506650B1 (en) * 2001-04-27 2003-01-14 Advanced Micro Devices, Inc. Method of fabrication based on solid-phase epitaxy for a MOSFET transistor with a controlled dopant profile
US7002223B2 (en) * 2001-07-27 2006-02-21 Samsung Electronics Co., Ltd. Semiconductor device having elevated source/drain
US6632745B1 (en) * 2002-08-16 2003-10-14 Chartered Semiconductor Manufacturing Ltd. Method of forming almost L-shaped spacer for improved ILD gap fill
US7176522B2 (en) * 2003-11-25 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacturing thereof
KR20100079191A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 소자의 실리사이드 형성 방법
US8367508B2 (en) * 2010-04-09 2013-02-05 International Business Machines Corporation Self-aligned contacts for field effect transistor devices
US8975673B2 (en) * 2012-04-16 2015-03-10 United Microelectronics Corp. Method of trimming spacers and semiconductor structure thereof
KR101986538B1 (ko) * 2012-09-21 2019-06-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8741759B2 (en) * 2012-11-08 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a semiconductor device
US9240459B2 (en) 2013-02-22 2016-01-19 United Microelectronics Corp. Semiconductor process
KR20150068084A (ko) * 2013-12-11 2015-06-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10056473B1 (en) * 2017-04-07 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783475A (en) * 1995-11-13 1998-07-21 Motorola, Inc. Method of forming a spacer
CN101047182A (zh) * 2006-03-30 2007-10-03 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20220278220A1 (en) 2022-09-01
US20200373406A1 (en) 2020-11-26
US10797155B2 (en) 2020-10-06
CN108987261A (zh) 2018-12-11
US20180350929A1 (en) 2018-12-06
US11367781B2 (en) 2022-06-21

Similar Documents

Publication Publication Date Title
US12094953B2 (en) Semiconductor manufacturing
US11915946B2 (en) Semiconductor devices and methods of manufacturing
CN106449388B (zh) 具有自对准源极接触和漏极接触的晶体管及其制造方法
US11776857B2 (en) Semiconductor device
US9379104B1 (en) Method to make gate-to-body contact to release plasma induced charging
CN102867748A (zh) 一种晶体管及其制作方法和包括该晶体管的半导体芯片
US11462614B2 (en) Semiconductor devices and methods of manufacturing
CN106356299B (zh) 具有自我对准间隙壁的半导体结构及其制作方法
TWI854640B (zh) 奈米結構場效電晶體及其製造方法
CN115440665A (zh) 半导体装置和制造半导体装置的方法
CN110571193A (zh) 单扩散隔断结构的制造方法和半导体器件的制造方法
US20220406774A1 (en) Doped well for semiconductor devices
JP2010157588A (ja) 半導体装置及びその製造方法
TW201409709A (zh) 半導體裝置及其製造方法
KR20120085360A (ko) 게이트 구조물, 게이트 구조물 형성 방법 및 이를 이용한 반도체 소자 제조 방법
CN108987261B (zh) 半导体结构及其制造方法
CN113764351B (zh) 半导体器件和制造方法
JP2013045953A (ja) 半導体装置およびその製造方法
CN111916452B (zh) 存储器结构及其制造方法
CN102903622B (zh) 存储器的制造方法
TWI866246B (zh) 半導體裝置及其形成方法
US20250048703A1 (en) Semiconductor devices and methods of manufacture
TW202416360A (zh) 半導體裝置及其形成方法
CN116779545A (zh) 外延下隔离结构
TW202320228A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant