Nothing Special   »   [go: up one dir, main page]

CN108780814A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108780814A
CN108780814A CN201780015047.7A CN201780015047A CN108780814A CN 108780814 A CN108780814 A CN 108780814A CN 201780015047 A CN201780015047 A CN 201780015047A CN 108780814 A CN108780814 A CN 108780814A
Authority
CN
China
Prior art keywords
semiconductor device
source region
contact layer
contact
base area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780015047.7A
Other languages
English (en)
Other versions
CN108780814B (zh
Inventor
内藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN108780814A publication Critical patent/CN108780814A/zh
Application granted granted Critical
Publication of CN108780814B publication Critical patent/CN108780814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供具有接触沟槽的半导体装置及其制造方法，半导体装置具备：半导体基板；设置在半导体基板的上表面侧的第一导电型的漂移区；设置在漂移区的上方的第二导电型的基区；设置在基区的上方的第一导电型的源区；从源区的上端侧贯通源区和基区而设置的2个以上的沟槽部；在相邻的沟槽部之间与源区邻接地设置的接触沟槽；设置在接触沟槽的下方的第二导电型的接触层，接触层的掺杂浓度的峰位置比源区的下端浅。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
一直以来，已知在具有2个以上的沟槽部的半导体装置中，在相邻的沟槽部之间具有接触沟槽，在接触沟槽的下方具有P+型的接触层(例如，参照专利文献1和2)。
专利文献1：日本特开2015-213193号公报
专利文献2：日本特开2015-065420号公报
发明内容
技术问题
但是，在现有的半导体装置中，若因微细化而使台面宽度变小，则存在P+型的接触层对阈值电压Vth造成影响的情况。
技术方案
在本发明的第一方面中，提供一种半导体装置，该半导体装置具备：半导体基板；第一导电型的漂移区，其设置在半导体基板的上表面侧；第二导电型的基区，其设置在漂移区的上方；第一导电型的源区，其设置在基区的上方；2个以上的沟槽部，其设置为从源区的上端侧贯通源区和基区；接触沟槽，其在相邻的沟槽部之间与源区邻接地设置；以及第二导电型的接触层，其设置在接触沟槽的下方，接触层的掺杂浓度的峰位置比源区的下端浅。
接触层可以具有掺杂浓度的多个峰。
峰位置可以是多个峰中的掺杂浓度最大的峰的峰位置。
源区的下端可以比接触沟槽的下端深。
2个以上的沟槽部可以具有沟槽导电部，并且源区的下端比沟槽导电部的上端深。
源区的下端在沟槽部的排列方向上可以具有2个以上的沟槽部之间的台面宽度的10％以上、且30％以下的宽度。
源区可以设置为沿沟槽部的延伸方向延伸。
半导体装置可以还具备设置在基区的上方的第二导电型的接触区。源区和接触区可以在沟槽部的延伸方向上交替地设置。
接触层可以设置为沿2个以上的沟槽部的延伸方向延伸。
接触层可以设置在接触沟槽的侧壁的至少一部分。
接触层的下端可以比源区的下端深。
接触层的深度方向的厚度可以为0.1μm以上、且1.0μm以下。
接触层的下端可以比基区的厚度的一半的位置浅。
接触层的下端的深度可以等于基区的下端的深度。
接触层的上端可以比源区的下端浅。
接触层的下端的宽度在沟槽部的排列方向上可以比接触层的上端的宽度窄。
在接触沟槽的下方，接触层的掺杂浓度可以大于同一深度的源区的掺杂浓度。
接触沟槽的下端在沟槽部的排列方向上可以具有0.1μm以上、且0.4μm以下的宽度。
接触沟槽可以具有锥形。
半导体装置可以还具备设置在第一接触层的下方的第二导电型的第二接触层。
半导体装置可以还具备设置在漂移区和基区之间，并且浓度比漂移区高的第一导电型的积累区。
接触层可以与积累区接触。
接触层的下端可以设置在比积累区的上端和源区的下端之间的距离的一半深的位置。
半导体装置可以还具备被形成为比第一积累区深并且掺杂浓度比漂移区高的第一导电型的第二积累区。
在本发明的第二方面中，提供一种半导体装置的制造方法，该半导体装置的制造方法具备：在半导体基板的上表面侧形成第一导电型的漂移区、第二导电型的基区、第一导电型的源区和贯通源区和基区的2个以上的沟槽部的步骤；在2个沟槽部之间与源区邻接地形成接触沟槽的步骤；从接触沟槽的下端向基区的下方注入掺杂剂，在与接触沟槽的下端相对的区域以使掺杂浓度的峰位置比源区的下端浅的方式形成第二导电型的接触层的步骤。
形成接触层的步骤可以具有注入第一掺杂剂的步骤和注入第二掺杂剂的步骤。
形成源区的步骤可以具有在基区的整个面形成源区的步骤，形成接触沟槽的步骤可以具有在形成在基区的整个面的源区的内部、在2个沟槽部之间形成接触沟槽的步骤。
应予说明，上述的发明内容未列举本发明的所有特征。另外，这些特征组的再组合也能够成为发明。
附图说明
图1A是表示实施例1的半导体装置100的一例的俯视图。
图1B是表示实施例1的半导体装置100的a-a’截面的一例的图。
图2表示接触层28的周边的放大图的一例。
图3表示接触层28的周边的在图2的Z-Z'截面处的掺杂浓度分布的一例。
图4表示半导体装置100的更具体的结构的一例。
图5A是表示比较例1的半导体装置500的一例的俯视图。
图5B是表示比较例1的半导体装置500的a-a'截面的一例的图。
图5C是表示比较例1的半导体装置500的b-b'截面的一例的图。
图6是表示实施例1和比较例2、3的内建电位ΔVbi的图表。
图7A是表示实施例2的半导体装置100的一例的俯视图。
图7B是表示实施例2的半导体装置100的a-a'截面的一例的图。
图7C是表示实施例2的半导体装置100的b-b'截面的一例的图。
图8表示实施例3的半导体装置100的结构的一例。
图9表示半导体装置100的制造方法的一例。
图10A是表示实施例4的半导体装置100的a-a'截面的一例的图。
图10B表示实施例4的半导体装置100的更具体的结构的一例。
图10C表示接触层28的周边的在图10B的Y-Y'截面处的掺杂浓度分布的一例。
图11A是表示实施例5的半导体装置100的一例的俯视图。
图11B是表示实施例5的半导体装置100的a-a'截面的一例的图。
图12A是表示实施例6的半导体装置100的一例的俯视图。
图12B是表示实施例6的半导体装置100的a-a'截面的一例的图。
符号说明
10：半导体基板，12：源区，14：基区，15：接触区，16：积累区，17：阱区，18：漂移区，20：缓冲区，22：集电极区，24：集电极电极，26：层间绝缘膜，27：接触沟槽，28：接触层，30：虚设沟槽部，32：绝缘膜，34：虚设导电部，40：栅极沟槽部，42：绝缘膜，44：栅极导电部，50：栅极金属层，52：发射极电极，55：接触孔，56：接触孔，57：接触孔，60：发射极沟槽部，62：绝缘膜，64：发射极导电部，70：晶体管部，80：二极管部，82：阴极区，93：注入区域，94：注入区域，100：半导体装置，500：半导体装置。
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式不限定权利要求书所涉及的发明。另外，在实施方式中说明的特征的全部组合未必是发明的解决方案所必须的。
[实施例1]
图1A是表示实施例1的半导体装置100的一例的俯视图。图1B是表示实施例1的半导体装置100的a-a'截面的一例的图。本例的半导体装置100为具有晶体管部70和二极管部80的半导体芯片，晶体管部70包括IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等晶体管，二极管部80包括FWD(Free Wheel Diode：续流二极管)等二极管。在图1A中表示芯片端部周边的芯片表面，并省略其它区域。
应予说明，在本说明书中将与半导体基板10的深度方向平行的方向上的一侧称作“上”，另一侧称作“下”。“上”和“下”不限于重力方向。将连结发射极电极和集电极电极的方向称作深度方向。另外，在各实施例中，表示了将第一导电型设为N型，将第二导电型设为P型的例子，但基板、层、区域等的导电型可以分别为相反的极性。
本例的半导体装置100在芯片的上表面侧具有源区12、接触区15、阱区17、接触沟槽27、虚设沟槽部30、栅极沟槽部40、栅极金属层50、发射极电极52、接触孔55、56、57和发射极沟槽部60。应予说明，在本说明书中，在简称为沟槽部的情况下，指的是虚设沟槽部30、栅极沟槽部40和发射极沟槽部60。
半导体基板10为由硅等半导体形成的基板。半导体基板10可以由碳化硅和氮化镓等化合物半导体形成。本例的半导体基板10为N+型。半导体基板10包括：源区12、基区14、接触区15、积累区16、阱区17、漂移区18、缓冲区20、集电极区22和阴极区82。另外，在半导体基板10的上表面形成栅极金属层50和发射极电极52，在半导体基板10的下表面形成集电极电极24。在发射极电极52和栅极金属层50与半导体基板10的上表面之间形成有层间绝缘膜，但在本例中省略。
漂移区18形成在半导体基板10的上表面侧。半导体基板10的上表面侧可以是半导体基板10的上表面的上方，也可以是半导体基板10的内部的上表面附近。漂移区18形成在积累区16的背面侧。本例的漂移区18为N-型。
基区14形成在漂移区18的上方。基区14可以通过从漂移区18的上表面侧注入掺杂剂而形成。基区14形成在夹在各沟槽部之间的台面部。台面部是指相邻的沟槽部彼此之间的区域。基区14的掺杂浓度低于阱区17的掺杂浓度。本例的基区14为P-型。
源区12形成在基区14的上方。另外，源区12是沿沟槽部的延伸方向延伸而形成。本例的源区12形成在多个沟槽部中的相邻的2个沟槽部之间的台面部。源区12可以通过从基区14的上表面侧注入掺杂剂而形成。本例的源区12为N+型。应予说明，在本说明书中，沟槽部的延伸方向为Y轴方向，沟槽部的排列方向为X轴方向。半导体装置100的深度方向为Z轴方向。
接触沟槽27形成在半导体基板10的上表面侧。接触沟槽27形成在相邻的沟槽部之间，并且与源区12相邻而设置。在一例中，接触沟槽27通过对源区12进行蚀刻而形成。在接触沟槽27可以通过与发射极电极52同一工序埋入导电性的材料。
接触层28设置在接触沟槽27的下方。另外，接触层28是在2个沟槽部之间沿2个沟槽部的延伸方向延伸而形成。接触层28可以通过隔着接触沟槽27注入掺杂剂而形成。例如，接触层28通过注入硼(B)或者氟化硼(BF2)而形成。接触层28可以通过将2种以上的掺杂剂分2个步骤以上地注入而形成。本例的接触层28为P+型。接触层28通过将空穴抽出，从而抑制闩锁效应。应予说明，接触层28是第一接触层的一例。
另外，接触层28中的掺杂浓度的峰比源区12的下端浅。即，本例的接触层28中的掺杂浓度的峰是与决定阈值电压Vth的基区14的侧壁分开而形成。由此，本例的接触层28即使在被微细化的情况下，对阈值电压Vth的影响也小。另外，接触层28可以具有掺杂浓度的多个峰。接触层28中的多个峰中的最大浓度的峰位置优选为比源区12的下端浅。
缓冲区20形成在漂移区18的背面侧。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20作为防止从基区14的背面侧扩展的耗尽层到达集电极区22和阴极区82的场截止层而发挥功能。本例的缓冲区20为N-型。
接触区15形成在基区14的上方。接触区15的掺杂浓度比基区14的掺杂浓度高。接触区15可以通过从基区14的上表面侧注入掺杂剂而形成。本例的接触区15为P+型。
积累区16形成在漂移区18和基区14之间。积累区16被形成为掺杂浓度比半导体基板10的掺杂浓度高。另外，积累区16的掺杂浓度比漂移区18的掺杂浓度高。在一例中，积累区16的掺杂浓度为1E16cm-3以上、且1E18cm-3以下。例如，积累区16通过从半导体基板10的上表面侧注入磷等N型掺杂剂而形成。应予说明，E意味着10的幂，例如1E16cm-3意味着1×1016cm-3。
另外，积累区16形成在相邻的沟槽部之间。例如，积累区16在晶体管部70中形成在虚设沟槽部30和栅极沟槽部40之间。积累区16可以以覆盖虚设沟槽部30和栅极沟槽部40之间的整个区域的方式设置。通过设置积累区16，从而抑制在导通状态下从集电极区22注入到漂移区18的空穴流入到基区14，因此提高从源极区12向基区14的电子注入增强。由此，降低半导体装置100的导通电压。
但是，在半导体装置100具有积累区16的情况下，存在由于载流子的注入增强(Injection-Enhancement，IE：电子注入增强)效应而使载流子密度上升，变得容易发生闩锁效应的情况。本例的半导体装置100在关断时利用接触层28抽出空穴，因此能够抑制闩锁效应。因此，半导体装置100能够降低导通电压并且抑制闩锁效应。
集电极区22在晶体管部70形成在缓冲区20的背面侧。阴极区82在二极管部80形成在缓冲区20的背面侧。另外，在集电极区22和阴极区82的背面设有集电极电极24。集电极电极24由铝、金或银等金属材料形成。
接触孔55、56、57是贯通形成在半导体基板10的上方的层间绝缘膜而形成。接触孔55将栅极金属层50和栅极导电部44连接。接触孔56将发射极电极52和虚设导电部34连接。接触孔57将发射极电极52和发射极导电部64连接。形成接触孔55、56、57的位置不特别地限定于本例。
发射极电极52通过接触孔56、57与半导体基板10接触。发射极电极52由含有金属的材料形成。在一例中，发射极电极52的至少一部分的区域由铝形成。发射极电极52可以具有由含有钨的材料形成的区域。
栅极金属层50通过接触孔55与半导体基板接触。栅极金属层50由含有金属的材料形成。在一例中，栅极金属层50的至少一部分的区域由铝形成。栅极金属层50可以具有由含有钨的材料形成的区域。本例的栅极金属层50由与发射极电极52相同的材料形成。但是，栅极金属层50也可以由与发射极电极52不同的材料形成。
在半导体基板10的上表面侧形成2个以上的栅极沟槽部40、2个以上的虚设沟槽部30和2个以上的发射极沟槽部60。沟槽部的排列顺序不限于本例。
虚设沟槽部30和栅极沟槽部40是从源区12的上端侧起贯通源区12、基区14和积累区16而形成。另外，虚设沟槽部30和栅极沟槽部40是沿在半导体基板10的上表面预先确定的延伸方向延伸而形成。虚设沟槽部30在晶体管部70的区域中沿规定的排列方向，以距离栅极沟槽部40为规定的间隔排列有1个以上。本例的虚设沟槽部30和栅极沟槽部40是沿垂直于排列方向的方向延伸而形成。虚设沟槽部30和栅极沟槽部40的延伸方向的端部可以分别具有环形。
本例的栅极沟槽部40和虚设沟槽部30在规定的排列方向上交替地配置。另外，各沟槽部可以以一定的间隔配置。但是，各沟槽的配置不限于上述的例子。在2个虚设沟槽部30之间可以配置多个栅极沟槽部40。另外，设置在每个虚设沟槽部30之间的栅极沟槽部40的个数可以不是固定的。
发射极沟槽部60是从源区12的上端侧起贯通源区12、基区14和积累区16而形成。发射极沟槽部60设置在二极管部80的区域。发射极沟槽部60是沿在半导体基板10的上表面预先确定的延伸方向延伸而形成。本例的发射极沟槽部60的间隔与虚设沟槽部30和栅极沟槽部40的间隔相同，但也可以不同。应予说明，在虚设沟槽部30、栅极沟槽部40和发射极沟槽部60的延伸方向的端部形成有P+型的阱区17。
栅极沟槽部40具有形成于半导体基板10的上表面侧的绝缘膜42和栅极导电部44。栅极导电部44至少包括与相邻的基区14对置的区域。若隔着栅极金属层50向栅极导电部44施加规定的电压，则在基区14中与栅极沟槽部40接触的界面的表层形成沟道。本例的栅极导电部44由多晶硅等导电材料形成。栅极导电部44是沟槽导电部的一例。绝缘膜42可以是以覆盖栅极导电部44的周围的方式将栅极沟槽的内壁的半导体氧化或氮化而形成。
虚设沟槽部30具有形成在半导体基板10的上表面侧的绝缘膜32和虚设导电部34。虚设导电部34可以由与栅极导电部44相同的材料形成。例如，虚设导电部34由多晶硅等导电材料形成。虚设导电部34为沟槽导电部的一例。绝缘膜32可以是以覆盖虚设导电部34的周围的方式将虚设沟槽的内壁的半导体氧化或氮化而形成。
二极管部80设置在与晶体管部70相邻的区域。二极管部80具有与晶体管部70为同一层的基区14、积累区16、漂移区18和缓冲区20。在二极管部80的缓冲区20的背面侧设有阴极区82。应予说明，在本说明书中，在有源区中，将与阴极区82对应的下表面的区域作为二极管部80。或者，对于半导体基板10的上表面，可以将沿与半导体基板10的下表面垂直的方向对阴极区82进行投影时的投影区域作为二极管部80。另外，在有源区中，对于半导体基板10的上表面，将沿与半导体基板10的下表面垂直的方向对集电极区22进行投影时的投影区域，且，使包括源区12和接触区15在内的规定的单位结构规则地配置而得到的区域作为晶体管部70。
在二极管部80中，阴极区82可以位于与源区12和Y轴方向上最外端的接触区15的在半导体基板10的上表面的交界位置相比，向远离接触区15的方向(在图1A中为Y轴方向的+Y的方向)远离接触区15的位置。另外，阴极区82可以位于与接触沟槽27中Y轴方向的端部相比，向远离该端部的方向(在图1A中为Y轴方向的+Y的方向)远离该端部的位置。由此，能够抑制来自于接触区15的空穴的过度的注入。
发射极沟槽部60是从基区14的上表面侧起贯通基区14和积累区16，到达漂移区18而形成。各个发射极沟槽部60具备绝缘膜62和发射极导电部64。绝缘膜62可以是以覆盖发射极导电部64的周围的方式将发射极沟槽的内壁的半导体氧化或者氮化而形成。
图2表示接触层28的周边的放大图的一例。在本例中，表示了虚设沟槽部30和栅极沟槽部40之间的台面部，但对于虚设沟槽部30、栅极沟槽部40和发射极沟槽部60中任意两者之间的台面部也可以设置同样的结构。
台面宽度WM指台面部的X轴方向的宽度。本例的台面宽度WM是虚设沟槽部30和栅极沟槽部40之间的台面部的台面宽度。本例的台面宽度WM为0.7μm。
空穴抽出宽度WH是源区12的下端的X轴方向的宽度。即，空穴抽出宽度WH是从沟槽部的侧壁起到接触层28为止的距离。空穴抽出宽度WH对应于通过沟槽部的侧壁的空穴流动到接触层28为止的距离。通过缩短空穴抽出宽度WH会降低用于抽出空穴的路径的电阻值，因此在关断时空穴容易被抽出。若空穴容易被抽出，则NPN的寄生晶体管难以动作，因此抑制闩锁效应。
在一例中，空穴抽出宽度WH的大小为台面宽度WM的10％以上、且30％以下。在本例那样相邻的沟槽部之间形成有2个源区12的情况下，空穴抽出宽度WH指的是任意一个源区12的下端的宽度。即，在源区12形成在台面的两端的情况下，空穴抽出宽度WH占台面宽度WM的20％～60％。例如，空穴抽出宽度WH为0.05μm以上、且0.25μm以下。本例的空穴抽出宽度WH为0.1μm。
接触宽度WC是台面宽度WM中的、除空穴抽出宽度WH以外的区域的X轴方向的宽度。即，接触宽度WC是指在与源区12的下端相同深度下的接触层28的X轴方向的宽度。在一例中，接触宽度WC占台面宽度WM的40％～80％。例如，接触宽度WC为0.2μm以上、且0.6μm以下。本例的接触宽度WC为0.5μm。
接触沟槽宽度WCT是接触沟槽27的X轴方向的宽度。在一例中，接触沟槽宽度WCT为0.1μm以上、且0.4μm以下。本例的接触沟槽宽度WCT是0.3μm。另外，接触沟槽27的深度D2从半导体基板10的上端起算为0.3μm。接触沟槽宽度WCT和深度D2可以根据所需的接触电阻而确定。另外，接触沟槽宽度WCT可以根据通过隔着接触沟槽27的离子注入而形成的接触层28的大小来确定。
源区12的下端比接触沟槽27的下端深。并且，接触层28的掺杂浓度的峰位置被形成为比源区12的下端浅。由此，即使在进行微细化的情况下，接触层28对阈值电压Vth的影响也变小。应予说明，源区12的下端比虚设导电部34和栅极导电部44的上端深。本例的源区12的下端的深度D1从半导体基板10的上端起算为0.45μm。
接触层28的上端比源区12的下端浅。另外，接触层28的下端比源区12的下端深。通过将接触层28形成得厚，使得空穴容易被抽出，因此容易抑制闩锁效应。在一例中，接触层28的下端的深度可以与基区14的下端的深度相等。在此情况下，接触层28的下端被远离源区12，因此空穴的抽出效果变得更显著。例如，接触层28的深度方向的厚度D3为0.1μm以上、且1.0μm以下。本例的接触层28的深度方向的厚度D3为0.5μm。
应予说明，接触层28可以被形成为接触层28的下端比基区14的厚度的一半的位置浅。通过将接触层28形成得浅，能够减少用于形成接触层28的离子注入的次数。并且，降低半导体装置100的制造成本。
另外，在接触沟槽27的下方，接触层28的掺杂浓度可以大于同一深度的源区12的掺杂浓度。即，接触沟槽27的下方的区域为通过注入高浓度的掺杂剂，而使N+型的源区12变化为P+型的接触层28而得到的区域。
图3表示接触层28的周边的在图2的Z-Z'截面处的掺杂浓度分布的一例。纵轴表示掺杂浓度，横轴表示从接触沟槽27的下端起朝深度方向的距离。实线表示从点O起深度方向上的接触层28和基区14的掺杂浓度。虚线表示从点O'起深度方向上的源区12的掺杂浓度。即，本例的掺杂浓度分布的图表重叠地表示从不同的2个点O和点O'起的深度方向的掺杂浓度。应予说明，点O和点O'是指图3所示的掺杂浓度的图表的原点。点O和点O'的深度对应于接触沟槽27的下端的深度。
源区12通过将砷(As)从基区14的上表面侧进行离子注入而形成。源区12的掺杂浓度在接触沟槽27的下端的点O'处为约1E18cm-3。
接触层28通过隔着接触沟槽27将氟化硼和硼分2个步骤进行离子注入而形成。接触层28的第一个峰P1为约1E20cm-3。接触层28的第一个峰P1形成在比源区12的下端浅的位置。本例的第二个峰P2形成在比源区12的下端深的位置。但是，第二个峰P2可以被形成为比源区12的下端浅。
另外，接触层28也可以具有3个以上的峰。在此情况下，既可以全部的峰都被形成为比源区12的下端浅，也可以部分峰被形成为比源区12的下端深。即，接触层28的掺杂浓度的峰中的至少一个被形成为比源区12的下端浅即可。另外，可以将接触层28的掺杂浓度的峰中最大的峰形成为比源区12的下端浅。
应予说明，本例的掺杂浓度的分布只不过为一例。为了实现本申请说明书中公开的半导体装置100，可以适当地改变峰的个数和深度等。
图4表示半导体装置100的更具体的结构的一例。在本例中，不省略层间绝缘膜26而进行表示。
层间绝缘膜26形成在半导体基板10的上方。本例的层间绝缘膜26为BPSG(BoronPhosphorus Silicon Glass：硼磷硅玻璃)膜。层间绝缘膜26可以具有由不同的材料形成的多个层。层间绝缘膜26在距离源区12的上端为厚度D1的层中，下端的开口宽度为W1，上端的开口宽度为W2。
接触沟槽27具有锥形。本例的接触沟槽27具有上端的宽度大于下端的宽度那样的锥形。通过使接触沟槽27具有锥形，也易于向接触沟槽27的侧壁注入掺杂剂。
接触层28是隔着具有锥形的接触沟槽27形成的。由此，在接触沟槽27的侧壁的至少一部分形成有接触层28。例如，本例的接触层28是从接触沟槽27的下端起与侧壁接触地向上侧延伸而形成。另外，接触宽度WC根据BPSG膜的下端的开口宽度W2而变化。即，空穴抽出宽度WH也根据BPSG膜的下端的开口宽度W2而变化。本例的BPSG膜的上端的开口宽度W1为0.45μm，BPSG膜的下端的开口宽度W2为0.3μm。
另外，接触层28可以被形成为与积累区16接触。在此情况下，L1＝L2成立。距离L1表示源区12的下端和积累区16的上端之间的深度方向的距离。距离L2表示源区12的下端和接触层28的下端之间的深度方向的距离。另外，接触层28的下端可以设置在与积累区16的上端和源区12的下端之间的距离的一半相比更深的位置。在此情况下，L1/2＜L2成立。
应予说明，在接触沟槽27和开口的层间绝缘膜26上，可以形成多层的膜作为发射极电极52。在一例中，发射极电极52可以具有层积钛/氮化钛(Ti/TiN)、钨和铝而得到的结构。
[比较例1]
图5A是表示比较例1的半导体装置500的一例的俯视图。图5B是表示比较例1的半导体装置500的a-a'截面的一例的图。图5C是表示比较例1的半导体装置500的b-b'截面的一例的图。
本例的半导体装置500不具有接触沟槽27和接触层28。空穴抽出宽度WH0表示沿沟槽部的侧壁流动的载流子流动到接触区15为止的距离。在半导体装置500中空穴通过源区12的下部且栅极沟槽部40的侧壁，之后从栅极沟槽部40的侧壁流向接触区15。
这里，沟槽部的延伸方向上的空穴抽出宽度WH0有时大于沟槽部的排列方向上的空穴抽出宽度。在此情况下，半导体装置500的空穴抽出宽度WH0大于半导体装置100的空穴抽出宽度WH。即，空穴的抽出变差，在半导体装置500中，变得难以抑制闩锁效应。特别地，若进行微细化，则台面部中的电流密度上升，因此在关断时半导体装置500容易发生闩锁效应。
图6是表示实施例1和比较例2、3的内建电位ΔVbi的图表。纵轴表示内建电位ΔVbi的相对值，横轴表示空穴抽出宽度WH、WH0的相对值。实施例1和比较例2是1.9μm间距的情况。比较例3是2.3μm间距的情况。间距是指从某个沟槽部的中心起到与该沟槽部在排列方向上相邻的其它沟槽部的中心为止的距离。若内建电位ΔVbi的相对值成为2，则产生闩锁效应。
实施例1的空穴抽出宽度WH随着因微细化使间距变小而变小。另一方面，比较例2和比较例3的空穴抽出宽度WH0即使因微细化使间距变小也未必一定会变小。因此，若因微细化使间距变小，则空穴抽出宽度WH与空穴抽出宽度WH0相比相对地变小。例如，在实施例1的空穴抽出宽度WH设为1的情况下，比较例2和比较例3的空穴抽出宽度WH成为实施例的5倍到17倍左右的大小。
另外，在比较例2和比较例3中，若进行微细化使间距从2.3μm减小到1.9mm，则内建电位ΔVbi上升。若内建电位ΔVbi上升，则半导体装置500变得容易发生闩锁效应。另一方面，实施例1的情况为空穴抽出宽度WH短，空穴容易被抽出，因此即使在进行了微细化的情况下也能够抑制闩锁效应。甚至，由于实施例1的情况为在排列方向上抽出空穴，因此间距变得越小则空穴抽出宽度WH变得越短。
[实施例2]
图7A是表示实施例2的半导体装置100的一例的俯视图。图7B是表示实施例2的半导体装置100的a-a'截面的一例的图。图7C是表示实施例2的半导体装置100的b-b'截面的一例的图。本例的源区12和接触区15在晶体管部70中的沟槽部的延伸方向上交替地设置。
源区12和接触区15形成在半导体基板10的上表面侧。源区12和接触区15从相邻的一个沟槽部起形成到另一个沟槽部为止，之后，接触沟槽27以横穿源区12和接触区15的方式沿沟槽部的延伸方向形成。由此，源区12和接触区15分别沿沟槽部的侧壁在沟槽部的延伸方向上交替地设置。应予说明，在本例的二极管部80中，与实施例1的情况同样地，在相邻的发射极沟槽部60之间形成有源区12。
在二极管部80中，阴极区82可以位于与源区12和Y轴方向上最外端的接触区15的在半导体基板10的上表面的交界位置相比，向远离该接触区15的方向(在图7A中为Y轴方向的+Y的方向)远离该接触区15的位置。另外，阴极区82可以位于与接触沟槽27中Y轴方向的端部相比，向远离该端部的方向(在图7A中为Y轴方向的+Y的方向)远离该端部的位置。由此，能够抑制来自于接触区15的空穴的过度的注入。
与实施例1的半导体装置100同样地，本例的半导体装置100具有形成在接触沟槽27的下方的接触层28，因此，通过空穴的抽出，能够抑制闩锁效应。另外，本例的半导体装置100将源区12和接触区15交替地设置。由此抑制饱和电流，因此能够进一步抑制闩锁效应。
[实施例3]
图8表示实施例3的半导体装置100的结构的一例。本例的接触层28通过将掺杂剂以多级进行注入而形成。例如，接触层28通过3级的注入工序而形成。
接触层28将层间绝缘膜26作为掩膜，注入掺杂剂。另外，本例的层间绝缘膜26具有锥形。因此，就接触层28而言，根据掺杂剂的注入位置不同，作为掩膜的层间绝缘膜26的厚度不同。在层间绝缘膜26形成得厚的区域中，掺杂剂的注入深度变浅。因此，接触层28中，在接触沟槽27的中心附近较深地注入掺杂剂，在接触沟槽27的端部较浅地注入掺杂剂。
由此，接触层28的下端的宽度比接触层28的上端的宽度窄。即，本例的接触层28具有从上侧到下侧逐渐变窄那样的形状。这里，在不是接触层28的宽度逐渐变窄的形状，而是在中间宽度变宽的形状的情况下，可能会使电场集中在接触层28的端部。另一方面，本例的接触层28由于具有逐渐变窄的形状，所以在耗尽层宽的情况下电场难以集中在接触层28的端部。
图9表示半导体装置100的制造方法的一例。在本例中，特别说明实施例3的半导体装置100的制造方法。在该图中，表示1个单元的截面图，但其它单元也可以同样地形成。
首先，准备半导体基板10。半导体基板10是具有漂移区18的硅基板。本例的漂移区18的掺杂浓度为例如3.0E+13cm-3以上、且2.0E+14cm-3以下。漂移区18的厚度因半导体装置100的耐压等级不同而不同。
接着在步骤S300中，在半导体基板10的表面形成源区12、基区14和栅极沟槽部40。首先，在半导体基板10的表面设置规定的图案的蚀刻掩膜，形成栅极沟槽部40的沟部。在栅极沟槽部40的沟部的内壁形成栅极绝缘膜。然后，将高浓度地掺杂了N型的掺杂剂的多晶硅堆积在沟槽部内，形成栅极导电部44。由此，形成栅极沟槽部40。
接着，在半导体基板10的上表面，在不形成基区14和源区12的区域形成氧化膜。然后，从半导体基板10的表面侧选择性地注入P型掺杂剂，以1100℃左右的温度进行2个小时左右的热处理。由此，在半导体基板10的整个表面形成P-型的基区14。P型掺杂剂可以是硼。在P-型的基区14可以以2.5E+13cm-2的掺杂浓度掺杂P型掺杂剂。基区14与栅极沟槽部40接触地形成，与栅极沟槽部40接触的区域作为沟道发挥功能。
接着，从半导体基板10的上表面侧离子注入砷或者磷等作为用于形成源区12的N型掺杂剂。源区12形成在形成了基区14的区域的整个面。在源区12可以以5.0E+19cm-2的掺杂浓度掺杂N型掺杂剂。离子注入后，进行热处理等形成源区12。源区12也与栅极沟槽部40接触地形成。接着，利用CVD法在半导体基板10的上表面形成层间绝缘膜26。
接着在步骤S302中，在层间绝缘膜26的上表面形成抗蚀图案。利用RIE对在抗蚀图案的开口部露出的层间绝缘膜26进行蚀刻，露出半导体基板10。接着，对露出的半导体基板10的上表面进行蚀刻，在2个沟槽部之间形成贯通层间绝缘膜26，与源区12邻接的接触沟槽27。另外，接触沟槽27在形成于整个面的源区12的内部形成。通过在源区12的内部形成接触沟槽27，从而在后续的工序中形成接触层28的情况下，能够将接触层28的峰位置形成为比源区12的下端浅。
接着在步骤S304中，将硼等P型掺杂剂离子注入到与接触沟槽27的下端邻接的注入区域93。在本例中P型掺杂剂的加速能量为30keV左右，剂量为1.0E+15cm-2以上、且5.0E+15cm-2以下。
接着，从接触沟槽27的下端向基区14的下方注入掺杂剂。例如，为了将硼等P型掺杂剂注入到基区14的下方，从接触沟槽27的下端垂直地进行离子注入。由此，在与接触沟槽27的下端相对的区域中，以使掺杂浓度的峰位置比源区12的下端浅的方式形成接触层28。接触层28可以分成多个步骤注入掺杂剂。本例的形成接触层28的步骤具有注入第一掺杂剂的步骤和注入第二掺杂剂的步骤。例如，注入硼作为第一掺杂剂，注入氟化硼作为第二掺杂剂。另外，P型掺杂剂的注入可以根据应形成的接触层28的深度分别改变加速能量。通过P型掺杂剂的注入在基区14的下方形成1个以上的注入区域94。
接着，为了活化注入到注入区域93和注入区域94的P型掺杂剂，在步骤S306中对半导体装置100进行热处理。为了不使P型掺杂剂过度扩散，该热处理优先在短时间内进行。作为一例，热处理的温度为950度左右，时间为30分钟以内。
由此，形成接触层28。在步骤S306之后，形成发射极电极52、集电极电极24等而完成半导体装置100。应予说明，为了抑制发射极电极52和半导体区域之间的相互扩散，优选在接触沟槽27的内壁形成含有钛膜、氮化钛膜、钽膜或者氮化钽膜等的阻挡金属层。另外，为了提高发射极电极52的平坦性，也可以在形成发射极电极52之前，在接触沟槽27的内部填充钨、钼或者掺杂了掺杂剂的多晶硅等。
图10A是表示实施例4的半导体装置100的a-a'截面的一例的图。本例的半导体装置100的俯视图对应于图1A所示的实施例1的半导体装置100的俯视图。即，本例的a-a'截面与图1A的a-a'截面对应。本例的半导体装置100具备多个积累区16a和积累区16b、多个接触层28a和接触层28b。
积累区16a和积累区16b设置在晶体管部70和二极管部80中的至少一方。本例的积累区16a和积累区16b设置在晶体管部70和二极管部80两者。积累区16a和积累区16b为深度不同的积累区16的一例。积累区16a被形成为比积累区16b浅。积累区16a和积累区16b的掺杂浓度可以相同。应予说明，积累区16a为第一积累区的一例。积累区16b为第二积累区的一例。
接触层28a和接触层28b设置在晶体管部70和二极管部80中的至少一方。本例的接触层28a和接触层28b设置在晶体管部70和二极管部80两者。
接触层28a和接触层28b设置在接触沟槽27的下方。另外，接触层28b设置在接触层28a的下方。接触层28a和接触层28b为P+型。接触层28b的掺杂浓度可以与接触层28a的掺杂浓度相同。另外，接触层28b的掺杂剂可以与接触层28a的掺杂剂相同。
本例的接触层28a可以适当地采用在其它实施例中说明的接触层28的结构。例如，接触层28a可以具有多个掺杂浓度的峰。同样地，接触层28b也可以具有多个掺杂浓度的峰。应予说明，接触层28a为第一接触层的一例，接触层28b为第二接触层的一例。
本例的半导体装置100具有多个接触层28，由此变得容易抽出空穴，能够提高闩锁耐量。特别地，即使在载流子密度因多个积累区16而上升的情况下，多个接触层28也能够抑制闩锁效应。另外，半导体装置100具有多个积累区16，由此能够降低导通损耗并且改善导通电压和关断损耗的平衡。
图10B表示实施例4的半导体装置100的更具体的结构的一例。本例的半导体装置100在具有积累区16b和接触层28b这一点上与图4的实施方式不同。距离L1、距离L2、开口宽度W1、开口宽度W2和深度D1可以为与图4的实施方式相同的条件。
距离L3表示接触层28b的上端和接触层28b的下端之间的深度方向的距离。即，距离L3对应于接触层28b的厚度。这里，接触层28b的下端可以形成为与积累区16a接触。在此情况下，L1＝L2+L3成立。
另外，接触层28b的下端可以设置在比积累区16a的上端和源区12的下端之间的距离的一半深的位置。在此情况下，L1/2＜L2+L3成立。
接触层28b的宽度可以与接触层28a的宽度大致相同。在此情况下，与接触层28a同样地，接触层28b通过隔着接触沟槽27注入掺杂剂而形成。
图10C表示接触层28的周边的在图10B的Y-Y'截面处的掺杂浓度分布的一例。纵轴表示掺杂浓度，横轴表示从接触沟槽27的下端起朝深度方向的距离。实线表示从点O起深度方向上的接触层28和基区14的掺杂浓度。虚线表示从点O'起深度方向上的源区12的掺杂浓度。即，本例的掺杂浓度分布的图表重叠地表示从不同的2个点O和点O'起的深度方向的掺杂浓度。应予说明，点O和点O'是指在图10B表示的掺杂浓度的图表的原点。点O和点O'的深度与接触沟槽27的下端的深度对应。
源区12通过将砷(As)从基区14的上表面侧进行离子注入而形成。源区12的掺杂浓度在接触沟槽27的下端的点O'处为约1E18cm-3。
接触层28通过隔着接触沟槽27将氟化硼和硼分2个步骤进行离子注入而形成。接触层28的第一个峰P1为约1E20cm-3。接触层28的第一个峰P1形成在比源区12的下端浅的位置。本例的第二个峰P2形成在比源区12的下端深的位置。但是，第二个峰P2可以被形成为比源区12的下端浅。
既可以接触层28a和接触层28b两者都被形成为比源区12的下端浅，也可以接触层28a和接触层28b中的任一个被形成为比源区12的下端深。即，接触层28a和接触层28b中的任一个被形成为比源区12的下端浅即可。另外，可以将接触层28a和接触层28b所具有的峰中的最大的峰形成为比源区12的下端浅。
并且，在本例中积累区16具有2个掺杂浓度的峰(积累区16a、积累区16b)。2个峰之间的掺杂浓度可以是浓度比漂移区18高的N型的谷状浓度区域，也可以是与漂移区18大致相同的谷状浓度区域。
应予说明，本例的掺杂浓度的分布只不过是一例。为了实现本申请说明书中公开的半导体装置100，可以适当地改变峰的个数和深度等。
图11A是表示实施例5的半导体装置100的一例的俯视图。本例的半导体装置100的接触沟槽27的配置与实施例1的半导体装置100不同。
本例的接触沟槽27的Y轴方向的端部在俯视下设置在接触区15的内部。即，接触沟槽27在俯视下设置为从源区12延伸到接触区15的内部为止。另外，接触沟槽27的Y轴方向的端部也可以设置为与接触区15接触。本例的接触沟槽27在Y轴方向的端部能够容易地抽出外侧的载流子。由此，提高半导体装置100的关断耐量和反向恢复耐量。
另外，本例的晶体管部70在最靠近二极管部80侧设置的台面部中，在半导体基板10的正面未形成源区12。但是，晶体管部70可以在最靠近二极管部80侧设置的台面部中形成源区12。
图11B是表示实施例5的半导体装置100的a-a'截面的一例的图。在本例的半导体装置100中，接触层28的配置方法不同于实施例1的半导体装置100。本例的半导体装置100在晶体管部70和二极管部80之中改变接触层28的配置。
例如，本例的半导体装置100可以在晶体管部70中具有接触层28，但在二极管部80中，形成比晶体管部70的接触层28浅且掺杂浓度低的接触层28。在此情况下，在二极管部80中，接触层28的第一个峰P1和基区14可以与接触沟槽27的底面直接接触。由此，能够抑制来自于接触区15的空穴的过度的注入。
图12A是表示实施例6的半导体装置100的一例的俯视图。本例的半导体装置100的接触沟槽27的配置与实施例2的半导体装置100不同。
本例的接触沟槽27的Y轴方向的端部在俯视下设置在接触区15的内部。即，接触沟槽27在俯视下设置为从源区12延伸到接触区15的内部为止。另外，接触沟槽27的Y轴方向的端部也可以设置为与接触区15接触。本例的接触沟槽27在Y轴方向的端部能够容易地抽出外侧的载流子。由此，提高半导体装置100的关断耐量和反向恢复耐量。
另外，本例的晶体管部70在最靠近二极管部80侧设置的台面部中，在半导体基板10的正面未形成源区12。但是，晶体管部70可以在最靠近二极管部80侧设置的台面部中形成源区12。
图12B是表示实施例6的半导体装置100的a-a'截面的一例的图。在本例的半导体装置100中，接触层28的配置方法不同于实施例2的半导体装置100。本例的半导体装置100在晶体管部70和二极管部80之中改变接触层28的配置。
例如，本例的半导体装置100可以在晶体管部70中具有接触层28，但在二极管部80中，形成比晶体管部70的接触层28浅且掺杂浓度低的接触层28。在此情况下，在二极管部80中，接触层28的第一个峰P1和基区14可以与接触沟槽27的底面直接接触。由此，能够抑制来自于接触区15的空穴的过度的注入。
以上，使用实施方式说明了本发明，但本发明的技术范围不限于上述实施方式中记载的范围。本领域技术人员明白可以对上述实施方式进行各种变更或改良。根据权利要求书的记载可知，对上述实施方式进行的各种变更或改良的方式也包括在本发明的技术范围内。
应当注意的是，在权利要求书、说明书和附图中所示的装置和方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要未特别明确“在……之前”、“事先”等，另外，不是在后续处理中使用之前处理的输出，就可以按任意顺序实现。关于权利要求书、说明书和附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也不表示一定要按照该顺序实施。
权利要求书(按照条约第19条的修改)
1.(修改)一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的漂移区，其设置在所述半导体基板的上表面侧；
第二导电型的基区，其设置在所述漂移区的上方；
第一导电型的源区，其设置在所述基区的上方；
2个以上的沟槽部，其设置为从所述源区的上端侧贯通所述源区和所述基区；
接触沟槽，其在相邻的沟槽部之间与所述源区邻接地设置；以及
第二导电型的第一接触层，其设置在所述接触沟槽的下方，
所述第一接触层的掺杂浓度的峰位置比所述源区的下端浅，
所述第一接触层的下端比所述源区的下端深。
2.根据权利要求1记载的半导体装置，其特征在于，所述第一接触层的掺杂浓度具有多个峰。
3.根据权利要求2记载的半导体装置，其特征在于，所述峰位置是所述多个峰中的掺杂浓度最大的峰的峰位置。
4.根据权利要求1～3中任意一项记载的半导体装置，其特征在于，所述源区的下端比所述接触沟槽的下端深。
5.根据权利要求1～4中任意一项记载的半导体装置，其特征在于，所述2个以上的沟槽部具有沟槽导电部，
所述源区的下端比所述沟槽导电部的上端深。
6.根据权利要求1～5中任意一项记载的半导体装置，其特征在于，所述源区的下端在所述沟槽部的排列方向上具有所述2个以上的沟槽部之间的台面宽度的10％以上、且30％以下的宽度。
7.根据权利要求1～6中任意一项记载的半导体装置，其特征在于，所述源区设置为沿所述沟槽部的延伸方向延伸。
8.根据权利要求1～6中任意一项记载的半导体装置，其特征在于，所述半导体装置还具备设置在所述基区的上方的第二导电型的接触区，
所述源区和所述接触区在所述沟槽部的延伸方向上交替地设置。
9.根据权利要求1～8中任意一项记载的半导体装置，其特征在于，所述第一接触层设置为沿所述2个以上的沟槽部的延伸方向延伸。
10.根据权利要求1～9中任意一项记载的半导体装置，其特征在于，所述第一接触层设置在所述接触沟槽的侧壁的至少一部分。
11.(删除)
12.(修改)根据权利要求1～10中任意一项记载的半导体装置，其特征在于，所述第一接触层的深度方向的厚度为0.1μm以上、且1.0μm以下。
13.(修改)根据权利要求1～10中任意一项记载的半导体装置，其特征在于，所述第一接触层的下端比所述基区的厚度的一半的位置浅。
14.根据权利要求1～13中任意一项记载的半导体装置，其特征在于，所述第一接触层的下端的深度等于所述基区的下端的深度。
15.根据权利要求1～14中任意一项记载的半导体装置，其特征在于，所述第一接触层的上端比所述源区的下端浅。
16.根据权利要求1～15中任意一项记载的半导体装置，其特征在于，所述第一接触层的下端的宽度在所述沟槽部的排列方向上比所述第一接触层的上端的宽度窄。
17.根据权利要求1～16中任意一项记载的半导体装置，其特征在于，在所述接触沟槽的下方，所述第一接触层的掺杂浓度大于同一深度的所述源区的掺杂浓度。
18.根据权利要求1～17中任意一项记载的半导体装置，其特征在于，所述接触沟槽的下端在所述沟槽部的排列方向上具有0.1μm以上、且0.4μm以下的宽度。
19.根据权利要求1～18中任意一项记载的半导体装置，其特征在于，所述接触沟槽具有锥形。
20.根据权利要求1～19中任意一项记载的半导体装置，其特征在于，所述半导体装置还具备设置在所述第一接触层的下方的第二导电型的第二接触层。
21.根据权利要求1～20中任意一项记载的半导体装置，其特征在于，所述半导体装置还具备设置在所述漂移区和所述基区之间，并且浓度比所述漂移区高的第一导电型的第一积累区。
22.根据权利要求21记载的半导体装置，其特征在于，所述第一接触层与所述第一积累区接触。
23.根据权利要求21记载的半导体装置，其特征在于，所述第一接触层的下端设置在比所述第一积累区的上端和所述源区的下端之间的距离的一半深的位置。
24.根据权利要求21～23中任意一项记载的半导体装置，其特征在于，所述半导体装置还具备第一导电型的第二积累区，该第一导电型的第二积累区被形成为比所述第一积累区深，并且掺杂浓度比所述漂移区的掺杂浓度高。
25.(修改)一种半导体装置的制造方法，其特征在于，具备：
在半导体基板的上表面侧形成第一导电型的漂移区、第二导电型的基区、第一导电型的源区和贯通所述源区和所述基区的2个以上的沟槽部的步骤；
在2个沟槽部之间与所述源区邻接地形成接触沟槽的步骤；以及
从所述接触沟槽的下端向所述基区的下方注入掺杂剂，在与所述接触沟槽的下端相对的区域以使掺杂浓度的峰位置比所述源区的下端浅的方式形成第二导电型的接触层的步骤，
所述第一接触层的下端比所述源区的下端深。
26.根据权利要求25记载的半导体装置的制造方法，其特征在于，形成所述接触层的步骤具有注入第一掺杂剂的步骤和注入第二掺杂剂的步骤。
27.根据权利要求25或26记载的半导体装置的制造方法，其特征在于，形成所述源区的步骤具有在所述基区的整个面形成所述源区的步骤，
形成所述接触沟槽的步骤具有在形成于所述基区的整个面的所述源区的内部，在所述2个沟槽部之间形成所述接触沟槽的步骤。

Claims (27)

1.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的漂移区，其设置在所述半导体基板的上表面侧；
第二导电型的基区，其设置在所述漂移区的上方；
第一导电型的源区，其设置在所述基区的上方；
2个以上的沟槽部，其设置为从所述源区的上端侧贯通所述源区和所述基区；
接触沟槽，其在相邻的沟槽部之间与所述源区邻接地设置；以及
第二导电型的第一接触层，其设置在所述接触沟槽的下方，
所述第一接触层的掺杂浓度的峰位置比所述源区的下端浅。
2.根据权利要求1记载的半导体装置，其特征在于，所述第一接触层的掺杂浓度具有多个峰。
3.根据权利要求2记载的半导体装置，其特征在于，所述峰位置是所述多个峰中的掺杂浓度最大的峰的峰位置。
4.根据权利要求1～3中任意一项记载的半导体装置，其特征在于，所述源区的下端比所述接触沟槽的下端深。
5.根据权利要求1～4中任意一项记载的半导体装置，其特征在于，所述2个以上的沟槽部具有沟槽导电部，
所述源区的下端比所述沟槽导电部的上端深。
6.根据权利要求1～5中任意一项记载的半导体装置，其特征在于，所述源区的下端在所述沟槽部的排列方向上具有所述2个以上的沟槽部之间的台面宽度的10％以上、且30％以下的宽度。
7.根据权利要求1～6中任意一项记载的半导体装置，其特征在于，所述源区设置为沿所述沟槽部的延伸方向延伸。
8.根据权利要求1～6中任意一项记载的半导体装置，其特征在于，所述半导体装置还具备设置在所述基区的上方的第二导电型的接触区，
所述源区和所述接触区在所述沟槽部的延伸方向上交替地设置。
9.根据权利要求1～8中任意一项记载的半导体装置，其特征在于，所述第一接触层设置为沿所述2个以上的沟槽部的延伸方向延伸。
10.根据权利要求1～9中任意一项记载的半导体装置，其特征在于，所述第一接触层设置在所述接触沟槽的侧壁的至少一部分。
11.根据权利要求1～10中任意一项记载的半导体装置，其特征在于，所述第一接触层的下端比所述源区的下端深。
12.根据权利要求1～11中任意一项记载的半导体装置，其特征在于，所述第一接触层的深度方向的厚度为0.1μm以上、且1.0μm以下。
13.根据权利要求1～11中任意一项记载的半导体装置，其特征在于，所述第一接触层的下端比所述基区的厚度的一半的位置浅。
14.根据权利要求1～13中任意一项记载的半导体装置，其特征在于，所述第一接触层的下端的深度等于所述基区的下端的深度。
15.根据权利要求1～14中任意一项记载的半导体装置，其特征在于，所述第一接触层的上端比所述源区的下端浅。
16.根据权利要求1～15中任意一项记载的半导体装置，其特征在于，所述第一接触层的下端的宽度在所述沟槽部的排列方向上比所述第一接触层的上端的宽度窄。
17.根据权利要求1～16中任意一项记载的半导体装置，其特征在于，在所述接触沟槽的下方，所述第一接触层的掺杂浓度大于同一深度的所述源区的掺杂浓度。
18.根据权利要求1～17中任意一项记载的半导体装置，其特征在于，所述接触沟槽的下端在所述沟槽部的排列方向上具有0.1μm以上、且0.4μm以下的宽度。
19.根据权利要求1～18中任意一项记载的半导体装置，其特征在于，所述接触沟槽具有锥形。
20.根据权利要求1～19中任意一项记载的半导体装置，其特征在于，所述半导体装置还具备设置在所述第一接触层的下方的第二导电型的第二接触层。
21.根据权利要求1～20中任意一项记载的半导体装置，其特征在于，所述半导体装置还具备设置在所述漂移区和所述基区之间，并且浓度比所述漂移区高的第一导电型的第一积累区。
22.根据权利要求21记载的半导体装置，其特征在于，所述第一接触层与所述第一积累区接触。
23.根据权利要求21记载的半导体装置，其特征在于，所述第一接触层的下端设置在比所述第一积累区的上端和所述源区的下端之间的距离的一半深的位置。
24.根据权利要求21～23中任意一项记载的半导体装置，其特征在于，所述半导体装置还具备第一导电型的第二积累区，该第一导电型的第二积累区被形成为比所述第一积累区深，并且掺杂浓度比所述漂移区的掺杂浓度高。
25.一种半导体装置的制造方法，其特征在于，具备：
在半导体基板的上表面侧形成第一导电型的漂移区、第二导电型的基区、第一导电型的源区和贯通所述源区和所述基区的2个以上的沟槽部的步骤；
在2个沟槽部之间与所述源区邻接地形成接触沟槽的步骤；以及
从所述接触沟槽的下端向所述基区的下方注入掺杂剂，在与所述接触沟槽的下端相对的区域以使掺杂浓度的峰位置比所述源区的下端浅的方式形成第二导电型的接触层的步骤。
26.根据权利要求25记载的半导体装置的制造方法，其特征在于，形成所述接触层的步骤具有注入第一掺杂剂的步骤和注入第二掺杂剂的步骤。
27.根据权利要求25或26记载的半导体装置的制造方法，其特征在于，形成所述源区的步骤具有在所述基区的整个面形成所述源区的步骤，
形成所述接触沟槽的步骤具有在形成于所述基区的整个面的所述源区的内部，在所述2个沟槽部之间形成所述接触沟槽的步骤。
CN201780015047.7A 2016-09-14 2017-09-14 半导体装置及其制造方法 Active CN108780814B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016180025 2016-09-14
JP2016-180025 2016-09-14
JP2017-154304 2017-08-09
JP2017154304 2017-08-09
PCT/JP2017/033361 WO2018052098A1 (ja) 2016-09-14 2017-09-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN108780814A true CN108780814A (zh) 2018-11-09
CN108780814B CN108780814B (zh) 2021-12-21

Family

ID=61619166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780015047.7A Active CN108780814B (zh) 2016-09-14 2017-09-14 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US10749025B2 (zh)
JP (1) JP6741070B2 (zh)
CN (1) CN108780814B (zh)
DE (1) DE112017000689T5 (zh)
WO (1) WO2018052098A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686788A (zh) * 2018-11-20 2019-04-26 电子科技大学 一种具有载流子存储层的槽栅igbt器件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017121878A1 (de) * 2017-09-21 2019-03-21 Infineon Technologies Austria Ag Leistungsdiode
CN110574169B (zh) * 2017-11-16 2023-06-23 富士电机株式会社 半导体装置
DE112018006404T5 (de) * 2017-12-14 2020-09-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6827433B2 (ja) * 2018-03-02 2021-02-10 株式会社東芝 半導体装置
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7379882B2 (ja) * 2019-06-26 2023-11-15 富士電機株式会社 窒化物半導体装置
DE112020003167T5 (de) * 2020-02-12 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung und dessen herstellungsverfahren
CN114846622A (zh) 2020-07-03 2022-08-02 富士电机株式会社 半导体装置
CN114981980A (zh) 2020-08-24 2022-08-30 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7528687B2 (ja) * 2020-09-30 2024-08-06 三菱電機株式会社 半導体装置
CN115956297B (zh) * 2020-10-23 2023-09-08 新唐科技日本株式会社 半导体装置
JP7468786B2 (ja) 2021-05-19 2024-04-16 富士電機株式会社 半導体装置および製造方法
CN117133800B (zh) * 2023-10-25 2024-03-26 合肥海图微电子有限公司 一种绝缘栅双极型晶体管及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
CN1589493A (zh) * 2001-11-20 2005-03-02 通用半导体公司 用于形成具有低寄生电阻的沟槽mosfet器件的方法
US20070267663A1 (en) * 2006-05-19 2007-11-22 Mitsubishi Electric Corporation Semiconductor device having improved insulated gate bipolar transistor and method for manufacturing the same
US20100013010A1 (en) * 2008-07-16 2010-01-21 Kabushiki Kaisha Toshiba Power semiconductor device
US20110006362A1 (en) * 2009-07-10 2011-01-13 Force Mos Technology Co. Ltd. Trench MOSFET with on-resistance reduction
US20120214281A1 (en) * 2011-02-23 2012-08-23 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2014030050A (ja) * 2013-10-07 2014-02-13 Rohm Co Ltd 半導体装置
JP2014212358A (ja) * 2014-08-22 2014-11-13 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204792B2 (ja) * 1993-04-27 2001-09-04 株式会社東芝 半導体装置
US6031265A (en) * 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
KR100830982B1 (ko) * 2004-05-12 2008-05-20 도요다 지도샤 가부시끼가이샤 Ｉｇｂｔ
JP4731848B2 (ja) 2004-07-16 2011-07-27 株式会社豊田中央研究所 半導体装置
JP5048273B2 (ja) * 2006-05-10 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
DE112009000253B8 (de) * 2008-01-29 2020-06-10 Denso Corporation Halbleitervorrichtung
JP5384878B2 (ja) * 2008-08-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
CN102804385B (zh) * 2010-11-30 2016-08-03 富士电机株式会社 半导体器件
JP5728992B2 (ja) * 2011-02-11 2015-06-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5708788B2 (ja) 2011-03-16 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
JP5562917B2 (ja) 2011-09-16 2014-07-30 株式会社東芝 半導体装置及びその製造方法
JP5831526B2 (ja) 2013-01-17 2015-12-09 株式会社デンソー 半導体装置およびその製造方法
JP6440989B2 (ja) 2013-08-28 2018-12-19 ローム株式会社 半導体装置
JP6341074B2 (ja) * 2014-01-24 2018-06-13 株式会社デンソー 半導体装置の製造方法
JP6003919B2 (ja) * 2014-02-10 2016-10-05 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2015213193A (ja) 2015-07-21 2015-11-26 ルネサスエレクトロニクス株式会社 Ｉｇｂｔ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
CN1589493A (zh) * 2001-11-20 2005-03-02 通用半导体公司 用于形成具有低寄生电阻的沟槽mosfet器件的方法
US20070267663A1 (en) * 2006-05-19 2007-11-22 Mitsubishi Electric Corporation Semiconductor device having improved insulated gate bipolar transistor and method for manufacturing the same
US20100013010A1 (en) * 2008-07-16 2010-01-21 Kabushiki Kaisha Toshiba Power semiconductor device
US20110006362A1 (en) * 2009-07-10 2011-01-13 Force Mos Technology Co. Ltd. Trench MOSFET with on-resistance reduction
US20120214281A1 (en) * 2011-02-23 2012-08-23 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2014030050A (ja) * 2013-10-07 2014-02-13 Rohm Co Ltd 半導体装置
JP2014212358A (ja) * 2014-08-22 2014-11-13 ローム株式会社 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686788A (zh) * 2018-11-20 2019-04-26 电子科技大学 一种具有载流子存储层的槽栅igbt器件

Also Published As

Publication number Publication date
JPWO2018052098A1 (ja) 2018-12-27
WO2018052098A1 (ja) 2018-03-22
JP6741070B2 (ja) 2020-08-19
DE112017000689T5 (de) 2018-10-25
CN108780814B (zh) 2021-12-21
US10749025B2 (en) 2020-08-18
US20180374948A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
CN108780814A (zh) 半导体装置及其制造方法
CN108780809B (zh) Rc-igbt及其制造方法
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
CN108604602B (zh) 半导体装置及半导体装置的制造方法
JP2021048423A (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
KR100305978B1 (ko) 트랜지스터의표면에저농도로도핑된에피택셜영역을갖는전계효과트렌치트랜지스터
CN100385679C (zh) 半导体器件及其制造方法
JP2013258327A (ja) 半導体装置及びその製造方法
CN107636835A (zh) 半导体装置及制造方法
CN109314141A (zh) 半导体装置
US10943987B2 (en) Latch-up resistant transistor device
WO2011035331A2 (en) Devices, structures, and methods using self-aligned resistive source extensions
CN106537603A (zh) 半导体装置和半导体装置的制造方法
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
JP2022150530A (ja) 半導体装置及び半導体装置の製造方法
US10886389B2 (en) Semiconductor device
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
KR20230121566A (ko) 전류 확산 영역을 갖는 반도체 장치
CN114600252A (zh) 具有受控阳极注入的逆导型igbt
US9960269B2 (en) Semiconductor device and method of manufacturing the same
US20160049484A1 (en) Semiconductor device
JP2024013911A (ja) 半導体装置
CN116613203A (zh) 半导体装置以及半导体装置的制造方法
JP2008294109A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant